EP1504476A2 - Verfahren zum befestigen eines halbleiterchips in einem kunststoffgeh usek rper, optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung - Google Patents

Verfahren zum befestigen eines halbleiterchips in einem kunststoffgeh usek rper, optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung

Info

Publication number
EP1504476A2
EP1504476A2 EP03740003A EP03740003A EP1504476A2 EP 1504476 A2 EP1504476 A2 EP 1504476A2 EP 03740003 A EP03740003 A EP 03740003A EP 03740003 A EP03740003 A EP 03740003A EP 1504476 A2 EP1504476 A2 EP 1504476A2
Authority
EP
European Patent Office
Prior art keywords
plastic housing
solder
housing body
semiconductor component
connecting part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03740003A
Other languages
English (en)
French (fr)
Inventor
Günter Waitl
Georg Bogner
Michael Hiegler
Matthias Winter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of EP1504476A2 publication Critical patent/EP1504476A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/322—Multilayered die-attach connectors, e.g. a coating on a top surface of a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • the invention relates to a method according to the preamble of claim 1 and an optoelectronic semiconductor component according to the preamble of claim 24. Furthermore, it relates to a method for producing such an optoelectronic semiconductor component.
  • pre-packaged leadframes in which a chip mounting area is molded with a plastic housing body (so-called premolded packages), by means of an adhesive process.
  • the present invention has for its object to develop a method of the type mentioned, in which a semiconductor chip can be attached by means of a metallic connection between the chip and the connector in a plastic housing body and at the same time the risk of impairing the functionality of the plastic housing body is reduced. Furthermore, a corresponding optoelectronic component and a method for its production are to be made available.
  • thermoplastics such as PPA, polysulfones and LPC (liquid crystal polymer) are particularly preferred as thermoplastics.
  • the thermoplastics are preferably filled with titanium dioxide, glass fibers, mineral fillers and similar fillers.
  • a solder layer is preferably used, which can be used for soldering at temperatures between 200 and 260 ° C. The use of soft solders, in contrast to the use of hard solders, largely prevents tensioning of the soldered chip, which can lead to chip damage.
  • the connecting part advantageously has a first and a second main surface.
  • the first and the second main surface are encased by the plastic housing body, in particular the first and / or the second main surface directly adjoining the plastic housing body.
  • Pure tin, an alloy whose main constituent is tin or alloys containing eutectic such as AgSn, CuSn, PbSn or InPb or a mixture of these alloys can be used as the low-melting soft solder. If an alloy is used as the solder, it is advantageous to choose the composition of the alloy so that it lies largely on the eutectic of the respective two- or multi-component system, so that the melting point of the alloy is as low as possible.
  • the targeted deposition of a thin layer on the areas to be soldered with a thickness between 1 and 10 ⁇ m is advantageous.
  • the deposition of a layer with a thickness between 2 and 5 ⁇ m is particularly advantageous. Wetting of the side surfaces of the LED chip on the side facing the leadframe, which would very easily lead to a short circuit of the active epitaxial layer sequence when flip-chip mounted (see below), can be prevented.
  • the thin solder layers can preferably be made by conventional ones
  • solder is applied to the lead frame, this is preferably done before the lead frame is reshaped with the plastic housing body.
  • the multiple alternating deposition of thin layers of the individual components of an alloy is particularly advantageous.
  • the total thickness of the layer package is again advantageously between 1 and 10 ⁇ m or between 2 and 5 ⁇ m.
  • the metals of the thin layers mix due to the short diffusion distances to the neighboring layer during the soldering process.
  • the rapid melting of the solder and thus the quick soldering of the chip and the connecting part advantageously have the effect that the plastic housing body premolded package only has to be exposed to an elevated temperature for a short time and therefore its functionality is largely unaffected.
  • solder LED chips Due to the short soldering time and low temperatures of the soldering process, it is therefore possible to solder LED chips to leadframes in premolded packages, i.e. to be provided with metallic connections between the chip and the connector.
  • solder In order to prevent the formation of an oxide layer on the solder or one of the surfaces to be soldered when the solder is heated, it is advantageous after the solder has been applied to a surface to be soldered, to coat a thin gold layer on the solder and / or on the chip surface or to apply the leadframe surface to be soldered.
  • soldering chips Due to the low solder volume, there is in particular the possibility of soldering chips with the active epitaxial layer sequence facing the connection part.
  • flip-chip also called “face-down” or “top-down” assembly, can only be realized on the basis of the very small solder volumes according to the technical teaching according to the invention.
  • silver particles migrate relatively strongly in the presence of moisture in an electrical field. This is particularly the case with infrared sensors and emitters, which require high voltages to operate, the case.
  • gold particles are commonly used in these cases as a conductive filler.
  • FIG. 1 shows a schematic illustration of an optoelectronic component with a chip mounted by the method according to the invention
  • FIG. 2 shows a schematic illustration of an optoelectronic component with a chip mounted on the flip-chip according to the inventive method
  • FIG. 3 shows a schematic illustration of an optoelectronic component with a chip mounted on the flip-chip according to a conventional adhesive method
  • FIG. 4 shows a schematic representation of a solder joint prepared according to a method according to the invention
  • FIG. 5 shows a flow diagram for the assembly process of a first embodiment of the method according to the invention
  • FIG. 6 shows a flow diagram for the assembly process of a second embodiment of the method according to the invention
  • FIG. 7 shows a flow diagram for the assembly process of a third exemplary embodiment of the method according to the invention
  • Fig. 8 is a flow diagram for the assembly process of a fourth embodiment of the method according to the invention.
  • the exemplary embodiment according to FIG. 1 has a lead frame 2, which is molded or molded with a plastic housing body 5, with a first and a second main surface (premolded package).
  • a recess 6 of this plastic housing body 5 which leads from the outside of the basic housing body to the lead frame 2, an LED chip 9 is fastened on a connecting part 12 of the metallic lead frame 2 by means of a soft solder.
  • the first and second main surfaces of the leadframe are covered with plastic. Apart from the leadframe, there is essentially no additional heat sink.
  • a metallization layer 22 applied to the plastic housing body 5 can alternatively be provided, which has a connection part 12.
  • a heat sink embedded in the plastic housing body can serve as a connection part.
  • a solder layer 3 between the LED chip 9 and the connection part 12 preferably has a thickness between 1 and 10 ⁇ m.
  • the solder layer particularly preferably has a thickness of between 2 and 5 ⁇ m.
  • the soft solder in this embodiment consists essentially of pure tin or of an alloy, the main component of which is tin. For example, an alloy whose material system has an eutectic can also be used as the solder material for soft soldering.
  • the plastic housing body contains thermoplastic, preferably a high temperature thermoplastic such as PPA.
  • thermoplastic preferably a high temperature thermoplastic such as PPA.
  • Polysulfones or LCPs (Liquid Crystal Polymers) can also be used.
  • Temperature resistance can be achieved with fillers such as glass fibers, mineral fillers and Ti0 2 .
  • the plastic housing body can also have thermoset.
  • the second embodiment shown in Fig. 2 differs from the embodiment just described in that the LED chip 9 in flip-chip assembly (see above) on a Connection part is attached by means of a soft solder.
  • the connection part is a metallization layer 22 which is vapor-deposited on the housing base body 5, but can also be part of a lead frame, as in the former case. Due to the small solder thickness, the solder is not pressed out from under the chip 9. The risk of a short circuit of the epitaxial layer sequence is greatly reduced.
  • solder layers 3 with very large thicknesses are applied, there is a danger, as illustrated in FIG. 3, that the solder is pressed out under the chip 9 placed on the leadframe 2. This solder wets the connection part and the side walls of the chip 9. If the chip 9 is arranged as a flip chip with the active side 4 towards the leadframe 2, the solder forming a meniscus 13 causes an electrical short circuit from the connection part 12 to the chip substrate 1 of the Chips 9 past the active epitaxial layer sequence 4.
  • Fig. 4 shows a particularly advantageous possibility for the arrangement of a solder layer (3) which forms an alloy during the soldering process, the material system of which has a eutectic.
  • Thin layers (23, 33) of the individual components of the alloy are arranged alternately between the chip and the connecting part.
  • the layers (23) consist for example of tin and the layers (33) of silver.
  • the individual metals mix with one another during the soldering process and form an alloy.
  • the embodiment shown schematically in FIG. 5 is an assembly process for soft soldering an LED chip in a premolded package, as is described, for example, in the exemplary embodiment according to FIG. 1.
  • a solder layer (for example with a thickness of 2 to 5 ⁇ m), which essentially consists of tin or an alloy, the main constituent of which is tin, is applied to a connecting part.
  • the connection part can be, for example, a leadframe, a heat sink embedded in the plastic housing body or a metallization layer applied to a plastic housing body.
  • a lead frame in particular a lead frame can be embedded without using a heat sink, so that a first and a second main surface of the lead frame are covered with plastic.
  • the premolded package preferably runs through a soldering furnace at 200 to 260 ° C, in which the soldered connection is made.
  • the premolded package then goes through a washing unit in which the residues, which are mainly caused by the flux, are rinsed off.
  • the flux is necessary to remove the oxide layer on solder and chip that forms in the continuous furnace or to prevent the formation of an oxide layer.
  • a gold film can also be deposited on the solder before the soldering process.
  • solder layer can be applied to the leadframe before the plastic housing body is produced.
  • solder is used in the form of a solder paste.
  • the solder paste can be applied only on the connection part or only on the semiconductor chip or both on the connection part and on the semiconductor chip.
  • An LED chip is placed on the part of the connection part prepared with solder paste within a premolded package before the strip passes through the soldering furnace.
  • a washing unit is also connected downstream of the soldering oven in this exemplary embodiment.
  • the solder is applied to the back of an LED chip by vapor deposition.
  • An alloy is used as the solder material, the material system of which has a eutectic. This alloy can be AgSn, CuSn, PbSn, InPb or a mixture of at least two of these alloys. It is also possible to use a layer sequence of individual alloys or individual individual metals forming these alloys.
  • the chip is placed on a lead frame within a premolded package. In contrast to the previous exemplary embodiments, the leadframe and chip are replaced by one located under the leadframe
  • Heating table heated to melt the soft solder.
  • soldered semiconductor component 7 is largely obtained without
  • an LED chip that is vapor-coated with solder is placed on the leadframe within a premolded package.
  • the solder layer has a thickness between 1 and 10 ⁇ m, preferably between 1 and 5 ⁇ m.
  • the plastic housing body can be produced on the lead frame by extrusion coating or extrusion molding or another shaping method for thermosets or thermoplastics. In this
  • Exemplary embodiment is previously applied to the spot to be soldered on the lead frame.
  • the strip passes through a soldering oven and then a washing unit.
  • the thickness of the solder layer is between 0.1 and 10 ⁇ m, preferably between 0.1 and 5 ⁇ m.
  • the LED chip can also be attached to the connecting part in a flip-chip assembly. The vapor deposition of solder onto the LED chip then of course does not have to take place on the back of the chip, but rather on the active epitaxial layer sequence of the LED chip.
  • the connector can be encased on two main surfaces by the plastic of the plastic housing body, so that there is no further heat sink on the connector.
  • the method according to the invention can of course also be used for the soldering of other semiconductor structures, such as in particular infrared sensors and emitters, but also of transistors.

Landscapes

  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

Ein Strahlung aussendender oder empfangender Halbleiterchip (9) wird zum Montieren auf einen Leadframe (2), der mit einem vorgefertigten Kunststoffgehäusekörper (5), einem sogenannten premolded package, umspritzt ist, weichgelötet. Durch die Verwendung eines niedrig schmelzenden Lots (3), das in einer Schichtdicke kleiner als 10 µm aufgebracht wird, läßt sich der Lötvorgang weitestgehend ohne thermische Schädigung des Kunststoffgehäusekörpers (5) durchführen.

Description

Beschreibung
Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruches 1 und ein optoelektronisches Halbleiterbauelement gemäß dem Oberbegriff des Patentanspruches 24. Weiterhin betrifft sie ein Verfahren zum Herstellen eines solchen optoelektronischen Halbleiterbauelements .
Strahlung aussendende und/oder empfangende Halbleiterchips werden auf sogenannten vorgehäusten Leadframes, bei denen ein Chipmontagebereich mit einem Kunststoffgehäusekörper umformt ist (sogenannte premolded packages) , herkömmlicherweise mittels eines Klebeprozesses befestigt.
Bei den genannten Gehäusebauformen werden die Halbleiterchips durch Kleben auf den Leadframe aufgebracht, weil dadurch hohe
Temperaturen, wie sie bei Lötprozessen notwendig sind und die das Kunststoffgehäuse schädigen könnten, vermieden werden.
Wegen der insbesondere für Bauelemente mit hoher elektrischer Leistung erforderlichen sehr guten elektrischen und thermischen Leitfähigkeit der Verbindung des Halbleiterchips mit dem Leadframe wäre eine metallische Verbindung zwischen Chip und Anschlußteil gegenüber einer Klebverbindung zu bevorzugen. Vor allem im Bereich der Hochleistungsleuchtdioden ist eine sehr gute Wärmeankopplung entscheidend, um die eingebrachte Verlustleistung aus dem Gehäuse abzuführen und gegebenenfalls an externe Wärmesenken anzukoppeln. Aus den vorgenannten Gründen der Gefahr einer GehäuseSchädigung wurde bislang von einer Lδtver- bindung zwischen Leuchtdioden- (LED-) Chip und Leadframe in vor- gespritzten Kunststoffgehäusekörpern abgesehen. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu entwickeln, bei dem ein Halbleiterchip mittels einer metallischen Verbindung zwischen Chip und Anschlußteil in einem Kunststoffgehäusekörper befestigt werden kann und gleichzeitig die Gefahr einer Beeinträchtigung der Funktionsfähigkeit des Kunststoffgehäusekörpers reduziert ist. Ferner sollen ein entsprechendes optoelektronisches Bauelement und ein Verfahren zu dessen Herstellung zur Verfügung gestellt werden.
Diese Aufgaben werden durch ein Verfahren mit den Merkmalen des Patentanspruches 1, durch ein optoelektronisches Bauelement mit den Merkmalen des Patentanspruches 24, bzw. durch ein Verfahren mit den Merkmalen des Patentanspruches 39 gelöst.
Durch Verwendung geringer Mengen eines niedrig schmelzenden Lotes wird ein zu starkes Aufheizen der Metallteile, mit denen der Kunststoffgehäusekörper, der Thermoplast und/oder Duroplast enthält, und vorzugsweise aus einem Thermoplast gefertigt ist, in Kontakt ist, vermieden. Besonders bevorzugt sind als Thermoplaste Hochtemperaturthermoplaste wie PPA, Polysulfone und LPC (Liquid Crystal Polymer) . Die Thermoplaste sind vorzugsweise mit Titandioxid, Glasfasern, mineralischen Füllstoffen und ähnlichen Füllstoffen gefüllt. Vorzugsweise wird eine Lot- Schicht verwendet, mit der bei Temperaturen zwischen 200 und 260°C gelötet werden kann. Durch den Einsatz von Weichloten wird zugleich im Gegensatz zur Verwendung von Hartloten eine Verspannung des gelöteten Chips, die zur Chipschädigung führen kann, weitgehend vermieden.
Vorteilhafterweise weist das Anschlußteil eine erste und eine zweite Hauptfläche auf. In einer besonders vorteilhaften Variante des Verfahrens sind die erste und die zweite Hauptfläche vom Kunststoffgehäusekörper umhüllt, wobei insbesondere die er- ste und/oder die zweite Hauptfläche unmittelbar an den Kunststoffgehäusekörper angrenzt . Als niedrig schmelzendes Weichlot können Reinzinn, eine Legierung, deren Hauptbestandteil Zinn ist, oder ein Eutektikum aufweisende Legierungen, wie AgSn, CuSn, PbSn oder InPb oder eine Mischung aus diesen Legierungen eingesetzt werden. Wird als Lot eine Legierung eingesetzt, ist es vorteilhaft, die Zusammensetzung der Legierung so zu wählen, daß sie weitestgehend am Eutektikum des jeweiligen Zwei- oder MehrstoffSystems liegt, so- daß ein möglichst niedriger Schmelzpunkt der Legierung vorliegt .
Vorteilhaft ist das gezielte Abscheiden einer dünnen Schicht auf die zu verlötenden Stellen mit einer Dicke zwischen 1 und 10 μm. Besonders vorteilhaft ist das Abscheiden einer Schicht mit einer Dicke zwischen 2 und 5 μm. So kann ein Benetzen der Seitenflächen des LED-Chips an der dem Leadframe zugewandten Seite, das bei Flip-Chip-Montage (siehe unten) sehr leicht zu einem Kurzschluß der aktiven Epitaxieschichtenfolge führen würde , verhindert werden .
Die dünnen Lotschichten können vorzugsweise durch herkömmliche
Verfahren, wie Bedampfen, Sputtern, etc. aufgebracht werden.
Wird das Lot auf den Leadframe aufgebracht, geschieht dies vorzugsweise vor dem Umformen des Leadframes mit dem Kunststoffge- häusekörper.
Besonders vorteilhaft ist das mehrfache abwechselnde Abscheiden von dünnen Schichten der Einzelkomponenten einer Legierung. Die Gesamtdicke des Schichtenpakets liegt in diesem Fall wiederum vorteilhafterweise zwischen 1 und 10 μm bzw. zwischen 2 und 5 μm.
Die Metalle der dünnen Schichten vermischen sich aufgrund der jeweils kurzen Diffusionsstrecken zur Nachbarschicht während des Lötprozesses. Das schnelle Aufschmelzen des Lots und somit das schnelle Verlöten von Chip und Anschlußteil haben vorteilhafterweise den Effekt, daß der Kunststoffgehäusekörper des premolded package nur kurz einer erhöhten Temperatur ausgesetzt werden muß und somit in seiner Funktionsfähigkeit weitestgehend nicht beeinträchtigt wird.
Durch die kurze Lötdauer bei gleichzeitig niedrigen Temperaturen des Lötprozesses ist es folglich möglich, LED-Chips auf Leadframes in premolded packages zu verlöten, d.h. mit metallischen Verbindungen zwischen Chip und Anschlußteil zu versehen.
Um beim Aufheizen des Lots die Bildung einer Oxidschicht auf dem Lot oder einer der zu verlötenden Oberflächen zu verhindern, ist es nach dem Aufbringen des Lots auf einer zu verlötenden Oberfläche vorteilhaft, eine dünne Goldschicht auf dem Lot und/oder auf der zu verlötenden Chipoberfläche bzw. der zu verlötenden Leadframe-Oberflache aufzubringen.
Niedrige Verarbeitungstemperaturen erlauben ein weitgehend verspannungsfreies Verlöten des Chips.
Durch das geringe Lotvolumen besteht insbesondere die Möglichkeit, Chips mit der aktiven Epitaxieschichtenfolge dem Anschlußteil zugewandt zu löten. Diese sogenannte „Flip-Chip"- Anordnung, auch „face-down"- oder „top-down"-Montage genannt, läßt sich nur aufgrund der sehr kleinen Lotvolumina gemäß der erfindungsgemäßen technischen Lehre realisieren.
Ein Benetzen der Seitenwände des Chips tritt ebenso bei herkömmlichen Klebeprozessen auf. Dies ist der Grund, warum es schwierig ist, einen Chip mit Hilfe eines Klebeverfahrens in Flip-Chip-Montage auf einen Leadframe oder ein anderes elektrisch leitendes Anschlußteil aufzubringen.
Speziell bei der Verwendung von herkömmlichen mit Silberpartikeln gefüllten Leitklebstoffen tritt außerdem das Problem auf, daß Silberpartikel bei Feuchtigkeit in einem elektrischen Feld relativ stark wandern. Dies ist vor allem bei Infrarot-Sensoren und -Strahlern, zu deren Betrieb hohe Spannungen nötig sind, der Fall. Um diesem Problem zu begegnen, werden in diesen Fällen herkömmlicherweise als leitfähiger Füllstoff häufig Goldpartikel eingesetzt.
Der Einsatz von Weichlot ist im Gegensatz dazu weitaus kostengünstiger.
Vorteilhafte Weiterbildungen und Ausführungsformen des erfindungsgemäßen Verfahrens und des optoelektronischen Bauelements sind in den Unteransprüchen genannt.
Weitere Vorteile und bevorzugte Ausführungen des erfindungsgemäßen Verfahrens und des optoelektronischen Bauelements ergeben sich aus den im folgenden in Verbindung mit den Figuren 1 bis 8 näher erläuterten Ausführungsbeispielen.
Es zeigen:
Fig. 1 eine schematische Darstellung eines optoelektronischen Bauelements mit einem nach dem erfindungsgemäßen Verfahren montierten Chip,
Fig. 2 eine schematische Darstellung eines optoelektronischen Bauelements mit einem nach dem erfindungsgemäßen Verfahren Flip-Chip-montierten Chip, Fig. 3 eine schematische Darstellung eines optoelektronischen Bauelements mit einem nach einem herkömmlichen Klebeverfahren Flip-Chip-montierten Chip,
Fig. 4 eine schematische Darstellung einer nach einem erfindungsgemäßen Verfahren vorbereiteten Lötstelle, Fig. 5 ein Fließschema zum Montageablauf eines ersten Ausführungsbeispiels des erfindungsgemäßen Verfahrens, Fig. 6 ein Fließschema zum Montageablauf eines zweiten Ausführungsbeispiels des erfindungsgemäßen Verfahrens, Fig. 7 ein Fließschema zum Montageablauf eines dritten Ausfüh- rungsbeispiels des erfindungsgemäßen Verfahrens, und
Fig. 8 ein Fließschema zum Montageablauf eines vierten Ausführungsbeispiels des erfindungsgemäßen Verfahrens. Das Ausführungsbeispiel gemäß Fig. 1 weist einen mit einem Kunststoffgehäusekörper 5 umpreßten oder umspritzten Leadframe 2 mit einer ersten und einer zweiten Hauptfläche auf (premolded package) . In einer Aussparung 6 dieses Kunststoffgehäusekörpers 5, die von außerhalb des Gehäusegrundkδrpers zum Leadframe 2 führt, ist ein LED-Chip 9 auf einem Anschlußteil 12 des metallischen Leadframes 2 mittels eines Weichlotes befestigt. Die erste und die zweite Hauptfläche des Leadframes sind mit Kunst- Stoff bedeckt. Außer dem Leadframe ist somit im wesentlichen kein zusätzlicher Kühlkörper vorhanden.
Anstelle des Leadframes kann alternativ auch eine auf dem Kunststoffgehäusekörper 5 aufgebrachte Metallisierungsschicht 22 vorgesehen sein, die einen Anschlußteil 12 aufweist. Als weitere Alternative kann ein in den Kunststoffgehäusekδrper eingebetteter Kühlkörper als Anschlußteil dienen. Eine Lot- schicht 3 zwischen dem LED-Chip 9 und dem Anschlußteil 12 weist vorzugsweise eine Dicke zwischen 1 und 10 μm auf. Besonders be- vorzugt weist die Lotschicht eine Dicke zwischen 2 und 5 μm auf. Das Weichlot in diesem Ausführungsbeispiel besteht im wesentlichen aus reinem Zinn oder aus einer Legierung, deren Hauptbestandteil Zinn ist. Als Lotmaterial zum Weichlöten kann beispielsweise auch eine Legierung, deren Stoffsystem ein Eu- tektikum aufweist, verwendet sein. Hierfür kommt AgSn, CuSn, PbSn oder InPb oder ein Gemisch oder eine Schiσhtenfolge aus mindestens zwei dieser Legierungen in Frage. Der Kunststoffgehäusekörper enthält Thermoplast, vorzugsweise ein Hochtemperaturthermoplast wie PPA. Es können auch Polysulfone oder LCPs (Liquid Crystal Polymers) verwendet werden. Eine verbesserte
Temperaturbeständigkeit kann durch Füllstoffe wie beispielsweise Glasfasern, mineralische Füllstoffe und Ti02 erzielt werden. Der Kunststoffgehäusekörper kann aber auch Duroplast aufweisen.
Das in Fig. 2 gezeigte zweite Ausführungsbeispiel unterscheidet sich von dem gerade beschriebenen Ausführungsbeispiel darin, daß der LED-Chip 9 in Flip-Chip-Montage (siehe oben) auf einem Anschlußteil mittels eines Weichlotes befestigt ist. Das Anschlußteil ist in diesem Fall eine auf den Gehäusegrundkörper 5 aufgedampfte Metallisierungsschicht 22, kann aber auch wie im erstgenannten Fall Teil eines Leadframes sein. Aufgrund der ge- ringen Lotdicke wird das Lot nicht unter dem Chip 9 hervorgedrückt. Die Gefahr eines Kurzschlusses der Epitaxieschichtenfolge ist stark verringert.
Werden dagegen Lotschichten 3 mit sehr großen Dicken aufge- bracht, besteht, wie in Fig. 3 veranschaulicht, die Gefahr, daß das Lot unter dem auf den Leadframe 2 aufgesetzten Chip 9 hervorgedrückt wird. Dieses Lot benetzt das Anschlußteil und die Seitenwände des Chips 9. Ist der Chip 9 als Flip-Chip mit der aktiven Seite 4 zum Leadframe 2 hin angeordnet, bewirkt das ei- nen Meniskus 13 ausbildende Lot einen elektrischen Kurzschluß vom Anschlußteil 12 zum Chipsubstrat 1 des Chips 9 an der aktiven Epitaxieschichtenfolge 4 vorbei .
Fig. 4 zeigt eine besonders vorteilhafte Möglichkeit für die Anordnung einer Lotschicht (3), die beim Lδtprozeß eine Legierung bildet, deren Stoffsystem ein Eutektikum aufweist. Dünne Schichten (23, 33) der Einzelkomponenten der Legierung sind abwechselnd zwischen Chip und Anschlußteil angeordnet . Die Schichten (23) bestehen beispielweise aus Zinn und die Schich- ten (33) aus Silber.
Durch die kurzen Diffusionsstrecken zur jeweiligen Nachbarschicht vermischen sich die einzelnen Metalle während des Lötprozesses untereinander und bilden eine Legierung.
Bei dem in Fig. 5 schematisch dargestellten Ausführungsbei- spiel handelt es sich um einen Montageablauf zum Weichlöten eines LED-Chips in einem premolded package, wie es beispielsweise im Ausführungsbeispiel gemäß Fig. 1 beschrieben ist. Es wird eine Lotschicht (beispielsweise mit einer Dicke von 2 bis 5 μm) , die im wesentlichen aus Zinn oder einer Legierung besteht, deren Hauptbestandteil Zinn ist, auf ein Anschlußteil aufge- bracht. Das Anschlußteil kann beispielsweise ein Leadframe, ein in den Kunststoffgehäusekörper eingebetteter Kühlkörper oder eine auf einen Kunststoffgehäusekörper aufgebrachte Metallisierungsschicht sein. Im Falles des Leadframes kann insbesondere eine Leadframe ohne Verwendung eines Kühlkörpers eingebettet werden, sodaß eine erste und eine zweite Hauptfläche des Leadframes mit Kunststoff bedeckt sind. Nachfolgend wird auf das Lot Flußmittel gegeben und darauf der Chip plaziert . Danach durchläuft das premolded package bevorzugt bei 200 bis 260 °C einen Lδtofen, in dem die Lötverbindung hergestellt wird. Nachfolgend durchläuft das premolded package eine Wascheinheit, in der die Rückstände, die vor allem durch das Flußmittel hervorgerufen werden, abgespült werden.
Das Flußmittel ist nötig, um die sich im Durchlaufofen bildende Oxidschicht auf Lot und Chip zu entfernen, bzw. um die Entstehung einer Oxidschicht zu verhindern. Um die Bildung einer Oxidschicht auf dem Lot zu verhindern, die die Qualität der Lotverbindung stark verringern würde, kann auch vor dem Lötvor- gang ein Goldfilm auf das Lot abgeschieden werden.
Alternativ zur oben beschriebenen Verfahrensweise kann die Lotschicht vor dem Herstellen des Kunststoffgehäusekörpers auf den Leadframe aufgebracht werden.
Der Prozeß gemäß dem zweiten Ausführungsbeispiel , der in Fig. 6 schematisch dargestellt ist, unterscheidet sich von dem vorstehend beschriebenen Ausführungsbeispiel im wesentlichen dadurch, daß Lot in Form einer Lotpaste verwendet wird. Die Lotpaste kann nur auf dem Anschlußteil oder nur auf dem Halbleiterchip oder sowohl auf dem Anschlußteil als auch auf dem Halbleiterchip aufgebracht werden. Ein LED-Chip wird auf die mit Lotpaste vorbereitete Stelle des Anschlußteils innerhalb eines premolded package plaziert, bevor das Band den Lötofen durchläuft. Um die in der Lotpaste enthaltenen Chemikalien, wie Flußmittel, zu beseitigen, ist auch in diesem Ausführungsbeispiel dem Lötofen eine Wascheinheit nachgeschaltet .
Bei dem Verfahren gemäß dem Ausführungsbeispiel von Fig. 7 wird das Lot auf die Rückseite eines LED-Chips durch Bedampfen aufgebracht. Es wird als Lotmaterial eine Legierung verwendet, deren StoffSystem ein Eutektikum aufweist. Diese Legierung kann AgSn, CuSn, PbSn, InPb oder ein Gemisch aus mindestens zwei dieser Legierungen sein. Es ist auch möglich, eine Schichtenfolge einzelner Legierungen oder einzelner, diese Legierungen bildenden Einzelmetalle zu verwenden. Der Chip wird auf einem Leadframe innerhalb eines premolded package plaziert . Im Gegensatz zu den vorhergehenden Ausführungsbeispielen werden Lead- frame und Chip durch einen unter dem Leadframe befindlichen
Heiztisch aufgeheizt, um das Weichlot zum Schmelzen zu bringen.
Hier wird ohne Verwendung eines Flußmittels gelötet. Daher ist dem Lötofen keine Wascheinheit nachgeschaltet . Man erhält da- durch das gelötete Halbleiterbauelement 7 weitestgehend ohne
Verunreinigungen auf besonders schonende Weise.
Bei dem Verfahren gemäß dem Ausführungsbeispiel von Fig. 8 wird wie im vorhergehend beschriebenen Ausführungsbeispiel ein mit Lot bedampfter LED-Chip auf dem Leadframe innerhalb eines premolded package plaziert. Die Lotschicht weist nach dem Bedampfen eine Dicke zwischen 1 und 10 μm, bevorzugt zwischen 1 und 5 μm auf. Der Kunststoffgehäusekörper kann durch Umspritzen oder Umpressen oder ein anderes Formgebungsverfahren für Duroplaste oder Thermoplaste an dem Leadframe hergestellt sein. In diesem
Ausführungsbeispiel wird auf der zu lötenden Stelle auf dem Leadframe vorab Flußmittel aufgebracht. Das Band durchläuft einen Lötofen und nachfolgend eine Wascheinheit . Nach dem Lötvorgang beträgt die Dicke der Lotschicht zwischen 0,1 und 10 μm, bevorzugt zwischen 0,1 und 5 μm. Bei sämtlichen Ausführungsbeispielen für das erfindungsgemäße Verfahren kann der LED-Chip auch in Flip-Chip-Montage auf dem Anschlußteil befestigt werden. Das Aufdampfen von Lot auf den LED-Chip muß dann selbstverständlich nicht auf die Chiprücksei- te erfolgen, sondern auf die aktive Epitaxieschichtenfolge des LED-Chips.
Das Anschlußteil kann auf zwei Hauptflächen vom Kunststoff des Kunststoffgehäusekörpers umhüllt sein, sodaß kein weiterer Kühlkörper am Anschlußteil vorhanden ist.
Außer für den Einsatz bei einem Strahlungsemittierenden Halbleiterchip ist das erfindungsgemäße Verfahren selbstverständlich auch für das Löten anderer Halbleiterstrukturen wie insbe- sondere von Infrarot-Sensoren und -Strahler, aber auch von Transistoren anwendbar.

Claims

Patentansprüche
1. Verfahren zum Aufbringen eines Halbleiterchips (9) auf einem in oder an einem Kunststoffgehäusekörper (5) angeordneten thermisch und/oder elektrisch leitenden Anschlußteil (12, 2) d a d u r c h g e k e n n z e i c h n e t, daß die Verbindung durch einen Weichlδtprozeß hergestellt wird.
2. Verfahren nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t, daß das Anschlußteil eine erste und eine zweite Hauptfläche aufweist .
3. Verfahren nach Anspruch 2 , d a d u r c h g e k e n n z e i c h n e t, daß die erste und die zweite Hauptfläche vom Kunststof gehäusekδr- per umhüllt sind.
4. Verfahren nach einem der Ansprüche 1 bis 3 , d a d u r c h g e k e n n z e i c h n e t, daß der Kunststof f gehäusekörper einen Thermoplast enthält.
5. Verfahren nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß der Kunststof fgehäusekδrper einen Duroplast enthält.
6. Verfahren nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß der Kunststoffgehäusekörper (5) mittels Umformen, insbesondere Umspritzen oder Umpressen, eines Leadframes (2) hergestellt ist und das Anschlußteil (12) Bestandteil des Leadframes (2) ist.
7. Verfahren nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß das Anschlußteil (12) eine auf einen Kunststoffgehäusekδrper (5) aufgebrachte Metallisierungsschicht ist.
8. Verfahren nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß das Anschlußteil (12) ein in den Kunststoffgehäusekörper (5) eingebetteter Kühlkörper ist .
9. Verfahren nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t, daß zwischen Halbleiterchip (9) und Anschlußteil (12, 2) eine Lotschicht (3) mit einer Dicke zwischen einschließlich 1 μm und einschließlich 10 μm verwendet wird.
10. Verfahren nach mindestens einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t, daß zwischen Halbleiterchip (9) und Anschlußteil (12, 2) eine Lot- Schicht (3) mit einer Dicke zwischen einschließlich 2 μm und einschließlich 5 μm verwendet wird.
11. Verfahren nach mindestens einem der Ansprüche 1 -bis 10, d a d u r c h g e k e n n z e i c h n e t, daß der Weichlötprozeß bei einer Temperatur zwischen einschließlich
200 °C und einschließlich 260 °C erfolgt.
12. Verfahren nach einem der Ansprüche 1 bis 11, d a d u r c h g e k e n n z e i c h n e t, daß als Lotmaterial im wesentlichen reines Zinn oder eine Legierung verwendet wird, deren Hauptbestandteil Zinn ist.
13. Verfahren nach einem der Ansprüche 1 bis 11, d a d u r c h g e k e n n z e i c h n e t, daß als Lotmaterial im wesentlichen eine Legierung verwendet wird, deren StoffSystem ein Eutektikum aufweist.
14. Verfahren nach Anspruch 13, d a d u r c h g e k e n n z e i c h n e t, daß als Lotmaterial mindestens eine Legierung aus der Gruppe von Legierungen bestehend aus AgSn, CuSn, PbSn und InPb oder ein Gemisch oder eine Schichtenfolge aus mindestens zwei dieser Legierungen verwendet wird.
15. Verfahren nach einem der Ansprüche 1 bis 14, d a d u r c h g e k e n n z e i c h n e t, daß
Lotmaterial vor dem Löten auf den Chip (9) aufgebracht wird.
16. Verfahren nach einem der Ansprüche 1 bis 15, d a d u r c h g e k e n n z e i c h n e t, daß Lotmaterial vor dem Löten auf das Anschlußteil (12, 2) aufgebracht wird.
17. Verfahren nach Anspruch 13 oder nach einem der Ansprüche 14 bis 16 unter Rückbezug auf Anspruch 13, d a d u r c h g e k e n n z e i c h n e t, daß
Schichten aus verschiedenen Legierungsbestandteilen des Lotes auf den Halbleiterchip (9) und/oder auf das Anschlußteil (12, 2) aufgebracht werden.
18. Verfahren nach einem der Ansprüche 1 bis 17, d a d u r c h g e k e n n z e i c h n e t, daß auf das Lotmaterial vor dem Löten ein Goldfilm abgeschieden wird.
19. Verfahren nach einem der Ansprüche 1 bis 18, d a d u r c h g e k e n n z e i c h n e t, daß der Halbleiter-Chip (9) vor dem Löten mit Flußmittel auf dem Anschlußteil (12, 2) fixiert wird.
20. Verfahren nach einem der Ansprüche 1 bis 19, d a d u r c h g e k e n n z e i c h n e t, daß der Halbleiter-Chip (9) vor dem Löten mit Lotpaste auf dem Anschlußteil (12, 2) fixiert wird.
21. Verfahren nach einem der Ansprüche 1 bis 20, d a d u r c h g e k e n n z e i c h n e t, daß für den Lötvorgang ein Durchlaufofen verwendet wird.
22. Verfahren nach einem der Ansprüche 1 bis 20, d a d u r c h g e k e n n z e i c h n e t, daß für den Lötvorgang eine Heizplatte verwendet wird.
23. Verfahren nach einem der Ansprüche 1 bis 22, d a d u r c h g e k e n n z e i c h n e t, daß der Kunststoffgehäusekδrper (5) nach dem Lötvorgang eine Wascheinheit durchläuft .
24. Optoelektronisches Halbleiterbauelement (7) mit einem Strahlung emittierenden und/oder Strahlung empfangenden Halbleiter-Chip (9) auf einem in oder an einem Kunststoffgehäusekörper (5) angeordneten thermisch und/oder elektrisch leitenden Anschlußteil (12) , d a d u r c h g e k e n n z e i c h n e t, daß eine Verbindungsschicht zwischen Halbleiter-Chip (9) und Anschlußteil (12, 2) ein Weichlot aufweist.
25. Optoelektronisches Halbleiterbauelement (7) nach Anspruch 24, d a d u r c h g e k e n n z e i c h n e t, daß das Anschlußteil eine erste und eine zweite Hauptfläche aufweist .
26. Optoelektronisches Halbleiterbauelement (7) nach Anspruch 25, d a d u r c h g e k e n n z e i c h n e t, daß die erste und die zweite Hauptfläche vom Kunststoffgehäusekör- per umhüllt sind.
27. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 24 bis 26, d a d u r c h g e k e n n z e i c h n e t, daß der Kunststoffgehäusekörper einen Thermoplast enthält.
28. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 24 bis 27, d a d u r c h g e k e n n z e i c h n e t, daß der Kunststoffgehäusekδrper einen Duroplast enthält.
29. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 24 bis 28, d a d u r c h g e k e n n z e i c h n e t, daß das Anschlußteil (12) Bestandteil eines Leadframes (2) ist, der mit dem Kunststoffgehäusekörper (5) umformt, insbesondere umspritzt oder umpreßt, ist.
30. Optoelektronisches Halbleiterbauelement (7) nach Anspruch 28, d a d u r c h g e k e n n z e i c h n e t, daß das Anschlußteil (12) eine auf dem Kunststoffgehäusekörper (5) aufgebrachte Metallisierungsschicht (22) ist.
31. Optoelektronisches Halbleiterbauelement (7) nach An- spruch 28, d a d u r c h g e k e n n z e i c h n e t, daß das Anschlußteil (12) ein in den Kunststoffgehäusekörper (5) eingebetteter Kühlkörper ist.
32. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 28 bis 31, d a d u r c h g e k e n n z e i c h n e t, daß zwischen Halbleiterchip (9) und Anschlußteil (12, 2) eine Lot- schicht (3) mit einer Dicke zwischen einschließlich 0,1 μm und einschließlich 10 μm vorgesehen ist.
33. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 28 bis 31, d a d u r c h g e k e n n z e i c h n e t, daß zwischen Halbleiterchip (9) und Anschlußteil (12, 2) eine Lotschicht (3) mit einer Dicke zwischen einschließlich 0 , 1 μm und einschließlich 5 μm vorgesehen ist.
34. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 27 bis 32, d a d u r c h g e k e n n z e i c h n e t, daß als Lotmaterial (3) im wesentlichen reines Zinn oder eine Legierung verwendet ist, deren Hauptbestandteil Zinn ist.
35. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 28 bis 33, d a d u r c h g e k e n n z e i c h n e t, daß als Lotmaterial im wesentlichen eine Legierung verwendet ist, deren StoffSystem ein Eutektikum aufweist.
36. Optoelektronisches Halbleiterbauelement (7) nach Anspruch 35, d a d u r c h g e k e n n z e i c h n e t, daß als Lotmaterial (3) im wesentlichen eine Legierung aus der Gruppe bestehend aus AgSn, CuSn, PbSn und InPb oder ein Gemisch oder eine Schichtenfolge aus mindestens zwei dieser Legierungen verwendet ist.
37. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 28 bis 36, d a d u r c h g e k e n n z e i c h n e t, daß der Halbleiterchip in Flip-Chip-Montage auf dem Anschlußteil befestigt ist, sodaß eine aktive Epitaxieschichtenfolge (4) dem Anschlußteil (12) zugewandt ist.
38. Optoelektronisches Halbleiterbauelement (7) nach Anspruch 37, d a d u r c h g e k e n n z e i c h n e t, daß zwischen der Epitaxieschichtenfolge (4) und dem Anschlußteil lediglich noch die Lotschicht und eine KontaktSchicht, insbesondere eine Kontaktmetallisierung der Epitaxieschichtenfolge vorhanden ist.
39. Verfahren zum Herstellen eines optoelektronischen Bauelements nach Anspruch 37 oder 38, g e k e n n z e i c h n e t d u r c h die Verfahrensschritte: a) Herstellen der Epitaxieschichtenfolge (4) auf einem Sub- stratwafer, b) Herstellen der Kontaktschicht, c) Vereinzeln des in den Schritten a) und b) hergestellten Wa- fers zu einzelnen Halbleiterchips und d) Befestigen des Chips auf dem Anschlußteil im Kunststoffgehäuse mittels Weichlöten.
EP03740003A 2002-05-16 2003-05-14 Verfahren zum befestigen eines halbleiterchips in einem kunststoffgeh usek rper, optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung Withdrawn EP1504476A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10221857A DE10221857A1 (de) 2002-05-16 2002-05-16 Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10221857 2002-05-16
PCT/DE2003/001557 WO2003098706A2 (de) 2002-05-16 2003-05-14 Verfahren zum befestigen eines halbleiterchips in einen kunststoffgehäusekörper, optoelektronisches halbleiterbauelement

Publications (1)

Publication Number Publication Date
EP1504476A2 true EP1504476A2 (de) 2005-02-09

Family

ID=29285481

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03740003A Withdrawn EP1504476A2 (de) 2002-05-16 2003-05-14 Verfahren zum befestigen eines halbleiterchips in einem kunststoffgeh usek rper, optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung

Country Status (7)

Country Link
US (1) US8110437B2 (de)
EP (1) EP1504476A2 (de)
JP (1) JP2005526402A (de)
CN (1) CN1666348A (de)
DE (1) DE10221857A1 (de)
TW (1) TWI260080B (de)
WO (1) WO2003098706A2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10348253B3 (de) * 2003-10-16 2005-02-17 Robert Bosch Gmbh Verfahren zum Einkleben eines Chips in ein Premold-Gehäuse und zugehöringe Vorrichtung
DE102004004783A1 (de) * 2003-12-19 2005-07-14 Osram Opto Semiconductors Gmbh Strahlungemittierendes Halbleiterbauelement und Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen
CN100468792C (zh) * 2004-11-24 2009-03-11 杨秋忠 整合型发光二极管及其制造方法
DE102005029246B4 (de) * 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US20070292708A1 (en) * 2005-08-12 2007-12-20 John Pereira Solder composition
US20080175748A1 (en) * 2005-08-12 2008-07-24 John Pereira Solder Composition
TWI284433B (en) * 2006-02-23 2007-07-21 Novalite Optronics Corp Light emitting diode package and fabricating method thereof
DE112007001950T5 (de) 2006-08-21 2009-07-02 Innotec Corporation, Zeeland Elektrische Vorrichtung mit platinenloser Montageanordnung für elektrische Komponenten
US20090001491A1 (en) * 2006-10-30 2009-01-01 Biomimetics Technologies Inc Method for producing a microchip that is able to detect infrared light with a semiconductor at room temperature
JP5168152B2 (ja) * 2006-12-28 2013-03-21 日亜化学工業株式会社 発光装置
US8408773B2 (en) 2007-03-19 2013-04-02 Innotec Corporation Light for vehicles
US7712933B2 (en) 2007-03-19 2010-05-11 Interlum, Llc Light for vehicles
EP2232592B1 (de) 2007-12-12 2013-07-17 Innotec Corporation Verfahren zum umspritzen einer leiterplatte
KR101101135B1 (ko) * 2008-10-01 2012-01-05 삼성엘이디 주식회사 액정고분자를 이용한 발광다이오드 패키지
TWI401825B (zh) * 2009-11-27 2013-07-11 財團法人工業技術研究院 發光二極體晶片的固晶方法及固晶完成之發光二極體
DE102010052835A1 (de) * 2010-11-29 2012-05-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
TWI446577B (zh) * 2010-12-23 2014-07-21 財團法人工業技術研究院 Ｌｅｄ晶圓之接合方法、ｌｅｄ晶粒之製造方法及ｌｅｄ晶圓與基體之接合結構
US8952413B2 (en) * 2012-03-08 2015-02-10 Micron Technology, Inc. Etched trenches in bond materials for die singulation, and associated systems and methods
DE112013002944T5 (de) 2012-06-13 2015-02-19 Innotec, Corp. Flexibler Hohllichtleiter
US9601673B2 (en) 2014-11-21 2017-03-21 Cree, Inc. Light emitting diode (LED) components including LED dies that are directly attached to lead frames
DE102015216217A1 (de) * 2015-08-25 2017-03-02 Continental Teves Ag & Co. Ohg Verfahren zum Ummanteln einer elektrischen Einheit und elektrisches Bauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1002612A1 (de) * 1998-11-20 2000-05-24 Lucent Technologies Inc. Kinetisch überprüfte Lötverbindung
JP2001111116A (ja) * 1999-10-13 2001-04-20 Rohm Co Ltd チップ型半導体発光装置
US6261868B1 (en) * 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339768A (en) * 1980-01-18 1982-07-13 Amp Incorporated Transistors and manufacture thereof
JPS5864052A (ja) * 1981-10-14 1983-04-16 Fujitsu Ltd 半導体装置およびその製造方法
JPS5893358A (ja) * 1981-11-30 1983-06-03 Mitsubishi Electric Corp 半導体装置
JPS6081884A (ja) * 1983-10-11 1985-05-09 Nec Corp 半導体発光装置
JPS6172210A (ja) * 1984-09-17 1986-04-14 Oki Electric Ind Co Ltd 光半導体結合器におけるレンズ半田付け方法
US4929516A (en) * 1985-03-14 1990-05-29 Olin Corporation Semiconductor die attach system
US4858073A (en) * 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit
MX171852B (es) * 1989-05-31 1993-11-19 Texas Instruments Inc Combinacion de marco conductor para la construccion de un paquete de circuito integrado y metodo para producir un dispositivo semiconductor de empaque de cavidad
KR940002444B1 (ko) 1990-11-13 1994-03-24 금성일렉트론 주식회사 반도체 소자의 패키지 어셈블리 방법
JP3271475B2 (ja) 1994-08-01 2002-04-02 株式会社デンソー 電気素子の接合材料および接合方法
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US5872403A (en) * 1997-01-02 1999-02-16 Lucent Technologies, Inc. Package for a power semiconductor die and power supply employing the same
JP4090512B2 (ja) * 1997-04-08 2008-05-28 日本オプネクスト株式会社 光モジュール
JPH11121920A (ja) * 1997-10-13 1999-04-30 Nippon Telegr & Teleph Corp <Ntt> 半田リフロー方法およびその装置
JP4141549B2 (ja) * 1997-11-07 2008-08-27 シャープ株式会社 半導体発光装置の製造方法
JPH11298048A (ja) * 1998-04-15 1999-10-29 Matsushita Electric Works Ltd Ｌｅｄ実装基板
JPH11307875A (ja) 1998-04-24 1999-11-05 Sony Corp 電子装置
US6246123B1 (en) * 1998-05-04 2001-06-12 Motorola, Inc. Transparent compound and applications for its use
DE19829197C2 (de) 1998-06-30 2002-06-20 Siemens Ag Strahlungsaussendendes und/oder -empfangendes Bauelement
WO2000074131A1 (en) * 1999-05-31 2000-12-07 Infineon Technologies A.G. A method of assembling a semiconductor device package
DE19929026B4 (de) * 1999-06-25 2011-02-24 Robert Bosch Gmbh Verfahren zur Herstellung eines Drucksensors
TW516984B (en) * 1999-12-28 2003-01-11 Toshiba Corp Solder material, device using the same and manufacturing process thereof
JP4366810B2 (ja) 2000-02-08 2009-11-18 日亜化学工業株式会社 発光ダイオードの形成方法
JP4605850B2 (ja) * 2000-03-30 2011-01-05 京セラ株式会社 光実装基板の製造方法
JP2002118294A (ja) 2000-04-24 2002-04-19 Nichia Chem Ind Ltd フリップチップ型発光ダイオード及び製造方法
US6372551B1 (en) * 2000-05-12 2002-04-16 Siliconware Precison Industries Co., Ltd. Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
US6643919B1 (en) * 2000-05-19 2003-11-11 Siliconware Precision Industries Co., Ltd. Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame
CN1258252C (zh) * 2000-07-17 2006-05-31 三洋电机株式会社 半导体激光器件
JP3886712B2 (ja) * 2000-09-08 2007-02-28 シャープ株式会社 半導体装置の製造方法
EP1320889A1 (de) 2000-09-29 2003-06-25 Infineon Technologies AG Verbindungseinrichtung
DE10124141B4 (de) 2000-09-29 2009-11-26 Infineon Technologies Ag Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
JP2002115076A (ja) * 2000-10-11 2002-04-19 Hitachi Chem Co Ltd 置換金めっき方法
JP2002313995A (ja) * 2001-04-19 2002-10-25 Mitsubishi Electric Corp ランドグリッドアレイ型半導体装置およびその実装方法
US6740544B2 (en) * 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
WO2004004005A1 (ja) * 2002-07-01 2004-01-08 Renesas Technology Corp. 半導体装置およびその製造方法
JP2007317822A (ja) * 2006-05-25 2007-12-06 Sony Corp 基板処理方法及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1002612A1 (de) * 1998-11-20 2000-05-24 Lucent Technologies Inc. Kinetisch überprüfte Lötverbindung
US6261868B1 (en) * 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
JP2001111116A (ja) * 1999-10-13 2001-04-20 Rohm Co Ltd チップ型半導体発光装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DR THOMAS SIEWERT ET AL: "Database for Solder Properties with Emphasis on New Lead-free Solders Properties of Lead-Free Solders Release 4.0", 11 February 2002 (2002-02-11), XP055109187, Retrieved from the Internet <URL:http://www.msed.nist.gov/solder/NIST_LeadfreeSolder_v4.pdf> [retrieved on 20140320] *

Also Published As

Publication number Publication date
JP2005526402A (ja) 2005-09-02
DE10221857A1 (de) 2003-11-27
US20050214968A1 (en) 2005-09-29
TW200401422A (en) 2004-01-16
WO2003098706A2 (de) 2003-11-27
US8110437B2 (en) 2012-02-07
CN1666348A (zh) 2005-09-07
WO2003098706A3 (de) 2004-05-27
TWI260080B (en) 2006-08-11

Similar Documents

Publication Publication Date Title
EP1504476A2 (de) Verfahren zum befestigen eines halbleiterchips in einem kunststoffgeh usek rper, optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE112015006049B4 (de) Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE10117889A1 (de) Leiterrahmen und Gehäuse für ein strahlungsemittierendes Bauelement, strahlungsemittierendes Bauelement sowie Verfahren zu dessen Herstellung
DE102006021959A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
DE112016007464B4 (de) Halbleitervorrichtung
DE10003671A1 (de) Halbleiter-Bauelement
DE102008023127A1 (de) Halbleiterbauelement
DE102014102006A1 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102010023815A1 (de) Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
DE4424549C2 (de) Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
DE102019122382B3 (de) Leistungshalbleitergehäuse und verfahren zum herstellen eines leistungshalbleitergehäuses
DE102013108148A1 (de) Elektrische Vorrichtungspackung mit einem Laminat und Verfahren zur Herstellung einer elektrischen Vorrichtungspackung mit einem Laminat
EP2327110B9 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren
DE102014107714A1 (de) Mit einem Gehäuse versehene Halbleitervorrichtung
DE102022121193A1 (de) Elektronische struktur und verfahren zu deren herstellung
DE19646476C2 (de) Verbindungsstruktur
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20041018

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: OSRAM OPTO SEMICONDUCTORS GMBH

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: OSRAM OPTO SEMICONDUCTORS GMBH

17Q First examination report despatched

Effective date: 20090724

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

18W Application withdrawn

Effective date: 20180320

INTG Intention to grant announced

Effective date: 20180327

RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 33/00 20100101AFI20031202BHEP