DE69831734T2 - Herstellungsverfahren eines diffundierten emitter bipolar transistors - Google Patents

Herstellungsverfahren eines diffundierten emitter bipolar transistors Download PDF

Info

Publication number
DE69831734T2
DE69831734T2 DE69831734T DE69831734T DE69831734T2 DE 69831734 T2 DE69831734 T2 DE 69831734T2 DE 69831734 T DE69831734 T DE 69831734T DE 69831734 T DE69831734 T DE 69831734T DE 69831734 T2 DE69831734 T2 DE 69831734T2
Authority
DE
Germany
Prior art keywords
source
emitter
bipolar transistor
emitter region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69831734T
Other languages
English (en)
Other versions
DE69831734D1 (de
Inventor
A. Todd RANDAZZO
J. John SELISKAR
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Application granted granted Critical
Publication of DE69831734D1 publication Critical patent/DE69831734D1/de
Publication of DE69831734T2 publication Critical patent/DE69831734T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248Combination of bipolar and field-effect technology
    • H01L21/8249Bipolar and MOS technology
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/009Bi-MOS
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/944Shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • 1. TECHNISCHES GEBIET
  • Diese Erfindung bezieht sich auf die Herstellung von Bipolartransistoren verbesserter Leistung auf integrierte Weise mit Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) in einem einzelnen, bipolaren Komplementär-Metalloxid-Halbleiterbauelement (BICMOS) oder in einer anwendungsspezifischen integrierten Schaltung (ASIC). Insbesondere bezieht sich die vorliegende Erfindung auf ein neues und verbessertes Verfahren zur Herstellung des integrierten Bipolartransistors mit einem relativ tiefen Emitter, um die Leistung des Bipolartransistors erheblich zu verbessern, ohne die Zahl der notwendigen Masken über jene hinaus zu erhöhen, die erforderlich sind, um relativ flache Bipolartransistoren mit schlechter Emitterleistung gleichzeitig mit den MOSFETs des BICMOS-Bauelements oder der BICMOS-ASIC zu formen.
  • 2. HINTERGRUND DER ERFINDUNG
  • Einige Typen von ASIC-Schaltungen erfordern die Integration eines Bipolartransistors zusammen mit den MOSFETs, die typisch in den meisten integrierten Schaltungen zum Einsatz kommen. In gewissen Typen von ASIC-Schaltungen sind MOSFETs für gewisse Anwendungen einfach ungeeignet, aber ein Bipolartransistor ist geeignet. In diesen Fällen werden Bipolartransistoren mit MOSFETs auf einem einzigen Substrat integriert und das Ergebnis ist ein BICMOS-Bauelement.
  • Ein Polysiliziumtransistor bietet die beste Leistung in einem BICMOS-Bauelement. Die Herstellung eines Polysiliziumtransistors als ein Teil eines BICMOS-Bauelements fügt aber den traditionellen Herstellungsverfahren für Komplementär-Metalloxid-Halbleiter (CMOS) erhebliche Komplexität hinzu. Beispielsweise könnte die Herstellung des traditionellen CMOS-Bauelements, unter Einsatz gegenwärtiger Technologie, um etwa ca. zwölf oder mehr fotolithografische Masken herum und ca. vierzehn oder mehr fotolithografische Belichtungsoperationen (photo-ops) unter Einsatz der Masken erforderlich machen. Hinzufügen des zusätzlichen Polysiliziumtransistors erfordert um etwa vier weitere zusätzlichen Masken herum und eine vergleichbare Zahl zusätzlicher Fotooperationen (photo-ops). Die zum Formen der Polysilizium-Bipolartransistoren zusätzlich erforderlichen Masken erhöhen die Entwicklungskosten des BICMOS-Bauelements erheblich, weil das Entwerfen und Erstellen jeder Maske signifikante, zusätzliche einmalige technische Kosten (NRE) darstellen.
  • Wenn eine große Zahl von BICMOS-Bauelementen hergestellt werden soll, dürften die zusätzlichen einmaligen technischen Kosten (NRE) für jede zusätzliche Maske nicht besonders signifikant sein, weil die zusätzlichen NRE-Kosten über eine große Zahl hergestellter Produkte verteilt werden können. Jedoch unter Umständen, wo nur eine relativ kleine Partie von BICMOS-Bauelementen hergestellt werden soll oder unter Umständen, wo mehrfache Prototypentwürfe erforderlich sind, um das Endprodukt zu entwickeln, können die NRE-Kosten unerschwinglich sein. Ein weiterer praktischer Faktor bei der Fertigung dieser Halbleiterbauelemente, die eine relativ große Zahl von Masken erfordern, ist die Verwaltung der zusätzlichen Zahl von Masken. Jede Maske muss bis zum Gebrauch aufbewahrt werden. Jede Maske ist in einen Stepper zu laden, der sie beim Halbleiterherstellungsverfahren positioniert und die Anwendung der Masken muss in der richtigen Reihenfolge vorgenommen werden. Die Anforderungen an das Verwalten der Masken kann die Zahl von Produkttypen begrenzen, die ein Halbleiterhersteller zuverlässig fertigen kann. Als andere Möglichkeit könnte die Komplexität der Maskenverwaltung einige Halbleiterhersteller vom Produzieren relativ kleiner Mengen von Produkttypen oder vom Prototypherstellen neuer Produkttypen abhalten. Demzufolge ist es allgemein vorteilhaft, die Zahl der Masken im Herstellungsverfahren zu reduzieren.
  • Im Gegensatz zur zusätzlichen Verwaltungskomplexität und den mit zusätzlichen Masken verbundenen NRE-Kosten ist die Durchführung zusätzlicher Fotooperationen (photo-ops) bei der Herstellung von Halbleiterprodukten nicht so problematisch. Das Durchführen von Fotooperationen (photo-ops) lässt sich relativ ökonomisch und ohne signifikante, zusätzliche Komplikation beim Herstellungsverfahren erzielen, weil die für die Fotooperationen (photoops) erforderlichen Masken bereits verfügbar und in die Stepper geladen sind. Die Kosten zusätzlicher Fotooperationen (photo-ops) sind allgemein ziemlich angemessen oder fast unbedeutend im Vergleich zu den signifikanteren NRE-Kosten zusätzlicher Masken für relativ kleine Mengen von Produkttypen. Folglich tragen die zusätzlichen Fotooperationen (photo-ops) allgemein nur zu den direkten Kosten des Produkts bei, auf die manchmal als die Waferkosten Bezug genommen wird, nicht auf die signifikanteren NRE-Kosten, die mit zusätzlichen Masken verbunden sind.
  • In jenen Fällen, wo die überlegene Leistung eines Polysilizium-Bipolartransistors in einem BICMOS-Bauelement nicht benötigt wird, ist es typisch diffundierte Emitter-Bipolartransistoren zu verwenden. Im Allgemeinen wird ein diffundierter Emitter-Bipolartransistor im BICMOS-Bauelement geformt, indem man nur eine einzige zusätzliche Maske über jene hinaus verwendet, die zum Formen der MOSFETs als Teil des integrierten Herstellungsverfahrens notwendig sind. Die zusätzliche Maske wird verwendet, um einen Basisbereich des Bipolartransistors zu definieren. Nach dem Formen des Basisbereichs des Bipolartransistors, wird die Maske, die beim CMOS-Verfahren dazu verwendet wird, die Source- und Drain-Bereiche der N-Kanal-MOSFETs zu definieren, dann dazu verwendet, den Emitterbereich zu definieren. Der Emitterbereich wird dann gleichzeitig mit der Diffusion der Source- und Drain-Bereiche der MOSFETs diffundiert.
  • Obwohl dieses einzelne zusätzliche Maskenverfahren zur Erstellung eines diffundierten Emitter-Bipolartransistors die NRE-Kosten und die mit mehrfachen zusätzlichen Masken verbundenen Verwaltungsschwierigkeiten reduziert, hat der durch dieses Einzelmaskenverfahren des Stands der Technik geschaffene Bipolartransistor relativ schlechte Betriebskenndaten. Im Allgemeinen ist die Verstärkung des Transistors auf einen Bereich begrenzt, der allgemein für einen Bipolartransistor als schlecht erachtet werden würde. Die Frequenzkenndaten des Bipolartransistors sind ebenso begrenzt. Die schlechte Verstärkung und das begrenzte Frequenzvermögen beschränkt die praktische Brauchbarkeit des Bipolartransistors.
  • Die relativ schlechte Leistung des Bipolartransistors ergibt sich, weil der Emitterbereich auf eine Tiefe diffundiert ist, die relativ flach ist. Die flache Tiefe des Emitters ergibt sich aus der Tatsache, dass seine Tiefe mit der Diffusionstiefe der Source- und Drain-Bereiche der MOSFETs vergleichbar sein muss, da die Emitter-, Source- und Drain-Bereiche, während desselben Satzes im Herstellungsverfahren, gleichzeitig geformt werden. Folglich ist die Diffusionstiefe im Emitter, in der Source und im Drain einheitlich.
  • Die Tiefe der Source- und Emitter-Bereiche der MOSFETs beeinflusst in erster Linie die Herstellung des BICMOS-Bauelements. Die Kriterien hinsichtlich Skalierung oder Entwurf-Layout für die MOSFETs des BICMOS-Bauelements müssen relativ kleine Zwischenräume in den horizontalen und den vertikalen Abmessungen bereitstellen. Kriterien für sehr kleine Skalierung sind notwendig, die Größe des BICMOS-Bauelements zu reduzieren, um hohe Leistung der MOSFETs zu erzielen, um größere Mengen Schaltung auf dem BICMOS-Bauelement zu erreichen, um Stromverbrauch zu reduzieren, um Kosten zu reduzieren und allgemein, um wettbewerbsfähig mit den gegenwärtigen Trends zu Kriterien für immer kleinere Skalierung zu sein. Der Versuch, die vertikale Tiefe der Source- und Drain-Bereiche des MOSFETs zu erhöhen, um dadurch einen tieferen Emitterbereich des Bipolartransistors zu erhalten, während man immer noch die Kriterien für die relativ kleine Skalierung erfüllt, würde zu einem unannehmbaren Niveau defekter BICMOS-Bauelemente führen. Zwangsläufig würden sich zu viele Kurzschlüsse der Source- und Drain-Bereiche zu anderen angrenzenden Bereichen und Komponenten im BICMOS-Bauelement ergeben, einfach als ein Ergebnis des Versuchs, die Tiefe der Diffusion in Bezug auf die Skalierungskriterien zu vergrößern.
  • Folglich wird von jedem BICMOS-Bauelement, das einen Bipolartransistor mäßiger oder hoher Leistung erfordert, entweder angenommen, dass es bisher nicht unter Einsatz des Herstellungsverfahrens für diffundierte Emitter zu geringeren Kosten, zusätzlicher Basismaske geringerer Komplexität nicht erzielt worden ist, sondern dass es das erheblich komplexere und kostspieligere Herstellungsverfahren für Polysilizium-Bipolartransistoren erfordert hat. Wenn ein tieferer emitterdiffundierter Emitter-Bipolartransistor in einem BICMOS-Bauelement geformt worden ist, wird vermutet, dass der tiefere Emitter nur als ein Ergebnis der separaten Verwendung einer zusätzlichen Emittermaske geformt worden ist, um den tieferen Emitter separat zu diffundieren. Natürlich würde die separate Emittermaske die NRE-Kosten und die Komplexität der Verwaltung der Masken zur Herstellung des Produkts erhöhen.
  • EP-A-418505 beschreibt die Bildung von Sources und Drains von MOS-Transistoren nach der Bildung eines Emitters eines Bipolartransistors, wodurch die Scources und Drains in der Dicke kleiner als der Emitter gemacht werden. Da die Sources und Drains keiner Hochtemperaturwärmebehandlung unterworfen sind, die bei der Bildung des Emitters durchgeführt wird, besteht keine Gefahr der Vergrößerung in der Dicke der Sources und Drains durch die Diffusion von Verunreinigungen. Es kann ein BICMOS-Bauelement mit einer hohen Integrationsdichte und überlegenen Kenndaten geformt werden. Die vorliegende Erfindung hat sich mit Bezug auf diese und andere Hintergrund-aspekte entwickelt.
  • 3. ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist ein Aspekt der vorliegenden Erfindung, die Herstellung relativ tiefer Emitter-Bipolartransistoren mäßiger Leistung auf integrierte Art mit MOSFETs in einem BICMOS-Bauelement zuzulassen, d.h. unter Verwendung nur derselben Zahl von Masken, die notwendig sind, die MOSFETs des BICMOS-Bauelements zu formen, plus der einzigen zusätzlichen Maske, um den Basisbereich des Bipolartransistors zu formen, der auf alle Fälle erforderlich wäre, wenn Bipolartransistoren mit MOSFETs integriert werden. Andere wichtige Aspekte der vorliegenden Erfindung schließen, unter anderem, Folgendes ein:
    Herstellung eines Bipolartransistors mit diffundiertem Emitter in einem BICMOS-Bauelement, das eine größere Emittertiefe als die Tiefen der Source- und Drain-Bereiche des MOSFETs des BICMOS-Bauelements ohne Verwendung einer separaten Maske zur Implantation des Emitters aufweist; Reduzierung bei den NRE-Kosten für die Herstellung von Prototypen und die Herstellung relativ kleiner Partien von BICMOS-Bauelementen, die Bipolartransistoren mäßiger Leistung integrieren; Vereinfachung der Komplexität der Maskenverwaltung während des Herstellungsverfahrens der BICMOS-Bauelemente mit Bipolartransistoren mäßiger Leistung; und Herstellung von Bipolartransistoren mäßiger Leistung auf integrierte Art mit MOSFET-Transistoren in einem BICMOS-Bauelement durch Verwendung nur derselben Zahl von Masken, die vorher erforderlich gewesen sind, um Bipolartransistoren relativ schlechter Leistung in BICMOS-Bauelementen zu erzielen.
  • Gemäß diesen und anderen Aspekten bezieht sich die vorliegende Erfindung auf ein Verfahren zum Formen eines BICMOS-Bauelements mit einem integrierten Bipolartransistor und einem MOSFET unter alleiniger Verwendung der Source-/Drain-Maske und der Basisbereichsmaske, die sonst auf jeden Fall notwendig wären, um einen Emitterbereich des Bipolartransistors auf eine größere Tiefe als die Tiefe zu diffundieren, auf die ein Source- und Drain-Bereich des MOSFETs diffundiert ist. Das Verfahren involviert die Schritte Belichten, nur unter Verwendung der Masken für den Basisbereich und den Source-/Drain-Bereich, und Entwickeln in Reihenfolge jeder von zwei Fotoresistschichten, die aufeinander aufgetragen sind, um eine Zugangsöffnung zum Emitterbereich alleinig durch die Co-Position der Öffnungen in jeder der zwei Schichten zu definieren. Danach involviert das Verfahren die Implantation des Emitterbereichs durch die copositionierten Öffnungen auf eine größere Tiefe als die Tiefe, auf die die Source- und Drain-Bereiche diffundiert sind. Die Co-Position der Öffnungen durch die zwei separat und sequenziell aufgetragenen Fotoresistschichten definiert eine Zugangsöffnung zum Emitterbereich, dadurch wird zugelassen, ihn separat und zusätzlich mit einer zusätzlichen Materialmenge zu implantieren, um seine Penetration in den Basisbereich zu vertiefen. Der Zugang zum Basisbereich für die zusätzliche Implantation wird durch Verwendung von nur einigen zusätzlichen Fotooperationen (photo-ops) erzielt und nicht als Ergebnis der Verwendung einer zusätzlichen Emittermaske. Die Reduzierung der Zahl erforderlicher Masken vereinfacht die Werkzeugverwaltungsaspekte der Herstellung von BICMOS-Bauelementen gemäß der vorliegenden Erfindung.
  • Gemäß zusätzlichen, bevorzugten Aspekten der vorliegenden Erfindung wird ein erster Teil des Emitterbereichs gleichzeitig mit der Implantation der Source- und Drain-Bereiche des MOSFETs implantiert und ein zweiter Teil des Emitterbereichs wird auf eine größere Tiefe als der erste Teil durch die copositionierten Öffnungen implantiert. Die Source- und Drain-Bereiche des MOSFETs und der erste Teil des Emitterbereichs werden ebenso auf ca. dieselbe Tiefe implantiert. Überdies könnte der erste Teil des Emitterbereichs vor Implantation des zweiten Teils des Emitterbereichs implantiert werden oder der zweite Teil des Emitterbereichs könnte vor Implantation des ersten Teils implantiert werden. Weiter könnte der erste oder der zweite Teil des Emitterbereichs entweder vor oder nach der Implantation der Source- und Drain-Bereiche implantiert werden.
  • Ein Bipolartransistor höherer Leistung mit tiefer diffundiertem Emitter könnte dadurch, ohne Verwendung einer separaten Maske zur Implantation des tieferen Emitterbereichs, geformt werden. Die zusätzliche Komplexität, den tiefer diffundierten Emitter zu bekommen, ist die Durchführung einiger zusätzlicher, relativ billiger Fotooperationen (photo-ops). Die signifikanten NRE-Kosten von zusätzlichen Masken werden vermieden, was die Kosten der Prototypherstellung und der Herstellung relativ kleiner Partien von BICMOS-Bauelementen reduziert.
  • Ein volleres Verständnis der vorliegenden Erfindung und ihres Umfangs könnte unter Bezugnahme auf die beigefügten Zeichnungen, die nachstehend kurz zusammengefasst sind, und auf die nachfolgende detaillierte Beschreibung der gegenwärtig bevorzugten Ausführungsbeispiele der Erfindung sowie die der detaillierten Beschreibung folgenden Ansprüche, erlangt werden.
  • 4. KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht eines in ein BICMOS-Bauelement integrierten bipolaren NPN-Transistors nach dem Stand der Technik.
  • 2 ist eine Querschnittsansicht eines BICMOS-Bauelements, in das der in 1 gezeigte Bipolartransistor des Stands der Technik zusammen mit MOSFETs integriert worden ist.
  • 3 ist eine Querschnittsansicht ähnlich jener in 1 und stellt einen NPN-Bipolartransistor mit einem tiefer diffundierten Emitter dar, der gemäß vorliegender Erfindung geformt ist.
  • 46 sind Querschnittsansichten der Schritte zur Herstellung des in 3 gezeigten Bipolartransistors auf integrierte Art mit MOSFETs eines BICMOS-Bauelements gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung.
  • 79 sind Querschnittsansichten der Schritte zum Herstellung des in 3 gezeigten Bipolartransistors auf integrierte Art mit MOSFETs eines BICMOS-Bauelements gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • 1012 sind Querschnittsansichten der Schritte zur Herstellung des in 3 gezeigten Bipolartransistors auf integrierte Art mit MOSFETs eines BICMOS-Bauelements gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung.
  • 5. AUSFÜHRLICHE BESCHREIBUNG
  • Es ist anerkannte Praxis, einen Bipolartransistor als Teil eines BICMOS-Bauelements, unter Verwendung von nur einer einzigen zusätzlichen Maske herzustellen, um den Basisbereich des Bipolartransistors zu formen und danach den Emitterbereich des Bipolartransistors gleichzeitig mit der Bildung der Source-und Drain-Bereiche der N-Kanal-MOSFETs des BICMOS-Bauelements zu formen. Der resultierende Bipolartransistor des Stands der Technik ist bei 20 in 1 gezeigt. Das BICMOS-Bauelement oder die BICMOS-ASIC (anwendungsspezifische integrierte Schaltung) des Stands der Technik, wovon der Bipolartransistor 20 ein Teil ist, ist bei 22 in 2 gezeigt. Das BICMOS-Bauelement 22 schließt, zusätzlich zum Bipolartransistor 20, wenigstens ein und typisch zwei zusätzliche MOSFETs ein, weil CMOS-Konstruktion typisch zum Einsatz kommt. In dem, in 2, gezeigten Beispiel schließt das BICMOS-Bauelement 22 einen N-Kanal-MOSFET 24 und einen P-Kanal-MOSFET 26 ein.
  • Das BICMOS-Bauelement 22, das die Transistoren 20, 24 und 26 einschließt, ist auf einem Substrat des Typs P (nicht gezeigt) geformt. „N" Wannen 28 werden im Substrat des Typs P geformt und der Bipolartransistor 20 (als ein NPN-Transistor) und der P-Kanal-Transistor 26 werden jeweils in einer „N" Wanne 28 geformt. Die Transistoren 20, 24 und 26 und andere Bereiche im BICMOS-Bauelement 22 sind durch Isoliersperrschichten 30 getrennt, die ebenso in das Substrat des Typs P geformt sind.
  • Um den NPN-Transistor 20 zu formen, nachdem die Isoliersperrschichten 30 im Substrat geformt worden sind, wird ein Basisbereich 32 aus P-Material in die „N" Wanne 28 implantiert. Die Implantation des Basisbereichs 32 geschieht konventionell und wird durch die Verwendung einer Basisbereichsmaske (nicht gezeigt) erzielt, die im Verfahren des Stands der Technik erforderlich ist und die ebenso im Verfahren der vorliegenden Erfindung notwendig ist. Die Basisbereichsmaske wird dazu benutzt, eine Schicht aus Fotoresistmaterial (nicht gezeigt) zu belichten, das über die Oberseite des Substrats aufgetragen ist. Nach Belichtung und Entwicklung verbleibt das Fotoresistmaterial überall auf dem Substrat außer über der Position an der „N" Wanne 28, wo der Basisbereich 32 implantiert werden soll. Der Basisbereich 32 wird dann implantiert, indem der hochenergetische P-Species in die „N" Wanne 28 gerichtet wird und somit den P-Basisbereich 32 formt. Die Tiefe des Basisbereichs 32 wird durch die Zeitdauer und das Energieniveau der Diffusion der P-Species gesteuert.
  • Nach Bildung des Basisbereichs 32 in der „N" Wanne 28 wird der Rest des Bipolartransistors 20 gleichzeitig mit der Bildung der MOSFET-Transistoren 24 und 26, wie in 2 gezeigt, geformt. Ein Emitterbereich 34 des Transistors 20 wird gleichzeitig mit einem Source- Bereich 36 und einem Drain-Bereich 38 des N-Kanal-Transistors 24, einer Kollektor-Sperrschicht 40 des Bipolartransistors 20 und einer „N" Wannensperrschicht 42 für den P-Kanal-Transistor 26 geformt. Die Bereiche 34, 36 und 38 und die Sperrschichten 40 und 42 werden durch N+ Material geformt und diese Bereiche und Sperrschichten werden gleichzeitig durch Verwendung einer einzigen N+ Source-/Drain-Maske (nicht gezeigt) strukturiert. Die N+ Source-/Drain-Maske wird dafür verwendet, eine Schicht aus Fotoresist zu belichten und nachdem das Fotoresist entwickelt ist, werden die Flächen der Bereiche 34, 36 und 38 und die Sperrschichten 40 und 42 belichtet, diese Flächen werden durch Diffundieren von N+ Species in das Substrat und die „N" Wannen 28 an diesen Flächen implantiert. Weil der Emitterbereich 34 gleichzeitig mit dem Source-Bereich 36 und dem Drain-Bereich 38 des N-Kanal-MOSFETs 24 geformt wird, ist die Tiefe der Diffusion im Emitterbereich 34 ca. gleich der Tiefe der Diffusion der Source- und Drain-Bereiche 36 und 38. Die Diffusionen des Emitterbereichs 34 und der Source- und Drain-Bereiche 36 und 38 sind ca. derselben Tiefe, weil die Diffusion in jedem Bereich ca. desselben Betrags ist, weil sich die Diffusion an jedem Bereich für dieselbe Zeitdauer ereignet.
  • Anschließend wird eine einzige P+ Source-/Drain-Maske (nicht gezeigt) verwendet, um eine Fotoresistschicht zu belichten, die nach ihrer Entwicklung dafür benutzt wird, einen Source-Bereich 44 und einen Drain-Bereich 46 des P-Kanal-MOSFETs 26, eine Basissperrschicht 48 des Bipolartransistors 20 und eine „P" Wannensperrschicht 50 des N-Kanal-MOSFETs 24 zu formen. Die sich ergebenden offenen Flächen im entwickelten Fotoresist über den Bereichen 44 und 46 und über den Sperrschichten 48 und 50 erlauben das P+ Material, gleichzeitig in die „N" Wanne 28, in das Substrat und den Basisbereich 32 zu diffundieren, um den Source- und Drain-Bereich 44 und 46, die Basissperrschicht 48 und die „P" Wannensperrschicht 50 zu formen. Weil die Bereiche 44 und 46 und die Sperrschichten 48 und 50 gleichzeitig geformt werden, hat jeder dieser Bereiche ca. die gleiche Tiefe.
  • Die Kollektor-Sperrschicht 40 stellt eine elektrische Verbindung zur „N" Wanne 28 des Bipolartransistors 20 her und die „N" Wanne 28 dient als der Kollektor des Transistors 20. Ebenso stellt die Basissperrschicht 48 eine elektrische Verbindung zum Basisbereich 32 des Bipolartransistors 20 her. Die „N" Wannensperrschicht 42 stellt eine elektrische Verbindung zur „N" Wanne 28 des P-Kanal-MOSFETs 26 her. Die „P" Wannensperrschicht 50 stellt eine elektrische Verbindung zum Substrat für den N-Kanal-MOSFET 24 her. Elektrische Leiter 52 werden danach wie in 2 gezeigt an die Sperrschich-ten und Bereiche angeschlossen.
  • Danach werden die Gate-Zonen 54 und 56 geformt, um die MOSFETs 24 bzw. 26 zu vervollständigen. Die Gate-Zonen 54 und 56 werden geformt nachdem geeignete zusätzliche Materialien und Schichten (nicht gezeigt) geformt werden, um das BICMOS-Bauelement 22, wie es konventionelle Praxis ist, zu vervollständigen.
  • Die, zum Minimieren der Größe der MOSFETs notwendigen, Skalieranforderungen erfordern, dass die Tiefe der Diffusionen des Source- und Drain-Bereichs relativ flach ist. Folglich ist die Tiefe des Emitterbereichs 34 auch relativ flach, weil der N+ Emitterbereich 34 gleichzeitig mit der Bildung von, und auf dieselbe Tiefe wie, die N+ Source- und Drain-Bereiche 36 bzw. 38 geformt wird. Der relativ flache Emitterbereich 34 ist für die relativ geringe Verstärkung und die begrenzten HF-Ansprechkenndaten des Bipolartransistor 20 verantwortlich.
  • Um die Verstärkung und das Frequenzansprechverhalten des Transistors 20 zu verbessern, ist die Tiefe des Emitterbereichs 34 zu vergrößern. Vergrößern der Tiefe des Emitterbereichs 34 ist nicht möglich, falls der Emitterbereich 34 gleichzeitig mit den Source- und Drain-Bereichen 36 und 38 diffundiert oder geformt wird, und wenn Skalierkriterien, die die Größe der MOSFETs bestimmen, nicht zulassen, dass die Tiefe der Source- und Drain-Bereiche der MOSFETs vergrößert wird. Folglich würde, um die Tiefe des Emitterbereichs 34 zu vergrößern, eine separate Emittermaske erforderlich sein. Die separate Emittermaske würde die, mit der Herstellung des BICMOS-Bauelements verbundenen, NRE-Kosten erhöhen und würde außerdem die Werkzeugverwaltungsaspekte der Herstellung mehrfacher Produkttypen komplizieren oder würde die Zahl der verschiedenen Produkttypen begrenzen, die ein Halbleiterhersteller bauen könnte, sowie sich auf alle anderen Überlegungen berufen, die oben im Hintergrund der Erfindung beschrieben worden sind.
  • Die vorliegende Erfindung erzielt einen verbesserten Bipolartransistor 60 mit einem tiefer diffundierten Emitterbereich 62, wie in der 3 gezeigt, ohne die Anwendung einer zusätzlichen, separaten Emittermaske zu erfordern, um die tiefere Diffusion und Tiefe des Emitters 62 zu erhalten, ohne die Skalierung der MOSFETs des BICMOS-Bauelements zu kompromittieren, ohne zusätzliche NRE-Kosten, infolge des Entwurfs und der Konstruktion einer separaten Emittermaske, zu verursachen und mit dem die Werkzeugverwaltungsaspekte der Herstellung des BICMOS-Bauelements vereinfacht werden.
  • Der Bipolartransistor 60 schließt gewisse Elemente ein, die dieselben wie entsprechende Elemente des Bipolartransistors 20 des Stands der Technik sind, und diese Elemente sind durch entsprechende Referenznummern gekennzeichnet. Ebenso, wenn der verbesserte Bipolartransistor 60 der vorliegenden Erfindung in ein verbessertes BICMOS-Bauelement 64 integriert wird (412), weist das BICMOS-Bauelement 64 entsprechende Elemente des in 2 gezeigten BICMOS-Bauelements 22 des Stands der Technik auf und diese entsprechenden Elemente sind auch durch entsprechende Referenznummern gekennzeichnet.
  • Im Allgemeinen ist der tiefere Emitterbereich 62 des Transistors aus zwei separaten Diffusionen geformt. Eine Diffusion 62a wird auf eine Art geformt, die allgemein der Einzeldiffusion des Emitterbereichs 34 des Transistors 20 (1) des Stands der Technik ähnlich ist. Eine weitere Diffusion 62b wird jedoch separat implantiert, um die Tiefe des Emitterbereichs 62 tiefer in den Basisbereich 32 auszudehnen und dadurch die Verstärkung und Frequenzansprechkenndaten des Bipolartransistors 60 zu verbessern. Die größere Diffusionstiefe des Emitters 62 wird durch Verwendung der N+ Source-/Drain-Maske im Zusammenhang mit der Basisbereichsmaske in einem Doppelschicht-Fotoresistverfahren erzielt, um zur Belichtung des Emitterbereichs in einer Stufe im Herstellungsverfahren zu resultieren und dadurch zu gestatten, den Emitterbereich auf eine größere Tiefe als Ergebnis von nur wenigen zusätzlichen und relativ billigen Fotooperationen (photo-ops) zu diffundieren oder zu implantieren. Drei Beispiele der Vergrößerung der Tiefe des Emitterbereichs in einem Bipolartransistor während der Herstellung eines BICMOS-Bauelements ohne Verwendung einer zusätzlichen Maske, um die zusätzliche Tiefe des Emitters zu erzielen, werden als Nächstes im Zusammenhang mit den 46, 79 und 1012 beschrieben.
  • Das erste Beispiel des Verfahrens der vorliegenden Erfindung beginnt mit der Verwendung der Basisbereichsmaske (nicht gezeigt), die dafür benutzt wurde, eine Beschichtung 66 aus Fotoresist, wie in 4 gezeigt, zu strukturieren. Die Beschichtung 66 aus Fotoresist wurde, nachdem die Isoliersperrschichten 30 und die „N" Wannen 28 geformt worden sind, auf das Substrat aufgetragen. Nachdem die Beschichtung 66 aus Fotoresist belichtet und entwickelt worden ist, wird ein offener Zwischenraum 68 in der Fotoresistschicht 66 dazu benutzt, das P-Material des Basisbereichs 32 zu implantieren. Hochenergetische Species des P-Materials werden durch den offenen Zwischenraum 68 aufgetragen, um den Basisbereich 32 in die „N" Wanne 28 zu diffundieren oder zu implantieren.
  • Nachdem der P-Basisbereich 32 geformt worden ist, wird die Beschichtung 66 aus Fotoresist entfernt. Das P+ Material der Source- und Drain-Bereiche 44 und 46 des MOSFETs 26, die „P" Wannensperrschicht 50 und die Basissperrschicht 42 werden dann auf konventionelle Art unter Verwendung der P+ Source-/Drain-Maske (nicht gezeigt) geformt.
  • Eine weitere Beschichtung 70 aus Fotoresist wird dann, wie in 6 gezeigt, aufgetragen. Die Beschichtung 70 wird durch Verwendung der N+ Source-/Drain-Maske belichtet. Sobald belichtet und entwickelt, stellt die Beschichtung 70 offene Zwischenräume bereit, durch die sich der Source-Bereich 36 und der Drain-Bereich 38 des N-Kanal-MOSFETs 24, die Kollektor-Sperrschicht 40 in die „N" Wanne 28 des Bipolartransistors 60 und die „N" Wannensperrschicht 42 der „N" Wanne für den MOSFET 26 implantieren lassen. Außerdem wird der erste Teil 62a des Emitterbereichs des Bipolartransistors 60 ebenso durch einen offenen Zwischenraum 72 geformt, der sich in der durch die N+ Source-/Drain-Maske geformten Beschichtung befindet. Die zum Belichten der Beschichtung 70 aus Fotoresist verwendete N+ Source-/Drain-Maske ist dieselbe Maske, die benutzt wird, diese Funktionen bei der Herstellung des Bipolartransistors 20 und des BICMOS-Bauelements 22 des Stands der Technik (1 und 2) auszuführen.
  • Die Beschichtung 70 aus Fotoresist wird dann nachgehärtet und in Position belassen. Eine weitere Beschichtung 74 aus Fotoresist wird unter Verwendung der Basismaske aufgetragen und belichtet, die zum Formen des Basisbereichs 32, wie in 6 gezeigt, eingesetzt wird. Sobald die Beschichtung 74 entwickelt worden ist, existiert der offene Zwischenraum 68 über dem offenen Zwischenraum 72. Die Beschichtung 74 deckt alle Flächen des BICMOS-Bauelements völlig ab, die nicht von der Beschichtung 70 überzogen sind. Somit existiert der einzige offene Zwischenraum durch die Öffnungen 68 und 72. Hochenergetische P+ Species werden dann in den Emitterbereichsteil 62a implantiert, was eine Expansion des Emitterbereichs 62 bewirkt, wie er von den äußeren Begrenzungen des Teils 62b umfasst wird. Der Teil 62b erstreckt sich abwärts in den Basisbereich 32 auf eine größere Tiefe als der Teil 62a und folglich auf eine größere Tiefe als der Emitterbereich 34 des Stands der Technik (1). Der Emitterbereich 62 erstreckt sich daher auf eine größere Tiefe als der Emitterbereich 34 des Stands der Technik, weil der Emitterbereich 34 des Stands der Technik allgemein nur mit der Tiefe des Teils 62a des Emitterbereichs 62 des Transistors vergleichbar sein wird, der in Übereinstimmung mit der vorliegenden Erfindung geformt ist.
  • Danach werden die Beschichtungen 70 und 74 aus entwickeltem Fotoresist entfernt und die elektrischen Leiter 52 angebracht, um das BICMOS-Bauelement 64 zu vervollständigen.
  • Daher ist ersichtlich, dass die Basisbereichsmaske und die N+ Source-/Drain-Maske in Reihenfolge zusammen mit zwei Fotooperationen (photo-ops) verwendet werden können, um nur den Emitterbereich zu belichten, was ermöglicht, den Emitterbereich zweimal zu implantieren und dadurch eine größere Tiefe zu erzielen. Der resultierende Bipolartransistor 60 wird eine erheblich größere Verstärkung und HF-Ansprechkenndaten haben als seitens des Bipolartransistors 20 des Stands der Technik (1) möglich ist, weil die Tiefe des Emitterbereichs 62 des Bipolartransistors 60 größer ist. Diese vorteilhaften Ergebnisse werden ohne die Verwendung einer zusätzlichen Emitter-Implementationsmaske erzielt, wie sie sonst erforderlich wäre, um eine tiefere Tiefe des Emitterbereichs zu erhalten oder ohne den Bipolartransistor als einen Polysilizium-Bipolartransistor zu formen.
  • Ein zweites Beispiel des Verfahrens der vorliegenden Erfindung ist in den 79 gezeigt. Dieses zweite Beispiel beginnt, wie in 7 gezeigt, mit dem Gebrauch der Basismaske, um die Schicht 66 aus Fotoresist zu belichten und sie mit einem offenen Zwischenraum 68 zu entwickeln. Danach wird der Basisbereich 32 implantiert. Die in 7 repräsentierten Schritte im Verfahren sind dieselben wie jene, die im Zusammenhang mit der 4 besprochen worden sind.
  • Danach wird die Beschichtung 66 aus Fotoresist in Position nachgehärtet und eine zusätzliche Beschichtung 76 aus Fotoresist wird auf die Oberseite der Beschichtung 66 aufgetragen und mithilfe der N+ Source-/Drain-Maske (nicht gezeigt) belichtet. Die Öffnung 68 in der Beschichtung 66 wird teilweise von der Beschichtung 76 gefüllt, aber die Öffnung 72 verbleibt, um Zugang zum Emitterbereich bereitzustellen. Der zweite, tiefere Teil 62b des Emitterbereichs wird dann durch die Öffnung 72 in den Basisbereich 32 implantiert. Die Zeit und Energie der N+ Species, die den zweiten, tieferen Teil 62b des Emitterbereichs 62 formen, legen die größere Diffusionstiefe des Emitterbereichsteils 62b fest.
  • Anschließend an die Bildung des tieferen Teils 62b des Emitterbereichs 62 werden die Beschichtungen 66 und 76 entfernt. Die N+ Source-/Drain-Maske wird verwendet, um eine neue Beschichtung 78 aus Fotoresist zu belichten, die, wie in 9 gezeigt, aufgetragen worden ist. Die Beschichtung 78 wird entwickelt und ergibt eine Situation, die im Wesentlichen jener ähnelt, die vorher im Zusammenhang mit der 5 beschrieben wurde. Die Beschichtung 78 stellt offene Zwischenräume bereit, durch die sich der Source-Bereich 36 und der Drain-Bereich 38 des N-Kanal-MOSFETs 24, die Kollektor-Sperrschicht 40 in der „N" Wanne 28 des Bipolartransistors 60 und die „N" Wannensperrschicht 42 der „N" Wanne für den MOSFET 26 implantieren lassen. Außerdem wird der erste Teil 62a des Emitterbereichs des Bipolartransistors 60 ebenso durch den offenen Zwischenraum 72 geformt, der sich in der Beschichtung befindet. Der erste Teil 62a wird durch die hochenergetische Diffusion der N+ Species in den vorher geformten zweiten Teil 62b vervollständigt. Die Tiefe des ersten Teils 62a ist den Tiefen der Source- und Drain-Bereiche 36 und 38 ähnlich. Die zum Belichten der Beschichtung 78 aus Fotoresist benutzte N+ Source-/Drain-Maske ist dieselbe Maske, die zur Ausführung dieser Funktionen beim Herstellen des Bipolartransistors 20 und des BICMOS-Bauelements 22 des Stands der Technik verwendet wurde (1 und 2).
  • Danach wird die Beschichtung 78 entfernt und das P+ Material wird in das Substrat diffundiert, um die Source- und Drain-Bereiche 44 und 46 des MOSFETs 26, die „P" Wannensperrschicht 50 und die Basissperrschicht 48 auf die konventionelle Art zu formen. Diese Bereiche 44 und 46 und Sperrschichten 48 und 50 werden durch das konventionelle Verfahren unter Verwendung der P+ Source-/Drain-Maske (nicht gezeigt) geformt.
  • Elektrische Leiter 52 (in 2 gezeigt) werden angebracht, um das BICMOS-Bauelement 64 zu vervollständigen.
  • Anhand dieses zweiten Beispiels der vorliegenden Erfindung ist wiederum offensichtlich, dass der tiefere Emitterbereich 62 erzielt wird, indem nur die Basismaske und die N+ Source- /Drain-Maske benutzt wird, die für normale Herstellung des BICMOS-Bauelements 22 des Stands der Technik erforderlich ist. Es sind nur einige zusätzliche Fotooperationen (photoops) notwendig.
  • Das dritte Beispiel des Verfahrens der vorliegenden Erfindung ist in den 10-12 gezeigt. Der erste Schritt im, in 10 gezeigten, Verfahren involviert die Verwendung der Basismaske, um die Beschichtung 66 aus Fotoresist zu belichten, die, wenn entwickelt, den offenen Zwischenraum 68 bereitstellt, durch den der Basisbereich 32 implantiert wird. Der in 10 gezeigte Schritt ist derselbe wie die Schritte, die in 4 und 7 gezeigt sind.
  • Danach wird das BICMOS-Bauelement 64 auf die konventionelle Art mit der Bildung eines flachen Emitter-Bipolartransistors, wie in 11 gezeigt, vervollständigt. Der flache Emitter des Bipolartransistors resultiert aus der anfänglichen Bildung des ersten Teils 62a des Emitterbereichs und der resultierende Bipolartransistor ist im Wesentlichen dem in 1 und 2 gezeigten Transistor 20 des Stands der Technik ähnlich. Die N+ und P+ Source-/Drain-Masken werden auf die konventionelle Weise verwendet, um die Beschichtungen aus Fotoresist zu belichten, die, wenn entwickelt, die geeigneten Öffnungen zur Implantation der Source- und Drain-Bereiche und der Sperrschichten bereitstellen.
  • Um das BICMOS-Bauelement in die verbesserte, in 12 gezeigte, Form voranzubringen, wird der tiefere Emitter des Bipolartransistors 50 im BICMOS-Bauelement 64 mithilfe der N+ Source-/Drain-Maske (nicht gezeigt) geformt, um eine Beschichtung 80 aus Fotoresistmaterial zu belichten. Nach Entwicklung der Beschichtung 80 wird sie nachgehärtet und eine weitere Beschichtung 82 auf deren Oberseite platziert. Die Beschichtung 82 wird unter Verwendung der Basismaske (nicht gezeigt) belichtet. Als Ergebnis der Platzierung der zwei Beschichtungen 80 und 82 aufeinander wird Zugang zum Emitterteil 62a durch die offenen Zwischenräume 68 und 72 bereitgestellt. Danach wird der Emitterteil 62a mit zusätzlichen N+ Species implantiert, um den zweiten, tieferen Teil 62b des Emitterbereichs 62 zu formen und dadurch den Bipolartransistor 60 mit dem tieferen Emitter zu formen, was die verbesserte Leistung ergibt. Der Teil 62b des Emitterbereichs diffundiert, in Übereinstimmung mit den konventionellen Diffusionstechniken, sowohl nach außen als auch abwärts über die äußeren Begrenzungen der Öffnung 72 hinaus. Natürlich werden, nachdem der Bipolartransistor 60 und das BICMOS-Bauelement 64 der vorliegenden Erfindung, wie in 12 gezeigt, geformt worden sind, die Beschichtungen aus Fotoresist 80 und 82 entfernt und die elektrischen Leiter 52 an die Bereiche und Sperrschichten angebracht.
  • Natürlich könnten die zwei, in 12 gezeigten, Beschichtungen 80 und 82 in der Reihenfolge ihrer Anwendung umgekehrt werden. Anders ausgedrückt könnte die Basisbereichsmaske zuerst aufgetragen und entwickelt werden und bewirken, dass die Struktur der Beschichtung 82 mit den Komponenten des BICMOS-Bauelements in Kontakt ist. Danach könnte die Struktur der Beschichtung 80 auf der Oberseite der Beschichtung 82 entwickelt werden. Diese entgegengesetzte Reihenfolge von Beschichtungsanwendungen wird durch 8 allgemein dargestellt.
  • Anhand der vorhergehenden Beschreibung ist ersichtlich, dass das Verfahren der vorliegenden Erfindung effektiv ist, einen tiefer diffundierten Emitter eines Bipolartransistors in einem BICMOS-Bauelement, im Vergleich zu den Diffusionstiefen der Source- und Drain-Bereiche der MOSFETs herzustellen, die ein Teil des BICMOS-Bauelements sind. Der tiefer diffundierte Emitterbereich des Bipolartransistor wird ohne Verwendung einer separaten Maske zum Implantieren des tieferen Emitterbereichs geformt. Die NRE-Kosten der Beschaffung einer separaten Maske zur Schaffung des tieferen Emitterbereichs werden vermieden, was zu einem reduzierten Kostenverfahren für Prototypherstellung und Herstellung relativ kleiner Partien von BICMOS-Bauelementen führt, die Bipolartransistoren mäßiger Verstärkung integrieren. Dadurch, dass keine zusätzliche Maske erforderlich ist, um den tiefer diffundierten Emitter zu bekommen, wird die Komplexität der Maskenverwaltung während des Herstellungsverfahrens stark vereinfacht. Die zusätzlichen Kosten, um den tiefer diffundierten Emitter zu bekommen, sind jene relativ geringen Kosten, die mit einigen zusätzlichen Fotooperationen (photo-ops) verbunden sind. Viele andere Vorteile und Verbesserungen werden nach einem vollen Verständnis aller Aspekte der vorliegenden Erfindung offenkundig sein.
  • Gegenwärtig bevorzugte Ausführungsbeispiele des neuen und verbesserten Verfahrens der vorliegenden Erfindung wurden mit einem Grad von Besonderheit gezeigt und beschrieben. Diese Beschreibungen sind bevorzugte Beispiele der Erfindung. Jedoch sollte klargestellt sein, dass der Umfang der vorliegenden Erfindung durch die folgenden Ansprüche definiert ist.

Claims (10)

  1. Herstellungsverfahren eines BICMOS-Bauelements (64) mit einem integrierten Bipolartransistor (60) und einem MOSFET (24), durch Schritte, die Strukturierung einer Halbleiterstruktur mit einer Basisbereichsmaske und danach Formen eines Basisbereichs (32) des Bipolartransistors (60) und Strukturierung der Struktur mit einer Source-Drain-Maske und danach Formen eines Source-Bereichs (36) und eines Drain-Bereichs (38) des MOSFETs (24) und eines Emitterbereichs (62) des Bipolartransistors (60) und Formen des Emitterbereichs (62) des Bipolartransistors (60) auf eine größere Tiefe in der Struktur als eine Tiefe einschließen, auf die die Source- und Drain-Bereiche (36, 38) des MOSFETs (24) in der Struktur geformt sind, wobei besagtes Verfahren durch Folgendes gekennzeichnet ist: Belichten einer ersten, auf die Struktur aufgetragenen, Photoresistschicht (66; 80 oder 82) mit einer der Basisbereichsmasken und Source-Drain-Bereichsmasken und danach Entwickeln der ersten Schicht; Belichten einer zweiten, auf die Oberseite der ersten Schicht aufgetragenen, Photoresistschicht (74; 76; 82 oder 80) mit der anderen der Basisbereichsmasken und Source- Drain-Bereichsmasken und danach Entwickeln der zweiten Schicht; Schaffen individueller Öffnungen (68, 72) in jeder der zwei entwickelten Photoresistschichten nach Belichten der zwei Schichten mit den Basisbereichsmasken und Source-Drain-Masken, wobei besagte Öffnungen zusammen eine Zugangsöffnung (68 und 72) zum Emitterbereich (62) in der Struktur definieren; und Formen des Emitterbereichs (62) durch die Zugangsöffnung auf eine größere Tiefe in der Struktur als die Tiefe, auf die die Source- und Drain-Bereiche (36, 38) geformt sind.
  2. Verfahren, wie in Anspruch 1 definiert, wobei der Schritt Formen des Emitterbereichs (62) weiter folgende Schritte umfasst: Implantieren eines ersten Teils (62a) des Emitterbereichs (62) durch eine individuelle Öffnung (72), die in der Schicht (70; 78; 80) aus Photoresist mit der Source-Drain-Maske geformt ist, gleichzeitig mit dem Implantieren der Source- und Drain-Bereiche (36, 38) des MOSFETs (24); und Implantieren eines zweiten Teils (62b) des Emitterbereichs (62) durch besagte Zugangsöffnung (68 und 72) auf eine größere Tiefe als des ersten Teils.
  3. Verfahren, wie in Anspruch 2 definiert, das weiter folgenden Schritt umfasst: Implantieren der Source- und Drain-Bereiche (36, 38) des MOSFETs (24) und des ersten Teils (62a) des Emitterbereichs (62) auf ca. die gleiche Tiefe.
  4. Verfahren, wie in Anspruch 2 definiert, das weiter folgenden Schritt umfasst: Implantieren des ersten Teils (62a) des Emitterbereichs (62) vor Implantieren des zweiten Teils (62b) des Emitterbereichs (62).
  5. Verfahren, wie in Anspruch 4 definiert, das weiter folgenden Schritt umfasst: Implantieren des zweiten Teils (62b) des Emitterbereichs (62) nachdem die Source- und Drain-Bereiche (36, 38) implantiert worden sind.
  6. Verfahren, wie in Anspruch 2 definiert, das weiter folgenden Schritt umfasst: Implantieren des zweiten Teils (62b) des Emitterbereichs (62) vor Implantieren des ersten Teils (62a) des Emitterbereichs (62).
  7. Verfahren, wie in Anspruch 6 definiert, das weiter folgenden Schritt umfasst: Implantieren des zweiten Teils (62b) des Emitterbereichs (62) vor Implantieren der Source- und Drain-Bereiche (36, 38).
  8. Verfahren, wie in Anspruch 2 definiert, wobei der Bipolartransistor (60) des NPN-Typs ist und der MOSFET (24) des N-Kanaltyps ist.
  9. Verfahren, wie in Anspruch 2 definiert, wobei das BICMOS-Bauelement (64) einen MOSFET (24) des N-Kanaltyps und einen MOSFET (26) des P-Kanaltyps einschließt und besagtes Verfahren weiter folgende Schritte umfasst: Implantieren der Source- und Drain-Bereiche (36, 38 oder 44, 46) eines der P-Kanalund N-Kanal-MOSFETs (24, 26) und eines Wannenverzweigers (42 oder 50) des anderen der P-Kanal- und N-Kanal-MOSFETs (24, 26) gleichzeitig mit dem Implantieren des ersten Teils (62a) des Emitterbereichs (62).
  10. Verfahren, wie in Anspruch 9 definiert, das weiter folgenden Schritt umfasst: Implantieren der Source- und Drain-Bereiche (36, 38, 44, 46) und Wannenverzweiger (42, 50) der MOSFETs (24, 26) und des ersten Teils (62a) des Emitterbereichs (62) auf ca. die gleiche Tiefe.
DE69831734T 1997-04-03 1998-04-02 Herstellungsverfahren eines diffundierten emitter bipolar transistors Expired - Lifetime DE69831734T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/832,245 US5780329A (en) 1997-04-03 1997-04-03 Process for fabricating a moderate-depth diffused emitter bipolar transistor in a BICMOS device without using an additional mask
US832245 1997-04-03
PCT/US1998/006540 WO1998044553A1 (en) 1997-04-03 1998-04-02 Process for fabricating a diffused emitter bipolar transistor

Publications (2)

Publication Number Publication Date
DE69831734D1 DE69831734D1 (de) 2005-11-03
DE69831734T2 true DE69831734T2 (de) 2006-06-22

Family

ID=25261096

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69831734T Expired - Lifetime DE69831734T2 (de) 1997-04-03 1998-04-02 Herstellungsverfahren eines diffundierten emitter bipolar transistors

Country Status (7)

Country Link
US (1) US5780329A (de)
EP (1) EP0972305B1 (de)
JP (1) JP4386468B2 (de)
AU (1) AU7245298A (de)
DE (1) DE69831734T2 (de)
TW (1) TW398080B (de)
WO (1) WO1998044553A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289961A (ja) * 1997-04-15 1998-10-27 Nec Corp 半導体装置の製造方法
US6001701A (en) * 1997-06-09 1999-12-14 Lucent Technologies Inc. Process for making bipolar having graded or modulated collector
JPH11204540A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPH11307544A (ja) * 1998-02-20 1999-11-05 Seiko Instruments Inc バイポーラトランジスタ及び半導体集積回路装置
US6174760B1 (en) * 1999-05-19 2001-01-16 United Microelectronics Corp. Method of improving vertical BJT gain
US6117718A (en) * 1999-08-31 2000-09-12 United Microelectronics Corp. Method for forming BJT via formulation of high voltage device in ULSI
JP2002026134A (ja) * 2000-07-12 2002-01-25 Seiko Epson Corp 半導体集積回路の製造方法及びこの方法により製造した半導体集積回路
US8901823B2 (en) 2008-10-24 2014-12-02 Ilumisys, Inc. Light and light sensor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0338102B1 (de) * 1988-04-19 1993-03-10 International Business Machines Corporation Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
JPH0247874A (ja) * 1988-08-10 1990-02-16 Fuji Electric Co Ltd Mos型半導体装置の製造方法
JPH0362568A (ja) * 1989-07-31 1991-03-18 Hitachi Ltd 半導体装置の製造方法
FR2663156A1 (fr) * 1990-06-11 1991-12-13 Sgs Thomson Microelectronics Transistor bipolaire supportant des polarisations inverses et procede de fabrication.
US5091290A (en) * 1990-12-03 1992-02-25 Micron Technology, Inc. Process for promoting adhesion of a layer of photoresist on a substrate having a previous layer of photoresist
US5286607A (en) * 1991-12-09 1994-02-15 Chartered Semiconductor Manufacturing Pte Ltd. Bi-layer resist process for semiconductor processing
EP0565231A3 (en) * 1992-03-31 1996-11-20 Sgs Thomson Microelectronics Method of fabricating a polysilicon thin film transistor
US5342794A (en) * 1992-09-10 1994-08-30 Vlsi Technology, Inc. Method for forming laterally graded deposit-type emitter for bipolar transistor
US5348897A (en) * 1992-12-01 1994-09-20 Paradigm Technology, Inc. Transistor fabrication methods using overlapping masks
US5288652A (en) * 1992-12-18 1994-02-22 Vlsi Technology, Inc. BICMOS-compatible method for creating a bipolar transistor with laterally graded emitter structure
US5444003A (en) * 1993-06-23 1995-08-22 Vlsi Technology, Inc. Method and structure for creating a self-aligned bicmos-compatible bipolar transistor with a laterally graded emitter structure
US5510287A (en) * 1994-11-01 1996-04-23 Taiwan Semiconductor Manuf. Company Method of making vertical channel mask ROM

Also Published As

Publication number Publication date
AU7245298A (en) 1998-10-22
TW398080B (en) 2000-07-11
JP4386468B2 (ja) 2009-12-16
WO1998044553A1 (en) 1998-10-08
DE69831734D1 (de) 2005-11-03
EP0972305B1 (de) 2005-09-28
EP0972305A1 (de) 2000-01-19
JP2002514351A (ja) 2002-05-14
US5780329A (en) 1998-07-14

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE4136406B4 (de) Verfahren zur Herstellung einer CMOS-Halbleitereinrichtung
DE69632567T2 (de) MOS-Transistor und Verfahren zur Herstellung desselben
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE4126747C2 (de)
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE3105118A1 (de) Verfahren zur herstellung einer integrierten schaltung mit komplementaeren bipolaren transistoren und komplementaeren isolierschicht-gate-feldeffekttransistoren auf einem gemeinsamen substrat
EP0005164A1 (de) Verfahren zur Herstellung integrierter logischer Schaltungen in Implantationstechnik mit gehärteter Photoresistmaske
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE4017790A1 (de) Verborgene zenerdiode in einer konfigurierbaren integrierten schaltung
EP0755073A1 (de) Verfahren zur Herstellung von Halbleiterwannen verschiedener Dotierungshöhe
DE69831734T2 (de) Herstellungsverfahren eines diffundierten emitter bipolar transistors
DE10250888B4 (de) Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE10138648A1 (de) Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE102006061174A1 (de) Verfahren zum Herstellen eines Bipolartransistors
EP0103653B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE69637225T2 (de) BiCMOS-Bauteil und Verfahren zur Herstellung desselben
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition