DE69732960T2 - Integrierte schaltung mit einer ersten und zweiten taktdomäne und prüfvorrichtung für eine solche schaltung - Google Patents

Integrierte schaltung mit einer ersten und zweiten taktdomäne und prüfvorrichtung für eine solche schaltung Download PDF

Info

Publication number
DE69732960T2
DE69732960T2 DE69732960T DE69732960T DE69732960T2 DE 69732960 T2 DE69732960 T2 DE 69732960T2 DE 69732960 T DE69732960 T DE 69732960T DE 69732960 T DE69732960 T DE 69732960T DE 69732960 T2 DE69732960 T2 DE 69732960T2
Authority
DE
Germany
Prior art keywords
circuit
flip
clock
connection
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69732960T
Other languages
English (en)
Other versions
DE69732960D1 (de
Inventor
Corneel Johan MEIRLEVEDE
Arnoldus Gerardus BOS
Adrianus Jacobus JACOBS
Elisabeth Guillaume LOUSBERG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69732960D1 publication Critical patent/DE69732960D1/de
Application granted granted Critical
Publication of DE69732960T2 publication Critical patent/DE69732960T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594Timing aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552Clock circuits details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltung mit einer ersten und einer zweiten Taktdomäne, die von einem ersten bzw. einem zweiten Taktsignal gesteuert werden, wobei die erste Taktdomäne und die zweite Taktdomäne über einen Satz von Schnittstellensignalstrecken miteinander verbunden sind, die je eine betreffende Reihe von Flip-Flop-Schaltungen aufweisen, wobei eine Anfangs-Flip-Flop-Schaltung der Reihe in der ersten Taktdomäne liegt und eine End-Flip-Flop-Schaltung der Reihe in der zweiten Tatdomäne liegt, wobei die Reihe zur seriellen Verlagerung eines Datenbits längs seiner Flip-Flop-Schaltungen von der ersten zu der zweiten Taktdomäne vorgesehen ist, und zwar unter der Ansteuerung des ersten und des zweiten Taktsignals. Die vorliegende Erfindung bezieht sich ebenfalls auf ein Verfahren zum Testen einer derartigen Schaltungsanordnung.
  • Eine Taktdomäne umfasst einen Satz von Elementen (beispielsweise Flip-Flop-Schaltungen und kombinatorische logische Schaltungen) und ist unter Ansteuerung eines einfachen Taktsignals. Eine Taktdomäne wird oft mit einem Kern zusammenfallen, d.h. mit einer mehr oder weniger unabhängigen funktionellen Einheit. Ein Chipentwurf ist dann eine Kombination von Kernen, möglicherweise von verschiedenen Herstellern. Für eine normale Betriebsart der resultierenden integrierten Schaltung kann der genaue Zyklus, in dem Daten von dem einen Kern in den anderen Kern übertragen werden, nicht kritisch sein, da der Entwurf normalerweise ein Fenster von verschiedenen Zyklen gestattet, in denen die Daten eingefangen werden. In einer Testmode aber ist es entscheidend, dass jeder Zyklus völlig vorhersagbar ist. Es lässt sich denken, dass es eine harte Aufgabe ist, verschiedene Kerne zu synchronisieren, insbesondere wenn die Taktdomänen an verschiedenen Stellen auf dem Chip sind, was extra Probleme in Bezug auf Taktschiefe mit sich bringt. Deswegen haben normalerweise Taktdomänen untereinander verschiedene Phasen. Innerhalb einer Taktdomäne wird besondere Aufmerksamkeit geboten in Bezug auf die Verteilung des Taktsignal über die Flip-Flop-Schaltungen, so dass es ein minimales Risiko der Taktschiefe gibt.
  • Das Vorhandensein von Schnittstellensignalstrecken zwischen der ersten und der zweiten Taktdomäne bringt Probleme mit sich, wenn die Schaltungsanordnung getestet wird. Beim Testen der zweiten Taktdomäne wird die erste Taktdomäne neue Daten erzeugen und diese über die Schnittstellensignalstrecken zu der zweiten Taktdomäne verbreiten. Der genaue Zyklus, in dem Daten übertragen werden, ist nicht vorhersagbar. Folglich werden in der zweiten Taktdomäne neue Daten erzeugt, die den Test der Taktdomänen auf eine unvorhersagbare Weise stören.
  • Das Problem ist von besonderer Bedeutung, wenn die Taktdomänen einen auf Abtastung basierten Entwurf zur Testbarkeit haben. Ein auf Abtastung basierter Entwurf weist das Kennzeichen auf, dass die Flip-Flop-Schaltungen der Schaltungsanordnung abtastbar sind, was bedeutet, dass nebst dem Satz normaler Datenstrecken, welche die beabsichtigte Funktionalität der Schaltungsanordnung verwirklichen, ein Satz von Testdatenstrecken vorgesehen ist, wobei die Flip-Flop-Schaltungen in Kaskade geschaltet sind um Abtastketten zu bilden. Eine Abtastkette ist im Wesentlichen ein Schieberegister, das es ermöglicht, dass die Flip-Flop-Schaltungen, die sich darin befinden, seriell geladen und entladen werden, wodurch auf diese Weise ermöglicht wird, dass die Schaltungsanordnung entsprechend dem Abtasttestprinzip getestet werden.
  • Das Abtasttestprinzip funktioniert wie folgt. Erstens wird die Schaltungsanordnung in einen Abtastzustand gebracht, in dem Testmuster in die Abtastketten geschoben werden. Zweitens wird die Schaltungsanordnung in einen Durchführungszustand gebracht, in dem die Taktsignale der betreffenden Taktdomänen für eine einzige Periode aktiv gemacht werden, während die Eingangssignale der Schaltungsanordnung auf voreingestellten Werten gehalten werden. Auf diese Weise werden unter dem Einfluss der geladenen Testmuster und Eingangssignale Reaktionsmuster in den Abtastketten erzeugt, und durch kombinatorische logische Elemente in den normalen Datenstrecken der Schaltungsanordnung geführt. Drittens werden, nachdem die Schaltungsanordnung wieder in den Abtastzustand gebracht worden ist, die Testmuster zur Bewertung aus den Abtastketten geschoben. Diese Sequenz kann für eine Vielzahl von Testmustern und Kombinationen von Eingangssignalen wiederholt werden. Fehler führen dazu, dass Reaktionsmuster von Reaktionsmustern abweichen, was dazu führen würde, dass es keine Fehler gibt.
  • Die in den Abtastketten der ersten Taktdomäne erzeugten Reaktionsmuster können eintreffende Schnittstellensignale zu der zweiten Taktdomäne über die Schnittstellensignalstrecken zwischen denselben ändern. Da die zwei Taktsignale normalerweise untereinander verschiedene Phasen haben werden, ist Informationssignal ungewiss, ob die Flip-Flop-Schaltungen der zweiten Taktdomäne auf die neuen oder auf die Ausgangswerte der Ausgangsschnittstellensignale reagieren, oder sogar in einen Metastabilitätszustand gehen. Auf diese Weise werden unvorhersagbare Reaktionsmuster in der zweiten Taktdomäne erzeugt. Weiterhin können die Schnittstellensignalstrecken selber nicht getestet werden.
  • Eine Lösung dieses Problems ist in dem US Patent Nr. 5.008.618 der Anmelderin beschrieben worden. Nach dem bekannten Verfahren werden die Taktdomänen sequentiell getestet. Die eintreffenden Schnittstellensignale zu der Taktdomäne im Test werden nicht ändern, da nur das Taktsignal dieser Taktdomäne freigegeben wird, während die anderen gesperrt werden. Ein Nachteil der bekannten Lösung ist, dass dies zusätzlichen Schaltungsaufwand in den Taktleitungen erfordert, was folglich die Geschwindigkeit der Schaltungsanordnung begrenzt.
  • Es ist nun u. a. eine Aufgabe der vorliegenden Erfindung, eine Lösung des Problems zu schaffen, wie Steuerschnittstellensignale gesteuert werden sollen, ohne dass Schaltungsaufwand in den Taktleitungen hinzugefügt wird. Die vorliegende Erfindung ist durch die Hauptansprüche definiert. Die Unteransprüche definieren bevorzugte Ausführungsformen.
  • Die Verbindungsschaltungen schaffen eine steuerbare Taktdomänenschnittstelle zwischen einer sendenden ersten Taktdomäne und einer empfangenden zweiten Taktdomäne. In einer normalen Betriebsart der integrierten Schaltung werden die Verbindungsmultiplexer in dem ersten Zustand betrieben und die Verbindungsschaltung lässt ein Datenbit, das an dem Verbindungseingang präsentiert wird, zu dem Verbindungsausgang durch. Auf diese Weise ist die Taktdomänenschnittstelle durchlässig für Schnittstellensignale, die von der ersten zu der zweiten Taktdomäne gehen, und die hinzugefügten Verbindungsschaltungen sorgen nur dafür, dass es in den betreffenden Schnittstellensignalstrecken eine gewisse Verzögerung gibt. In einer Testmode der integrierten Schaltung geben die Verbindungsmultiplexer in dem zweiten Zustand die Verbindungsschaltungen frei um die austretenden Schnittstellensignale auf zuverlässige Art und Weise zu steuern. Während eines Durchführungszustandes der Schaltungsanordnung wird ein Datenbit, das durch die Abtastkette während eines vorhergehenden Abtastzustandes in die Rückkopplungsschleife eingefügt worden ist, invariabel an dem Verbindungsausgang präsentiert, ungeachtet neuer Signale, die dem Verbindungseingang zugeführt werden. Folglich kann mit Hilfe derartiger Verbindungsschaltungen die Taktdomänenschnittstelle zwischen der ersten und der zweiten Taktdomäne in einem bestimmten Zustand "eingefroren" werden, wie von der zweiten Taktdomäne aus gesehen, wobei dieser Zustand durch Ladung geeigneter Tastmuster über die Abtastketten konfigurierbar ist und wobei dieser Zustand durch das erste Taktsignal nicht änderbar ist.
  • Schnittstellensignalstrecken, die Datenbits von der zweiten Taktdomäne zu der ersten Taktdomäne transportieren, können mit Verbindungsschaltungen versehen werden, und zwar auf dieselbe Art und Weise, wie in Anspruch 1 beschrieben. Auf gleiche Weise können, wenn es weitere Taktdomänen gibt, Schnittstellensignalstrecken zwischen jeweils zwei Taktdomänen mit Verbindungsschaltungen versehen werden, wenn alle Schnittstellensignalstrecken mit Verbindungsschaltungen versehen werden. Im Grunde können, wenn alle Schnittstellensignalstrecken mit Verbindungsschaltungen versehen sind, alle Taktdomänen beim Test vorhersagbar gesteuert werden. Die Verbindungsschaltungen ermöglichen nicht nur einen sequentiellen Test der Taktdomänen aber auch eine parallele Testdurchführung.
  • Die Maßnahme nach 2 schafft Beobachtbarkeit der ausgehenden Schnittstellensignale von der ersten Taktdomäne. In einer Testmode der Schaltungsanordnung erscheint an dem Verbindungsausgang ein Datenbit, das dem Verbindungseingang einer Verbindungsschaltung in dem ersten Zustand zugeführt worden ist, während ein Abtastwert des Signals an dem Verbindungsausgang in der Verbindungs-Flip-Flop-Schaltung gespeichert wird. In Bezug auf diesen Speichervorgang gibt es eine minimale Gefahr vor Taktschiefe, da die Verbindungsschaltungen von demselben Taktsignal betrieben werden wie die erste Taktdomäne. Deswegen kann das Schnittstellensignal auf zuverlässige Weise beobachtet werden. Die Abtastkette, von der die Verbindungs-Flip-Flop-Schaltung ein Element ist, wird verwendet zum Auslesen des gespeicherten Abtastwertes in der Verbindungs-Flip-Flop-Schaltung.
  • Die Maßnahme nach Anspruch 3 hat den Vorteil, dass dies einen expliziten Testvorgang der Schnittstellensignalstrecken ermöglicht. Eine Schnittstellensignalstrecke wird dadurch getestet, dass sie mit der Verbindungsschaltung gesteuert wird und dass sie mit der weiteren Verbindungsschaltung beobachtet wird. Ein weiterer Vorteil der Maßnahme nach Anspruch 3 ist, dass diese es ermöglicht, dass Taktdomänen in einer eigenständigen Art und Weise getestet werden. Die zweite Taktdomäne kann die Eingänge unabhängig voneinander steuern, d.h. es ist nicht erforderlich, dass unter Ansteuerung der ersten Taktdomäne spezielle Muster in die Verbindungs-Flip-Flop-Schaltungen geladen werden.
  • Der erste Typ der Verbindungsschaltung nach der vorliegenden Erfindung weist weiterhin das Kennzeichen auf, dass der Ausgang der Rückkopplungsschleife durch den Ausgang des Verbindungsmultiplexers gebildet wird. Dieser bestimmte Typ einer Koppelschaltung verursacht eine Verzögerung in der Schnittstellensignalstrecke, die nur die Verzögerung des Multiplexers umfasst. Vorzugsweise wird diese Koppelschaltung in einer Unterstrecke eingefügt, die mit anderen Schnittstellensignalstrecken, die von derselben Taktdomäne herrühren, geteilt wird. Wenn eine Anzahl Schnittstellensignale von der ersten Taktdomäne zu einem Satz von Interdomäne-Kombinationslogikelementen mit einem einzigen Ausgang zugeführt werden, der mit dem Eingang einer Flip-Flop-Schaltung in der zweiten Taktdomäne verbunden ist. Während die Schnittstellensignale für die zweite Taktdomäne nicht weiter erforderlich sind, soll die Koppelschaltung an dem Ausgang des Satzes mit Kombinationslogikelementen statt an einen der fünfzehn Eingänge eingefügt werden. Auf diese Weise wird das Gebiet, das für die Koppelschaltungen erforderlich ist, minimiert. Ein weiterer Vorteil dieses Typs von Koppelschaltung ist, dass beim Entwurf der einzelnen Taktdomänen keine besondere Maßnahmen erforderlich sind und dass Einfügung einfach durchgeführt werden kann, wenn alle Taktdomänen zusammengenommen sind.
  • Ein zweiter Typ einer Koppelschaltung nach der vorliegenden Erfindung weist das Kennzeichen auf, dass der Ausgang der Rückkopplungsschleife durch den Ausgang der Koppel-Flip-Flop-Schaltung gebildet wird. Wenn die Koppel-Flip-Flop-Schaltung derart gewählt worden ist, dass diese die Anfangs-Flip-Flop-Schaltung der betreffenden Reihe ist, fügt die Koppelschaltung nur einen Multiplexer zu dem Entwurf des Chips hinzu, was nur einen geringen Mehraufwand in dem Chip-Oberflächengebiet mit sich bringt. Dieser Typ von Koppelschaltung lässt ein Signal, das an dem Koppeleingang empfangen worden ist, zu dem Koppelausgang durch, und zwar unter Ansteuerung des betreffenden Taktsignals. Deswegen ist die Einfügung dieser Koppelschaltung besonders günstig für Unterstrecken, die unter Ansteuerung ausschließlich dieses Taktsignals Signale tragen.
  • Nach einer weiteren Ausführungsform der vorliegenden Erfindung werden die Koppelmultiplexer durch betreffende Richtungssteuersignale mit einem ersten und einem zweiten Wert, entsprechend dem ersten bzw. dem zweiten Zustand des entsprechenden Koppelmultiplexers, gesteuert, wobei die Richtungssteuersignale von den betreffenden ab tastbaren Richtungssteuer-Flip-Flop-Schaltungen erzeugt werden. Auf diese Weise kann die Selektion zwischen den jeweiligen Koppelschaltungszuständen dadurch durchgeführt werden, dass die Schaltungsanordnung mit geeigneten Testmustern versehen wird. Ein Richtungssteuersignal je Taktdomäne reicht meistens aus, wobei nur eine Flip-Flop-Schaltung an Wehraufwand je Taktdomäne erforderlich ist.
  • Die Maßnahme nach Anspruch 8 hat den Vorteil, dass die Berechnung der Testmuster für eine Schaltungsanordnung nach der vorliegenden Erfindung automatisch von einem automatischen Testmustergenerator (ATPG) durchgeführt werden kann. Der ATPG wird Testmuster erzeugen, welche die Koppelschaltungen in den ersten Zustand zwingen um die Schnittstellensignalstrecke bis an den betreffenden Koppelausgang zu testen, und andere Testmuster, welche die Koppelschaltungen in den zweiten Zustand zwingen um den restlichen Teil der Schnittstellenstrecke zu testen.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im vorliegenden Fall näher beschrieben. Es zeigen:
  • 1 einen Teil einer integrierten digitalen Schaltung mit vielen Taktdomänen und mehreren Typen von Schnittstellensignalen, die eine Kommunikation zwischen den Taktdomänen schaffen,
  • 2 eine Schnittstellensignalstrecke, wobei ein erster Typ von Koppelschaltung darin eingefügt worden ist,
  • 3 eine Schnittstellensignalstrecke mit einer ersten Implementierung eines zweiten Typs einer Koppelschaltung,
  • 4 eine Schnittstellensignalstrecke mit einer zweiten Implementierung des zweiten Typs einer Koppelschaltung,
  • 5 eine Darstellung, wie die Koppelschaltungen vom ersten und vom zweiten Typ in der Schaltungsanordnung nach 1 vorgesehen werden können, nach einer ersten Ausführungsform der vorliegenden Erfindung,
  • 6 ein Diagramm einer Richtungssteuerschaltung, wie diese in 5 verwendet wird,
  • 7 eine Darstellung, wie die Variation der Koppelschaltung vom zweiten Typ in der Schaltungsanordnung nach 1 vorgesehen werden kann, nach einer zweiten Ausführungsform der vorliegenden Erfindung,
  • 8 eine dritte Ausführungsform der vorliegenden Erfindung nach der die drei Typen von Koppelschaltungen in der Schaltungsanordnung nach 1 einverleibt werden können.
  • 9 zeigt eine bevorzugte Ausführungsform einer Bewertungsschaltung nach der vorliegenden Erfindung,
  • 10 ein Beispiel einer Signalstrecke zwischen der ersten Taktdomäne und der zweiten Taktdomäne, die zwei Koppelschaltungen aufweist,
  • 11 ein Beispiel einer Steuerschaltung mit Flip-Flop-Schaltungen und einer Kombinationslogik,
  • 12 eine Darstellung, wie die vorliegende Erfindung auf I/O-Schnittstellensignalstrecken angewandt werden kann, und
  • 13 eine alternative Ausführungsform der Schaltungsanordnung nach 12.
  • 1 zeigt einen Teil einer integrierten digitalen Schaltungsanordnung mit vielen Taktdomänen, von denen drei Stück dargestellt sind, und mit den jeweiligen Typen von Schnittstellensignalen, die zwischen Ihnen Kommunikation schaffen. In einer ersten Taktdomäne 102 ist ein Satz mit Flip-Flop-Schaltungen in I vorgesehen und ein Satz mit logischen Kombinationselementen befindet sich in II. Durch ihre Verbindungen untereinander ist einer fakultative Funktion verwirklicht, die auch als die normale Datenstrecke bezeichnet wird. Das Gleich gilt für eine zweite und eine dritte Taktdomäne, 104 bzw. 106. Die Taktdomänen werden von betreffenden Taktsignalen gesteuert, die obschon möglicherweise mit derselben Frequenz, nicht derart synchronisiert sind, dass Taktschiefeprobleme vermieden werden. Das Vorhandensein der dritten Taktdomäne ist nicht wesentlich für das Prinzip der vorliegenden Erfindung, aber es erleichtert die Erläuterung. Weiterhin wird vorausgesetzt, dass die Taktdomänen einen Entwurf für Testbarkeit auf Abtastbasis haben. Dazu bilden die Flip-Flop-Schaltungen in den betreffenden Taktdomänen betreffende Abtastketten über eine Testdatenstrecke. Andere Taktdomänentestannäherungen könnte aber auch angewandt werden. Was für eine Annäherung auch angewandt wird, das Problem der Schnittstellensignalstrecken muss gelöst werden.
  • Zwischen Interdomäne-Kombinationslogikelementen, die Flip-Flop-Schaltungen ein und derselben Taktdomäne miteinander verbinden, und Interdomäne-Kombinationslogikelementen, die Flip-Flop-Schaltungen in verschiedenen Taktdomänen miteinander verbinden, ist ein Unterschied gemacht. Sie sind innerhalb der Taktdomänen bzw. zwischen den Taktdomänen gezeichnet.
  • In 1 sind drei mögliche Typen von Schnittstellensignalstrecken vorgesehen. Eine Schnittstellensignalstrecke vom Typ A weist das Kennzeichen auf, dass diese Folgendes enthält: eine Anfangs-Flip-Flop-Schaltung in einer ersten Taktdomäne; eine End-Flip-Flop-Schaltung in einer zweiten Taktdomäne; eine Verbindung zwischen der Anfangs- und der End-Flip-Flop-Schaltung, die Interdomäne-Kombinationslogikelementen nicht durchlässt. Es sind drei Schnittstellensignalstrecken vom Typ B gezeichnet. Eine Schnittstellensignalstrecke vom Typ B weist das Kennzeichen auf, dass sie Folgendes umfasst: eine Anfangs-Flip-Flop-Schaltung in einer ersten Taktdomäne; eine End-Flip-Flop-Schaltung in einer zweiten Taktdomäne; eine Verbindung zwischen dieses zwei Flip-Flop-Schaltungen, die ein oder mehrere Interdomänenkombinationslogikelemente durchlässt, wodurch auf diese Weise die Schnittstellensignalstrecke in eine Anzahl Unterstrecken aufgeteilt wird. So haben beispielsweise die drei Schnittstellensignalstrecken vom Typ B aus 1 ihre eigenen einzelnen Anfangs-Flip-Flop-Schaltungen in der ersten Taktdomäne 102, deren Ausgänge durch, sagen wir, ein NAND-Gatter in der Interdomänenkombinationslogik kombiniert sind. Der Ausgang des NAND-Gatters ist über eine Unterstrecke, die den drei Schnittstellensignalstrecken gemeinsam ist, mit dem Eingang einer gemeinsam empfangenen Flip-Flop-Schaltung in der zweiten Taktdomäne 104 verbunden. Eine Schnittstellensignalstrecke vom C Typ umfasst: eine Anfangs-Flip-Flop-Schaltung in einer ersten Taktdomäne; eine End-Flip-Flop-Schaltung in einer zweiten Taktdomäne; eine Verbindung zwischen diesen Flip-Flop-Schaltungen mit weiteren Interdomäne-Kombinationslogikelementen, die sich mit Signalen von anderen Taktdomänen als von der ersten Taktdomäne befassen. In 1 haben die Schnittstellensignalstrecken von C Typ, wobei eine derselben von der ersten Taktdomäne 102 und eine andere von der dritten Taktdomäne 106 herrührt, eine Unterstrecke von den Interdomäne-Kombinationslogikelementen zu der gemeinsamen End-Flip-Flop-Schaltung in der zweiten Taktdomäne 104 gemeinsam. 1 umfasst ebenfalls einen Gesamttestkontrollblock 108, der kontrolliert, ob die integrierte Schaltung sich in einem Durchführungszustand oder in einem Abtastzustand befindet, und zwar dadurch, dass jeder abtastbaren Flip-Flop-Schaltung ein Testsignal zugeführt wird, mit dem entweder die normale oder die Testdatenstrecke selektiert wird.
  • Nach der bekannten Lösung werden die Taktdomänen sequentiell abtastgetestet. Erstens werden während eines Abtastzustandes Testmuster in die Abtastketten geschoben. Wenn vorausgesetzt wird, dass Taktdomäne 104 getestet werden soll, wird, nachdem die Schaltungsanordnung in einen Durchführungszustand gebracht worden ist, das Taktsignal, das die Taktdomäne 104 speist, aktiv gemacht und die Flip-Flop-Schaltungen in dieser Domäne werden ein Reaktionsmuster speichern. Wenn aber gleichzeitig das Taktsignal, das die Taktdomäne 102 speist, aktiv gemacht werden würde, würden die Flip-Flop-Schaltungen in dieser Domäne auch neue Werte annehmen. Danach würden in den meisten Fällen die von den Schnittstellensignalstrecken zu der Taktdomäne 104 getragenen Signale auch ändern. Deswegen schreibt die bekannte Lösung vor, dass, wenn eine Taktdomäne getestet wird, nur das Taktsignal, das diese Domäne speist, aktiv gemacht werden darf. Danach sind alle eintreffenden Schnittstellensignale zu dieser Domäne stabil. Zum Schluss kann das Reaktionsmuster während eines Abtastzustandes heraus geschoben werden, während gleichzeitig die Anfangstestmuster neu gespeichert oder neue Testmuster geladen werden. Die Prozedur wird danach für andere Taktdomänen und anderen Testmuster wiederholt.
  • Ein Problem bei dieser Prozedur ist, dass, damit man imstande ist, die Taktsignal einzeln zu sperren, in den Taktleitungen zusätzliche Hardware erforderlich ist. Die vorliegende Erfindung löst dieses Problem dadurch, dass in jeder Schnittstellensignalstrecke eine Koppelschaltung vorgesehen wird. Je nach dem betreffenden Typ der Schnittstellensignalstrecken A, B oder C, kann der durch die eingefügten Koppelschaltungen eingeführte gesamte Mehraufwand minimiert werden.
  • 2 zeigt eine Schnittstellensignalstrecke, in der eine Koppelschaltung vom ersten Typ 220 vorgesehen ist, damit Beobachtbarkeit und Steuerbarkeit des entsprechenden Schnittstellensignals erhalten wird. Sie zeigt eine Anfangs-Flip-Flop-Schaltung 202, die ein Teil einer ersten Taktdomäne ist, eine End-Flip-Flop-Schaltung 204, die ein Teil einer zweiten Taktdomäne ist und eine Koppelschaltung vom ersten Typ 220, die zwischen den Flip-Flop-Schaltungen 202 und 204 eingefügt ist. Interdomänen-Kombinationslogikelemente, wie vorhanden, per Definition in Strecken vom B und C Typ, sind an dieser Stelle fortgelassen. Es dürfte einleuchten, dass alle in den Figuren dargestellten Flip-Flop-Schaltungen abtastbar sind, oder, mit anderen Worten, einen Teil einer Abtastkette bilden, obschon die Mittel, die dazu notwendig sind, (beispielsweise ein Multiplexer) nicht explizit gezeichnet worden sind. Die Koppelschaltung 220 umfasst einen Koppelmultiplexer 206, der durch ein Richtungssteuersignal 212 gesteuert wird, eine Koppel-Flip-Flop-Schaltung 208, die unter Ansteuerung des Taktsignals 214 der ersten Taktdomäne steht, einen Koppeleingang 230 und einen Koppelausgang 240. Die Koppelschaltung 220 hat einen ersten und einen zweiten Zustand, entsprechend dem ersten bzw. dem zweiten Zustand des Koppelmultiplexers 206. In dem ersten Zustand wird der Koppelmultiplexer 206 ein Signal durchlassen, das er an dem Koppeleingang 230 von der Anfangs-Flip-Flop-Schaltung 202 empfängt, und zwar zu dem Koppelausgang 240. Weiterhin wird in der Koppel-Flip-Flop-Schaltung 208 ein Abtastwert dieses Signals gespeichert.
  • Während einer normalen Betriebsart der integrierten Schaltung wird die Koppelschaltung 220 in dem ersten Zustand betrieben. Die gespeicherte Kopie des Schnittstellensignals in der Koppel-Flip-Flop-Schaltung 208 wird dann nicht verwendet. In dem zweiten Zustand wird der Koppelmultiplexer 206 die Koppel-Flip-Flop-Schaltung 208 mit dem Ausgangssignal desselben speisen, mit anderen Worten, der Koppelausgang 240 wird auf einem Wert festgehalten, der im Voraus in die Koppel-Flip-Flop-Schaltung 208 geladen wurde.
  • Wie die Koppelschaltung 220 die Aufgaben der vorliegenden Erfindung erfüllt, wird nachstehend erläutert. Wenn die integrierte Schaltung sich in einer Testmode befindet, können und sollen die beiden Zustände der Koppelschaltung 220 verwendet werden. In dem ersten Zustand speichert die Koppelschaltung 220 einen Abtastwert des Signals an dem Koppelausgang 240 in der Koppel-Flip-Flop-Schaltung 208. In einem Abtastzustand der integrierten Schaltung kann dieser Wert verschoben werden, zusammen mit den in den anderen Flip-Flop-Schaltungen der Abtastkette gespeicherten Werten. Auf diese Weise wird eine Beobachtbarkeit des ausgehenden Schnittstellensignals erhalten. In dem zweiten Zustand betreibt die Koppelschaltung 220 den Koppelausgang 240 mit dem Signalwert, der in dem vorhergehenden Abtastzustand der Schaltungsanordnung in die Koppel-Flip-Flop-Schaltung geschoben wurde, während gleichzeitig die Koppelschaltung 220 über Änderungen an dem Koppeleingang 230 ignorierend ist, hervorgerufen durch das Taktsignal der ersten Domäne. Auf diese Weise wird das von der zweiten Taktdomäne empfangene eintreffende Signal gesteuert.
  • 3 zeigt eine Schnittstellensignalstrecke mit einer ersten Implementierung einer Koppelschaltung 222 vom zweiten Typ mit einem Koppelmultiplexer 216, einer Koppel-Flip-Flop-Schaltung 218, einem Koppeleingang 232 und einem Koppelausgang 242. Die Koppelschaltung vom zweiten Typ 222 ist anders als die Koppelschaltung 220 vom ersten Typ, in dem Sinne, dass der Koppelausgang 242 mit dem Ausgang der Koppel-Flip-Flop-Schaltung 218 statt mit dem Ausgang des Koppelmultiplexers verbunden ist. Die Wirkungsweise der Koppelschaltung 222 vom zweiten Typ entspricht der der Koppelschaltung 220 vom ersten Typ. Die Tatsache, dass in dieser Implementierung der Koppelschaltung 222 vom zweiten Typ das Schnittstellensignal durch eine weitere Flip-Flop-Schaltung durchlässt, kann in manchen Fällen vorteilhaft sein.
  • 4 zeigt eine Schnittstellensignalstrecke, die eine zweite Implementierung der Koppelschaltung 224 vom zweiten Typ aufweist, die einen Koppelmultiplexer 226, eine Koppel-Flip-Flop-Schaltung 228, einen Koppeleingang 234 und einen Koppelausgang 244 aufweist, die sich von der ersten Implementierung der Koppelschaltung 222 vom zweiten Typ darin unterscheidet, dass die Koppel-Flip-Flop-Schaltung 228 ebenfalls die Funktion der Anfangs-Flip-Flop-Schaltung erfüllt, die auf diese Weise in die Koppelschaltung 224 einverleibt worden ist. Die Schnittstellensignalstrecke geht in die Koppelschaltung 224 durch die Verbindung 250 hinein. Ein Vorteil der zweiten Implementierung der Koppelschaltung 224 vom zweiten Typ im vergleich zu der ersten Implementierung vom zweiten Typ 222 und der Koppelschaltung 220 vom ersten Typ ist, dass weniger Chipgebietaufwand erforderlich ist. Dies ist besonders vorteilhaft im falle einer Schnittstellensignalstrecke vom Typ A, da die Koppelschaltung, die für diesen Typ von Schnittstellensignalstrecken erforderlich ist, nicht mit andern Schnittstellensignalstrecken geteilt werden kann. Wenn diese Koppelschaltung verwendet werden soll, soll die Anfangs-Flip-Flop-Schaltung 228 vorgesehen sein, soll ein Multiplexer 226 vor dieselbe eingefügt werden und die Verbindungen entsprechend der 4 sollen an ihren Platz gebracht werden.
  • 5 zeigt, wie Koppelschaltungen in der Schaltungsanordnung nach Fig. Vorgesehen werden können, und zwar entsprechend einer ersten Ausführungsform der vorliegenden Erfindung. Nur die Elemente, die der ersten Taktdomäne nach 1 zugehören, sind dargestellt. Jedes der schraffierten Quader 504, 506, 508 ist entweder eine Koppelschaltung vom ersten Typ oder eine erste Implementierung der Koppelschaltung vom zweiten Typ. Auf vorteilhafte Weise werden diese zwei Versionen der Koppelschaltungen in die Schnittstellensignalstrecken eingefügt, und zwar auf die Art und Weise, wie in 5 angegeben, d.h. nach jedem möglichen Interdomäne-Kombinationslogikelement. Danach kann die Anzahl erforderlicher Koppelschaltungen innerhalb von Grenzen gehalten werden, da verschiedene Schnittstellensignalstrecken ein und dieselbe Koppelschaltung benutzen können. Dies gilt insbesondere für Schnittstellensignalstrecken von dem Typ B, während für Schnittstellensignalstrecken von dem Typ A mit diesen Koppelschaltungen keine gemeinsame Mittelbenutzung möglich ist.
  • Die Situation ist komplexer für Schnittstellensignalstrecken von dem Typ C. In 5 sind zwei Schnittstellensignalstrecken von dem Typ C vorgesehen, eine erste, die von der ersten Taktdomäne herrührt und die Unterstrecke 522 aufweist, eine zweite, die von einer anderen Taktdomäne herrührt, sagen wird von der zweiten Taktdomäne, und die Unterstrecke 520 aufweist. Diese Schnittstellensignalstrecken haben die Unterstrecke 524 und die Koppelschaltung 508 ist gemeinsam. Durch die Tatsache, dass die Schnittstellensignalstrecken von verschiedenen Taktdomänen herrühren, kann die Koppelschaltung 508 nicht auf zuverlässige Art und Weise ein Signal speichern, das an dem Koppeleingang empfangen worden ist, es sei denn, dass die nicht gemeinsam benutzte Unterstrecke 520 eine zweite Koppelschaltung aufweist, die unter Ansteuerung der zweiten Taktdomäne steht. Danach wird, wenn die zweite Koppelschaltung sich in dem zweiten Zustand befindet, das von der Koppelschaltung 508 empfangene Signal durch dasselbe Taktsignal gesteuert wie die Koppelschaltung 508 selber und kann folglich auf zuverlässige Weise gespeichert werden. Die allgemeine Regel ist, dass jede Schnittstellensignalstrecke, ungeachtet des Typs, durch eine Sequenz von einem oder mehreren aufeinander folgenden Koppelschaltungen gehen soll, wobei die erste unter Ansteuerung des Taktsignals steht, das die Taktdomäne steuert, von der die Schnittstellensignalstrecke herrührt.
  • Die Richtungssteuerschaltung 530 liefert Richtungssteuersignale zu den Koppelschaltungen zum Selektieren des Zustandes der Koppelmultiplexer. Eine derartige Schaltungsanordnung je Taktdomäne, die ein einziges Richtungssteuersignal erzeugt, das parallel zu den Koppelschaltungen dieser Taktdomäne zugeführt wird, wird im Allgemeinen ausreichen. Die Wirkung der Richtungssteuerschaltungen wird von einem umfassenden Teststeuerblock 532 gesteuert.
  • 6 zeigt eine bevorzugte Implementierung einerderartigen Steuerschaltung. Sie erzeugt ein Richtungssteuersignal DIR, das über die Verbindung 614 entsprechenden Koppelschaltungen zugeführt wird. Das UND-Gatter 604 empfängt über die Verbindung 612 von dem umfassenden Teststeuerblock 532 ein Testsignal. Wenn das Testsig nal den Wert 0 hat, hat das Richtungssteuersignal den Wert 0 und folglich arbeiten alle Koppelmultiplexer, die von diesem Richtungssteuersignal gesteuert werden, in, sagen wir, dem ersten Zustand. Wenn das Testsignal den wert 1 hat, bestimmt der Wert, der in der Rückkopplungsschleife 610 gespeichert ist, den Wert des Richtungssteuersignals. Die abtastbare Flip-Flop-Schaltung 602 ermöglicht die Ladung eines Wertes in die Rückkopplungsschleife 610. Dazu wird während eines Abtastzustandes der integrierten Schaltung, ein Wert über eine Abtastkette in die abtastbare Flip-Flop-Schaltung 602 geschoben. Auf diese Weise können die Zustände der Koppelschaltungen der integrierten Schaltung durch geeignete Testmuster gesteuert werden. Die Rückkopplungsschleife 610 gewährleistet einen stabilen Ausgang der Flip-Flop-Schaltung 602 während eines nachfolgenden Durchführungszustandes. Wenn alle Richtungssteuersignale der integrierten Schaltung auf entsprechende Weise erzeugt werden, kann ein einziges Testsignal die integrierte Schaltung in die normale Betriebsart setzen.
  • 7 zeigt, wie die zweite Implementierung der Koppelschaltung vom zweiten Typ in der Schaltungsanordnung nach 1 vorgesehen werden kann, und zwar entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung. Alle Anfangs-Flip-Flop-Schaltungen der ersten Taktdomäne werden durch Koppelschaltungen ersetzt, angegeben durch die schraffierten Quadrate, entsprechend der zweiten Implementierung der Koppelschaltung vom zweiten Typ. Zur Betonung der Tatsache, dass in der zweiten Implementierung der Koppelschaltung vom zweiten Typ die Koppel-Flip-Flop-Schaltung und die Anfangs-Flip-Flop-Schaltung ein und dieselbe Flip-Flop-Schaltung sind, sind die Koppelschaltungen innerhalb von I gezeichnet. Es dürfte einleuchten, dass diese Koppelschaltungen niemals in Schnittstellensignalstrecken gemeinsam benutzt werden. Weiterhin ist ersichtlich, dass es im Vergleich zu der Ausführungsform nach 5 erforderlich ist, dass es zwei extra Koppelschaltungen gibt, aber da die zweite Implementierung der Koppelschaltung vom zweiten Typ selber nur einen Multiplexer zu dem Entwurf hinzufügt, kann der gesamte Chipgebietsaufwand kleiner sein.
  • 8 zeigt eine dritte Ausführungsform der vorliegenden Erfindung, die zeigt, wie alle Versionen von Koppelschaltungen, angegeben durch die schraffierte Quadrate, in der Schaltungsanordnung nach 1 einverleibt werden können. Wie oben bereits vorgeschlagen, ist es angesichts der Minimierung des Aufwandes an Chipgebiet vorteilhaft, Knotenpunkte zu identifizieren, die unter einer Vielzahl von Schnittstellensignalstrecken, die von ein und derselben Domäne herrühren, gemeinsam benutzt werden. Bei einem derartigen Knotenpunkt ist eine Koppelschaltung vom ersten Typ oder eine erste Implementierung einer Koppelschaltung vom zweiten Typ geeignet. Wenn ein derartiger Knotenpunkt für eine bestimmte Schnittstellensignalstrecke nicht gefunden werden kann, wird die zweite Implementierung der Koppelschaltung vom zweiten Typ am besten geeignet sein. Auch wenn ein Knotenpunkt von nur einer geringen Anzahl Schnittstellensignalstrecken gemeinsam benutzt wird, wird diese Koppelschaltung im Allgemeinen zu einem geringeren Chipgebietaufwand führen, als wenn nur eine einzige Koppelschaltung einer der anderen Versionen eingefügt wird. In 8 ist dieser "Brechpunkt" als Nummer drei gewählt.
  • 9 zeigt eine bevorzugte Implementierung einer Bewertungsschaltung. Eine derartige Schaltungsanordnung soll in die Netzwerkbeschreibung der Schaltungsanordnung an jedem Koppelausgang eingefügt werden, damit für einen ATPG deutlich gemacht wird, ob, aus dem Gesichtspunkt eines Testes das Signal an dem Koppelausgang zuverlässig ist oder nicht. Sie umfasst ein ODER-Gatter 92 und ein NXOR-Gatter 94. Das Richtungssteuersignal DIR, das der entsprechenden Koppelschaltung zugeführt wird, sowie zum Selektieren des Zustandes dient, zwingt den Ausgang 98 der Bewertungsschaltung in einen unbekannten (X) Zustand, wenn die entsprechende Koppelschaltung sich in dem ersten Zustand befindet und führt das Signal zu dem Koppelausgang, empfangen an dem Eingang 96 der Bewertungsschaltung, wenn die Koppelschaltung sich in dem zweiten Zustand befindet. Diese Dummyschaltung wird nur zur Berechnung der Testmuster in die Netzwerkbeschreibung der Schaltungsanordnung eingefügt; in der wirklichen Schaltungsanordnung selber lässt sie sich nicht finden.
  • In den 5, 7 und 8 sind die Koppelschaltungen in die sendende Taktdomäne eingefügt. Dies bedeutet, dass sie von dem Taktsignal dieser Domäne gesteuert werden. Auf eine entsprechende Weise können die Koppelschaltungen in die empfangende Taktdomäne eingefügt werden. Dazu würden die Koppel-Flip-Flop-Schaltungen der 24 von dem Taktsignal der empfangenden Taktdomäne gesteuert. Auf alternative Weise können Koppelschaltungen an beiden Seiten einer Schnittstellensignalstrecke eingefügt werden, eine erste unter Ansteuerung der sendenden Taktdomäne, eine zweite unter Ansteuerung der empfangenden Taktdomäne.
  • 10 zeigt ein Beispiel einer Signalstrecke 1000 zwischen der ersten Taktdomäne 1002 und der zweiten Taktdomäne 1004, die zwei Koppelschaltungen 1010, 1020 aufweist. Die verschiedenen Betriebsarten werden durch die Signale SB1 und SB2 entsprechend der nachfolgenden Tabelle eingestellt. (. bedeutet: macht nichts).
  • Figure 00150001
    Tabelle 1. Betriebsarten in Bezug auf Fig. 10
  • In der Testbetriebsart I sind die Taktdomänen voneinander getrennt und können unabhängig voneinander getestet werden. Ein Vorteil im Vergleich zu der Situation einer einzigen Koppelschaltung ist, dass die zweite Taktdomäne die Eingänge unabhängig voneinander steuern kann, d.h. es bedarf keiner speziellen Muster, die unter Ansteuerung der ersten Taktdomäne in die Koppel-Flip-Flop-Schaltungen geladen werden müssen. In der Testmode II kann die Schnittstellensignalstrecke explizit getestet werden. Dazu wird in die Koppelschaltung 1010 ein Testdatenbit eingefügt und in der Schnittstellensignalstrecke 1000 verfügbar gemacht. Daraufhin sieht die Koppelschaltung 1020 die Schnittstellensignalstrecke 1000 und speichert ein Reaktionsdatenbit, das über die geeignete Abtastkette geprüft werden kann. Auf vorteilhafte Weise werden die Signale SB1 und SB2 mit einer Steuerschaltung erzeugt, die Flip-Flop-Schaltungen und Kombinationslogik aufweist, und zwar derart, dass sie in der Testmode gut definiert sind.
  • 11 zeigt ein Beispiel einer derartigen Steuerschaltung mit Flip-Flop-Schaltungen 1102 und 1104 und mit einer Kombinationslogik 1106. Die Steuerschaltung in einer Testmode (wenn TST hoch ist) schließt aus, dass die Schnittstellensignalstrecke unzuverlässige Signale trägt, ungeachtet der Werte, die in Flip-Flop-Schaltungen 1102 und 1104 gespeichert sind. Deswegen ist, wenn zwei Koppelschaltungen, wie in 10, in Kombination mit dieser Steuerschaltung verwendet werden, die Bewertungsschaltung nach 9 zur Berechnung des Testmusters nicht erforderlich, da in der Testmode die Koppelschaltungen immer derart sind, dass Taktschiefeprobleme vermieden werden.
  • 12 zeigt, wie die vorliegende Erfindung auf I/O-Schnittstellensignalstrecken angewandt werden kann. Eine I/O-Schnittstellensignalstrecke umfasst zwei Reihen von Flip-Flop-Schaltungen, und zwar eine Reihe für jede Richtung. Die Verbindung wird geteilt. Die Schaltungsanordnung nach 12 zeigt ein Ende der I/O-Schnittstellensignalstrecke, an dem zwei Koppelschaltungen 1210 und 1220 eingefügt werden. Mit der Kop pelschaltung 1210 können ausgehende Signale an der I/O-Leitung gesteuert werden, während mit der Koppelschaltung 1220 eintreffende Signale beobachtet werden können. Die Puffer 1230 schaffen eine Signalverstärkung.
  • 13 zeigt eine alternative Ausführungsform der Schaltungsanordnung nach 12. Sie schafft eine mehr gedrängte Lösung für I/O-Schnittstellensignalstrecken als die Schaltungsanordnung nach 12, da die Koppelschaltung 1310 zur Steuerung ausgehender Signale und zur Beobachtung eintreffender Signale verwendet wird. Die Puffer 1320 werden in die Rückkopplungsschleife der Koppelschaltung 1310 eingefügt.

Claims (8)

  1. Integrierte Schaltung mit einer ersten (102) und einer zweiten (104) Taktdomäne, die von einem ersten (214) bzw. einem zweiten Taktsignal gesteuert werden, wobei die erste Taktdomäne und die zweite Taktdomäne über einen Satz von Schnittstellensignalstrecken (A, B, C) miteinander verbunden sind, die je eine betreffende Reihe von Flip-Flop-Schaltungen aufweisen, wobei eine Anfangs-Flip-Flop-Schaltung (202, 228) der Reihe in der ersten Taktdomäne liegt und eine End-Flip-Flop-Schaltung (204) der Reihe in der zweiten Tatdomäne liegt, wobei die Reihe zur seriellen Verlagerung eines Datenbits längs seiner Flip-Flop-Schaltungen von der ersten zu der zweiten Taktdomäne vorgesehen ist, und zwar unter der Ansteuerung des ersten und des zweiten Taktsignals, dadurch gekennzeichnet, dass jede der Schnittstellensignalstrecken eine Verbindungsschaltung aufweist, welche die nachfolgenden Elemente umfasst: einen Verbindungseingang (230, 232, 234); einen Verbindungsausgang (240, 242, 244); eine Rückkopplungsschleife mit einem Verbindungsmultiplexer (206, 216, 226) und einer Verbindungs-Flip-Flop-Schaltung (208, 218, 228), die einen Teil der betreffenden Reihe bildet und ein Teil einer Abtastkette ist, wobei die Verbindungs-Flip-Flop-Schaltung einen ersten Eingang des Multiplexers speist, wobei ein zweiter Eingang des Multiplexers den Verbindungseingang darstellt, wobei ein Ausgang der Rückkopplungsschleife den Verbindungsausgang darstellt; so dass ein erster Zustand (0) des Multiplexers das Laden eines Datenbits in die Rückkopplungsschleife über den Verbindungseingang erlaubt, und ein zweiter Zustand (1) des Multiplexers das Datenbit in der Rückkopplungsschleife festhält.
  2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindungs-Flip-Flop-Schaltung unter Ansteuerung des ersten Taktsignals steht.
  3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass die Schnittstellensignalstrecke weiterhin eine weitere Verbindungsschaltung (1020) aufweist, die unter Ansteuerung des zweiten Taktsignals steht und in der zweiten Taktdomäne liegt.
  4. Integrierte Schaltung nach Anspruch 1, wobei der Ausgang der Rückkopplungsschleife durch den Ausgang des Verbindungsmultiplexers (206) gebildet wird.
  5. Integrierte Schaltung nach Anspruch 1, wobei der Ausgang der Rückkopplungsschleife durch den Ausgang der Verbindungs-Flip-Flop-Schaltung (218, 228) gebildet wird.
  6. Integrierte Schaltung nach Anspruch 1, mit wenigstens einer Verbindungsschaltung (224), die sich in der ersten Taktdomäne befindet, wobei die Verbindungs-Flip-Flop-Schaltung (228) dieser Verbindungsschaltung durch die Anfangs-Flip-Flop-Schaltung der betreffenden Reihe gebildet wird.
  7. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass die Verbindungsmultiplexer durch betreffende Richtungssteuersignale (SB1, SB2) gesteuert werden, die einen ersten und einen zweiten Wert haben, und zwar entsprechend dem ersten bzw. dem zweiten Zustand des entsprechenden Verbindungsmultiplexers, wobei die Richtungssteuersignale von den betreffenden abtastbaren Richtungssteuer-Flip-Flop-Schaltungen erzeugt werden.
  8. Verfahren zum Testen einer integrierten Schaltung nach einem der vorstehenden Ansprüche, wobei die erste und die zweite Taktdomäne weitere Abtastreihen zum Testen von Taktdomänen aufweisen, wobei das Verfahren mehrere Testzyklen durchführt, wobei jeder Testzyklus Folgendes umfasst: – einen ersten Schritt zum Verschieben vorbestimmter Testmuster in die betreffenden Abtastketten, wodurch die Flip-Flop-Schaltungen der Schaltungsanordnung auf vorbestimmte Werte geladen werden; – einen zweiten Schritt, wodurch die Taktsignale eine Periode lang freigegeben werden, wodurch Antwortmuster hervorgerufen werden, die unter Ansteuerung der Taktsignale und unter dem Einfluss der vorbestimmten Werte der Flip-Flop-Schaltungen in den betreffenden Abtastketten gespeichert werden sollen; und – einen dritten Schritt zum Verschieben der Antwortmuster aus den betreffenden Abtastketten, dadurch gekennzeichnet, dass das dem ersten Schritt Folgendes vorhergeht: – das Einfügen einer betreffenden Bewertungsschaltung in eine Netzwerkbeschreibung der zu testenden Schaltungsanordnung, und zwar an dem betreffenden Verbindungsausgang jeder Verbindungsschaltung, wobei jede betreffende Bewertungsschaltung unter Ansteuerung eines Richtungssteuersignals (DIR) steht, das die vorhergehende Verbindungsschaltung speist, und mit einem Bewertungseingang (96) und einem Bewertungsausgang (98), wobei ein erster Wert des Richtungssteuersignals einen nicht definierten Zustand an dem Bewertungsausgang einführt und ein zweiter Wert des Richtungssteuersignals den Bewertungsausgang zwingt dem Bewertungseingang zu folgen; – das Berechnen von Testmustern unter Verwendung der auf diese Weise erhaltenen Netzwerkbeschreibung und eines oder mehrerer Fehlermodelle.
DE69732960T 1996-12-13 1997-10-27 Integrierte schaltung mit einer ersten und zweiten taktdomäne und prüfvorrichtung für eine solche schaltung Expired - Lifetime DE69732960T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96203534 1996-12-13
EP96203534 1996-12-13
PCT/IB1997/001346 WO1998026301A1 (en) 1996-12-13 1997-10-27 Integrated circuit comprising a first and a second clock domain and a method for testing such a circuit

Publications (2)

Publication Number Publication Date
DE69732960D1 DE69732960D1 (de) 2005-05-12
DE69732960T2 true DE69732960T2 (de) 2006-03-23

Family

ID=8224696

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69732960T Expired - Lifetime DE69732960T2 (de) 1996-12-13 1997-10-27 Integrierte schaltung mit einer ersten und zweiten taktdomäne und prüfvorrichtung für eine solche schaltung

Country Status (6)

Country Link
US (1) US6131173A (de)
EP (1) EP0886784B1 (de)
JP (1) JP3848686B2 (de)
KR (1) KR100499740B1 (de)
DE (1) DE69732960T2 (de)
WO (1) WO1998026301A1 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69933349T2 (de) * 1998-04-23 2007-05-03 Koninklijke Philips Electronics N.V. Prüfbares ic mit analogen und digitalen schaltungen
GB9907254D0 (en) 1999-03-29 1999-05-26 Sgs Thomson Microelectronics Synchronous data adaptor
US6327684B1 (en) * 1999-05-11 2001-12-04 Logicvision, Inc. Method of testing at-speed circuits having asynchronous clocks and controller for use therewith
US7007187B1 (en) * 2000-06-30 2006-02-28 Intel Corporation Method and apparatus for an integrated circuit having flexible-ratio frequency domain cross-overs
DE10039001A1 (de) * 2000-08-10 2002-02-21 Philips Corp Intellectual Pty Anordnung zum Testen eines integrierten Schaltkreises
US6904553B1 (en) * 2000-09-26 2005-06-07 Hewlett-Packard Development Company, L.P. Deterministic testing of edge-triggered logic
EP1205759A1 (de) * 2000-11-13 2002-05-15 Lucent Technologies Inc. Verfahren zur Abtastprüferfassung einer integrierten Schaltung mit mehreren Taktbereichen
US7007213B2 (en) * 2001-02-15 2006-02-28 Syntest Technologies, Inc. Multiple-capture DFT system for detecting or locating crossing clock-domain faults during self-test or scan-test
EP1296153A1 (de) * 2001-09-21 2003-03-26 Siemens Aktiengesellschaft Elektronischer Baustein
US6931561B2 (en) * 2001-10-16 2005-08-16 International Business Machines Corporation Apparatus and method for asynchronously interfacing high-speed clock domain and low-speed clock domain using a plurality of storage and multiplexer components
JP3977334B2 (ja) * 2002-01-28 2007-09-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複数のクロックドメインを有する回路のテスト
US7251761B2 (en) 2003-02-13 2007-07-31 Matsushita Electric Industrial Co., Ltd. Assembly for LSI test and method for the test
DE10331830B4 (de) * 2003-07-14 2010-06-17 Infineon Technologies Ag Verfahren zum Testen der ordnungsgemäßen Funktionsweise einer Halbleiterschaltung sowie dafür geeignete Halbleiterschaltung
US7487399B2 (en) 2003-11-07 2009-02-03 Hewlett-Packard Development Company, L.P. System and method for testing a component in a computer system using frequency margining
GB0424766D0 (en) * 2004-11-10 2004-12-08 Koninkl Philips Electronics Nv Testable integrated circuit
US7502978B2 (en) * 2004-12-21 2009-03-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reconfiguring scan chains
JP2008528999A (ja) * 2005-02-01 2008-07-31 エヌエックスピー ビー ヴィ テスト可能な電子回路
DE602006013600D1 (de) * 2005-02-11 2010-05-27 Nxp Bv Testen einer integrierten schaltung mit mehreren taktdomänen
JP4620492B2 (ja) * 2005-02-25 2011-01-26 ルネサスエレクトロニクス株式会社 バスインターフェイス回路
US7555687B2 (en) * 2005-07-20 2009-06-30 Texas Instruments Incorporated Sequential scan technique for testing integrated circuits with reduced power, time and/or cost
JP4091957B2 (ja) * 2006-02-17 2008-05-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 複数のクロック発生回路を含むテスト可能な集積回路
US7478300B2 (en) * 2006-04-28 2009-01-13 International Business Machines Corporation Method for testing functional boundary logic at asynchronous clock boundaries of an integrated circuit device
US7500164B2 (en) * 2006-06-01 2009-03-03 International Business Machines Corporation Method for testing an integrated circuit device having elements with asynchronous clocks or dissimilar design methodologies
US7900108B2 (en) * 2006-08-31 2011-03-01 Nxp B.V. Multi-clock system-on-chip with universal clock control modules for transition fault test at speed multi-core
TWI308223B (en) * 2006-10-05 2009-04-01 Princeton Technology Corp Chip testing device and system
US7584443B1 (en) * 2007-03-07 2009-09-01 Altera Corporation Clock domain conflict analysis for timing graphs
US7752586B2 (en) 2007-11-20 2010-07-06 International Business Machines Corporation Design structure of an integration circuit and test method of the integrated circuit
US8432181B2 (en) * 2008-07-25 2013-04-30 Thomson Licensing Method and apparatus for reconfigurable at-speed test clock generator
US8205110B2 (en) * 2008-11-03 2012-06-19 Oracle America, Inc. Synchronous operation of a system with asynchronous clock domains
US7996739B2 (en) * 2009-09-11 2011-08-09 International Business Machines Corporation Avoiding race conditions at clock domain crossings in an edge based scan design
JP2011102764A (ja) * 2009-11-11 2011-05-26 Renesas Electronics Corp 半導体集積回路、半導体集積回路設計方法及び半導体集積回路設計プログラム
US8627160B2 (en) * 2010-04-21 2014-01-07 Lsi Corporation System and device for reducing instantaneous voltage droop during a scan shift operation
US10460822B2 (en) * 2017-08-23 2019-10-29 Arm Limited Memory with a controllable I/O functional unit
US10520547B2 (en) * 2017-09-29 2019-12-31 Silicon Laboratories Inc. Transition scan coverage for cross clock domain logic

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535331A (en) * 1987-09-04 1996-07-09 Texas Instruments Incorporated Processor condition sensing circuits, systems and methods
NL8900151A (nl) * 1989-01-23 1990-08-16 Philips Nv Werkwijze voor het testen van een schakeling, alsmede schakeling geschikt voor een dergelijke werkwijze.
JP3563750B2 (ja) * 1992-10-16 2004-09-08 テキサス インスツルメンツ インコーポレイテツド アナログ回路のための走査に基づく試験
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
US5504756A (en) * 1993-09-30 1996-04-02 Intel Corporation Method and apparatus for multi-frequency, multi-phase scan chain

Also Published As

Publication number Publication date
DE69732960D1 (de) 2005-05-12
KR100499740B1 (ko) 2005-09-30
KR19990082515A (ko) 1999-11-25
WO1998026301A1 (en) 1998-06-18
JP2000506985A (ja) 2000-06-06
EP0886784A1 (de) 1998-12-30
EP0886784B1 (de) 2005-04-06
US6131173A (en) 2000-10-10
JP3848686B2 (ja) 2006-11-22

Similar Documents

Publication Publication Date Title
DE69732960T2 (de) Integrierte schaltung mit einer ersten und zweiten taktdomäne und prüfvorrichtung für eine solche schaltung
DE69221452T2 (de) Teil-Abtastverfahren mit eingebauter Selbstprüfung
DE3130714C2 (de)
DE4041897C2 (de) Integrierte Schaltkreiseinrichtung und Abtastpfadsystem
DE69107463T2 (de) Integrierte Schaltung, System und Verfahren zur Fehlererzeugung.
DE3237225C2 (de) Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen
DE3882266T2 (de) Abfrageprüfgerät für digitale Systeme mit dynamischem Direktzugriffspeicher.
DE69333890T2 (de) Verfahren und Gerät zur Verbindungsprüfung eines elektronischen Geräts
DE3832113C2 (de)
DE3727723A1 (de) Verfahren zur pruefung eines traegers mit mehreren integrierten digitalschaltungen, geeignete integrierte schaltung zum anbringen auf einem auf diese weise zu pruefenden traeger und traeger mit mehreren derartigen integrierten schaltungen
DE69628034T2 (de) Hochimpedanzmodus für jtag
DE19738569A1 (de) Testschaltkreis für integrierte Schaltkreise
DE69217524T2 (de) Testschaltung, vorgesehen in digitalen logischen Schaltungen
DE3725823A1 (de) Integrierte halbleiterschaltvorrichtung
EP0903587B1 (de) Verfahren zum Testen einer elektronischen Schaltung
DE3832440A1 (de) Testschaltungseinrichtung
DE60114101T2 (de) Leitungsführung von Abtastkette
DE69933349T2 (de) Prüfbares ic mit analogen und digitalen schaltungen
DE4208688C2 (de) Umgehungs-Abtastpfad und integrierte Schaltungseinrichtung
DE602004006236T2 (de) Testen von elektronischen schaltungen
DE3727941A1 (de) Integrierte halbleiter-logikschaltungsanordnung
DE2641700C2 (de)
DE10238578A1 (de) Bandbreitenanpassung für Abtastaufbauten in einer integrierten Schaltung
DE3817143C2 (de)
DE69932915T2 (de) Prüfschaltung für ein Telekommunikationselement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL