DE69333890T2

DE69333890T2 - Verfahren und Gerät zur Verbindungsprüfung eines elektronischen Geräts

Info

Publication number: DE69333890T2
Application number: DE69333890T
Authority: DE
Inventors: Koji Okumoto; Katsumi Matsuno; Toru Shiono; Toshitaka Senuma; Tokuya Fukuda; Shinji Takada
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-05-18
Filing date: 1993-05-18
Publication date: 2006-07-27
Anticipated expiration: 2013-05-19
Also published as: US5471481A; EP0571179A2; EP0571179B1; DE69333890D1; EP0571179A3

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Testen von Verbindungen von Eingabe- und Ausgabe-Anschlüssen von integrierten Schaltungen, die eine elektronische Vorrichtung bilden.
Konventionelle integrierten Schaltungen weisen, wie in 12 der begleitenden Zeichnungen gezeigt, typischerweise eine Vielzahl von parallelen Eingabe-Anschlüssen PI (parallel input) und parallelen Ausgabe-Anschlüssen PO (parallel output) für Daten auf sowie eine serielle Schnittstelle SIF (serial interface), über die die serielle Kommunikation mit einem Mikrocomputer oder einer integrierten Schaltung (IC) (integrated circuit) durchgeführt wird. Die serielle Schnittstelle SIF umfasst einen seriellen Eingabe-Anschluss SI für Daten, einen seriellen Ausgabe-Anschluss SO für Daten, einen Taktgeber-Anschluss SCK für die Kommunikation, und einen Chip-Auswahlanschluss CS für die Auswahl der integrierten Schaltung. In gegenwärtigen integrierten Schaltungen aber werden die parallelen Eingabe-Anschlüsse PI und die parallelen Ausgabe-Anschlüsse PO nicht immer regelmäßig auf diese Weise angeordnet, und einige integrierten Schaltungen weisen Anschlüsse auf, die sowohl für Eingabe als auch für Ausgabe- und Ausgabevorgänge verwendet werden. Einige andere integrierten Schaltungen weisen keine parallele Eingabe-Anschlüsse auf. In 12 wird die integrierte Schaltung in solch einer Art aufgebaut gezeigt, wie sie obenstehend beschrieben ist, um die Beschreibung zu vereinfachen. Wenn eine Vielzahl solcher integrierten Schaltungen miteinander verbunden werden, wie in 13 der begleitenden Zeichnungen gezeigt, werden die parallelen Ausgabe-Anschlüsse PO einer ersten integrierten Schaltung ICA mit den parallelen Eingabe-Anschlüssen PI einer zweiten integrierten Schaltung ICB verbunden, und die seriellen Eingabe-Anschlüsse SI, die seriellen Ausgabe-Anschlüsse SO und die Taktgeber-Anschlüsse SCK der seriellen Schnittstellen SIF der integrierten Schaltungen ICA und ICB werden entsprechend miteinander verbunden. Indessen werden die Chip-Auswahlanschlüsse CS der integrierten Schaltungen ICA und ICB getrennt voneinander mit einem Steuer-Mikrocomputer COM verbunden, damit der Mikrocomputer COM den anderen Teil der Kommunikation über die Chip-Auswahlanschlüsse CS auswählen kann, um eine Zeitmultiplex- bzw. Zeitteilungs-Kommunikation auszuführen.
Übrigens, wenn eine Vielzahl von integrierten Schaltungen der oben beschriebenen Art miteinander verbunden werden, um Daten untereinander auszutauschen, sollte geprüft werden, ob die parallelen Eingabe-Anschlüsse PI und die parallelen Ausgabe-Anschlüsse PO der integrierten Schaltungen mit Sicherheit individuell verbunden sind. Insbesondere wenn eine große Anzahl von integrierten Schaltungen in einer hohen Dichte auf einer Platine eines beschränkten Bereiches angeordnet sind, wird die Verarbeitung kompliziert, wodurch sich ein Problem ergibt, dass es ferner schwierig ist, einen Verbindungszustand der Verdrahtung mit Sicherheit zu prüfen.
Eine der Lösungen für dieses Problem ist ein als Boundary Scan bezeichnetes Testverfahren, das zum Beispiel in IEEE Std 1149.1-1990, 21. Mai 1990 offenbart ist. Bezüglich der 14 der begleitenden Zeichnungen, weist eine integrierte Schaltung IC11, die so konstruiert ist, um das Boundary-Scannen zu ermöglichen, zusätzlich zu den parallelen Eingabe-Anschlüssen PI und parallelen Ausgabe-Anschlüssen PO für Daten und einer seriellen Schnittstelle SIF für die serielle Kommunikation, eine Testschnittstelle TIF (test interface) für das Boundary-Scannen auf.
Die Testschnittstelle TIF umfasst einen seriellen Test-Eingabe-Anschluss TSI für die serielle Daten-Eingabe von außerhalb, einen seriellen Test-Ausgabe-Anschluss TSO für die Ausgabe der eingegebenen seriellen Testdaten, einen Test-Takteingangs-Anschluss TCK für die Eingabe ein Taktsignal für das Verarbeiten von Testdaten, und einen Testmodus-Auswahl-Anschluss TMS für die Eingabe einer Anweisung, die integrierte Schaltung IC11 in einen Testmodus zu versetzen.
Bezüglich 15 der begleitenden Zeichnungen weist die integrierte Schaltung IC11 in ihrem Inneren die Boundary-Scan-(S/C-) Zellen BC1 bis BC4 auf, die den Eingabe-Anschlüssen PI1 bis PI4 des parallelen Eingabe-Anschlüssen PIS entsprechen, zwischen den parallelen Eingabe-Anschlüssen PI und einer Funktions-Logikschaltung FLC für das Ausführen von vorbestimmter Datenverarbeitung. Ferner werden die Boundary-Scan-(S/C) Zellen BC5 bis BC8, die den Ausgabe-Anschlüssen PO5 bis PO8 der parallelen Ausgabe-Anschlüsse PO zwischen der parallelen Ausgabe-Anschlüssen PO und der Funktions-Logikschaltung FLC entsprechen, bereitgestellt. Es wird angemerkt, dass der Test-Takteingangs-Anschluss TCK und der Testmodus-Auswahl-Anschluss TMS in 15 weggelassen werden.
16(a) der begleitenden Zeichnungen zeigt beispielhaft einen detaillierten Aufbau der Boundary-Scan-Zellen BC1 bis BC4 aus 15, wobei 16(b) der begleitenden Zeichnungen beispielhaft eine detaillierten Aufbau der Boundary-Scan-Zellen BC5 bis BC8 zeigt.
Zuerst werden mit Bezug auf 16(a) Daten, die über einen Eingabe-Anschluss PIi (in der Anordnung, die in 15 gezeigt wird, ist i eine ganze Zahl zwischen 1 und 4) eingegeben werden, zur Funktions-Logikschaltung FLC und einem erstem Eingang eines Multiplexers MUX übertragen. Ausgabedaten aus einer Boundary-Scan-Zelle in einem vorausgehenden Zustand (d.h. Eingabedaten an dem seriellen Test-Eingabe-Anschluss TSI, wenn die gezeigte Boundary-Scan-Zelle die Boundary-Scan-Zelle BC1 ist, jedoch wenn die gezeigte Boundary-Scan-Zelle keine der Boundary-Scan-Zellen BC2 bis BC4 ist, sind es entsprechend Ausgabedaten von einer vorausgehenden Boundary-Scan-Zellen BC1 bis BC3) werden einem zweiten Eingang des Multiplexers MUX eingegeben. Wenn der Multiplexer MUX in einen Testmodus versetzt wird, holt er Daten vom Eingabe-Anschluss PIi und gibt sie an ein D-Typ-Flipflop D-FF aus, jedoch wenn ein Signal "SHIFT-DR" dem Multiplexer MUX eingegeben wird, gibt der Multiplexer MUX Daten an den D-Typ-Flipflop D-FF aus, die er von der Boundary-Scan-Zelle in einem vorausgehenden Zustand erhalten hat. Danach, wenn ein Taktsignal CLOCK-DR zum D-Typ-Flipflop in diesem Zustand übertragen wird, wird der Ausgang des D-Typ-Flipflops D-FF an die Boundary-Scan-Zelle im nächsten Zustand übertragen.
Mit Bezug auf 16(b) werden die Daten, die von der Funktions-Logikschaltung FLC eingegeben wurden, einem ersten Eingang eines Multiplexers MUX eingegeben. Indessen werden die Daten, die von einer Boundary-Scan-Zelle in einem vorausgehenden Zustand eingegeben wurden, einem zweiten Eingang des Multiplexers MUX über ein D-Typ-Flipflop D-FF eingegeben. Wenn der Multiplexer MUX in einen Testmodus versetzt wird, wird die Ausgabe (das Ausgangssignal) des D-Typ-Flipflops D-FF zu einem Ausgabe-Anschluss POj übertragen (in der Anordnung aus 15 ist j eine ganze Zahl von 5 bis 8), wobei aber in einem gewöhnlichen Betriebsmodus, die Daten, die von der Funktions-Logikschaltung FLC eingegeben wurden, an den Ausgabe-Anschluss POj übertragen werden. Der Ausgang des D-Typ-Flipflops D-FF wird auch in einen nächsten Zustand übertragen (das heißt, zum seriellen Test-Ausgabe-Anschluss TSO, wenn die gezeigte Boundary-Scan-Zelle, die Boundary-Scan-Zelle BC8 ist, jedoch wenn die gezeigte Boundary-Scan-Zelle keine der Boundary-Scan-Zellen BC5 bis BC7 ist, entsprechend zu einer der nachfolgenden Boundary-Scan-Zellen BC6 bis BC8).
Man beachte, dass, obwohl nicht gezeigt, die integrierte Schaltung IC11 aus 15 Schaltungen für das Erzeugen und das Aussenden eines Signals "SHIFT-DR" und eines Taktsignals CLOCK-DR zu den Boundary-Scan-Zellen umfasst sowie eine übliche Signalverarbeitungs-Schaltung für das Verarbeiten von Daten, die über die serielle Schnittstelle SIF eingegeben wurden, in einem üblichen Betriebsmodus, um das Setzen eines Modus für die Funktions-Logikschaltung FLC, das Setzen eines Parameters und so weiter auszuführen.
In einem Testmodus agiert die integrierte Schaltung IC11, die wie vorhergehend beschrieben aufgebaut ist, auf folgende Weise.

1. Serielle 4-Bit-Daten, eingegeben über den seriellen Test-Eingabe-Anschluss TSI, werden einmal in den Boundary-Scan-Zellen BC1 bis BC4 gespeichert und werden dann zu den Boundary-Scan-Zellen BC5 bis BC8 entsprechend übertragen, als Antwort auf ein Taktsignal CLOCK-DR, wonach sie über den seriellen Test-Ausgabe-Anschluss TSO ausgegeben werden.
2. 4-Bit-Daten, die über die Eingabe-Anschlüsse PI1 bis PI4 parallel eingegeben wurden, werden einmal in den Boundary-Scan-Zellen BC1 bis BC4 gespeichert und werden dann zu den Boundary-Scan-Zellen BC5 bis BC8 entsprechend übertragen, als Antwort auf ein Taktsignal CLOCK-DR, wonach sie als serielle Daten über den seriellen Test-Ausgabe-Anschluss TSO ausgegeben werden.
3. Serielle 4-Bit-Daten, eingegeben über den seriellen Test-Eingabe-Anschluss TSI werden einmal in den Boundary-Scan-Zellen BC1 bis BC4 gespeichert und dann zu den Boundary-Scan-Zellen BC5 bis BC8 entsprechend übertragen, als Antwort auf das Taktsignal CLOCK-DR, wonach sie als parallele Daten über die entsprechenden Ausgabe-Anschlüsse PO5 bis PO8 entsprechend ausgegeben werden.

Die integrierte Schaltung IC11, die die Testschnittstelle TIF und die Boundary-Scan-Zellen BC1 bis BC8 auf diese Art aufweisen und die integrierten Schaltungen IC12 bis IC14, die einen ähnlichen Aufbau aufweisen, werden miteinander so wie in 17 der begleitenden Zeichnungen gezeigt miteinander verbunden, und die Testdaten TD werden in der Form von seriellen 4-Bit-Daten zum Testen dem seriellen Test-Eingabe-Anschluss TSI der ersten integrierte Schaltung IC11 eingegeben. Die Testdaten TD werden in den Boundary-Scan-Zellen BC5 bis BC8 gespeichert, die auf der Seite der parallelen Ausgabe-Anschlüsse PO der integrierten Schaltung IC11 bereitgestellt sind, die in 15 gezeigt wird, und dann von den parallelen Ausgabe-Anschlüssen PO an die Eingabe-Anschlüsse PI der zweiten integrierten Schaltung IC12 ausgegeben, die mit den entsprechenden parallelen Ausgabe-Anschlüssen PO der ersten integrierten Schaltung IC11 verbunden sind.
Die Testdaten TD, die den parallelen Eingabe-Anschlüssen PI der zweiten integrierten Schaltung IC12 eingegeben werden, wird in den Boundary-Scan-Zellen gespeichert (ähnlich den Boundary-Scan-Zellen BC1 bis BC4 aus 15), die den parallelen Eingabe-Anschlüssen PI der zweiten integrierten Schaltung IC12 entsprechend bereitgestellt sind, und werden dann den Boundary-Scan-Zellen (entsprechend den Boundary-Scan-Zellen BC5 bis BC8 aus 15) übertragen, entsprechend den parallelen Ausgabe-Anschlüssen PO der integrierten Schaltung IC12, wonach sie aus dem seriellen Test-Ausgabe-Anschluss TSO ausgegeben werden. Danach werden die Testdaten TD ist eingegeben an und ausgegeben von jedem der integrierten Schaltungen IC13 und IC14, ähnlich wie bei dem seriellen Test-Eingabe-Anschluss TSI und dem seriellen Test-Ausgabe-Anschluss TSO.
Sowie die Testdaten TD über die parallelen Signal-Leitungen zwischen den parallelen Ausgabe-Anschlüssen PO der integrierten Schaltung IC11 und den parallelen Eingabe-Anschlüssen PI der integrierten Schaltung IC12 ausgegeben werden, zeigen dann, wenn, zum Beispiel "1111" als Testdaten TD eingegeben werden, wenn die parallelen Signal-Leitungen zwischen den parallelen Ausgabe-Anschlüssen PO der integrierten Schaltung IC11 und die parallelen Eingabe-Anschlüsse PI der integrierten Schaltung IC12 eine Unterbrechung oder eine unvollständige Verbindung aufweisen, dann zeigen die seriellen Daten, ausgegeben von dem seriellen Test-Ausgabe-Anschluss TSO der zweiten integrierten Schaltung IC12 "0" nur an dem Bit oder den Bits, die der gestörten Signal-Leitung oder Leitungen entsprechen, und werden ausgegeben, zum Beispiel als Daten "1011".
Dementsprechend kann der Verbindungszustand zwischen den ersten und zweiten integrierten Schaltungen IC11 und IC12 basierend auf den Ausgabedaten geprüft werden.
Man beachte, dass, während in gegenwärtigen integrierten Schaltungen zum Beispiel auch die integrierten Schaltungen IC11 und IC13 miteinander verbunden werden können, oder der Ausgang der integrierten Schaltung IC12 der integrierten Schaltung IC11 eingegeben werden kann, das Schaltungssystem, wobei die integrierten Schaltungen regelmäßig miteinander verbunden sind, in 17 als vereinfachte Abbildung gezeigt wird.
18 der begleitenden Zeichnungen zeigt einen Aufbau eines früher vorgeschlagenen Testsystems für elektronische Vorrichtungen. In 18 werden ähnliche Elemente zu jenen aus den 14 und 15 mit ähnlichen Bezugszeichen bezeichnet.
Bezüglich 18 umfasst eine elektronische Vorrichtung 20 wie z.B. ein Video-Kassettenrecorder, der mit einer Kamera integriert ist, ein Paar integrierte Schaltungen IC21 und IC22 auf einer üblichen Platine. Die parallelen Ausgabe-Anschlüsse PO der integrierten Schaltung IC21 sind mit den parallelen Eingabe-Anschlüssen PI der integrierten Schaltung IC22 verbunden, damit Daten zwischen den integrierten Schaltungen IC21 und IC22 übertragen werden können.
Die seriellen Schnittstellen SIF der integrierten Schaltungen IC21 und IC22 sind einzeln mit einem Mikrocomputer COM über eine Auswahlvorrichtung 23 und einen internen Kommunikationsbus 24 verbunden, damit eine serielle Kommunikation zwischen dem Mikrocomputer COM und den integrierten Schaltungen IC21 und IC22 ausgeführt wird.
In der elektronischen Vorrichtung 20 des Aufbaus, der oben beschrieben ist, wird ein externer Anschlussteil 25 mit der Auswahlvorrichtung 23 verbunden, und wenn ein ausgewählter Anschluss SEL des externen Anschlussteils 25 mit einem Hoch-("H") Pegel angesteuert wird, wird die Auswahlvorrichtung 23 vom Mikrocomputer COM zum externen Anschlussteil 25 umgeschaltet, wie mit den unterbrochenen Linien in 18 gezeigt.
Eine Testvorrichtung 27 wird mit dem externen Anschlussteil 25 über einen ersten bidirektionalen Kommunikationsbus 26 so verbunden, dass die Testvorrichtung 27 verschiedene Steuerdaten an den externen Anschlussteil 25 sendet und Testdaten von und zum internen Kommunikationsbus 24 der elektronischen Vorrichtung 20 über den externen Anschlussteil 25 überträgt.
Eine externe Busschnittstelle 28 ist mit dem Mikrocomputer COM verbunden, und die Testvorrichtung 27 ist mit der externen Busschnittstelle 28 über einen externen Kommunikationsbus 29 verbunden, der als ein zweiter bidirektionaler Kommunikationsbus dient. Der externe Kommunikationsbus 29 wird für Kommunikation von Daten verwendet, welche für die Fernsteuerung der elektronischen Vorrichtung 20 verwendet werden, für das Setzen eines Modus für die integrierten Schaltungen IC21 und IC22 für das Setzen von einem Parameter usw. und wird hier insbesondere dafür verwendet, um es der Testvorrichtung 27 zu ermöglichen, dem Mikrocomputer COM eine Benachrichtigung zu übersenden, um einen Test durchzuführen. Die externe Busschnittstelle 28 und der externe Kommunikationsbus 29 können zum Beispiel LANCs (Local Application Bus System) sein, vorgeschlagen durch den Anmelder der vorliegenden Anmeldung. Eine Beschreibung des LANC-Systems steht in der US-Patentmeldung Nr. 4.713.702, die demselben Anmelder zugeordnet ist.
Wenn der Auswahl-Anschluss SEL des externen Anschlussteils 25 auf den "H"-Pegel von der Testvorrichtung 27 angesteuert wird, wird die Auswahlvorrichtung 23 vom Mikrocomputer COM zum externen Anschlussteil 25 umgeschaltet. In diesem Zustand sind der seriellen Test-Ausgabe-Anschluss TSO, der Test-Eingabe-Anschluss TSI und der Test-Takteingangs-Anschluss TCK des externen Anschlussteils 25 mit dem seriellen Eingabe-Anschlüssen SI, den seriellen Ausgangs-Anschlüssen SO und den Taktgeber-Anschlüssen SCK beziehungsweise den seriellen Schnittstellen SIF der integrierten Schaltungen IC21 und IC22 verbunden.
Ferner ist in diesem Fall ein Chip-Auswahl-Anschluss CSA des externen Anschlussteils 25 mit dem Chip-Auswahlanschluss CS der integrierten Schaltung IC21 verbunden, und ein weiterer Chip-Auswahl-Anschluss CSB des externen Anschlussteils 25 ist mit dem Chip-Auswahlanschluss CS der integrierten Schaltung IC22 verbunden. Die integrierten Schaltungen IC21 und IC22 werden so gezwungen, unabhängig voneinander zu arbeiten, unter Verwendung der zwei Chip Auswahl-Anschlüsse CSA und CSB, damit Daten nicht gleichzeitig von den seriellen Ausgangs-Anschlüssen SO der integrierten Schaltungen IC21 und IC22 an den externen Kommunikationsbus 24, der mit der seriellen Schnittstellen SIF verbunden ist, ausgegeben werden können.
Hier ist der Testmodus-Auswahl-Anschluss TMS des externen Anschlussteils 25 mit den Testmodus-Auswahl-Anschlüssen TMS der integrierten Schaltungen IC21 und IC22 verbunden, damit die integrierten Schaltungen IC21 und IC22 in einen Testmodus gesetzt werden können, als Antwort auf den Logik-Pegel am Testmodus-Auswahl-Anschluss TMS.
Um einen Test durchzuführen, wird zuerst der Chip-Auswahl-Anschluss CSA des externen Anschlussteils 25 auf den "H"-Pegel umgeschaltet, um die integrierte Schaltung IC21 auszuwählen, und der Testmodus-Auswahl-Anschluss TMS des externen Anschlussteils 25 wird auf den "H"-Pegel umgeschaltet, um die integrierte Schaltung IC21 in einen Testmodus zu versetzen. Danach werden Testdaten dem seriellen Eingabe Anschluss SI der integrierten Schaltung IC21 eingegeben, während ein Taktsignal dem Taktgeber-Anschluss SCK der integrierten Schaltung IC21 eingegeben wird. Die so eingegebenen Testdaten werden von den Boundary-Scan-Zellen BC1 bis BC4 (nicht gezeigt in 18) an die Boundary-Scan-Zellen BC5 bis BC8 übertragen (nicht gezeigt in 18) synchron mit dem Taktsignal, das dem Taktgeber-Anschluss SCK der integrierten Schaltung IC21 eingegeben wird. In diesem Zustand wird der Chip-Auswahl-Anschluss CSA des externen Anschlussteils 25 auf einen niedrigen Pegel ("L") umgeschaltet, um die integrierte Schaltung IC21 in einen Halte-Modus zu setzen, damit die Daten in den Boundary-Scan-Zellen BC5 bis BC8 gehalten werden.
Nachfolgend wird der Chip-Auswahl-Anschluss CSB des externen Anschlussteils 25 auf den "H"-Pegel umgeschaltet, um die integrierte Schaltung IC22 auszuwählen, und der Testmodus-Auswahl-Anschluss TMS des externen Anschlussteils 25 werden auf den "H"-Pegel umgeschaltet, um die integrierte Schaltung IC22 in einen Testmodus zu versetzen. Danach holt sich die integrierte Schaltung IC22 die Daten, die in den Boundary-Scan-Zellen BC5 bis BC8 der integrierten Schaltung IC21 gehalten werden an den parallelen Eingabe-Anschluss PI.
Nachfolgend werden die Testdaten, die an den parallele Eingabe-Anschlüssen PI der integrierten Schaltung IC22 abberufen wurden, von den Boundary-Scan-Zellen BC1 bis BC4 zu den Boundary-Scan-Zellen BC5 bis BC8 der integrierten Schaltung IC22 entsprechend übertragen und danach vom seriellen Ausgabe-Anschluss SO der integrierten Schaltung IC22 synchron mit einem Taktsignal, eingegeben am Taktgeber-Anschluss SCK der integrierten Schaltung IC22.
Im oben beschriebenen Testsystem weisen die integrierten Schaltungen IC21 und IC22 keine Testschnittstelle TIF auf, aber jede gibt Testdaten an deren seriellen Schnittstelle SIF ein. Deshalb erfordert jede der integrierten Schaltungen IC21 und IC22 eine Verknüpfungsschaltung für das Aussenden in einem üblichen Betriebsmodus von Daten, eingegeben über die serielle Schnittstelle SIF an eine übliche Signalverarbeitungs-Schaltung, jedoch für das Aussenden in einem Testmodus von Daten, eingegeben über die serielle Schnittstelle SIF an die Boundary-Scan-Zellen. Indessen ist die integrierte Schaltung im Aufbau vereinfacht, weil die Testschnittstelle beseitigt wurde.
Das elektronische Vorrichtungs-Testsystem aus 18 erfordert jedoch zusätzlich zu den Kommunikationsleitungen für das Kommunizieren von Testdaten zwischen der Test-Vorrichtung und den integrierten Schaltungen eine zusätzliche Steuer-Signal-Leitung für das Setzen der integrierten Schaltungen in einen Testmodus. Wenn eine Vielzahl von integrierten Schaltungen in einer elektronischen Vorrichtung bereitgestellt wird, wird nachfolgend eine Anzahl von Steuer-Signal-Leitungen, die gleich der Anzahl der integrierten Schaltungen ist, auf einer Platine verdrahtet, und die Platine muss einen zusätzlichen Belegflächebereich für die Steuerleitungen aufweisen. Der externe Anschlussteil benötigt den Testmodus-Auswahl-Anschluss TMS für das Verbinden mit den Steuer-Signal-Leitungen.
Weil ein Vorgang für das Abrufen von Testdaten über die parallelen Eingabe-Anschlüsse einer integrierten Schaltung und ein weiterer Vorgang zum Übertragen der so abgerufenen Testdaten voneinander getrennt sind, ist ferner eine Schaltung für das Erkennen, dass solche getrennte Vorgänge erforderlich sind erforderlich, und zu einem komplizierten Aufbau führt, und wobei die Dimension der integrierten Schaltung vergrößert.
GB-A-2,221,072 offenbart eine integrierte Schaltung, die beim Erkennen des Empfangs einer vorbestimmten Code-Reihenfolge in einen Testmodus umgeschaltet werden kann.
GB-A-2,195,185 offenbart eine Anordnung für das Testen einer integrierten Schaltung, bei der in Reihe verbundene Boundary-Scan-Ketten beim Empfang eines geeigneten Kontroll-Signals selektiv überbrückt werden können.
EP-A-0,461,714 offenbart einen Selbst-Test-Mechanismus in einem Datenverarbeitungssystem, der ein Schieberegister verwendet, um ein Steuer-Muster einzugeben und dann anzuwenden und das Schieberegister nachfolgend verwendet, um die System-Antwort zu erfassen und auszugeben.
Verschiedene Aspekte der Erfindung werden in den zugehörigen Ansprüchen dargestellt.
Mit dem Testverfahren und der Vorrichtung gemäß der vorliegenden Erfindung können die folgenden Vorteile in zumindest den bevorzugten Ausführungsbeispielen erwartet werden:

1. Weil eine Steuer-Signal-Leitung für das Setzen einer integrierten Schaltung in einen Testmodus nicht notwendig ist, ist der Bereich auf einer Platine für die integrierten Schaltungen reduziert;
2. Wenn binäre Scan-Daten über einen externen Anschlussteil eingegeben werden sollen, kann ein Testmodus-Auswahl-Anschluss des externen Anschlussteils beseitigt werden;
3. Weil das Abrufen von Testdaten und die Übertragung der so abgerufenen Testdaten in einem simultanem Betrieb ausgeführt wird, kann eine Verkleinerung der Schaltungsgröße für das Durchführen des Vorgangs erreicht werden;
4. Weil eine Schalt-Vorrichtung für die ausschließliche Verwendung für das Umschalten zwischen einem externen Anschlussteil und einem Kommunikationsbus nicht notwendig ist, kann eine Vereinfachung der Test-Vorrichtung und die Verkleinerung der Anzahl von Teilen einer elektronischen Vorrichtung erreicht werden;
5. Weil, wenn eine elektronische Vorrichtung von der Test-Vorrichtung gesehen wird, aufgetretene Datenkommunikation zu und von einem Daten-Bereich (RAM) auf einem imaginären Raum eines Mikrocomputers durchgeführt wird, gibt es keine Notwendigkeit, die interne Struktur der elektronischen Vorrichtung zu kennen;
6. Die Test-Vorrichtung wird nur benötigt, um das Protokoll auf dem externen Kommunikationsbus zu unterstützen; und
7. Weil ein Test der Testdaten mit der Test-Vorrichtung durchgeführt wird, ist es möglich, sogar wenn die integrierten Schaltungen modifiziert werden, nur durch das Verändern von Befehlen und/oder der Boundary-Scan-Daten, die von der Test-Vorrichtung übertragen werden sollten, zurechtzukommen. Dementsprechend wird die Notwendigkeit einer Veränderung eines Mikrocomputerprogramms einer elektronischen Vorrichtung beseitigt.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend beispielhaft beschrieben, mit Bezug auf die begleitenden Zeichnungen:
1 ist ein Blockschaltbild, welches ein Ausführungsbeispiel des elektronischen Vorrichtungs-Testsystem zeigt, das auf der vorliegenden Erfindung basiert;
2 ist eine Diagramm-Ansicht, die ein Format von Daten darstellt, die von einer Test-Vorrichtung an einen Mikrocomputer des elektronischen Vorrichtungs-Testsystems aus 1 übertragen werden sollen;
3 ist eine Diagramm-Ansicht, die ein Format von Daten darstellt, die vom Mikrocomputer des elektronischen Vorrichtungs-Testsystem aus 1 an eine integrierte Schaltung übertragen werden sollen;
4 ist eine schematische Ansicht, die einen Aufbau eines Mikrocomputer-RAMs aus 1 zeigt;
5 ist ein Blockschaltbild, das einen Aufbau einer integrierten Schaltung zeigt, die vom elektronischen Vorrichtungs-Testsystem aus 1 Boundary-Scan-getestet werden soll;
6 ist ein Ablaufdiagramm, das den Betrieb einer Boundary-Scan-Steuerschaltung des elektronischen Vorrichtungs-Testsystems aus 1 darstellt;
7 ist Zeitdiagramm, das Betrieb der integrierten Schaltung für Boundary-Scannen darstellt;
8 ist ein Zeitdiagramm, das Betrieb der Boundary-Scan-Schaltung darstellt;
9 ist ein Ablaufdiagramm, das ein Testverfahren, des elektronischen Vorrichtungs-Testsystem aus 1 darstellt;
10(a) bis 10(c) und 11(a) bis 11(c) sind schematische Ansichten, die Zustände der integrierten Schaltungen in anderen Schritten des Betriebs darstellt, als die aus 9;
12 ist eine schematische Ansicht, die einen Aufbau einer konventionellen integrierten Schaltung zeigt;
13 ist ein Verdrahtungsdiagramm, das einen Verbindungszustand zwischen einer Vielzahl von integrierten Schaltungen und einem Mikrocomputer darstellt;
14 ist eine schematische Ansicht, die einen Aufbau einer konventionellen integrierten Schaltung für das Boundary-Scannen zeigt;
15 ist ein Blockschaltbild, das einen internen Aufbau der integrierten Schaltung für das Boundary-Scannen zeigt, das in 14 gezeigt wird;
16(a) und 16(b) sind Blockschaltbilder, die den Aufbau konventioneller Boundary-Scan-Zellen zeigen;
17, ist eine schematische Ansicht, die eine Vielzahl von integrierten Schaltungen zeigt, für die das Boundary-Scannen ausgeführt wird; und
18, ist ein Blockschaltbild, das einen Aufbau eines elektronischen Vorrichtungs-Testsystems zeigt, das vom gleichen Anmelder vorgeschlagen wurde.
Mit Bezug auf 1 wird dort ein Beispiel eines elektronischen Vorrichtungs-Testsystems gezeigt, für welches die vorliegende Erfindung angewandt wird. Eine elektronische Vorrichtung 1, wie zum Beispiel ein Video-Kassettenrecorder, der mit einer Kamera integriert ist, umfasst eine Vielzahl von integrierten Schaltungen (ICs), die auf einer einzigen Platine bereitgestellt sind. In 1 werden nur drei der integrierten Schaltungen gezeigt, d.h. die integrierten Schaltungen IC1 bis IC3. Die parallele Ausgangs-Anschlüsse PO der integrierten Schaltung (IC) IC1 werden mit den parallelen Eingabe-Anschlüssen PI der integrierten Schaltung IC2 verbunden, während die parallele Ausgangs-Anschlüsse der integrierten Schaltung IC2 mit den parallelen Eingabe-Anschlüssen PI der integrierten Schaltung IC3 verbunden werden, damit die Daten zwischen den integrierten Schaltungen IC1 und IC2 und zwischen den integrierten Schaltungen IC2 und IC3 übertragen werden können.
Die seriellen Schnittstellen SIF der integrierten Schaltungen IC1 bis IC3 werden mit einem Mikrocomputer 6 über einer internen Kommunikationsbus 2 verbunden, dass eine serielle Kommunikation zwischen dem Mikrocomputer 6 und den integrierten Schaltungen IC1 bis IC3 ausgeführt werden kann.
Der Mikrocomputer 6 in der elektronischen Vorrichtung 1, der in so eine Art aufgebaut ist, wie vorhergehend beschrieben, wird mit einer Testvorrichtung 5 über eine externe Busschnittstelle 3 und einen externen Kommunikationsbus 4 verbunden. Die externe Busschnittstelle 3 und der externe Kommunikationsbus 4 können zum Beispiel das vorhergehend beschriebene LANC mit Bezug auf 18 sein, und wird für eine Fernbedienungs-Steuerung der elektronischen Vorrichtung 1, das Setzen in einen Modus für die integrierten Schaltungen IC1 bis IC3, das Setzen eines Parameters usw. verwendet werden. Hier führt die Test-Vorrichtung 5 die Kommunikation von Testdaten, Übertragung von Befehlen usw. zu und vom Mikrocomputer 6 aus.
Mit Bezug auf 2 wird dort ein Aufbau von Daten gezeigt, die von der Testvorrichtung 5 zum Mikrocomputer 6 aus dem elektronischen Vorrichtungs-Testsystem, wie in 1 gezeigt, übertragen werden soll. Die Daten umfassen einen IC-Zuweisungs-Befehl für das Zuweisen einer integrierten Schaltung, in die die Boundary-Scan-(B/S) Daten geschrieben werden sollen, eine Daten-Länge der Boundary-Scan-Daten, die in die Boundary-Scan-(B/S) Zellen der integrierten Schaltung geschrieben werden sollen, Testdaten, die vom Mikrocomputer 6 zur integrierten Schaltung übertragen werden sollen und ein Boundary-Scan-(B/S) Modus-Setzbefehl. Der Boundary-Scan-Modus-Setzbefehl ist ein Befehl, um Boundary-Scan-Daten zu einer bestimmten integrierten Schaltung zu schicken. Dementsprechend wird ein weiterer Befehl separat benötigt, der den Mikrocomputer 6 selbst in einen Boundary-Scan-Modus versetzt.
3 stellt einen Aufbau von Daten dar, die vom Mikrocomputer 6 aus dem elektronischen Vorrichtungs-Testsystem aus 1 an einen seriellen Eingabe-Anschluss SI einer integrierten Schaltung übertragen werden sollen. Mit Bezug auf 3 umfassen die Daten einen Kategorie-Code Ci, der aus den Boundary-Scan-Daten vom Mikrocomputer 6 erzeugt wird, für das Setzen einer integrierten Schaltung in einen Testmodus oder in einen üblichen Betriebsmodus, und Boundary-Scan-Daten oder übliche Daten, die einer integrierten Schaltung eingegeben werden sollen, der das Setzen eines Modus angewendet worden ist. Der Kategorie-Code Ci kann von man im Prinzip aus den Bits "0" oder "1" gebildet werden, aber vorzugsweise aus mehreren Bits. Insbesondere, wenn jede integrierte Schaltung eine Vielzahl von Funktionen aufweist, die abwechselnd verwendet werden, ist der Kategorie-Code Ci aus einer Vielzahl von Bits gebildet.
Mit Bezug auf 4 wird dort ein Aufbau eines RAMs des Mikrocomputers 6 im elektronischen Vorrichtungs-Testsystem aus 1 gezeigt. Der RAM weist ein Befehls-Bereich CA auf, für das Speichern eines Boundary-Scan-Setzbefehl, eine Boundary-Scan-Datenlänge und einen Befehl zum Festlegen der integrierten Schaltung, wie in 2 darstellt, einen Ausgangs-Daten-Bereich DA1 für das Speichern von Boundary-Scan-Daten, die von der Test-Vorrichtung eingegeben werden und einer integrierten Schaltung ausgegeben werden, und einen Eingabedaten-Bereich DA2 für das Speichern von Boundary-Scan-Daten, die von einer integrierten Schaltung eingegeben werden.
Mit Bezug auf 5 wird dort ein Aufbau einer integrierten Schaltung für das Boundary-Scannen gezeigt, die von dem elektronischen Vorrichtungs-Testsystem aus 1 geprüft wird. Die integrierte Schaltung für das Boundary-Scannen, die gezeigt wird, ist eine Modifikation zu, oder eine Verbesserung konventioneller integrierter Schaltungen für das Boundary-Scannen, die obenstehend, mit Bezug auf 15 beschrieben sind. Insbesondere ist die integrierte Schaltung für Boundary-Scannen so aufgebaut, dass eine Boundary-Scan-Schaltung 8 den Kategorie-Code Ci am Anfang der Daten erkennt, die über einen seriellen Eingabe-Anschluss SI eingegeben werden und überwacht ein Paar der Verknüpfungsschaltungen SW1 und SW2 in Übereinstimmung mit einem Diskriminierungsergebnis. Wenn der Kategorie-Code Ci einen Testmodus anzeigt, wählt die Boundary-Scan-Überwachungs-Schaltung 8 die Anschlüsse b der Verknüpfungsschaltung SW1 und SW2 aus, damit die eingegebenen Daten an die Boundary-Scan-Zellen BC1 bis BC8 übertragen werden, doch andererseits, wenn der Kategorie-Code Ci einen üblichen Betriebsmodus anzeigt, dann wählt die Anschlüsse-Scan-Überwachungs-Schaltung 8 die anderen Anschlüssen der Verknüpfungsschaltungen SW1 und SW2 aus, damit die eingegebenen Daten an eine übliche Signalverarbeitungs-Schaltung (nicht gezeigt) der integrierten Schaltung für das Boundary-Scannen übertragen werden. Hier können die Verknüpfungsschaltungen SW1 und SW2 einen ähnlichen Aufbau wie der Multiplexer MUX aufweisen, der in 16 gezeigt wird. Indessen kann die übliche Signalverarbeitungs-Schaltung aus einer Vielzahl von Registern gebildet sein und führt das Setzen eines Modus für die integrierten Schaltungen IC1 bis IC3 und die Verarbeitung von Daten in einem üblichen Betriebsmodus aus, wie z.B. das Setzen eines Parameters. Man beachte, dass die Kontrollsignale, die von der Boundary-Scan-Überwachungs-Schaltung 8 an den Boundary-Scan-Zellen BC1 bis BC8 eingegeben werden, die mit unterbrochenen Linien in 5 dargestellt sind, Taktsignale SCK sind.
Der Betrieb der integrierten Schaltung für das Boundary-Scannen, das in 5 gezeigt wird, wird in den 6 bis 8 dargestellt. Mit Bezug auf 5 und 6, welche den Betrieb der Boundary-Scan-Überwachungs-Schaltung 8 der integrierten Schaltung für das Boundary-Scannen darstellt, erkennt die Boundary-Scan-Schaltung 8 zunächst den Pegel eines Eingangssignals zuerst zum Chip-Auswahl-Anschluss CS, und wenn der Eingangssignal-Pegel ein "L"-Pegel ist (= aktiv), dann holt sich die Boundary-Scan-Überwachungs-Schaltung 8 den Kategorie-Code Ci der ersten n Bits, die dem seriellen Eingabe-Anschluss SI als Antwort auf die sich ansteigenden Flanke des Taktsignals SCK (Schritte S1 und S2) eingegeben werden. Danach, wenn die so abberufenen n Bits einen Testmodus anzeigen, wählt die Boundary-Scan-Überwachungs-Schaltung 8 danach die Anschlüsse b aus den Verknüpfungsschaltungen SW1 und SW2 aus, so dass das Boundary-Scannen mit den folgenden Bit-Daten durchgeführt wird, anerfasst mit dem n+1-ten Bit der Daten, die dem seriellen Eingabe-Anschluss SI eingegeben wurden. Andererseits, wenn die n Bits, die abberufen wurden, einen üblichen Betriebsmodus anzeigen, wählt die Boundary-Scan-Überwachungs-Schaltung 8 die anderen Anschlüsse a der Verknüpfungsschaltungen SW1 und SW2 aus, damit die übliche Signalbearbeitung ausgeführt wird (Schritte S3, S4 und S5).
Mit Bezug auf 5 und 7 und 8, welche den Betrieb der integrierten Schaltung au Fis 5 für das Boundary-Scannen darstellen, erkennt die Boundary- Scan-Überwachungs-Schaltung 8 zunächst den Pegel eines Eingangssignals zum Chip-Auswahlanschluss CS, und wenn der Eingangssignal-Pegel gleich "L" ist (= aktiv), dann holt sich die Boundary-Scan-Überwachungs-Schaltung 8 die Testdaten, die den parallelen Eingabe-Anschlüssen PI in den Boundary-Scan-Zellen BC1 bis BC4 eingegeben wurden als Antwort auf die fallenden Flanke eines ersten Taktes des Taktsignals SCK (Schritte S11 bis S13 in 8; die Wellenform "ERFASSEN" in 7). Danach erkennt die Boundary-Scan-Überwachungs-Schaltung 8 den Pegel des Eingangssignals zum Chip-Auswahlanschluss CS, und wenn der Eingangssignal-Pegel gleich "L" ist, (= aktiv), dann gibt die Boundary-Scan-Überwachungs-Schaltung 8 die Testdaten aus, die dem seriellen Eingabe-Anschluss SI eingegeben wurden und von den Boundary-Scan-Zellen BC1 bis BC4 abberufen wurden und aus den Bit-Daten aus Bits gebildet ist, anerfasst mit dem n+1-ten Bit, von dem seriellen Ausgabe-Anschluss SO über die Boundary-Scan-Zellen BC5 bis BC8, als Antwort auf die ansteigenden Flanken der Takte des Taktsignals SCK nach dem ersten Takt (Schritte S14 bis S16).
Man beachte, dass, wenn der Kategorie-Code Ci einen üblichen Betriebsmodus anzeigt, das Signal ERFASSEN, das in 7 darstellt wird, nicht verwendet wird, sondern Daten für einen üblichen Betriebsmodus, eingegeben von der seriellen Eingabe aus-Anschluss SI, werden von der Verknüpfungsschaltung SW1 an die übliche Signalverarbeitungs-Schaltung geschickt und dann vom seriellen Ausgabe-Anschluss SO über die Verknüpfungsschaltung SW2 ausgegeben.
Nachfolgend wird ein Verfahren mit Bezug auf die 1 bis 11 beschrieben, wenn der Verbindungszustand zwischen den parallelen Ausgangs-Anschlüssen PO der integrierten Schaltung IC1 und den parallelen Eingabe-Anschlüssen PI der integrierten Schaltung IC2 und der Verbindungszustand zwischen den parallelen Ausgangs-Anschlüssen PO der integrierten Schaltung IC2 und den parallelen Eingabe-Anschlüssen PI der integrierten Schaltung IC3 nacheinander geprüft werden.
Zuerst versetzt die Test-Vorrichtung 5 den Mikrocomputer 6 in einen Boundary-Scan-Modus über den externen Kommunikationsbus 4 und die externe Busschnittstelle 3. Im Boundary-Scan-Modus stoppt der Mikrocomputer 6 seinen üblichen Betrieb und begibt sich in einen Boundary-Scan-Modus Setzbefehl-Wartezustand.
Nachfolgend sendet die Test-Vorrichtung 5 solche Daten, wie in 2 dargestellt, zum Mikrocomputer 6. Nach dem Empfang der Daten speichert der Mikrocomputer 6 den Auswahlbefehl für die integrierte Schaltung, der Befehl, die Boundary-Scan-Datenlänge und die Boundary-Scan-Modus-Setzbefehl, der in den Empfangsdaten umfasst ist, in den Befehls-Bereich CA des RAM, und speichert die Übertragungs-Daten der Empfangsdaten ins Daten-Bereich DA1 (Schritt S1 in 9). Hier umfassen die Übertragungs-Daten den Kategorie-Code C1 für das Setzen der integrierten Schaltung IC1 in einen Testmodus und Daten P1 = "11110000" für das Setzen der parallelen Ausgangs-Anschlüsse PO der integrierten Schaltung IC1 zum Datentesten "1111"; der IC-Festlegungs-Befehl ist ein Befehl, der die integrierte Schaltung IC1 festlegt; und der Boundary-Scan-Modus-Befehl ist ein Befehl für das übersenden der Boundary-Scan-Daten, die im Ausgangsdaten-Bereich DA1 des RAM gespeichert sind, zu einer integrierten Schaltung, und das Speichern der Daten, die aus der integrierten Schaltung ausgelesen wurden in den Eingabedaten-Bereich DA2 des RAM. In diesem Fall verbleiben die Daten, die in einem üblichen Betriebsmodus gespeichert worden sind, weiterhin in den integrierten Schaltungen IC1 bis IC3 (mit Bezug auf die Markierung * in 10(a)).
Nachfolgend liest der Mikrocomputer 6 den IC-Festlegungs-Befehl, der im Befehls-Bereich CA des RAM gespeichert ist, und steuert den der Chip-Auswahl-Anschluss CSA auf den "L"-Pegel, um die integrierte Schaltung IC1 auszuwählen, wonach es den Kategorie-Code Cl und die Daten P1 aus dem Ausgangsdaten-Bereich DA1 des RAM ausliest und überträgt sie an den seriellen Eingabe-Anschluss SI der integrierten Schaltung IC1. Die Boundary-Scan-Überwachungs-Schaltung 8 in der integrierten Schaltung IC1 erkennt, dass der Kategorie-Code C1 einen Testmodus darstellt, und schaltet die Verknüpfungsschaltungen SW1 und SW2 zu den Anschlüssen der b-Seite um, damit die Daten Pi = "11110000" den Boundary-Scan-Zellen BC1 bis BC8 synchron mit einem Taktsignal, das dem Taktgeber-Anschluss SCK eingegeben wird, übertragen werden. Daraufhin werden die Daten "********" die in der integrierten Schaltung IC1 vor dem Eintritt in den Testmodus gespeichert worden sind, über den seriellen Ausgabe-Anschluss SO der integrierten Schaltung IC1 ausgelesen und in den Eingabedaten-Bereich DA2 der integrierten Schaltung IC1 gespeichert (Schritt 52). Die Daten können fallengelassen werden, weil sie nicht für das Testen der integrierten Schaltung IC1 verwendet werden. Weil die Testdaten "1111", welche die erste Hälfte der eingegebenen Daten P1 darstellen, in die Boundary-Scan-Zellen BC5 bis 8CB, die mit den parallelen Ausgangs-Anschlüssen PO der integrierten Schaltung IC1 verbunden sind, gespeichert werden, erscheinen die Testdaten "1111" an den parallelen Ausgangs-Anschlüssen PO. Weil die Daten "0000" der zweiten Hälfte nicht für das Testen verwendet werden, kann stattdessen jedes andere willkürliche Bitmuster verwendet werden. Nachdem die Übertragung an die seriellen Eingabe-Anschlüsse SI erfolgt ist, steuert der Mikrocomputer 6 den Chip-Auswahl-Anschluss CSA zum "H"-Pegel an. Nachfolgend wird die integrierte Schaltung IC1 in einen Halte-Modus angesteuert. Im Halte-Modus verändert sich der Zustand der integrierten Schaltung IC1 nicht, und die Daten an den parallelen Ausgabe-Anschlüssen PO der integrierten Schaltung IC1 behalten die Testdaten "1111".
Nachfolgend überträgt die Testvorrichtung 5 die Daten, wie in 2 dargestellt, zum Mikrocomputer 6. Nach dem Empfang der Daten speichert der Mikrocomputer 6 die Daten in den Befehls-Bereich CA und den Ausgangsdaten-Bereich DA1 des RAM, ähnlich wie im Schritt S1 (Schritt S3 in 9). Hier umfassen die Boundary-Scan-Daten der Empfangsdaten den Kategorie-Code C2 für das Setzen der integrierten Schaltung IC2 in einen Testmodus und die Daten P2 = "11110000" für das Setzen der parallelen Ausgabe-Anschlüsse PO der integrierten Schaltung IC2 auf die Testdaten "1111"; und der IC-Festlegungs-Befehl ist ein Befehl, der die integrierte Schaltung IC2 festlegt. In diesem Fall können die Daten P2 mit den Daten P1 überschrieben wird, die in den Ausgangsdaten-Bereich DA1 bei Schritt S1 in 9 gespeichert worden sind, oder sie können ansonsten in einen weiteren Bereich des Ausgangsdaten-Bereiches DA1 gespeichert worden. Im vorliegenden Ausführungsbeispiel werden die Daten P2 mit den Daten P1 überschrieben wird, um RAM einzusparen.
Nachfolgend liest der Mikrocomputer 6 das IC-Festlegungs-Befehl aus und steuert dessen Chip-Auswahl-Anschluss CSB auf den "L"-Pegel, um die integrierte Schaltung IC2 auszuwählen, wonach er den Kategorie-Code C2 und die Daten P2 vom Ausgangsdaten-Bereich DA1 des RAM ausliest und sie an dem seriellen Eingabe-Anschluss SI der integrierten Schaltung IC2 überträgt. Die Boundary-Scan-Überwachungs-Schaltung 8 der integrierte Schaltung IC2 erkennt, dass der Kategorie-Code C2 einen Testmodus darstellt, und schaltet die Verknüpfungsschaltungen SWI und SW2 zu den Anschlüssen der b-Seite um, damit die Testdaten "1111" an den parallelen Ausgabe-Anschlüssen PO der integrierten Schaltung IC1 an den parallelen Eingabe-Anschlüssen PO der integrierten Schaltung IC2 bei einer fallenden Flanke eines ersten Taktes erfasst werden (Schritt S5 in 9; 10(c)). Danach werden die Daten P2 den Boundary-Scan-Zellen BC1 bis BC8 bei fallenden Flanken der Takte, die dem ersten Takt folgen, übertragen. Daraufhin werden die Daten "****1111" (deren letzten 4 Bits "1111" sind von den Testdaten "1111" der parallelen Ausgabe-Anschlüsse PO der integrierten Schaltung IC1 erfasst wurden) über den seriellen Ausgabe-Anschluss SO der integrierten Schaltung IC2 erfasst und in den Eingabedaten-Bereich DA2 des Mikrocomputers 6 gespeichert (Schritt S5 in 9; 11(a)). Dadurch werden im vorliegenden Schritt S5, das Auslesen aus den Daten P1 für das Testen des Verbindungszustandes zwischen den parallelen Ausgabe-Anschlüssen PO der integrierten Schaltung IC1 und den parallelen Eingabe-Anschlüssen PI der integrierten Schaltung IC2 und das Schreiben der Daten P2 für das Testen des Verbindungszustandes zwischen den parallelen Ausgabe-Anschlüssen PO der integrierten Schaltung IC2 und den parallelen Eingabe-Anschlüssen PI der integrierten Schaltung IC3 gleichzeitig ausgeführt. In diesem Zustand steuert der Mikrocomputer 6 dessen Chip-Auswahl-Anschluss CSB auf den "H"-Pegel, um die integrierte Schaltung IC2 in einen Halte-Modus zu steuern.
Die letzten 4 Bits der Daten "****1111", die im Eingabedaten-Bereich DA2 des Mikrocomputers 6 gespeichert sind, werden mit den ersten 4 Bits der Daten P1 = "11110000" verglichen, die im Ausgangsdaten-Bereich DA1 bei Schritt S1 in 9 gespeichert worden sind, um den Verbindungszustand zwischen den parallelen Ausgabe-Anschlüssen PO der integrierten Schaltung IC1 und den parallelen Eingabe-Anschlüssen PI der integrierten Schaltung IC2 zu prüfen (Schritt 56 in 9). Während der Vergleich entweder vom Mikrocomputer 6 oder der Testvorrichtung 5 ausgeführt werden kann, muss, wenn der elektronische Vorrichtungs-Testsystem so aufgebaut wird, das der Vergleich durch den Mikrocomputer 6 ausgeführt wird, dann wenn sich die Konfiguration der integrierten Schaltungen verändert hat, das Programm für den Mikrocomputer 6 verändert werden werden, wobei, wenn das elektronische Vorrichtungs-Testsystem so aufgebaut ist, dass der Vergleich von der Testvorrichtung 5 ausgeführt wird, dann ist es, wie oben erwähnt, möglich nur mit einer solchen Änderung der Konfiguration der integrierten Schaltungen das Verändern des Programms für die Testvorrichtung 5 zu erreichen, weil die gespeicherten Inhalte des Eingabedaten-Bereiches DA2 in die Testvorrichtung 5 über die externe Busschnittstelle 3 einlesen werden.
Nachfolgend überträgt die Test-Vorrichtung 5 die Daten, die in 2 dargestellt sind, zum Mikrocomputer 6. Beim Empfang der Daten speichert der Mikrocomputer 6 die Daten in den Befehls-Bereich CA und den Ausgangsdaten-Bereich DA1 des RAM (Schritt 57 in 9). Hier umfassen die Boundary-Scan-Daten der Empfangsdaten den Kategorie-Code C3 für das Setzen der integrierten Schaltung IC3 in einen Testmodus und die Daten P3 = "11110000" für das Setzen der parallelen Ausgabe-Anschlüsse PO der integrierten Schaltung IC3 mit den Testdaten "1111"; und der IC-Festlegungs-Befehl ist ein Befehl, der die integrierte Schaltung IC3 festlegt.
Nachfolgend liest der Mikrocomputer 6 den IC-Festlegungs-Befehl und steuert dessen Chip-Auswahl-Anschluss CSC auf den "L"-Pegel, um die integrierte Schaltung IC3 auszuwählen, wonach er den Kategorie-Code C3 und die Daten P3 aus dem Ausgangsdaten-Bereich DA1 des RAM ausliest und überträgt sie an den seriellen Eingabe-Anschluss SI der integrierten Schaltung IC3. Die Boundary-Scan-Überwachungs-Schaltung 8 in der integrierte Schaltung IC3 erkennt, dass der Kategorie-Code C3 einen Testmodus darstellt, und schaltet die Verknüpfungsschaltungen SW1 und SW2 zu den Anschlüssen der b-Seite um, damit die Testdaten "1111" an den der parallelen Ausgangs-Anschlüssen PO der integrierten Schaltung IC2 an den parallelen Eingabe-Anschlüssen PO der integrierten Schaltung IC3 bei einer fallenden Flanke einer ersten Taktes erfasst werden (Schritt S8 in 9; 11(b). Danach werden die Daten P3 den Boundary-Scan-Zellen BC1 bis BC8 bei fallenden Flanken der Takte, die dem ersten Takt folgen, übertragen. Daraufhin werden die Daten "****1111" über den seriellen Ausgabe-Anschluss SO der integrierten Schaltung IC3 ausgelesen und in den Eingabedaten-Bereich DA2 des Mikrocomputers 6 gespeichert (Schritt S9 in 9; 11(c). Dadurch werden im vorliegenden Schritt S9, das Auslesen den Testdaten P2 für das Testen des Verbindungszustandes zwischen den parallelen Ausgangs-Anschlüssen PO der integrierten Schaltung IC2 und den parallelen Eingabe-Anschlüsse PI der integrierten Schaltung IC3 und das Schreiben der Daten P3 für das Testen des Verbindungszustandes zwischen den parallelen Ausgangs-Anschlüssen PO der integrierten Schaltung IC3 und den parallelen Eingabe-Anschlüsse PI einer nachfolgenden integrierten Schaltung IC4 (nicht gezeigt) gleichzeitig ausgeführt.
Die letzten 4 Bits der Daten "****1111", die im Eingabedaten-Bereich DA2 des Mikrocomputers 6 gespeichert sind werden mit den ersten 4 Bits der Daten P2 = "11110000" verglichen, die in den Ausgangsdaten-Bereich DA1 bei Schritt S3 in 9 gespeichert worden sind, um den Verbindungszustand zwischen den parallelen Ausgangs-Anschlüssen PO der integrierten Schaltung IC2 und den parallelen Eingabe-Anschlüsse PI der integrierten Schaltung IC3 zu prüfen (Schritt S10 in 9).
Danach wird ein Test nacheinander für die integrierten Schaltungen IC4, IC5,... (nicht gezeigt) auf ähnliche Weise ausgeführt. Nachdem der Test unter Verwendung der Testdaten "1111" durchgeführt worden ist, wird der oben beschriebene Testmodus mit Veränderung der Testdaten auf "0000" wiederholt. Als Ergebnis werden zuerst Ergebnisse des Vergleichs der Testdaten "1111" und "0000", die den integrierten Schaltungen IC1 bis IC3 usw. eingegeben wurden, und der Daten, die von den seriellen Ausgangs-Anschlüssen SO der integrierten Schaltungen IC1 bis IC4 ausgegeben wurden usw. erhalten, und wenn keins der Vergleichs-Ergebnisse einen Unterschied zeigt, gibt es einen Ausfall, wie z.B. eine unvollständige Unterbrechung der Signal-Leitung, der den Unterscheidungs-Daten entspricht.
Man beachte, dass die vorliegende Erfindung nicht auf das vorangehend beschriebene Ausführungsbeispiel beschränkt ist, und verschiedene Änderungen in Übereinstimmung mit dem Umfang der vorliegenden Erfindung möglich sind, und die vorliegende Erfindung keine solchen Änderungen vom Umfang der vorliegenden Erfindung ausschließt.
Zum Beispiel, wenn eine integrierte Schaltung keine übliche Signalverarbeitungs-Schaltung und Verknüpfungsschaltung SW1 und SW2, wie z.B. eine Oszillator-Schaltung oder eine Modulations-Schaltung, umfasst, kann die Test-Vorrichtung für elektronische Vorrichtungen so aufgebaut werden, dass ohne einen Kategorie-Code Testdaten über die parallelen Eingabe-Anschlüssen abberufen werden können, um Boundary-Scanning zu einem Zeitpunkt auszuführen, wenn erkannt worden ist, dass der Eingangssignal-Pegel am Chip-Auswahlanschluss CS sich auf den "L"-Pegel verändert hat.
Ferner, während im vorangehend beschriebenen Ausführungsbeispiel die Test-Vorrichtung Daten zum Mikrocomputer über die externe Busschnittstelle überträgt,
können die Daten alternativ zu dem internen Kommunikationsbus über den externen Anschlussteil, wie im vorangehend vorgeschlagenen elektronischen Vorrichtungs-Testsystem übertragen werden, wie in 18 gezeigt.
Während im oben beschriebenen Ausführungsbeispiel der "L"-Zustand am Chip-Auswahl-Anschluss C und dem Taktgeber-Anschluss SCK aktiv gesetzt werden, kann alternativ der "H"-Zustand aktiv gesetzt werden.
In wenigstens dem bevorzugten Ausführungsbeispielen stellt die Erfindung bereit:
ein Verfahren zum Testen einer elektronischen Vorrichtung, das eine Kontroll-Signal-Leitung für das Setzen einer integrierten Schaltung in einen und einen Testmodus-Auswahl-Anschluss eines externen Anschlussteils vermeidet;
und ein Verfahren zum Testen einer elektronischen Vorrichtung, wobei das Abrufen von Testdaten und die Übertragung der so abgerufenen Testdaten in einem einheitlichen Vorgang ausgeführt werden.

Claims

Verfahren zum Testen eines Verbindungszustandes zwischen den Eingabe- und Ausgabe-Anschlüssen erster (IC1) und zweiter (IC2) benachbarter integrierter Schaltkreise, wobei jeder eine Vielzahl paralleler Daten-Eingabe/Ausgabe-Anschlüsse (PI/PO), serielle Eingabe- (SI) und serielle Ausgabe- (SO) Anschlüsse, einen Taktgeber-Anschluss (SCK), einen Chip-Auswahlanschluss (CS) und Boundary-Scan-Zellen (BC1–BC8) entsprechend der Vielzahl paralleler Daten-Eingabe/Ausgabe-Anschlüsse umfasst und wobei Daten zwischen den parallelen Ausgabe-Anschlüssen (PO) des ersten integrierten Schaltkreises und den parallelen Eingabe-Anschlüssen (PI) des zweiten integrierten Schaltkreises übertragen werden, wobei jeder der ersten und zweiten integrierten Schaltkreise (IC1, IC2) eine Diskriminierungs-Schaltung (8) für das Unterscheiden des Vorhandenseins oder des Fehlens eines Testmodusauswahl-Befehls für das Setzen von erstem und zweitem integrierten Schaltkreis (IC1, IC2) in einen Testmodus; wobei das Verfahren die Schritte umfasst: Setzen in einen Modus, in der ein Verbindungszustand zwischen erstem und zweitem integrierten Schaltkreis mittels der Diskriminierungs-Schaltung (8) überprüft werden soll, durch das Übertragen eines Befehles von einer Testvorrichtung (5) zu einem Mikrocomputer (6) über eine externe Busschnittstelle (3); Eingeben vorbestimmter Testdaten von dem seriellen Eingabe-Anschluss (SI) des ersten integrierten Schaltkreises (IC1), unter Steuerung durch den Mikrocomputer (6), wenn sich der erste integrierte Schaltkreis im Testmodus befindet, und Speichern der vorbestimmten Testdaten in den Boundary-Scan-Zellen (BC5–BC8) des ersten integrierten Schaltkreises (IC1); Ausgeben der Testdaten von den parallelen Datenausgabe-Anschlüssen (PO) des ersten integrierten Schaltkreises (IC1) zu den parallelen Dateneingabe-Anschlüsse (PI) des zweiten integrierten Schaltkreises (IC2); Auslesen der Testdaten aus den Boundary-Scan-Zellen (BC1–BC4), die den parallelen Daten-Eingabe/Ausgabe-Anschlüssen des zweiten integrierten Schaltkreises (IC2) entsprechend vorgesehen sind; Senden der gespeicherten Daten über die externe Busschnittstelle (3) zur Testvorrichtung unter Steuerung durch den Mikrocomputer (6); und Vergleichen der Testdaten von den Boundary-Scan-Zellen (BCS–BC8), die den parallelen Ausgabe-Anschlüssen des ersten integrierten Schaltkreises mit den Testdaten der Boundary-Scan-Zellen (BC1–BC4) entsprechen, die den parallelen Eingabe-Anschlüssen des zweiten integrierten Schaltkreises entsprechen als eine Zustandsanzeige der Verbindung zwischen erstem und zweitem integrierten Schaltkreis.
Verfahren nach Anspruch 1, wobei erster und zweiter integrierter Schaltkreis (IC1, IC2) jeweils Chip-Auswahl-Anschlüsse (CS) für das Freigeben von erstem und zweitem integrierten Schaltkreis umfassen und wobei das Verfahren ferner den Schritt des Bereitstellens eines Freigabesignals (ES) zu den jeweiligen Chip-Auswahl-Anschlüssen von erstem und zweitem integrierten Schaltkreise umfasst.
Verfahren nach Anspruch 1, wobei die Diskriminierungs-Schaltungen (8) von erstem und zweitem integrierten Schaltkreis (IC1, IC2) betriebsbereit sind, um ersten und zweiten integrierten Schaltkreis in den Testmodus zu versetzen, wenn ein Testmodus-Auswahlbefehl an den jeweiligen seriellen Eingabe-Anschlüssen von erstem und zweitem integrierten Schaltkreis empfangen wird, und der Schritt zum Setzen von erstem und zweitem integrierten Schaltkreis in den Testmodus dadurch ausgeführt wird, dass der Testmodus-Auswahlbefehl dem seriellen Eingabe-Anschluss von erstem und zweitem integrierten Schaltkreis zugeführt wird.
Verfahren nach Anspruch 3, wobei der erste integrierte Schaltkreis (IC1) von dessen Diskriminierungs-Schaltung gesteuert (8) wird, um die Testdaten, die seinem seriellen Eingabe-Anschluss zugeführt werden, in den Boundary-Scan-Zellen nur seriell zu speichern, lediglich wenn der Testmodus-Auswahlbefehl seinem seriellen Eingabe-Anschluss zugeführt wird.
Verfahren nach Anspruch 1, das ferner den Schritt des Zuführens zweiter Testdaten zu dem seriellen Eingabe-Anschluss des zweiten integrierten Schaltkreises (IC2) umfasst und wobei der Schritt des Steuerns des zweiten integrierte Schaltkreises das Steuern des zweiten integrierte Schaltkreis umfasst, um die zweiten Testdaten in seinen Boundary-Scan-Zellen seriell zu speichern, wenn die parallelen Daten, die in seinen Boundary-Scan-Zellen gespeichert sind, als die Ausgabe-Testdaten von seinem seriellen Ausgabe-Anschluss seriell zugeführt werden.
Verfahren nach Anspruch 5, wobei der Schritt des Steuerns des zweiten integrierten Schaltkreises (IC2) das Steuern des zweiten integrierten Schaltkreises umfasst, die zweiten Testdaten, die in seinen Boundary-Scan-Zellen gespeichert sind, als zweite parallele Daten von seinem parallelen Daten-Eingabe/Ausgabe-Anschluss, zuzuführen.
Verfahren nach Anspruch 6, das ferner einen dritten integrierten Schaltkreis (IC3) umfasst, der einen parallelen Daten-Eingabe/Ausgabe-Anschluss (PI/PO), serielle Eingabe- (SI) und Ausgabe- (SO) Anschlüsse und Boundary-Scan-Zellen aufweist, die seinem parallelen Daten-Eingabe/Ausgabe-Anschluss zugeordnet sind, und der an seinem parallelen Daten-Eingabe/Ausgabe-Anschluss mit dem parallelem Daten-Eingabe/Ausgabe-Anschluss des zweiten integrierten Schaltkreises (IC2) verbunden ist, und wobei das Verfahren ferner die Schritte umfasst: Steuern des dritten integrierten Schaltkreises (IC3), um in seinen Boundary-Scan-Zellen die zweiten parallelen Daten, die seinem parallelen Daten-Eingabe/Ausgabe-Anschluss von dem parallelem Daten-Eingabe/Ausgabe-Anschluss des zweiten integrierten Schaltkreises (IC2) zugeführt werden, zu speichern und die zweiten parallelen Daten, die in den Boundary-Scan-Zellen des dritten integrierte Schaltkreises gespeichert sind, als zweite Ausgabe-Testdaten von seinem seriellen Ausgabe-Anschluss seriell zuzuführen; und Vergleichen der zweiten Ausgabe-Testdaten, die von dem seriellem Ausgabe-Anschluss des dritten integrierten Schaltkreises (IC3) zugeführt werden, mit den zweiten Testdaten, die dem seriellem Eingabe-Anschluss des zweiten integrierten Schaltkreises (IC2) zugeführt werden, als eine Zustandsanzeige der Verbindung zwischen zweitem und drittem integrierten Schaltkreis.
Vorrichtung umfassend: erste (IC1) und zweite (IC2) integrierte Schaltkreise, jeder umfassend eine Vielzahl paralleler Daten-Eingabe/Ausgabe-Anschlüsse (PI/PO), serielle Eingabe- (SI) und Ausgabe- (SO) Anschlüsse, einen Taktgeber-Anschluss (SCK), einen Chip-Auswahlanschluss (CS) und Boundary-Scan-Zellen (BC1–BC8) entsprechend der Vielzahl von parallelen Daten-Eingabe/Ausgabe-Anschlüssen, und eine Diskriminierungs-Schaltung (8) für das Unterscheiden des Vorhandenseins oder des Fehlens eines Testmodusauswahl-Befehls für das selektive Setzen von erstem und zweitem integrierten Schaltkreis (IC1, IC2) in einen Testmodus, und Vorrichtungen (5, 6, 8, SW1, SW2) für das Testen der Verbindungen von erstem und zweitem integrierten Schaltkreis; wobei die Vorrichtung für das Testen der Verbindungen so ausgebildet ist, dass Daten zwischen den parallelen Ausgabe-Anschlüssen (PO) des ersten integrierten Schaltkreises und den parallelen Eingabe-Anschlüssen (PI) des zweiten integrierten Schaltkreises übertragen werden; und Diskriminierungs-Schaltungen (8) in jedem von erstem und zweitem integrierten Schaltkreis zum selektiven Setzen von erstem und zweitem integrierten Schaltkreis (IC1, IC2) in einen Testmodus, in dem ein Verbindungszustand zwischen erstem und zweitem integrierten Schaltkreis (IC1, IC2) überprüft werden soll; eine in dem Testmodus betriebsbereite Testvorrichtung ausgebildet ist, um vorbestimmte Testdaten und den Testmodus-Auswahlbefehl zu generieren und die Daten dem seriellem Eingabe-Anschluss (SI) des ersten integrierten Schaltkreises (IC1) zuzuführen; wobei der erste integrierte Schaltkreis (IC1) in dem Testmodus betriebsbereit ist, um die Testdaten in seinen Boundary-Scan-Zellen seriell zu speichern, und die Testdaten, die in seinen Boundary-Scan-Zellen gespeichert sind, als parallele Daten von dem ersten integrierten Schaltkreis an seinen parallelen Datenausgabe-Anschlüssen, zu dem zweiten integrierten Schaltkreis an seinen parallelen Dateneingabe-Anschlüssen zuzuführen; und der zweite integrierte Schaltkreis in dem Testmodus betriebsbereit ist, um in seinen Boundary-Scan-Zellen die parallelen Daten zu speichern, die seinen parallelen Dateneingabe-Anschlüssen von den parallelen Datenausgabe-Anschlüssen des ersten integrierten Schaltkreises zugeführt werden; und Mittel (5, 6) vorgesehen sind zum Vergleichen der Testdaten aus den Boundary-Scan-Zellen (BC5–BC8) entsprechend den parallelen Ausgabe-Anschlüssen des ersten integrierten Schaltkreises mit den Testdaten aus den Boundary-Scan-Zellen (BC1–BC4) entsprechend den parallelen Eingabe-Anschlüssen des zweiten integrierten Schaltkreises, als eine Zustandsanzeige der Verbindung zwischen erstem und zweitem integrierten Schaltkreis; wobei die Vorrichtung ferner einen Mikrocomputer (6) für das Steuern der Übermittlung des Testmodus-Auswahlbefehlssignals und der Testdaten von der Testvorrichtung (5) und das Empfangen der resultierenden Daten durch die Testvorrichtung (5) und eine bidirektionale externe Busschnittstelle (3) für das Herstellen der Kommunikation zwischen dem Mikrocomputer und der Testvorrichtung umfasst.
Vorrichtung nach Anspruch 8, wobei erster und zweiter integrierter Schaltkreis (IC1, IC2) jeweilige Chip-Auswahl-Anschlüsse (CS) für das Freigeben des ersten und zweiten integrierten Schaltkreises umfassen und die Vorrichtung Mittel für das Zuführen eines Freigabesignals zu den jeweiligen Chip-Auswahl-Anschlüssen von erstem und zweitem integrierten Schaltkreis umfasst.
Vorrichtung nach Anspruch 8, wobei der Mikrocomputer (6) betriebsbereit ist, um die Mittel für das Setzen von erstem und zweitem integrierten Schaltkreis in den Testmodus zu steuern, das die Mittel zum Zuführen von Testdaten zu dem seriellen Eingabe-Anschluss des ersten integrierten Schaltkreises zu steuern und die Mittel für das Vergleichen zu steuern.
Vorrichtung nach Anspruch 8, wobei die Diskriminierungs-Schaltungen (8) von erstem und zweitem integrierten Schaltkreis (IC1, IC2) betriebsbereit sind, den ersten und den zweiten integrierten Schaltkreis in den Testmodus zu setzen, wenn ein Testmodus-Auswahlbefehl an den jeweiligen seriellen Eingabe-Anschlüssen von erstem und zweitem integrierten Schaltkreis empfangen wird, und das Mittel für das Setzen von erstem und zweitem integrierten Schaltkreis in den Testmodus Mittel für das Zuführen des Testmodus-Auswahlbefehls an den seriellen Eingabe-Anschluss von erstem und zweitem integrierten Schaltkreis umfasst.
Vorrichtung nach Anspruch 11, wobei die Diskriminierungs-Schaltung (8) des ersten integrierten Schaltkreises (IC1) den ersten integrierten Schaltkreis veranlasst, die Testdaten, die seinem seriellen Eingabe-Anschluss in seinen Boundary-Scan-Zellen zugeführt werden, nur dann seriell zu speichern, wenn der Testmodus-Auswahlbefehl seinem seriellen Eingabe-Anschluss zugeführt wird.
Vorrichtung nach Anspruch 8, die ferner Mittel für das Zuführen von zweiten Testdaten zu dem seriellen Eingabe-Anschluss des zweiten integrierten Schaltkreises umfasst, und wobei der zweite integrierte Schaltkreis betriebsbereit ist, die zweiten Testdaten in seinen Boundary-Scan-Zellen seriell zu speichern, wenn die parallelen Daten, die in seinen Boundary-Scan-Zellen gespeichert sind, seriell als Ausgabe-Testdaten von seinem seriellen Ausgabe-Anschluss zugeführt werden.
Vorrichtung nach Anspruch 13, wobei der zweite integrierte Schaltkreis (IC2) betriebsbereit ist, um die zweiten Testdaten, die in seinen Boundary-Scan-Zellen gespeichert sind, als zweite parallele Daten von seinem parallelen Daten-Eingabe/Ausgabe-Anschluss zuzuführen.
Vorrichtung nach Anspruch 14, die ferner einen dritten integrierten Schaltkreis (IC3) umfasst, der einen parallelen Daten-Eingabe/Ausgabe-Anschluss (PI/PO), serielle Eingabe- (SI) und Ausgabe- (SO) Anschlüsse aufweist; und Mittel, die die Boundary-Scan-Zellen, die dem parallelen Daten-Eingabe/Ausgabe-Anschluss des dritten integrierten Schaltkreises an seinem parallelen Daten-Eingabe/Ausgabe-Anschluss zugeordnet sind, mit dem parallelen Daten-Eingabe/Ausgabe-Anschluss des zweiten integrierten Schaltkreises (IC2) verbinden; und wobei der dritte integrierte Schaltkreis (IC3) betriebsbereit ist, um in seinen Boundary-Scan-Zellen die zweiten parallelen Daten zu speichern, die seinem parallelen Daten-Eingabe/Ausgabe-Anschluss von dem parallelem Daten-Eingabe/Ausgabe-Anschluss des zweiten integrierte Schaltkreises (IC2) zugeführt werden, und die zweiten parallelen Daten, die in den Boundary-Scan-Zellen des dritten integriertes Schaltkreises gespeichert sind, als zweite Ausgabe-Testdaten von seinem seriellen Ausgabe-Anschluss seriell zuzuführen, und die Vorrichtung ferner umfasst: zweite Vergleichsmittel für das Vergleichen der zweiten Ausgabe-Testdaten, die von dem seriellem Ausgabe-Anschluss des dritten integrierten Schaltkreises (IC3) zugeführt werden, mit den zweiten Testdaten, die dem seriellen Eingabe-Anschluss des zweiten integrierten Schaltkreises (IC2) zugeführt werden, als eine Zustandsanzeige der Verbindung zwischen zweitem und drittem integrierten Schaltkreis.