JPH05322977A - 電子装置の検査方法 - Google Patents

Abstract

(57)【要約】 【目的】 バウンダリスキャン方式を用いて集積回路を
テストする際に、集積回路をテストモードに設定するた
めの制御信号線を不要にし、かつパラレルデータの取込
み及び転送を行うための回路を小型化する。 【構成】 集積回路では、Ｂ／Ｓ制御回路がシリアル入
力端子ＳＩから入力されたデータの先頭のカテゴリーコ
ードを判別して、スイッチング回路ＳＷ１及びＳＷ２を
制御する。すなわち、カテゴリーコードがテストモード
を示すものであれば、スイッチング回路ＳＷ１，ＳＷ２
の端子ｂを選択して入力されたデータをＢ／ＳセルＢＣ
１〜ＢＣ８の回路に送出する。また、パラレル入力端子
ＰＩ１〜ＯＩ４からのパラレルデータの取込みとＢ／Ｓ
セルＢＣ５〜ＢＣ８への転送は一体化した動作で行われ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子装置を構成する複
数の集積回路の入出力端子の接続状態を検査する技術に
関するものである。

【０００２】

【従来の技術】従来、集積回路には図１２に示すように
データのパラレル入力端子ＰＩ及びパラレル出力端子Ｐ
Ｏが設けられており、さらにマイクロコンピュータ又は
他のＩＣとの間でシリアル通信を行うためのシリアルイ
ンタフェースＳＩＦが設けられている。このシリアルイ
ンタフェースＳＩＦにおいては、データのシリアル入力
端子ＳＩ、データのシリアル出力端子ＳＯ、通信用のク
ロック端子ＳＣＫ、及び通信相手の選択用としてのチッ
プセレクト端子ＣＳが設けられている。なお、実際の集
積回路では、パラレル入力端子ＰＩ及びパラレル出力端
子ＰＯはこのように規則的に配列されているとは限らな
いし、集積回路によっては入出力を兼用する端子も存在
する。また、パラレル入力端子を有しない集積回路もあ
る。しかし、説明を簡単にするためこのように記載し
た。

【０００３】このような構成の集積回路を複数接続する
場合、図１３に示すように第１の集積回路ＩＣＡのパラ
レル出力端子ＰＯを第２の集積回路ＩＣＢのパラレル入
力端子ＰＩに接続すると共に、シリアルインタフェース
ＳＩＦのシリアル入力端子ＳＩ、シリアル出力端子ＳＯ
及びクロック端子ＳＣＫを各集積回路ＩＣＡ及びＩＣＢ
に対して共通に接続する。また、各集積回路ＩＣＡ及び
ＩＣＢのチップセレクト端子ＣＳは制御用のマイクロコ
ンピュータ（以下、マイコンという）ＣＯＭからそれぞ
れ別々に接続され、通信する相手をチップセレクト端子
ＣＳで選択することにより、時分割通信を行うように構
成されている。

【０００４】ところで、この種の集積回路を接続してデ
ータの送受信を行う場合、各集積回路のパラレル入力端
子ＰＩ、パラレル出力端子ＰＯがそれぞれ確実に接続さ
れているか否かを検査する必要がある。特に、限られた
面積の基板上に多数の集積回路を高密度で配置する場
合、配線処理が複雑になることにより、配線の接続状態
を確実に検査することが一段と困難化するという問題点
があった。

【０００５】この問題点を解決するための一つの方法と
して、いわゆるバウンダリスキャン（Ｂｏｕｎｄａｒｙ
−Ｓｃａｎ：以下、Ｂ／Ｓという）と呼ばれる検査方法
が考えられている（ＩＥＥＥ Ｓｔｄ １１４９．１−
１９９０）。すなわち、図１４に示すようにこの種の集
積回路ＩＣ１１は、データのパラレル入力端子ＰＩ及び
パラレル出力端子ＰＯとシリアル通信を行うためのシリ
アルインタフェースＳＩＦとを有する構成に加えてバウ
ンダリスキャン用のテストインタフェースＴＩＦを備え
ている。

【０００６】このテストインタフェースＴＩＦは外部か
らテストデータをシリアルで入力するテストシリアル入
力端子ＴＳＩと、入力されたテストデータをシリアルで
出力するテストシリアル出力端子ＴＳＯと、テストデー
タ処理用のクロックを入力するテストクロック入力端子
ＴＣＫと、集積回路ＩＣ１１をテストモードに設定する
指令を入力するためのテストモードセレクト端子ＴＭＳ
とを有する。

【０００７】この集積回路ＩＣ１１の内部は図１５に示
すように、パラレル入力端子ＰＩ及び所定のデータ処理
を実行するファンクションロジック（ＦＬＧ）の間に、
パラレル入力端子ＰＩの各入力端子ＰＩ１〜ＰＩ４に対
応してＢ／ＳセルＢＣ１〜ＢＣ４が設けられている。ま
た、パラレル出力端子ＰＯ及び所定のデータ処理を実行
するファンクションロジック（ＦＬＧ）の間に、パラレ
ル出力端子ＰＯの各出力端子ＰＯ５〜ＰＯ８に対応して
Ｂ／ＳセルＢＣ５〜ＢＣ８が設けられている。なお、テ
ストクロック入力端子ＴＣＫ及びテストモードセレクト
端子ＴＭＳは省略した。

【０００８】図１６はＢ／Ｓセルの構成の１例を示すブ
ロック図で、（ａ）は図１５のＢ／ＳセルＢＣ１〜ＢＣ
４に相当する入力セル、（ｂ）は図１５のＢ／ＳセルＢ
Ｃ５〜ＢＣ８に相当する出力セルである。図１６（ａ）
において、入力端子ＰＩｉ（図１５ではｉは１から４ま
での整数）から入力されたデータはファンクションロジ
ック（ＦＬＧ）とマルチプレクサＭＵＸの第１入力に送
出される。マルチプレクサＭＵＸの第２入力には前段の
出力データ（このＢ／ＳセルがＢＣ１に相当する場合
は、テストシリアル入力端子ＴＳＩへの入力データ、Ｂ
Ｃ２〜ＢＣ４に相当する場合はそれぞれＢＣ１〜ＢＣ３
の出力データ）が入力されている。そして、マルチプレ
クサＭＵＸはテストモードに設定された時に入力端子Ｐ
Ｉｉからのデータを取り込んでＤフリップフロップＤ−
ＦＦに出力し、さらに「ＳＨＩＦＴ ＤＲ」が入力され
た場合には前段からのデータをＤフリップフロップＤ−
ＦＦに出力する。そして、この状態でＤフリップフロッ
プＤ−ＦＦにクロック信号ＣＬＯＣＫ ＤＲを送出する
と、ＤフリップフロップＤ−ＦＦの出力が次段のＢ／Ｓ
セルに転送される。

【０００９】次に、図１６（ｂ）において、ファンクシ
ョンロジック（ＦＬＧ）から入力されたデータはマルチ
プレクサＭＵＸの第１入力に入力される。また、前段の
バウンダリスキャンセルから入力されたデータはＤフリ
ップフロップＤ−ＦＦを介してマルチプレクサＭＵＸの
第２入力に入力される。マルチプレクサＭＵＸはテスト
モードに設定された時にＤフリップフロップＤ−ＦＦの
出力を出力端子ＰＯｊ（図１５ではｊは５から８までの
整数）に送出し、通常モードではファンクションロジッ
ク（ＦＬＧ）から入力されたデータを出力端子ＰＯｊに
送出する。ＤフリップフロップＤ−ＦＦの出力は次段
（このＢ／ＳセルがＢＣ８に相当する場合は、テストシ
リアル出力端子ＴＳＯ、ＢＣ５〜ＢＣ７に相当する場合
はＢ／ＳセルＢＣ６〜ＢＣ８）にも出力される。

【００１０】なお、図示されていないが、図１５の集積
回路ＩＣ１１には「ＳＨＩＦＴ ＤＲ」やクロック信号
ＣＬＯＣＫ ＤＲを発生して各Ｂ／Ｓセルに送出する回
路及び通常モード時にシリアルインタフェースＳＩＦか
ら入力されたデータを処理してファンクションロジック
ＦＬＧのモード設定、パラメータ設定等を行う通常信号
処理回路が設けられている。

【００１１】以上のように構成された集積回路ＩＣ１１
はテストモード時に以下の各動作を行う。 （１）テストシリアル入力端子ＴＳＩから入力された４
ビットのシリアルデータをＢ／ＳセルＢＣ１〜ＢＣ４に
一旦格納した後、クロック信号ＣＬＯＣＫ ＤＲに基づ
いてＢ／ＳセルＢＣ５〜ＢＣ８に転送し、さらにテスト
シリアル出力端子ＴＳＯから出力する。 （２）入力端子ＰＩ１〜ＰＩ４をからパラレルに入力さ
れた４ビットのデータをＢ／ＳセルＢＣ１〜ＢＣ４に一
旦格納した後、クロック信号ＣＬＯＣＫ ＤＲに基づい
てＢ／ＳセルＢＣ５〜ＢＣ８に転送し、テストシリアル
出力端子ＴＳＯを介してシリアルデータとして出力す
る。 （３）テストシリアル入力端子ＴＳＩから入力された４
ビットのシリアルデータをＢ／ＳセルＢＣ１〜ＢＣ４に
一旦格納した後、クロック信号ＣＬＯＣＫ ＤＲに基づ
いてＢ／ＳセルＢＣ５〜ＢＣ８に転送し、さらにそれぞ
れ対応した出力端子ＰＯ５〜ＰＯ８からパラレルデータ
として出力する。

【００１２】このように、テストインタフェースＴＩＦ
及びＢ／ＳセルＢＣ１〜ＢＣ８を有する集積回路ＩＣ１
１と同様な構成の集積回路ＩＣ１２〜ＩＣ１４をそれぞ
れ図１７に示すように接続し、第１の集積回路ＩＣ１１
のテストシリアル入力端子ＴＳＩにテスト用の４ビット
のシリアルデータであるテストデータＴＤを入力する。
このテストデータＴＤは、図９に示されている集積回路
ＩＣ１１のパラレル出力端子ＰＯ側に設けられたＢ／Ｓ
セルＢＣ５〜ＢＣ８に格納され、さらにパラレル出力端
子ＰＯからそれぞれ続く第２の集積回路ＩＣ１２の入力
端子ＰＩに出力される。

【００１３】第２の集積回路ＩＣ１２のパラレル入力端
子ＰＩに入力されたテストデータＴＤは、第２の集積回
路ＩＣ１２のパラレル入力端子ＰＩに対応して設けられ
たＢ／Ｓセル（図１５のＢ／ＳセルＢＣ１〜ＢＣ４と同
様）に格納され、さらに集積回路ＩＣ１２のパラレル出
力端子ＰＯに対応したＢ／Ｓセル（図１５のＢ／Ｓセル
ＢＣ５〜ＢＣ８と同様）に転送され、テストシリアル出
力端子ＴＳＯから出力される。以下、同様にして集積回
路ＩＣ１３及びＩＣ１４においても、それぞれのテスト
シリアル入力端子ＴＳＩ及びテストシリアル出力端子Ｔ
ＳＯを介して入出力される。

【００１４】このようにして集積回路ＩＣ１１のパラレ
ル入力端子ＰＩ及び集積回路ＩＣ１２のパラレル出力端
子ＰＯ間のパラレル信号線を介してテストデータＴＤが
出力されることにより、例えばテストデータＴＤとして
「１１１１」が入力された場合、集積回路ＩＣ１１のパ
ラレル出力端子ＰＯ及び集積回路ＩＣ１２のパラレル入
力端子ＰＩ間のパラレル信号線に断線又は接続不良等が
あれば、第２の集積回路ＩＣ１２のテストシリアル出力
端子ＴＳＯから出力されるシリアルデータは、不良箇所
に対応したデータだけが「０」となり、例えば「１０１
１」等のようなデータとなって出力される。

【００１５】したがって、この出力データに基づいて第
１の集積回路ＩＣ１１及び第２の集積回路ＩＣ１２の結
線状態を検査することができる。なお、実際の集積回路
では、例えば、ＩＣ１１とＩＣ１３も接続されていた
り、ＩＣ１２の出力がＩＣ１１に入力されている場合も
あるが、ここでは説明を簡単にするために、規則的に接
続されている場合を示した。

【００１６】図１８は従来の電子装置検査システムの構
成を示すブロック図である。ここで、図１４及び図１５
との対応部分に同一の符号を付してある。カメラ一体型
ＶＴＲ等の電子装置２０は１つの基板上に２つの集積回
路ＩＣ２１及びＩＣ２２が設けられており、集積回路Ｉ
Ｃ２１のパラレル出力端子ＰＯ及び集積回路ＩＣ２２の
パラレル入力端子ＰＩがそれぞれ接続され、２個の集積
回路ＩＣ２１及びＩＣ２２間でデータを送受信するよう
に構成されている。また、集積回路ＩＣ２１及びＩＣ２
２のそれぞれのシリアルインタフェースＳＩＦはセレク
タ２３、内部通信バス２４を介してマイコンＣＯＭに接
続されており、マイコンＣＯＭと集積回路ＩＣ２１、Ｉ
Ｃ２２間でシリアル通信を行うように構成されている。

【００１７】以上のように構成された電子装置２０にお
いて、セレクタ２３には外部端子部２５が接続されてお
り、そのセレクト端子ＳＥＬが「Ｈ」レベルに制御され
たとき、セレクタ２３は図１８に破線で示すようにマイ
コンＣＯＭから外部端子部２５側に切り替わるように構
成されている。また、外部端子部２５には第１の双方向
通信バス２６を介して検査装置２７が接続されており、
検査装置２７が外部端子部２５に対して各種制御データ
の送信を行い、かつ、外部端子部２５を介して電子装置
２０の内部通信バス２４に対して直接テストデータの送
受信を行うように構成されている。

【００１８】さらに、マイコンＣＯＭには外部バスイン
タフェース２８が接続されており、外部バスインタフェ
ース２８には外部通信バス（第２の双方向通信バス）２
９を介して検査装置２７が接続されている。外部通信バ
ス２９は、従来、電子装置２０のリモコン制御、集積回
路ＩＣ２１及びＩＣ２２のモード設定、パラメータ設定
等に用いるデータの送受信に用いられていたもので、こ
こでは検査装置２７がマイコンＣＯＭにテストを行うこ
とを知らせるために用いている。この外部バスインタフ
ェース２８及び外部通信バス２９としては、例えば、本
出願人の提案したＬＡＮＣ（Ｌｏｃａｌ Ａｐｐｌｉｃ
ａｔｉｏｎ Ｃｏｎｔｒｏｌ ＢｕｓＳｙｓｔｅｍ：登
録商標）と呼ばれるものがある。ＬＡＮＣの詳細につい
ては、例えば、特開昭６１−１４７６８７号公報に記載
されているので、ここでは説明しない。

【００１９】図１８において、検査装置２７により外部
端子部２５のセレクト端子ＳＥＬが「Ｈ」レベルに制御
されたとき、セレクタ２３は破線で示すようにマイコン
ＣＯＭから外部端子部２５側に切り替わる。この状態に
おいては、外部端子部２５のテストシリアル出力端子Ｔ
ＳＯ、テストシリアル入力端子ＴＳＩ及びテストクロッ
ク端子ＴＣＫが集積回路ＩＣ２１及びＩＣ２２のそれぞ
れのシリアルインタフェースＳＩＦのシリアル入力端子
ＳＩ、シリアル出力端子ＳＯ及びクロック入力端子ＳＣ
Ｋに接続される。

【００２０】また、この時、外部端子部２５のチップセ
レクト端子ＣＳＡは集積回路ＩＣ２１のチップセレクト
端子ＣＳに接続され、さらに外部端子部２５のチップセ
レクト端子ＣＳＢは集積回路ＩＣ２２のチップセレクト
端子ＣＳに接続される。これら２つのチップセレクト端
子ＣＳＡ及びＣＳＢを用いて集積回路ＩＣ２１及びＩＣ
２２を別々に動作させることにより、シリアルインタフ
ェースに接続される内部通信バス２４において、集積回
路ＩＣ２１及びＩＣ２２のそれぞれのシリアル出力端子
ＳＯからのデータが同時に出力されないように構成され
ている。

【００２１】ここで、外部端子部２５のテストモードセ
レクト端子ＴＭＳは集積回路ＩＣ２１及びＩＣ２２のテ
ストモードセレクト端子ＴＭＳに接続されており、テス
トモードセレクト端子ＴＭＳの論理レベルに応じて集積
回路ＩＣ２１及びＩＣ２２をテストモードに設定するよ
うに構成されている。このテストモードにおいては、ま
ず、チップセレクト端子ＣＳＡを「Ｈ」にすることによ
り集積回路ＩＣ２１を選択し、テストモードセレクト端
子ＴＭＳを「Ｈ」にすることにより集積回路ＩＣ２１を
テストモードに設定する。そして、集積回路ＩＣ２１の
クロック入力端子ＳＣＫに入力されるクロックに基づい
てシリアル入力端子ＳＩにテストデータを入力する。入
力されたテストデータは、クロック入力端子ＳＣＫに入
力されるクロックに基づいてＢ／ＳセルＢＣ１〜ＢＣ４
（図示せず）からＢ／ＳセルＢＣ５〜ＢＣ８に転送され
る。この状態で、チップセレクト端子ＣＳＡを「Ｌ」に
することにより集積回路ＩＣ２１をホールドモードに設
定してＢ／ＳセルＢＣ５〜ＢＣ８のデータを保持する。

【００２２】次に、チップセレクト端子ＣＳＡを「Ｈ」
にすることにより集積回路ＩＣ２１を選択し、テストモ
ードセレクト端子ＴＭＳを「Ｈ」にすることにより集積
回路ＩＣ２１をテストモードに設定する。そして、集積
回路ＩＣ２２は集積回路ＩＣ２１のＢ／ＳセルＢＣ５〜
ＢＣ８に保持されているデータをパラレル出力端子ＰＯ
に取込む。次に、集積回路ＩＣ２２のパラレル入力端子
ＰＩに取込まれたテストデータは、クロック入力端子Ｓ
ＣＫに入力されるクロックに基づいてＢ／ＳセルＢＣ１
〜ＢＣ４からＢ／ＳセルＢＣ５〜ＢＣ８に転送され、シ
リアル出力端子ＳＯから出力される。

【００２３】この検査システムでは、集積回路ＩＣ２１
及びＩＣ２２にテストインタフェースＴＩＦを設けず、
シリアルインタフェースＳＩＦからテストデータを入力
する。そのため、通常モード時にシリアルインタフェー
スＳＩＦから入力されたデータを通常信号処理回路に送
出し、テストモード時にシリアルインタフェースＳＩＦ
から入力されたデータをＢ／Ｓセルに送出するためのス
イッチング回路が必要であるが、テストインタフェース
ＴＩＦが省略されているので、集積回路の構成が簡略化
されている。

【００２４】

【発明が解決しようとする課題】しかしながら、前記従
来の電子装置検査システムでは、検査装置と集積回路間
でテストデータを送受信する通信線とは別に、集積回路
をテストモードに設定するための制御信号線が１本必要
であった。このため、例えば電子装置に複数の集積回路
が設けられている場合には、制御信号線の数だけ基板上
に配線することになり、基板の小型化ができなかった。
そして、外部端子部にも制御信号線を接続するテストモ
ードセレクト端子ＴＭＳが必要であった。

【００２５】また、集積回路のパラレル入力端子からテ
ストデータを取込む動作と取込んだテストデータを転送
する動作とが分離しているため、これらの動作を実現す
るための回路が複雑で大きくなってしまうという問題点
があった。本発明は、前記問題点を解決して、集積回路
をテストモードに設定するための制御信号線及び外部端
子部のテストモードセレクト端子ＴＭＳが不要な電子装
置の検査方法を提供することを目的とする。

【００２６】また、本発明は、テストデータの取込みと
取込んだテストデータの転送を一体化した動作で行う電
子装置の検査方法を提供することを目的とする。

【００２７】

【課題を解決するための手段】前記問題点を解決するた
めに、本発明は、電子装置を構成する複数の集積回路の
入出力端子間の接続状態をＢ／Ｓ方式を用いて検査する
方法において、集積回路に入力するＢ／Ｓデータを、集
積回路をテストモードに設定する第１のデータと集積回
路のＢ／Ｓセルに入力する第２のデータとで構成し、集
積回路に第１のデータの有無を判別する回路を設け、そ
の回路が第１のデータを検出した時に、第２のデータを
Ｂ／Ｓセルに入力するように構成した。

【００２８】また、本発明は、電子装置を構成する複数
の集積回路の入出力端子間の接続状態をＢ／Ｓ方式を用
いて検査する方法において、第１の集積回路の出力端子
に保持されたテストデータを第２の集積回路の入力端子
に取込む動作とそのテストデータを第２の集積回路内で
転送する動作とを一体化して行うように構成した。

【００２９】

【作用】本発明によれば、以上のように電子装置の検査
方法を構成したので、第１のデータを検出した集積回路
はその時点でテストモードになり、それ以降続く第２の
データをスキャンデータとしてＢ／Ｓセルに入力する。
これにより、データを送信するラインのみでＢ／Ｓをコ
ントロールすることが可能となるので、集積回路をテス
トモードに設定するための制御信号線が不要になる。ま
た、Ｂ／Ｓデータを外部端子部を介して入力する場合
に、外部端子部のテストモードセレクト端子ＴＭＳが不
要になる。

【００３０】また、本発明によれば、第２の集積回路は
テストデータの取込みと取込んだテストデータの転送を
一体化した動作で行う。

【００３１】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例における
電子装置検査システムの構成を示すブロック図である。
カメラ一体型ＶＴＲ等の電子装置１は１つの基板上に複
数の集積回路が設けられており、ここではＩＣ１〜ＩＣ
３のみ示してある。集積回路ＩＣ１のパラレル出力端子
ＰＯ及び集積回路ＩＣ２のパラレル入力端子ＰＩが接続
され、集積回路ＩＣ２のパラレル出力端子ＰＯ及び集積
回路ＩＣ３のパラレル入力端子ＰＩが接続されており、
これらのＩＣ１〜ＩＣ３間でデータを送受信するように
構成されている。

【００３２】また、集積回路ＩＣ１〜ＩＣ３のそれぞれ
のシリアルインタフェースＳＩＦは内部通信バス２を介
してマイコンＣＯＭに接続されており、マイコンＣＯＭ
と集積回路ＩＣ１〜ＩＣ３間でシリアル通信を行うよう
に構成されている。以上のように構成された電子装置１
において、マイコンＣＯＭは外部バスインタフェース３
及び外部通信バス４を介して検査装置５に接続されてい
る。外部バスインタフェース３及び外部通信バス４は従
来例において説明したＬＡＮＣ等、電子装置１のリモコ
ン制御、集積回路ＩＣ１〜ＩＣ３のモード設定、パラメ
ータ設定等に用いられているもので、ここでは検査装置
５がマイコンＣＯＭにテストデータの送受信、コマンド
の送信等を行う。

【００３３】図２は本発明の実施例において検査装置５
がマイコンＣＯＭに送信するデータの構成図であり、Ｂ
／Ｓデータを書込む集積回路を指定するＩＣ指定コマン
ド、集積回路のＢ／Ｓセルに書込むＢ／Ｓデータのデー
タ長、マイコンＣＯＭが集積回路に送信するデータ及び
Ｂ／Ｓモード設定コマンドから構成されている。図３は
本発明の実施例においてマイコンＣＯＭが集積回路に送
信するデータの構成図であり、マイコンＣＯＭが集積回
路をテストモード又は通常モードに設定するためのカテ
ゴリーコードＣｉとモード設定の行われた集積回路に入
力するＢ／Ｓデータ又は通常データから構成されている
ことを示している。カテゴリーコードＣｉは原理的には
「０」又は「１」の１ビットでもよいが、誤りに対処す
るためには数ビットあったほうがよい。

【００３４】図４は本発明の実施例におけるマイコンの
ＲＡＭの構成図であり、図２に示したＢ／Ｓモード設定
コマンド、Ｂ／Ｓデータ長、ＩＣ指定コマンドを格納す
るコマンドエリアＣＡ、検査装置から入力され、集積回
路へ出力するＢ／Ｓデータを格納する出力データエリア
ＤＡ１及び集積回路から入力されたＢ／Ｓデータを格納
する入力データエリアＤＡ２を有する。

【００３５】図５は本発明の実施例におけるＢ／Ｓ用集
積回路の構成を示すブロック図である。このＢ／Ｓ用集
積回路では、Ｂ／Ｓ制御回路がシリアル入力端子ＳＩか
ら入力されたデータの先頭のカテゴリーコードＣｉを判
別して、スイッチング回路ＳＷ１及びＳＷ２を制御す
る。すなわち、カテゴリーコードＣｉがテストモードを
示すものであれば、スイッチング回路ＳＷ１，ＳＷ２の
端子ｂを選択して入力されたデータをＢ／ＳセルＢＣ１
〜ＢＣ８に転送し、通常モードを示すものであれば、端
子ａを選択して通常信号処理回路に送出する。ここで、
スイッチング回路ＳＷ１，ＳＷ２は、図１３のマルチプ
レクサＭＵＸと同様な構成のものでよい。また、通常信
号処理回路は複数のレジスタで構成されており、例えば
集積回路ＩＣ１〜ＩＣ３のモード設定、パラメータ設定
等の通常モード時のデータの処理を行う回路である。な
お、Ｂ／Ｓ制御回路からＢ／ＳセルＢＣ１〜ＢＣ８に入
力されている制御信号（点線）はクロック信号である。

【００３６】図６は本発明の実施例におけるＢ／Ｓ制御
回路の動作フローチャート、図７は本発明の実施例にお
けるＢ／Ｓ用集積回路の動作タイミングチャート、図８
は本発明の実施例におけるＢ／Ｓ制御回路のＢ／Ｓ動作
フローチャートである。まず、図５〜図７を参照しなが
ら、本発明の実施例におけるＢ／Ｓ用集積回路の動作を
説明する。

【００３７】Ｂ／Ｓ制御回路はチップセレクト端子ＣＳ
の入力信号レベルを判別し、「Ｌ（＝アクティブ）」で
あれば、クロック信号ＳＣＫの立ち上がりでシリアル入
力端子ＳＩから先頭のｎビットのカテゴリーコードＣｉ
を取込む（図６のＳ１，Ｓ２）。そして、取り込んだｎ
ビットがテストモードを示すものであればスイッチング
回路ＳＷ１，ＳＷ２の端子ｂを選択してｎ＋１ビット目
以降でＢ／Ｓを行い、通常モードを示すものであれば端
子ａを選択して通常の信号処理を行う（図６のＳ４，Ｓ
５）。

【００３８】次に、図５、図７及び図８を参照しなが
ら、本発明の実施例におけるＢ／Ｓ用集積回路のＢ／Ｓ
動作を説明する。まず、Ｂ／Ｓ制御回路はチップセレク
ト端子ＣＳの入力信号レベルを判別し、「Ｌ（＝アクテ
ィブ）」であれば、１個目のクロック信号ＳＣＫの立ち
下がりでパラレル入力端子ＰＩからＢ／ＳセルＢＣ１〜
ＢＣ４にテストデータを取込む（図８のＳ１１〜Ｓ１
３、図７のＣＡＰＴＵＲＥ）。次に、チップセレクト端
子ＣＳの入力信号レベルを判別し、「Ｌ（＝アクティ
ブ）」であれば、２個目以降のクロック信号ＳＣＫの立
ち上がりでシリアル入力端子ＳＩからｎ＋１ビット目以
降のデータを入力してＢ／ＳセルＢＣ１〜ＢＣ４に取り
込んだテストデータをＢ／ＳセルＢＣ５〜ＢＣ８に転送
し、シリアル出力端子ＳＯから出力させる（図８のＳ１
４〜Ｓ１６）。

【００３９】なお、カテゴリーコードＣｉが通常モード
を示すものである場合は、図７のＣＡＰＴＵＲＥを行わ
ずに、シリアル入力端子ＳＩから入力された通常モード
のデータをスイッチング回路ＳＷ１から通常信号処理回
路に送出し、スイッチング回路ＳＷ２からシリアル出力
端子ＳＯに出力する。図９は本発明の実施例における検
査手順のフロー図、図１０及び図１１は図９の各ステッ
プにおける集積回路の状態を示す説明図である。ここ
で、図９の集積回路ＩＣ１〜ＩＣ３のＢ／Ｓセルの配置
は図１と同じである。以下、図１〜図１１を参照しなが
ら、集積回路ＩＣ１のパラレル出力端子ＰＯと集積回路
ＩＣ２のパラレル入力端子ＰＩの接続状態、集積回路Ｉ
Ｃ２のパラレル出力端子ＰＯと集積回路ＩＣ３のパラレ
ル入力端子ＰＩの接続状態を順次検査する場合の手順に
ついて説明する。

【００４０】まず、検査装置５は外部通信バス４及び外
部バスインタフェース３を介してマイコンＣＯＭをＢ／
Ｓモードにする。マイコンＣＯＭはＢ／Ｓモードになる
と、通常動作を停止し、Ｂ／Ｓモード設定コマンド待機
状態となる。次に、検査装置５はマイコンＣＯＭに図２
に示したデータを送出する。マイコンＣＯＭはデータを
受信すると、ＩＣ指定コマンド、Ｂ／Ｓデータ長及びＢ
／Ｓモード設定コマンドをＲＡＭのコマンドエリアＣＡ
に格納し、送信データを出力データエリアＤＡ１に格納
する（図９のＳ１）。ここでは、送信データは集積回路
ＩＣ１をテストモードに設定するカテゴリーコードＣ１
及び集積回路ＩＣ１のパラレル出力端子ＰＯにテストデ
ータ「１１１１」を設定するためのデータＰ1＝「１１
１１００００」であり、ＩＣ指定コマンドは集積回路Ｉ
Ｃ１を指定するコマンドであり、Ｂ／Ｓモード設定コマ
ンドは出力データエリアＤＡ１に格納されたＢ／Ｓデー
タを集積回路に送信し、集積回路から読出されたデータ
を入力データエリアＤＡ２に格納することを指令するコ
マンドである。この時、集積回路ＩＣ１〜ＩＣ３には通
常モードにおいて格納されたデータが残っている（図１
０（ａ）の＊印）。

【００４１】次に、マイコンＣＯＭはコマンドエリアＣ
Ａに格納したＩＣ指定コマンドを読み、チップセレクト
端子ＣＳＡを「Ｈ」レベルとすることにより、集積回路
ＩＣ１を選択し、ＲＡＭの出力データエリアＤＡ１から
カテゴリーコードＣ１及びデータＰ１を読出し、集積回
路ＩＣ１のシリアル入力端子ＳＩに送信する。集積回路
ＩＣ１内のＢ／Ｓ制御回路はカテゴリーコードＣ１がテ
ストモードを示す内容であることを識別し、スイッチン
グ回路ＳＷ１，ＳＷ２を端子ｂ側に切り替え、クロック
端子ＳＣＫに入力されたクロックに基づいてデータＰ１
をＢ／ＳセルＢＣ１〜ＢＣ８に転送する。この時、集積
回路ＩＣ１のシリアル出力端子ＳＯからデータ「＊＊＊
＊＊＊＊＊」が読出され、マイコンＣＯＭの入力データ
エリアＤＡ２に格納される（図９のＳ２）。このデータ
は集積回路ＩＣ１のテストに使用しないので、廃棄して
もよい。入力されたデータＰ１は図１０（ｂ）に示すよ
うに、前半の４ビットであるテストデータ「１１１１」
が集積回路ＩＣ１のパラレル出力端子ＰＯに接続された
Ｂ／ＳセルＢＣ５〜ＢＣ８に格納されるので、パラレル
出力端子ＰＯにテストデータ「１１１１」が現れる。後
半の４ビットのデータ「００００」はテストに使用しな
いので、これ以外の任意のパターンでよい。シリアル入
力端子ＳＩへの送信が終わると、チップセレクト端子Ｃ
ＳＡを「Ｌ」レベルにする。チップセレクト端子ＣＳＡ
を「Ｌ」レベルとすることによって集積回路ＩＣ１をホ
ールドモードに制御する。このモードでは集積回路ＩＣ
１の状態は変化せず、パラレル出力端子ＰＯのデータは
テストデータ「１１１１」を保持する。

【００４２】次に、検査装置５はマイコンＣＯＭに図２
に示したデータを送信する。マイコンＣＯＭはデータを
受信すると、ステップＳ１と同様に各データをコマンド
エリアＣＡまたは出力データエリアＤＡ１に格納する
（図９のＳ３）。ここでは、Ｂ／Ｓデータは集積回路Ｉ
Ｃ２をテストモードに設定するカテゴリーコードＣ２及
び集積回路ＩＣ２のパラレル出力端子ＰＯにテストデー
タ「１１１１」を設定するためのデータＰ２＝「１１１
１００００」であり、ＩＣ指定コマンドは集積回路ＩＣ
２を指定するコマンドである。この時、データＰ２は図
９のＳ１で出力データエリアＤＡ１に格納したデータＰ
１に上書きしてもよいし、出力データエリアＤＡ１の別
の領域に格納してもよい。本実施例ではＲＡＭを節約す
るために上書きした。

【００４３】次に、マイコンＣＯＭはＩＣ指定コマンド
を読み、チップセレクト端子ＣＳＢを「Ｈ」レベルとす
ることにより集積回路ＩＣ２を選択し、ＲＡＭの出力デ
ータエリアＤＡ１からカテゴリーコードＣ２及びデータ
Ｐ２を読出して集積回路ＩＣ２のシリアル入力端子ＳＩ
に送信する。集積回路ＩＣ２内のＢ／Ｓ制御回路はカテ
ゴリーコードＣ２がテストモードを示す内容であること
を識別し、スイッチング回路ＳＷ１，ＳＷ２を端子ｂ側
に切り替え、クロック端子ＳＣＫに入力されたクロック
に基づいて、１個目のクロックで集積回路ＩＣ２のパラ
レル入力端子ＰＩにおいて集積回路ＩＣ１のパラレル出
力端子ＰＯのテストデータ「１１１１」を捕捉し、（図
９のＳ４、図１０（ｃ））２個目以降のクロックでデー
タＰ２をＢ／ＳセルＢＣ１〜ＢＣ８に転送する。この
時、集積回路ＩＣ２シリアル出力端子ＳＯからデータ
「＊＊＊＊１１１１」を読出し、マイコンＣＯＭの入力
データエリアＤＡ２に格納する（図９のＳ５、図１１
（ａ））。すなわち、このステップでは集積回路ＩＣ１
のパラレル出力端子ＰＯと集積回路ＩＣ２のパラレル入
力端子ＰＩの接続状態を検査するデータＰ１の読出しと
集積回路ＩＣ２のパラレル出力端子ＰＯと集積回路ＩＣ
３のパラレル入力端子ＰＩの接続状態を検査するデータ
Ｐ２の書込みが同時に行われる。この状態において、チ
ップセレクト端子ＣＳＢを「Ｌ」レベルにすることによ
って、集積回路ＩＣ２をホールドモードにする。

【００４４】マイコンＣＯＭの入力データエリアＤＡ２
に格納されたデータ「＊＊＊＊１１１１」の後半の４ビ
ットを図９のＳ１で出力データエリアＤＡ１に格納した
データＰ１＝「１１１１００００」の前半の４ビットと
比較することにより、集積回路ＩＣ１のパラレル出力端
子ＰＯと集積回路ＩＣ２のパラレル入力端子ＰＩの接続
状態を検査する（図９のＳ６）。この比較はマイコンＣ
ＯＭが行っても検査装置５が行ってもよいが、マイコン
ＣＯＭで行うように構成すると集積回路の構成を変更し
た場合にマイコンＣＯＭのプログラムを変更しなければ
ならないのに対し、検査装置５で比較を行う場合は入力
データエリアＤＡ２の内容を外部バスインタフェース３
を通して検査装置５に読込むので、検査装置５のプログ
ラムを変更するだけで対応することができる。

【００４５】次に、検査装置５はマイコンＣＯＭに図２
に示したデータを送信する。マイコンＣＯＭはデータを
受信すると、各データをコマンドエリアＣＡまたは出力
データエリアＤＡ１に格納する（図９のＳ７）。ここで
は、Ｂ／Ｓデータは集積回路ＩＣ３をテストモードに設
定するカテゴリーコードＣ３及び集積回路ＩＣ３のパラ
レル出力端子ＰＯにテストデータ「１１１１」を設定す
るためのデータＰ３＝「１１１１００００」であり、Ｉ
Ｃ指定コマンドは集積回路ＩＣ３を指定するコマンドで
ある。

【００４６】次に、マイコンＣＯＭはＩＣ指定コマンド
を読み、チップセレクト端子ＣＳＣを「Ｈ」レベルとす
ることにより集積回路ＩＣ３を選択し、ＲＡＭの出力デ
ータエリアＤＡ１からカテゴリーコードＣ３及びデータ
Ｐ３を読出して集積回路ＩＣ３のシリアル入力端子ＳＩ
に送信する。集積回路ＩＣ３内のＢ／Ｓ制御回路はカテ
ゴリーコードＣ３がテストモードを示す内容であること
を識別し、スイッチング回路ＳＷ１，ＳＷ２を端子ｂ側
に切り替え、クロック端子ＳＣＫに入力されたクロック
に基づいて、１個目のクロックで集積回路ＩＣ３のパラ
レル入力端子ＰＩにおいて、集積回路ＩＣ２のパラレル
出力端子ＰＯのテストデータ「１１１１」を捕捉し（図
９のＳ８、図１１（ｂ））、２個目以降のクロックでデ
ータＰ２をＢ／ＳセルＢＣ１〜ＢＣ８に転送する。この
時、集積回路ＩＣ３のシリアル出力端子ＳＯからデータ
「＊＊＊＊１１１１」を読み出し、マイコンＣＯＭの入
力データエリアＤＡ２に格納する（図９のＳ９、図１１
（ｃ））。すなわち、このステップでは集積回路ＩＣ１
のパラレル出力端子ＰＯと集積回路ＩＣ２のパラレル入
力端子ＰＩの接続状態を検査するテストデータＰ１の読
出しと集積回路ＩＣ２のパラレル出力端子ＰＯと集積回
路ＩＣ３のパラレル入力端子ＰＩの接続状態を検査する
データＰ２の書込みが同時に行われる。

【００４７】マイコンＣＯＭの入力データエリアＤＡ２
に格納されたデータ「＊＊＊＊１１１１」の後半の４ビ
ットを図９のＳ３でデータエリアに格納したデータＰ２
＝「１１１１００００」の前半の４ビットと比較するこ
とにより、集積回路ＩＣ２のパラレル出力端子ＰＯと集
積回路ＩＣ３のパラレル入力端子ＰＩの接続状態を検査
する（図９のＳ１０）。

【００４８】以下、ＩＣ４、ＩＣ５・・・（図示せず）
と順次同様にしてテストを行う。そして、テストデータ
「１１１１」を用いたテストが終了したら、テストデー
タを「００００」として上述のテストモードを繰り返
す。この結果、はじめに集積回路ＩＣ１〜ＩＣ３等に入
力したテストデータ「１１１１」及び「００００」と集
積回路ＩＣ１〜ＩＣ３等のシリアル出力端子ＳＯから出
力されたデータとの比較結果を得ることができ、比較結
果に差異があれば、差異のデータに対応した信号線に結
線不良等の異常があることが分かる。

【００４９】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。例えば、集積回路が発振回路や変調回路のように通
常信号処理回路及びスイッチング回路ＳＷ１，ＳＷ２を
備えていない場合には、カテゴリーコードを用いず、チ
ップセレクト端子ＣＳの入力信号レベルが「Ｌ」になっ
たことを判別した時点でパラレル入力端子からテストデ
ータを取込み、Ｂ／Ｓを行うように構成することもでき
る。また、前記実施例では検査装置が外部バスインタフ
ェースを介してマイコンにデータを送信しているが、従
来例と同様に外部端子部を介して直接内部通信バスにデ
ータを送信するように構成してもよい。

【００５０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、以下に記載した効果を奏する。 （１）集積回路をテストモードに設定するための制御信
号線が不要になるので、集積回路の基板面積を縮小でき
る。 （２）Ｂ／Ｓデータを外部端子部を介して入力する場
合、外部端子部のテストモードセレクト端子を削除する
ことができる。 （３）テストデータの取込みと取込んだテストデータの
転送を一体化した動作で行うので、これらの動作を実現
するための回路の小型化が実現できる。

【図面の簡単な説明】

【図１】本発明の実施例における電子装置検査システム
の構成を示すブロック図である。

【図２】本発明の実施例において検査装置がマイコンＣ
ＯＭに送信するデータの構成図である。

【図３】本発明の実施例においてマイコンＣＯＭが集積
回路に送信するデータの構成図である。

【図４】本発明の実施例におけるマイコンのＲＡＭの構
成図である。

【図５】本発明の実施例におけるＢ／Ｓ用集積回路の構
成を示すブロック図である。

【図６】本発明の実施例におけるＢ／Ｓ制御回路の動作
フローチャートである。

【図７】本発明の実施例におけるＢ／Ｓ用集積回路の動
作タイミングチャートである。

【図８】本発明の実施例におけるＢ／Ｓ制御回路のＢ／
Ｓ動作フローチャートである。

【図９】本発明の実施例における検査手順のフロー図で
ある。

【図１０】図９の各ステップにおける集積回路の状態を
示す説明図である。

【図１１】図９の各ステップにおける集積回路の状態を
示す説明図である。

【図１２】集積回路の構成を示す説明図である。

【図１３】複数の集積回路及びマイコンの接続状態を示
す接続図である。

【図１４】従来のＢ／Ｓ用集積回路の構成を示す説明図
である。

【図１５】従来のＢ／Ｓ用集積回路の内部構成を示すブ
ロック図ある。

【図１６】従来のＢ／Ｓセルの構成を示すブロック図あ
る。

【図１７】複数の集積回路に対してＢ／Ｓを行う場合の
説明図である。

【図１８】従来の電子装置検査システムの構成を示すブ
ロック図である。

【符号の説明】

１ 電子装置 ３ 外部バスインタフェース ５ 検査装置 ＩＣ１〜ＩＣ３ 集積回路 ＢＣ１〜ＢＣ８ Ｂ／Ｓセル

───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀬沼 俊隆 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 福田 督也 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電子装置を構成する複数の集積回路の入
   出力端子間の接続状態をバウンダリスキャン方式を用い
   て検査する方法において、（ａ）前記集積回路に入力す
   るバウンダリスキャンデータを、該集積回路をテストモ
   ードに設定する第１のデータと該集積回路のバウンダリ
   スキャンセルに入力する第２のデータとで構成し、
   （ｂ）前記集積回路に前記第１のデータの有無を判別す
   る回路を設け、該回路が前記第１のデータを検出した時
   に、前記第２のデータを前記バウンダリスキャンセルに
   入力することを特徴とする電子装置の検査方法。
2. 【請求項２】 電子装置を構成する複数の集積回路の入
   出力端子間の接続状態をバウンダリスキャン方式を用い
   て検査する方法において、第１の集積回路の出力端子に
   保持されたテストデータを第２の集積回路の入力端子に
   取込む動作と該テストデータを第２の集積回路内で転送
   する動作とを一体化して行うことを特徴とする電子装置
   の検査方法。