JP3516458B2

JP3516458B2 - 電子装置の検査方法

Info

Publication number: JP3516458B2
Application number: JP17005492A
Authority: JP
Inventors: 浩司奥本; 克巳松野; 徹塩野; 信司高田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-05-18
Filing date: 1992-05-18
Publication date: 2004-04-05
Anticipated expiration: 2019-04-05
Also published as: JPH05322987A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子装置を構成する複
数の集積回路の入出力端子の接続状態を検査する技術に
関するものである。

【０００２】

【従来の技術】従来、集積回路には図７に示すようにデ
ータのパラレル入力端子ＰＩ及びパラレル出力端子ＰＯ
が設けられており、さらにマイクロコンピュータ又は他
のＩＣとの間でシリアル通信を行うためのシリアルイン
タフェースＳＩＦが設けられている。このシリアルイン
タフェースＳＩＦにおいては、データのシリアル入力端
子ＳＩ、データのシリアル出力端子ＳＯ、通信用のクロ
ック端子ＳＣＫ、及び通信相手の選択用としてのチップ
セレクト端子ＣＳが設けられている。なお、実際の集積
回路では、パラレル入力端子ＰＩ及びパラレル出力端子
ＰＯはこのように規則的に配列されているとは限らない
し、集積回路によっては入出力を兼用する端子も存在す
る。また、パラレル入力端子ＰＩを有しない集積回路も
ある。しかし、説明を簡単にするためこのように記載し
た。

【０００３】このような構成の集積回路を複数接続する
場合、図８に示すように第１の集積回路ＩＣＡのパラレ
ル出力端子ＰＯを第２の集積回路ＩＣＢのパラレル入力
端子ＰＩに接続すると共に、シリアルインタフェースＳ
ＩＦのシリアル入力端子ＳＩ、シリアル出力端子ＳＯ及
びクロック端子ＳＣＫを各集積回路ＩＣＡ及びＩＣＢに
対して共通に接続する。また、各集積回路ＩＣＡ及びＩ
ＣＢのチップセレクト端子ＣＳは制御用のマイクロコン
ピュータ（以下、マイコンという）ＣＯＭからそれぞれ
別々に接続され、通信する相手をチップセレクト端子Ｃ
Ｓで選択することにより、時分割通信を行うように構成
されている。

【０００４】ところで、この種の集積回路を接続してデ
ータの送受信を行う場合、各集積回路のパラレル入力端
子ＰＩ、パラレル出力端子ＰＯがそれぞれ確実に接続さ
れているか否かを検査する必要がある。特に、限られた
面積の基板上に多数の集積回路を高密度で配置する場
合、配線処理が複雑になることにより、配線の接続状態
を確実に検査することが一段と困難化するという問題点
があった。

【０００５】この問題点を解決するための一つの方法と
して、いわゆるバウンダリスキャン（Ｂｏｕｎｄａｒｙ
−Ｓｃａｎ：以下、Ｂ／Ｓという）と呼ばれる検査方法
が考えられている（ＩＥＥＥＳｔｄ１１４９．１−
１９９０）。すなわち、図９に示すようにこの種の集積
回路ＩＣ１１は、データのパラレル入力端子ＰＩ及びパ
ラレル出力端子ＰＯとシリアル通信を行うためのシリア
ルインタフェースＳＩＦとを有する構成に加えてＢ／Ｓ
用のテストインタフェースＴＩＦを備えている。

【０００６】このテストインタフェースＴＩＦは外部か
らテストデータをシリアルで入力するテストシリアル入
力端子ＴＳＩと、入力されたテストデータをシリアルで
出力するテストシリアル出力端子ＴＳＯと、テストデー
タ処理用のクロックを入力するテストクロック入力端子
ＴＣＫと、集積回路ＩＣ１１をテストモードに設定する
指令を入力するためのテストモードセレクト端子ＴＭＳ
とを有する。

【０００７】この集積回路ＩＣ１１の内部は図１０に示
すように、パラレル入力端子ＰＩ及び所定のデータ処理
を実行するファンクションロジックＦＬＧの間に、パラ
レル入力端子ＰＩの各入力端子ＰＩ１〜ＰＩ４に対応し
てＢ／ＳセルＢＣ１〜ＢＣ４が設けられている。また、
パラレル出力端子ＰＯ及び所定のデータ処理を実行する
ファンクションロジックＦＬＧの間に、パラレル出力端
子ＰＯの各出力端子ＰＯ５〜ＰＯ８に対応してＢ／Ｓセ
ルＢＣ５〜ＢＣ８が設けられている。なお、テストクロ
ック入力端子ＴＣＫ及びテストモードセレクト端子ＴＭ
Ｓは省略した。

【０００８】図１１はＢ／Ｓセルの構成の１例を示すブ
ロック図で、（ａ）は図１０のＢ／ＳセルＢＣ１〜ＢＣ
４に相当する入力セル、（ｂ）は図１０のＢ／ＳセルＢ
Ｃ５〜ＢＣ８に相当する出力セルである。図１１（ａ）
において、入力端子ＰＩｉ（図１０ではｉは１から４ま
での整数）から入力されたデータはファンクションロジ
ック（ＦＬＧ）とマルチプレクサＭＵＸの第１入力に送
出される。マルチプレクサＭＵＸの第２入力には前段の
出力データ（このＢ／ＳセルがＢＣ１に相当する場合は
テストシリアル入力端子ＴＳＩへの入力データ、ＢＣ２
〜ＢＣ４に相当する場合はそれぞれＢＣ１〜ＢＣ３の出
力データ）が入力されている。そして、マルチプレクサ
ＭＵＸはテストモードに設定された時に入力端子ＰＩｉ
からのデータを取り込んでＤフリップフロップＤ−ＦＦ
に出力し、さらに「ＳＨＩＦＴＤＲ」が入力された場
合には前段からのデータをＤフリップフロップＤ−ＦＦ
に出力する。そして、この状態でＤフリップフロップＤ
−ＦＦにクロック信号ＣＬＯＣＫＤＲを送出すると、
ＤフリップフロップＤ−ＦＦの出力が次段のＢ／Ｓセル
に転送される。

【０００９】次に、図１１（ｂ）において、ファンクシ
ョンロジック（ＦＬＧ）から入力されたデータはマルチ
プレクサＭＵＸの第１入力に入力される。また、前段の
Ｂ／Ｓセルから入力されたデータはＤフリップフロップ
Ｄ−ＦＦを介してマルチプレクサＭＵＸの第２入力に入
力される。マルチプレクサＭＵＸはテストモードに設定
された時にＤフリップフロップＤ−ＦＦの出力を出力端
子ＰＯｊ（図１０ではｊは５から８までの整数）に送出
し、通常モードではファンクションロジック（ＦＬＧ）
から入力されたデータを出力端子ＰＯｊに送出する。Ｄ
フリップフロップＤ−ＦＦの出力は次段（このＢ／Ｓセ
ルがＢＣ８に相当する場合はテストシリアル出力端子Ｔ
ＳＯ、ＢＣ５〜ＢＣ７に相当する場合はＢ／ＳセルＢＣ
６〜ＢＣ８）にも出力される。

【００１０】なお、図示されていないが、図１０の集積
回路ＩＣ１１には「ＳＨＩＦＴＤＲ」やクロック信号
ＣＬＯＣＫＤＲを発生して各Ｂ／Ｓセルに送出する回
路及び通常モード時にシリアルインタフェースＳＩＦか
ら入力されたデータを処理してファンクションロジック
ＦＬＧのモード設定、パラメータ設定等を行う通常信号
処理回路が設けられている。

【００１１】以上のように構成された集積回路ＩＣ１１
はテストモード時に以下の各動作を行う。（１）テストシリアル入力端子ＴＳＩから入力された４
ビットのシリアルデータをＢ／ＳセルＢＣ１〜ＢＣ４に
一旦格納した後、クロック信号ＣＬＯＣＫＤＲに基づ
いてＢ／ＳセルＢＣ５〜ＢＣ８に転送し、さらにテスト
シリアル出力端子ＴＳＯから出力する。（２）入力端子ＰＩ１〜ＰＩ４をからパラレルに入力さ
れた４ビットのデータをＢ／ＳセルＢＣ１〜ＢＣ４に一
旦格納した後、クロック信号ＣＬＯＣＫＤＲに基づい
てＢ／ＳセルＢＣ５〜ＢＣ８に転送し、テストシリアル
出力端子ＴＳＯを介してシリアルデータとして出力す
る。（３）テストシリアル入力端子ＴＳＩから入力された４
ビットのシリアルデータをＢ／ＳセルＢＣ１〜ＢＣ４に
一旦格納した後、クロック信号ＣＬＯＣＫＤＲに基づ
いてＢ／ＳセルＢＣ５〜ＢＣ８に転送し、さらにそれぞ
れ対応した出力端子ＰＯ５〜ＰＯ８からパラレルデータ
として出力する。

【００１２】このように、テストインタフェースＴＩＦ
及びＢ／ＳセルＢＣ１〜ＢＣ８を有する集積回路ＩＣ１
１と同様な構成の集積回路ＩＣ１２〜ＩＣ１４をそれぞ
れ図１２に示すように接続し、第１の集積回路ＩＣ１１
のテストシリアル入力端子ＴＳＩにテスト用の４ビット
のシリアルデータであるテストデータＴＤを入力する。
このテストデータＴＤは、図１０に示されている集積回
路ＩＣ１１のパラレル出力端子ＰＯ側に設けられたＢ／
ＳセルＢＣ５〜ＢＣ８に格納され、さらにパラレル出力
端子ＰＯからそれぞれ続く第２の集積回路ＩＣ１２の入
力端子ＰＩに出力される。

【００１３】第２の集積回路ＩＣ１２のパラレル入力端
子ＰＩに入力されたテストデータＴＤは、第２の集積回
路ＩＣ１２のパラレル入力端子ＰＩに対応して設けられ
たＢ／Ｓセル（図１０のＢ／ＳセルＢＣ１〜ＢＣ４と同
様）に格納され、さらに集積回路ＩＣ１２のパラレル出
力端子ＰＯに対応したＢ／Ｓセル（図１０のＢ／Ｓセル
ＢＣ５〜ＢＣ８と同様）に転送され、テストシリアル出
力端子ＴＳＯから出力される。以下、同様にして集積回
路ＩＣ１３及びＩＣ１４においても、それぞれのテスト
シリアル入力端子ＴＳＩ及びテストシリアル出力端子Ｔ
ＳＯを介して入出力される。

【００１４】このようにして集積回路ＩＣ１１のパラレ
ル入力端子ＰＩ及び集積回路ＩＣ１２のパラレル出力端
子ＰＯ間のパラレル信号線を介してテストデータＴＤが
出力されることにより、例えばテストデータＴＤとして
「１１１１」が入力された場合、集積回路ＩＣ１１のパ
ラレル出力端子ＰＯ及び集積回路ＩＣ１２のパラレル入
力端子ＰＩ間のパラレル信号線に断線又は接続不良等が
あれば、第２の集積回路ＩＣ１２のテストシリアル出力
端子ＴＳＯから出力されるシリアルデータは、不良箇所
に対応したデータだけが「０」となり、例えば「１０１
１」等のようなデータとなって出力される。

【００１５】したがって、この出力データに基づいて第
１の集積回路ＩＣ１１及び第２の集積回路ＩＣ１２の結
線状態を検査することができる。なお、実際の集積回路
では、例えば、ＩＣ１１とＩＣ１３も接続されていた
り、ＩＣ１２の出力がＩＣ１１に入力されている場合も
あるが、ここでは説明を簡単にするために、規則的に接
続されている場合を示した。

【００１６】図１３は従来の電子装置検査システムの構
成を示すブロック図である。ここで、図９及び図１０と
の対応部分に同一の符号を付してある。カメラ一体型Ｖ
ＴＲ等の電子装置２０は１つの基板上に２つの集積回路
ＩＣ２１及びＩＣ２２が設けられており、集積回路ＩＣ
２１のパラレル出力端子ＰＯ及び集積回路ＩＣ２２のパ
ラレル入力端子ＰＩがそれぞれ接続され、２個の集積回
路ＩＣ２１及びＩＣ２２間でデータを送受するように構
成されている。また、集積回路ＩＣ２１及びＩＣ２２の
それぞれのシリアルインタフェースＳＩＦはセレクタ２
３、内部通信バス２４を介してマイコンＣＯＭに接続さ
れており、マイコンＣＯＭと集積回路ＩＣ２１、ＩＣ２
２間でシリアル通信を行うように構成されている。

【００１７】以上のように構成された電子装置２０にお
いて、セレクタ２３には外部端子部２５が接続されてお
り、そのセレクト端子ＳＥＬが「Ｈ」レベルに制御され
たとき、セレクタ２３は図１３に破線で示すようにマイ
コンＣＯＭから外部端子部２５側に切り替わるように構
成されている。また、外部端子部２５には第１の双方向
通信バス２６を介して検査装置２７が接続されており、
検査装置２７が外部端子部２５に対して各種制御データ
の送信を行い、かつ、外部端子部２５を介して電子装置
２０の内部通信バス２４に対して直接テストデータの送
受信を行うように構成されている。

【００１８】さらに、マイコンＣＯＭには外部バスイン
タフェース２８が接続されており、外部バスインタフェ
ース２８には外部通信バス（第２の双方向通信バス）２
９を介して検査装置２７が接続されている。外部通信バ
ス２９は、従来、電子装置２０のリモコン制御、集積回
路ＩＣ２１及びＩＣ２２のモード設定、パラメータ設定
等に用いるデータの送受信に用いられていたもので、こ
こでは検査装置２７がマイコンＣＯＭにテストを行うこ
とを知らせるために用いている。この外部バスインタフ
ェース２８及び外部通信バス２９としては、例えば、本
出願人の提案したＬＡＮＣ（ＬｏｃａｌＡｐｐｌｉｃ
ａｔｉｏｎＣｏｎｔｒｏｌＢｕｓＳｙｓｔｅｍ：登
録商標）と呼ばれるものがある。ＬＡＮＣの詳細につい
ては、例えば、特開昭６１−１４７６８７号公報に記載
されているので、ここでは説明しない。

【００１９】図１３において、検査装置２７により外部
端子部２５のセレクト端子ＳＥＬが「Ｈ」レベルに制御
されたとき、セレクタ２３は破線で示すようにマイコン
ＣＯＭから外部端子部２５側に切り替わる。この状態に
おいては、外部端子部２５のテストシリアル出力端子Ｔ
ＳＯ、テストシリアル入力端子ＴＳＩ及びテストクロッ
ク端子ＴＣＫが集積回路ＩＣ２１及びＩＣ２２のそれぞ
れのシリアルインタフェースＳＩＦのシリアル入力端子
ＳＩ、シリアル出力端子ＳＯ及びクロック入力端子ＳＣ
Ｋに接続される。

【００２０】また、この時、外部端子部２５のチップセ
レクト端子ＣＳＡは集積回路ＩＣ２１のチップセレクト
端子ＣＳに接続され、さらに外部端子部２５のチップセ
レクト端子ＣＳＢは集積回路ＩＣ２２のチップセレクト
端子ＣＳに接続される。これら２つのチップセレクト端
子ＣＳＡ及びＣＳＢを用いて集積回路ＩＣ２１及びＩＣ
２２を別々に動作させることにより、シリアルインタフ
ェースに接続される内部通信バス２４において、集積回
路ＩＣ２１及びＩＣ２２のそれぞれのシリアル出力端子
ＳＯからのデータが同時に出力されないように構成され
ている。

【００２１】ここで、外部端子部２５のテストモードセ
レクト端子ＴＭＳは集積回路ＩＣ２１及びＩＣ２２のテ
ストモードセレクト端子ＴＭＳに接続されており、テス
トモードセレクト端子ＴＭＳの論理レベルに応じて集積
回路ＩＣ２１及びＩＣ２２をテストモードに設定するよ
うに構成されている。このテストモードにおいては、集
積回路ＩＣ２１のシリアル入力端子ＳＩに入力されたテ
ストデータはＢ／ＳセルＢＣ１〜ＢＣ４（図示せず）か
らＢ／ＳセルＢＣ５〜ＢＣ８に転送され、パラレル出力
端子ＰＯから集積回路ＩＣ２２のパラレル入力端子ＰＩ
に送出される。そして、集積回路ＩＣ２２のパラレル入
力端子ＰＩに入力されたテストデータはＢ／ＳセルＢＣ
１〜ＢＣ４からＢ／ＳセルＢＣ５〜ＢＣ８（図示せず）
に転送され、シリアル出力端子ＳＯから出力するように
構成されている。

【００２２】この検査システムでは、集積回路ＩＣ２１
及びＩＣ２２にテストインタフェースＴＩＦを設けず、
シリアルインタフェースＳＩＦからテストデータを入力
する。そのため、通常モード時にシリアルインタフェー
スＳＩＦから入力されたデータを通常信号処理回路に送
出し、テストモード時にシリアルインタフェースＳＩＦ
から入力されたデータをＢ／Ｓセルに送出するためのス
イッチング回路が必要であるが、テストインタフェース
ＴＩＦが省略されているので、集積回路の構成が簡略化
されている。

【００２３】

【発明が解決しようとする課題】しかしながら、前記従
来の電子装置検査システムでは、外部の検査装置が検査
の対象である電子装置の内部通信バスに対して第１の双
方向通信バスにより直接テストデータの送受信を行うの
で、専用の外部端子部が必要であり、かつ、内部通信バ
スのプロトコルでデータの送受信を行わなければならな
い。また、電子装置が複数ある場合は、内部通信バスの
切替装置が必要となる。

【００２４】さらに、外部の検査装置は外部通信バスに
よりマイコンに対してテストを行うことを通知し、マイ
コンが検査中に誤動作しないようにする必要があるの
で、外部通信バスのプロトコルでの送受信も行わなけれ
ばならない。本発明は、前記問題点を解決して、専用の
外部端子部及び通信バスの切替装置が不要であり、か
つ、内部通信バスのプロトコルによるデータの送受信が
不要な電子装置の検査方法を提供することを目的とす
る。

【００２５】

【課題を解決するための手段】前記問題点を解決するた
めに、本発明は、マイクロコンピュータと上記マイクロ
コンピュータによって制御されることにより動作する複
数の集積回路とが内部通信バスを介してデータを送受信
しながら通常の動作を行う電子装置において、上記マイ
クロコンピュータの外部バスインターフェースに検査装
置を接続し、上記マイクロコンピュータに設けられたテ
ストモードセレクト端子を上記複数の集積回路に設けら
れた各テストモードセレクト端子に接続して、上記複数
の集積回路の入出力端子間の接続状態をバウンダリスキ
ャン方式を用いて検査する電子装置の検査方法であっ
て、上記検査装置は、上記外部バスインターフェースを
介して上記マイクロコンピュータに対してテストモード
の設定を指令するコマンド及びテストデータを送信し、
上記マイクロコンピュータは、上記コマンドにより通常
動作を停止してテストモードに設定されるとともに、上
記マイクロコンピュータに設けられたテストモードセレ
クト端子をアクティブにして上記複数の集積回路をテス
トモードに設定した後、上記マイクロコンピュータと上
記集積回路との間で上記内部通信バスを介して上記テス
トデータを送受信するものであって、上記マイクロコン
ピュータは、予め定められた第１の集積回路に上記テス
トデータを送信し、上記マイクロコンピュータは、上記
第１の集積回路に接続された第２の集積回路から上記テ
ストデータを受信し、上記検査装置は、上記第２の集積
回路から受信した上記テストデータを検査することを特
徴としている。

【００２６】また、本発明は、前記発明において、さら
にマイクロコンピュータが第２の集積回路から受信した
テストデータを検査装置に転送し、検査装置がマイクロ
コンピュータから転送されたテストデータを検査するよ
うに構成した。

【００２７】

【作用】本発明によれば、以上のように電子装置の検査
方法を構成したので、外部の検査装置が電子装置に組み
込まれたマイコンを介して電子装置の検査を行うことが
できる。そのため、専用の外部端子部及び通信バスの切
替装置が不要になるので、検査装置の簡素化及び電子装
置の部品点数の削減ができる。

【００２８】また、テストデータの検査を検査装置で行
うように構成したので、集積回路を変更した場合にも検
査装置が送信するコマンドやＢ／Ｓデータを変更するだ
けで対応することができる。

【００２９】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例における
電子装置検査システムの構成を示すブロック図である。
カメラ一体型ＶＴＲ等の電子装置１は１つの基板上に複
数の集積回路が設けられており、ここではＩＣ１〜ＩＣ
３のみ示してある。集積回路ＩＣ１のパラレル出力端子
ＰＯ及び集積回路ＩＣ２のパラレル入力端子ＰＩが接続
され、集積回路ＩＣ２のパラレル出力端子ＰＯ及び集積
回路ＩＣ３のパラレル入力端子ＰＩが接続されており、
これらのＩＣ１〜ＩＣ３間でデータを送受信するように
構成されている。また、集積回路ＩＣ１〜ＩＣ３のそれ
ぞれのシリアルインタフェースＳＩＦは内部通信バス２
を介してマイコンＣＯＭに接続されており、マイコンＣ
ＯＭと集積回路ＩＣ１〜ＩＣ３間でシリアル通信を行う
ように構成されている。

【００３０】以上のように構成された電子装置１におい
て、マイコンＣＯＭは外部バスインタフェース３及び外
部通信バス４を介して検査装置５に接続されている。外
部バスインタフェース３及び外部通信バス４は従来例に
おいて説明したＬＡＮＣ等、電子装置１のリモコン制
御、集積回路ＩＣ１〜ＩＣ３のモード設定、パラメータ
設定等に用いられているもので、ここでは検査装置５が
マイコンＣＯＭにテストデータの送受信、コマンドの送
信等を行う。

【００３１】図２は本発明の実施例において検査装置が
マイコンＣＯＭに送出するデータの構成図であり、Ｂ／
Ｓデータを書き込む集積回路を指定するＩＣ指定コマン
ド、集積回路のＢ／Ｓセルに書き込むＢ／Ｓデータのデ
ータ長、Ｂ／Ｓデータ及びＢ／Ｓモード設定コマンドか
ら構成されている。図３は本発明の実施例におけるマイ
コンのＲＡＭの構成図であり、図２に示したＢ／Ｓモー
ド設定コマンド、Ｂ／Ｓデータ長及びＩＣ指定コマンド
を格納するコマンドエリアＣＡ、検査装置から入力され
集積回路へ出力されるＢ／Ｓデータを格納する出力デー
タエリアＤＡ１及び集積回路から入力されたＢ／Ｓデー
タを格納する入力データエリアＤＡ２を有する。

【００３２】図４は本発明の実施例における検査手順の
フロー図、図５及び図６は図４の各ステップにおける集
積回路の状態を示す説明図である。ここで、図４の集積
回路ＩＣ１〜ＩＣ３のＢ／Ｓセルの配置は図１と同じで
ある。以下、図１〜図６を参照しながら、集積回路ＩＣ
１のパラレル出力端子ＰＯと集積回路ＩＣ２のパラレル
入力端子ＰＩの接続状態、集積回路ＩＣ２のパラレル出
力端子ＰＯと集積回路ＩＣ３のパラレル入力端子ＰＩの
接続状態を順次検査する場合の手順について説明する。

【００３３】まず、検査装置５は外部通信バス４及び外
部バスインタフェース３を介してマイコンＣＯＭをＢ／
Ｓモードにする。マイコンＣＯＭはＢ／Ｓモードになる
と、通常動作を停止する。また、テストモードセレクト
端子ＴＭＳを「Ｈ」にして、集積回路ＩＣ１〜ＩＣ３を
テストモードに設定する。そして、Ｂ／Ｓモード設定コ
マンド待機状態となる。

【００３４】次に、検査装置５はマイコンＣＯＭに図２
に示したデータを送出する。マイコンＣＯＭはデータを
受信すると、ＩＣ指定コマンド、Ｂ／Ｓデータ長及びＢ
／Ｓモード設定コマンドをＲＡＭのコマンドエリアＣＡ
に格納し、Ｂ／Ｓデータを出力データエリアＤＡ１に格
納する（図４のステップＳ１）。ここでは、Ｂ／Ｓデー
タは集積回路ＩＣ１のパラレル出力端子ＰＯにテストデ
ータ「１１１１」を設定するためのデータＰ1 ＝「１１
１１００００」であり、ＩＣ指定コマンドは集積回路Ｉ
Ｃ１を指定するコマンドであり、Ｂ／Ｓモード設定コマ
ンドは出力データエリアＤＡ１に格納されたＢ／Ｓデー
タを集積回路に送出し、集積回路から読出されたデータ
を入力データエリアＤＡ２に格納することを指令するコ
マンドである。この時、集積回路ＩＣ１〜ＩＣ３には通
常のモードにおいて格納されたデータが残っている（図
５（ａ）の＊印）。

【００３５】次に、マイコンＣＯＭはコマンドエリアＣ
Ａに格納したＩＣ指定コマンドを読み、チップセレクト
端子ＣＳＡを「Ｈ」レベルとすることにより、集積回路
ＩＣ１を選択する。そして、ＲＡＭの出力データエリア
ＤＡ１からデータ「１１１１００００」を読出し、集積
回路ＩＣ１のシリアル入力端子ＳＩに送出する。この
時、集積回路ＩＣ１シリアル出力端子ＳＯからデータ
「＊＊＊＊＊＊＊＊」が読出され、マイコンＣＯＭの入
力データエリアＤＡ２に格納される（図４のステップＳ
２）。入力されたデータ「１１１１００００」は図５
（ｂ）に示すように、前半の４ビットであるテストデー
タ「１１１１」がパラレル出力端子ＰＯに接続されたＢ
／ＳセルＢＣ８〜ＢＣ５に格納されるので、パラレル出
力端子ＰＯにテストデータ「１１１１」が現れる。後半
の４ビットのデータ「００００」はテストに使用しない
ので、これ以外の任意のパターンでよい。シリアル入力
端子ＳＩへの送出が終わると、チップセレクト端子ＣＳ
Ａを「Ｌ」レベルにする。チップセレクト端子ＣＳＡを
「Ｌ」レベルとすることによって集積回路ＩＣ１をホー
ルドモードに制御する。このモードでは集積回路ＩＣ１
の状態は変化せず、パラレル出力端子ＰＯのデータはテ
ストデータ「１１１１」を保持する。

【００３６】次に、検査装置５はマイコンＣＯＭに図２
に示したデータを送出する。マイコンＣＯＭはデータを
受信すると、ステップＳ１と同様に各データをコマンド
エリアＣＡまたは出力データエリアＤＡ１に格納する
（図４のステップＳ３）。ここでは、Ｂ／Ｓデータは集
積回路ＩＣ２のパラレル出力端子ＰＯにテストデータ
「１１１１」を設定するためのデータＰ２＝「１１１１
００００」であり、ＩＣ指定コマンドは集積回路ＩＣ２
を指定するコマンドである。この時、テストデータＰ２
はステップＳ１で出力データエリアＤＡ１に格納したテ
ストデータＰ１に上書きしてもよいし、出力データエリ
アＤＡ１の別のアドレスに格納してもよい。本実施例で
は、ＲＡＭを節約するために上書きした。

【００３７】次に、マイコンＣＯＭはＩＣ指定コマンド
を読み、チップセレクト端子ＣＳＢを「Ｈ」レベルとす
ることにより集積回路ＩＣ２を選択する。そして、集積
回路ＩＣ２のパラレル入力端子ＰＩにおいて、集積回路
ＩＣ１のパラレル出力端子ＰＯのテストデータ「１１１
１」を捕捉する（図４のステップＳ４、図５（ｃ））。

【００３８】そして、集積回路ＩＣ２のシリアル入力端
子ＳＩにデータ「１１１１００００」を入力する。この
時、集積回路ＩＣ２のシリアル出力端子ＳＯからデータ
「＊＊＊＊１１１１」を読み出し、マイコンＣＯＭの入
力データエリアＤＡ２に格納する（図４のステップＳ
５、図６（ａ））。すなわち、このステップでは集積回
路ＩＣ１のパラレル出力端子ＰＯと集積回路ＩＣ２のパ
ラレル入力端子ＰＩの接続状態を検査するデータＰ１の
読出しと集積回路ＩＣ２のパラレル出力端子ＰＯと集積
回路ＩＣ３のパラレル入力端子ＰＩの接続状態を検査す
るデータＰ２の書込みが同時に行われる。次に、チップ
セレクト端子ＣＳＢを「Ｌ」レベルにすることによっ
て、集積回路ＩＣ２をホールドモードにする。

【００３９】マイコンＣＯＭの入力データエリアＤＡ２
に格納されたデータ「＊＊＊＊１１１１」の後半の４ビ
ットをステップＳ１でデータエリアに格納したデータ
「１１１１００００」の前半の４ビットと比較すること
により、集積回路ＩＣ１のパラレル出力端子ＰＯと集積
回路ＩＣ２のパラレル入力端子ＰＩの接続状態を検査す
る（図４のステップＳ６）。この比較はマイコンＣＯＭ
が行っても検査装置５が行ってもよいが、マイコンＣＯ
Ｍで行うように構成すると集積回路の構成を変更した場
合にマイコンＣＯＭのプログラムを変更しなければなら
ないのに対し、検査装置５で比較を行う場合は、入力デ
ータエリアＤＡの内容を外部バスインタフェース３を通
して検査装置５に読込むので、検査装置５のプログラム
を変更するだけで対応することができる。

【００４０】次に、検査装置５はマイコンＣＯＭに図２
に示したデータを送出する。マイコンＣＯＭはデータを
受信すると、各データをコマンドエリアＣＡ及び出力デ
ータエリアＤＡ１に格納する（図４のステップＳ７）。
ここでは、Ｂ／Ｓデータは集積回路ＩＣ３のパラレル出
力端子ＰＯにテストデータ「１１１１」を設定するため
のデータＰ３＝「１１１１００００」であり、ＩＣ指定
コマンドは集積回路ＩＣ３を指定するコマンドである。

【００４１】次に、マイコンＣＯＭはＩＣ指定コマンド
を読み、チップセレクト端子ＣＳＣを「Ｈ」レベルとす
ることにより集積回路ＩＣ３を選択する。そして、集積
回路ＩＣ３のパラレル入力端子ＰＩにおいて、集積回路
ＩＣ２のパラレル出力端子ＰＯのテストデータ「１１１
１」を捕捉する（図４のステップＳ８、図６（ｂ））。

【００４２】そして、集積回路ＩＣ３のシリアル入力端
子ＳＩにデータＰ３＝「１１１１００００」を入力す
る。この時、集積回路ＩＣ３のシリアル出力端子ＳＯか
らデータ「＊＊＊＊１１１１」を読み出し、マイコンＣ
ＯＭの入力データエリアＤＡ２に格納する（図４のステ
ップＳ９、図６（ｃ））。すなわち、ここでもステップ
Ｓ５と同様に集積回路ＩＣ２のパラレル出力端子ＰＯと
集積回路ＩＣ３のパラレル入力端子ＰＩの接続状態を検
査するデータＰ２の読み出しと集積回路ＩＣ２のパラレ
ル出力端子ＰＯと例えば集積回路ＩＣ４（図示せず）の
パラレル入力端子ＰＩの接続状態を検査するデータＰ３
の書込みが同時に行われる。

【００４３】マイコンＣＯＭの入力データエリアＤＡ２
に格納されたデータ「＊＊＊＊１１１１」の後半の４ビ
ットをステップＳ３でデータエリアに格納したデータ
「１１１１００００」の前半の４ビットと比較すること
により、集積回路ＩＣ２のパラレル出力端子ＰＯと集積
回路ＩＣ３のパラレル入力端子ＰＩの接続状態を検査す
る（図４のステップＳ１０）。

【００４４】以下、ＩＣ４、ＩＣ５・・・と順次同様に
してテストを行う。そして、テストデータ「１１１１」
を用いたテストが終了したら、テストデータを「０００
０」として上述のテストモードを繰り返す。この結果、
はじめに集積回路ＩＣ１〜ＩＣ３等に入力したテストデ
ータ「１１１１」及び「００００」と集積回路ＩＣ１〜
ＩＣ３等のシリアル出力端子ＳＯから出力されたデータ
との比較結果を得ることができ、比較結果に差異があれ
ば、差異のデータに対応した信号線に結線不良等の異常
があることが分かる。

【００４５】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。例えば、検査装置からマイコンに対して、テストに
不要なデータ（ステップＳ２で集積回路から読出した
「＊＊＊＊＊＊＊＊」等）をデータエリアに格納しない
ことを指令するＢ／Ｓモード設定コマンドを送出しても
よい。また、出力データエリアと入力データエリアを共
用してもよい。

【００４６】

【発明の効果】以上、詳細に説明したように、本発明に
よれば以下に記載した効果を奏する。（１）専用の外部端子部及び内部通信バスの切替装置が
不要になるので、検査装置の簡素化及び電子装置の部品
点数の削減ができる。（２）検査装置から電子装置を見た場合、データのやり
取りはマイコンの仮想空間上のデータエリア（ＲＡＭ）
に対して行うことになるので、電子装置内部の構造を意
識する必要がなくなる。（３）検査装置は外部通信バスのプロトコルのみをサポ
ートすればよい。（４）テストデータの検査を検査装置で行うように構成
したので、集積回路を変更した場合にも検査装置が送信
するコマンドやＢ／Ｓデータを変更するだけで対応する
ことができる。したがって、電子装置のマイコンのプロ
グラムを変更する必要がなくなる。

【図面の簡単な説明】

【図１】本発明の実施例における電子装置検査システム
の構成を示すブロック図である。

【図２】本発明の実施例において検査装置がマイコンＣ
ＯＭに送出するデータの構成図である。

【図３】本発明の実施例におけるマイコンのＲＡＭの構
成図である。

【図４】本発明の実施例における検査手順のフロー図で
ある。

【図５】図４の各ステップにおける集積回路の状態を示
す説明図である。

【図６】図４の各ステップにおける集積回路の状態を示
す説明図である。

【図７】集積回路の構成を示す説明図である。

【図８】複数の集積回路及びマイコンの接続状態を示す
接続図である。

【図９】従来のＢ／Ｓ用集積回路の構成を示す説明図で
ある。

【図１０】従来のＢ／Ｓ用集積回路の内部構成を示す説
明図である。

【図１１】従来のＢ／Ｓセルの構成を示すブロック図で
ある。

【図１２】複数の集積回路に対してＢ／Ｓを行う場合の
説明図である。

【図１３】従来の電子装置検査システムの構成を示すブ
ロック図である。

【符号の説明】

１電子装置２内部通信バス３外部バスインタフェース４外部通信バス５検査装置ＣＯＭマイコンＩＣ１〜ＩＣ３集積回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者塩野徹東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者高田信司東京都品川区北品川６丁目７番35号ソニー株式会社内 (56)参考文献特開平１−237472（ＪＰ，Ａ) 特開平１−263575（ＪＰ，Ａ) 国際公開92／05488（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/28

Claims

(57)【特許請求の範囲】

【請求項１】マイクロコンピュータと上記マイクロコ
ンピュータによって制御されることにより動作する複数
の集積回路とが内部通信バスを介してデータを送受信し
ながら通常の動作を行う電子装置において、上記マイク
ロコンピュータの外部バスインターフェースに検査装置
を接続し、上記マイクロコンピュータに設けられたテス
トモードセレクト端子を上記複数の集積回路に設けられ
た各テストモードセレクト端子に接続して、上記複数の
集積回路の入出力端子間の接続状態をバウンダリスキャ
ン方式を用いて検査する電子装置の検査方法であって、上記検査装置は、上記外部バスインターフェースを介し
て上記マイクロコンピュータに対してテストモードの設
定を指令するコマンド及びテストデータを送信し、上記マイクロコンピュータは、上記コマンドにより通常
動作を停止してテストモードに設定されるとともに、上
記マイクロコンピュータに設けられたテストモードセレ
クト端子をアクティブにして上記複数の集積回路をテス
トモードに設定した後、上記マイクロコンピュータと上
記集積回路との間で上記内部通信バスを介して上記テス
トデータを送受信するものであって、上記マイクロコンピュータは、予め定められた第１の集
積回路に上記テストデータを送信し、上記マイクロコンピュータは、上記第１の集積回路に接
続された第２の集積回路から上記テストデータを受信
し、上記検査装置は、上記第２の集積回路から受信した上記
テストデータを検査することを特徴とする電子装置の検
査方法。
【請求項２】上記マイクロコンピュータは、上記第２
の集積回路から受信した上記テストデータを上記検査装
置に転送し、上記検査装置は、上記マイクロコンピュータから転送さ
れた上記テストデータを検査することを特徴とする請求
項１記載の電子装置の検査方法。