JPH05322986A - 電子装置の検査方法 - Google Patents

Abstract

(57)【要約】 【目的】 バウンダリスキャン方式を用いて電子装置を
構成する集積回路を検査する際に、テストデータの書込
みに使用するマイコンのＲＡＭを節約する。 【構成】 マイコンＣＯＭは外部バスインタフェース３
を介して検査装置５から入力されたテストデータをＲＡ
Ｍのデータエリアに格納する。そして、集積回路ＩＣ１
に対してデータエリアに格納したテストデータを送信
し、集積回路ＩＣ２からテストデータの送信に対応して
出力されたデータを受信してデータエリアに格納する。
検査装置５はデータエリアに格納したデータの中あらか
じめ定められたデータを検査する。検査装置５がマイコ
ンＣＯＭに対して、集積回路ＩＣ２から受信したデータ
中のあらかじめ定められたデータ以外のデータをデータ
エリアに格納しないコマンドを送出することにより、Ｒ
ＡＭを節約することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子装置を構成する複
数の集積回路の入出力端子の接続状態を検査する技術に
関するものである。

【０００２】

【従来の技術】従来、集積回路には図１４に示すように
データのパラレル入力端子ＰＩ及びパラレル出力端子Ｐ
Ｏが設けられており、さらにマイクロコンピュータ又は
他のＩＣとの間でシリアル通信を行うためのシリアルイ
ンタフェースＳＩＦが設けられている。このシリアルイ
ンタフェースＳＩＦにおいては、データのシリアル入力
端子ＳＩ、データのシリアル出力端子ＳＯ、通信用のク
ロック端子ＳＣＫ、及び通信相手の選択用としてのチッ
プセレクト端子ＣＳが設けられている。なお、実際の集
積回路では、パラレル入力端子ＰＩ及びパラレル出力端
子ＰＯはこのように規則的に配列されているとは限らな
いし、集積回路によっては入出力を兼用する端子も存在
する。また、パラレル入力端子ＰＩを有しない集積回路
もある。しかし、説明を簡単にするためこのように記載
した。

【０００３】このような構成の集積回路を複数接続する
場合、図１５に示すように第１の集積回路ＩＣＡのパラ
レル出力端子ＰＯを第２の集積回路ＩＣＢのパラレル入
力端子ＰＩに接続すると共に、シリアルインタフェース
ＳＩＦのシリアル入力端子ＳＩ、シリアル出力端子ＳＯ
及びクロック端子ＳＣＫを各集積回路ＩＣＡ及びＩＣＢ
に対して共通に接続する。また、各集積回路ＩＣＡ及び
ＩＣＢのチップセレクト端子ＣＳは制御用のマイクロコ
ンピュータ（以下、マイコンという）ＣＯＭからそれぞ
れ別々に接続され、通信する相手をチップセレクト端子
ＣＳで選択することにより、時分割通信を行うように構
成されている。

【０００４】ところで、この種の集積回路を接続してデ
ータの送受信を行う場合、各集積回路のパラレル入力端
子ＰＩ、パラレル出力端子ＰＯがそれぞれ確実に接続さ
れているか否かを検査する必要がある。特に、限られた
面積の基板上に多数の集積回路を高密度で配置する場
合、配線処理が複雑になることにより、配線の接続状態
を確実に検査することが一段と困難化するという問題点
があった。

【０００５】この問題点を解決するための一つの方法と
して、いわゆるバウンダリスキャン（Ｂｏｕｎｄａｒｙ
−Ｓｃａｎ：以下、Ｂ／Ｓという）と呼ばれる検査方法
が考えられている（ＩＥＥＥ Ｓｔｄ １１４９．１−
１９９０）。すなわち、図１６に示すようにこの種の集
積回路ＩＣ１１は、データのパラレル入力端子ＰＩ及び
パラレル出力端子ＰＯとシリアル通信を行うためのシリ
アルインタフェースＳＩＦとを有する構成に加えてＢ／
Ｓ用のテストインタフェースＴＩＦを備えている。

【０００６】このテストインタフェースＴＩＦは外部か
らテストデータをシリアルで入力するテストシリアル入
力端子ＴＳＩと、入力されたテストデータをシリアルで
出力するテストシリアル出力端子ＴＳＯと、テストデー
タ処理用のクロックを入力するテストクロック入力端子
ＴＣＫと、集積回路ＩＣ１１をテストモードに設定する
指令を入力するためのテストモードセレクト端子ＴＭＳ
とを有する。

【０００７】この集積回路ＩＣ１１の内部は図１７に示
すように、パラレル入力端子ＰＩ及び所定のデータ処理
を実行するファンクションロジック（ＦＬＧ）の間に、
パラレル入力端子ＰＩの各入力端子ＰＩ１〜ＰＩ４に対
応してＢ／ＳセルＢＣ１〜ＢＣ４が設けられている。ま
た、パラレル出力端子ＰＯ及び所定のデータ処理を実行
するファンクションロジック（ＦＬＧ）の間に、パラレ
ル出力端子ＰＯの各出力端子ＰＯ５〜ＰＯ８に対応して
Ｂ／ＳセルＢＣ５〜ＢＣ８が設けられている。なお、テ
ストクロック入力端子ＴＣＫ及びテストモードセレクト
端子ＴＭＳは省略した。

【０００８】図１８はＢ／Ｓセルの構成の１例を示すブ
ロック図で、（ａ）は図１７のＢ／ＳセルＢＣ１〜ＢＣ
４に相当する入力セル、（ｂ）は図１７のＢ／ＳセルＢ
Ｃ５〜ＢＣ８に相当する出力セルである。図１８（ａ）
において、入力端子ＰＩｉ（図１７ではｉは１から４ま
での整数）から入力されたデータはファンクションロジ
ック（ＦＬＧ）とマルチプレクサＭＵＸの第１入力に送
出される。マルチプレクサＭＵＸの第２入力には前段の
出力データ（このＢ／ＳセルがＢＣ１に相当する場合は
テストシリアル入力端子ＴＳＩへの入力データ、ＢＣ２
〜ＢＣ４に相当する場合はそれぞれＢＣ１〜ＢＣ３の出
力データ）が入力されている。そして、マルチプレクサ
ＭＵＸはテストモードに設定された時に入力端子ＰＩｉ
からのデータを取り込んでＤフリップフロップＤ−ＦＦ
に出力し、さらに「ＳＨＩＦＴ ＤＲ」が入力された場
合には前段からのデータをＤフリップフロップＤ−ＦＦ
に出力する。そして、この状態でＤフリップフロップＤ
−ＦＦにクロック信号ＣＬＯＣＫ ＤＲを送出すると、
ＤフリップフロップＤ−ＦＦの出力が次段のＢ／Ｓセル
に転送される。

【０００９】次に、図１８（ｂ）において、ファンクシ
ョンロジック（ＦＬＧ）から入力されたデータはマルチ
プレクサＭＵＸの第１入力に入力される。また、前段の
Ｂ／Ｓセルから入力されたデータはＤフリップフロップ
Ｄ−ＦＦを介してマルチプレクサＭＵＸの第２入力に入
力される。マルチプレクサＭＵＸはテストモードに設定
された時にＤフリップフロップＤ−ＦＦの出力を出力端
子ＰＯｊ（図１７ではｊは５から８までの整数）に送出
し、通常モードではファンクションロジック（ＦＬＧ）
から入力されたデータを出力端子ＰＯｊに送出する。Ｄ
フリップフロップＤ−ＦＦの出力は次段（このＢ／Ｓセ
ルがＢＣ８に相当する場合はテストシリアル出力端子Ｔ
ＳＯ、ＢＣ５〜ＢＣ７に相当する場合はＢ／ＳセルＢＣ
６〜ＢＣ８）にも出力される。

【００１０】なお、図示されていないが、図１７の集積
回路ＩＣ１１には「ＳＨＩＦＴ ＤＲ」やクロック信号
ＣＬＯＣＫ ＤＲを発生して各Ｂ／Ｓセルに送出する回
路及び通常モード時にシリアルインタフェースＳＩＦか
ら入力されたデータを処理してファンクションロジック
ＦＬＧのモード設定、パラメータ設定等を行う通常信号
処理回路が設けられている。

【００１１】以上のように構成された集積回路ＩＣ１１
はテストモード時に以下の各動作を行う。 （１）テストシリアル入力端子ＴＳＩから入力された４
ビットのシリアルデータをＢ／ＳセルＢＣ１〜ＢＣ４に
一旦格納した後、クロック信号ＣＬＯＣＫ ＤＲに基づ
いてＢ／ＳセルＢＣ５〜ＢＣ８に転送し、さらにテスト
シリアル出力端子ＴＳＯから出力する。 （２）入力端子ＰＩ１〜ＰＩ４をからパラレルに入力さ
れた４ビットのデータをＢ／ＳセルＢＣ１〜ＢＣ４に一
旦格納した後、クロック信号ＣＬＯＣＫ ＤＲに基づい
てＢ／ＳセルＢＣ５〜ＢＣ８に転送し、テストシリアル
出力端子ＴＳＯを介してシリアルデータとして出力す
る。 （３）テストシリアル入力端子ＴＳＩから入力された４
ビットのシリアルデータをＢ／ＳセルＢＣ１〜ＢＣ４に
一旦格納した後、クロック信号ＣＬＯＣＫ ＤＲに基づ
いてＢ／ＳセルＢＣ５〜ＢＣ８に転送し、さらにそれぞ
れ対応した出力端子ＰＯ５〜ＰＯ８からパラレルデータ
として出力する。

【００１２】このように、テストインタフェースＴＩＦ
及びＢ／ＳセルＢＣ１〜ＢＣ８を有する集積回路ＩＣ１
１と同様な構成の集積回路ＩＣ１２〜ＩＣ１４をそれぞ
れ図１９に示すように接続し、第１の集積回路ＩＣ１１
のテストシリアル入力端子ＴＳＩにテスト用の４ビット
のシリアルデータであるテストデータＴＤを入力する。
このテストデータＴＤは、図１７に示されている集積回
路ＩＣ１１のパラレル出力端子ＰＯ側に設けられたＢ／
ＳセルＢＣ５〜ＢＣ８に格納され、さらにパラレル出力
端子ＰＯからそれぞれ続く第２の集積回路ＩＣ１２の入
力端子ＰＩに出力される。

【００１３】第２の集積回路ＩＣ１２のパラレル入力端
子ＰＩに入力されたテストデータＴＤは、第２の集積回
路ＩＣ１２のパラレル入力端子ＰＩに対応して設けられ
たＢ／Ｓセル（図１７のＢ／ＳセルＢＣ１〜ＢＣ４と同
様）に格納され、さらに集積回路ＩＣ１２のパラレル出
力端子ＰＯに対応したＢ／Ｓセル（図１７のＢ／Ｓセル
ＢＣ５〜ＢＣ８と同様）に転送され、テストシリアル出
力端子ＴＳＯから出力される。以下、同様にして集積回
路ＩＣ１３及びＩＣ１４においても、それぞれのテスト
シリアル入力端子ＴＳＩ及びテストシリアル出力端子Ｔ
ＳＯを介して入出力される。

【００１４】このようにして集積回路ＩＣ１１のパラレ
ル入力端子ＰＩ及び集積回路ＩＣ１２のパラレル出力端
子ＰＯ間のパラレル信号線を介してテストデータＴＤが
出力されることにより、例えばテストデータＴＤとして
「１１１１」が入力された場合、集積回路ＩＣ１１のパ
ラレル出力端子ＰＯ及び集積回路ＩＣ１２のパラレル入
力端子ＰＩ間のパラレル信号線に断線又は接続不良等が
あれば、第２の集積回路ＩＣ１２のテストシリアル出力
端子ＴＳＯから出力されるシリアルデータは、不良箇所
に対応したデータだけが「０」となり、例えば「１０１
１」等のようなデータとなって出力される。

【００１５】したがって、この出力データに基づいて第
１の集積回路ＩＣ１１及び第２の集積回路ＩＣ１２の接
続状態を検査することができる。なお、実際の集積回路
では、例えば、ＩＣ１１とＩＣ１３も接続されていた
り、ＩＣ１２の出力がＩＣ１１に入力されている場合も
あるが、ここでは説明を簡単にするために、規則的に接
続されている場合を示した。

【００１６】図２０は従来の電子装置検査システムの構
成を示すブロック図である。ここで、図１９及び図１７
との対応部分に同一の符号を付してある。カメラ一体型
ＶＴＲ等の電子装置２０は１つの基板上に２つの集積回
路ＩＣ２１及びＩＣ２２が設けられており、集積回路Ｉ
Ｃ２１のパラレル出力端子ＰＯ及び集積回路ＩＣ２２の
パラレル入力端子ＰＩがそれぞれ接続され、２個の集積
回路ＩＣ２１及びＩＣ２２間でデータを送受するように
構成されている。また、集積回路ＩＣ２１及びＩＣ２２
のそれぞれのシリアルインタフェースＳＩＦはセレクタ
２３、内部通信バス２４を介してマイコンＣＯＭに接続
されており、マイコンＣＯＭと集積回路ＩＣ２１、ＩＣ
２２間でシリアル通信を行うように構成されている。

【００１７】以上のように構成された電子装置２０にお
いて、セレクタ２３には外部端子部２５が接続されてお
り、そのセレクト端子ＳＥＬが「Ｈ」レベルに制御され
たとき、セレクタ２３は図１３に破線で示すようにマイ
コンＣＯＭから外部端子部２５側に切り替わるように構
成されている。また、外部端子部２５には第１の双方向
通信バス２６を介して検査装置２７が接続されており、
検査装置２７が外部端子部２５に対して各種制御データ
の送信を行い、かつ、外部端子部２５を介して電子装置
２０の内部通信バス２４に対して直接テストデータの送
受信を行うように構成されている。

【００１８】さらに、マイコンＣＯＭには外部バスイン
タフェース２８が接続されており、外部バスインタフェ
ース２８には外部通信バス（第２の双方向通信バス）２
９を介して検査装置２７が接続されている。外部通信バ
ス２９は、従来、電子装置２０のリモコン制御、集積回
路ＩＣ２１及びＩＣ２２のモード設定、パラメータ設定
等に用いるデータの送受信に用いられていたもので、こ
こでは検査装置２７がマイコンＣＯＭにテストを行うこ
とを知らせるために用いている。この外部バスインタフ
ェース２８及び外部通信バス２９としては、例えば、本
出願人の提案したＬＡＮＣ（Ｌｏｃａｌ Ａｐｐｌｉｃ
ａｔｉｏｎ Ｃｏｎｔｒｏｌ ＢｕｓＳｙｓｔｅｍ：登
録商標）と呼ばれるものがある。ＬＡＮＣの詳細につい
ては、例えば、特開昭６１−１４７６８７号公報に記載
されているので、ここでは説明しない。

【００１９】図２０において、検査装置２７により外部
端子部２５のセレクト端子ＳＥＬが「Ｈ」レベルに制御
されたとき、セレクタ２３は破線で示すようにマイコン
ＣＯＭから外部端子部２５側に切り替わる。この状態に
おいては、外部端子部２５のテストシリアル出力端子Ｔ
ＳＯ、テストシリアル入力端子ＴＳＩ及びテストクロッ
ク端子ＴＣＫが集積回路ＩＣ２１及びＩＣ２２のそれぞ
れのシリアルインタフェースＳＩＦのシリアル入力端子
ＳＩ、シリアル出力端子ＳＯ及びクロック入力端子ＳＣ
Ｋに接続される。

【００２０】また、この時、外部端子部２５のチップセ
レクト端子ＣＳＡは集積回路ＩＣ２１のチップセレクト
端子ＣＳに接続され、さらに外部端子部２５のチップセ
レクト端子ＣＳＢは集積回路ＩＣ２２のチップセレクト
端子ＣＳに接続される。これら２つのチップセレクト端
子ＣＳＡ及びＣＳＢを用いて集積回路ＩＣ２１及びＩＣ
２２を別々に動作させることにより、シリアルインタフ
ェースに接続される内部通信バス２４において、集積回
路ＩＣ２１及びＩＣ２２のそれぞれのシリアル出力端子
ＳＯからのデータが同時に出力されないように構成され
ている。

【００２１】ここで、外部端子部２５のテストモードセ
レクト端子ＴＭＳは集積回路ＩＣ２１及びＩＣ２２のテ
ストモードセレクト端子ＴＭＳに接続されており、テス
トモードセレクト端子ＴＭＳの論理レベルに応じて集積
回路ＩＣ２１及びＩＣ２２をテストモードに設定するよ
うに構成されている。このテストモードにおいては、集
積回路ＩＣ２１のシリアル入力端子ＳＩに入力されたテ
ストデータはＢ／ＳセルＢＢＣ１〜ＢＣ４（図示せず）
からＢ／ＳセルＢＣ５〜ＢＣ８に転送されパラレル出力
端子ＰＯから集積回路ＩＣ２２のパラレル入力端子ＰＩ
に送出される。そして、集積回路ＩＣ２２のパラレル入
力端子ＰＩに入力されたテストデータはＢ／ＳセルＢＣ
１〜ＢＣ４からＢ／ＳセルＢＣ５〜ＢＣ８に（図示せ
ず）に転送され、シリアル出力端子ＳＯから出力するよ
うに構成されている。

【００２２】この検査システムでは、集積回路ＩＣ２１
及びＩＣ２２にテストインタフェースＴＩＦを設けず、
シリアルインタフェースＳＩＦからテストデータを入力
する。そのため、通常モード時にシリアルインタフェー
スＳＩＦから入力されたデータを通常信号処理回路に送
出し、テストモード時にシリアルインタフェースＳＩＦ
から入力されたデータをＢ／Ｓセルに送出するためのス
イッチング回路が必要であるが、テストインタフェース
ＴＩＦが省略されているので、集積回路の構成が簡略化
されている。

【００２３】

【発明が解決しようとする課題】しかしながら、前記従
来の電子装置検査システムでは、外部の検査装置が検査
の対象である電子装置の内部通信バスに対して第１の双
方向通信バスにより直接テストデータの送受信を行うの
で、専用の外部端子部が必要であり、かつ、内部通信バ
スのプロトコルでデータの送受信を行わなければならな
い。また、電子装置が複数ある場合は、内部通信バスの
切替装置が必要となる。

【００２４】さらに、外部の検査装置は外部通信バスに
よりマイコンに対してテストを行うことを通知し、マイ
コンが検査中に誤動作しないようにする必要があるの
で、外部通信バスのプロトコルでの送受信も行わなけれ
ばならない。本発明は、前記問題点を解決して、専用の
外部端子部及び通信バスの切替装置が不要であり、か
つ、内部通信バスのプロトコルによるデータの送受信が
不要な電子装置の検査方法を提供することを目的とす
る。

【００２５】また、本発明はテストデータの書込みに使
用するマイコンのＲＡＭの節約が可能な電子装置の検査
方法を提供することを目的とする。

【００２６】

【課題を解決するための手段】前記問題点を解決するた
めに、本発明は、マイコンと、マイコンと内部通信バス
を介してデータの送受信を行う複数の集積回路と、マイ
コンの外部バスインタフェースとを備えた電子装置にお
ける複数の集積回路の入出力端子の接続状態をＢ／Ｓ方
式を用いて検査する方法において、マイコンが外部バス
インタフェースを介して検査装置から入力されたテスト
データをＲＡＭのデータエリアに格納するステップと、
マイコンがあらかじめ定められた集積回路に対してデー
タエリアに格納したテストデータを送信するステップ
と、マイコンがあらかじめ定められた集積回路に接続さ
れた集積回路からテストデータの送信に対応して出力さ
れたデータを受信してデータエリアに格納するステップ
と、該集積回路から受信してデータエリアに格納したテ
ストデータ中のあらかじめ定められたデータを検査する
ステップとを有するように構成した。

【００２７】また、本発明は、前記発明においてさらに
検査装置がマイコンに対して、集積回路から受信したデ
ータ中のあらかじめ定められたデータ以外のデータをデ
ータエリアに格納しないコマンドを送出するものであ
る。

【００２８】

【作用】本発明によれば、以上のように電子装置の検査
方法を構成したので、テストデータは外部接続端子部か
らマイコンに入力され、ＲＡＭのデータエリアに格納さ
れる。データエリアに格納されたテストデータはあらか
じめ定められた集積回路（例えば、図１のＩＣＩ）に送
信される。その集積回路に接続された集積回路（例え
ば、図１のＩＣ２）からテストデータの送信に対応して
出力されたデータはデータエリアに格納され、その中の
あらかじめ定められたデータが検査される。これによ
り、データエリアから送信されたテストデータを受信し
た集積回路の出力端子とそれに接続された集積回路の入
力端子間の接続状態の検査が行われる。

【００２９】また、本発明によれば、データエリアから
送信されたテストデータを受信した集積回路に接続され
た集積回路からテストデータの送信に対応して出力され
たデータ中のあらかじめ定められたデータ以外のデータ
（例えば、図７（ｂ）の「＊＊＊＊１１」）はデータエ
リアに格納されないので、マイコンから送出されたテス
トデータが集積回路から出力されたあらかじめ定められ
たデータ以外のデータにより消去されなくなる。そのた
め、検査装置からマイコンに対してテストデータを送出
する回数が減少する。

【００３０】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例における
電子装置検査システムの構成を示すブロック図である。
カメラ一体型ＶＴＲ等の電子装置１は１つの基板上に複
数の集積回路が設けられており、ここではＩＣ１及びＩ
Ｃ２のみ示してある。集積回路ＩＣ１のパラレル出力端
子ＰＯと集積回路ＩＣ２のパラレル入力端子ＰＩが接続
され、集積回路ＩＣ２のパラレル出力端子ＰＯ及び集積
回路ＩＣ１のパラレル入力端子ＰＩが接続されており、
これらのＩＣ１、ＩＣ２間でデータを送受信するように
構成されている。また、集積回路ＩＣ２のパラレル出力
端子ＰＯの１つが集積回路ＩＣ２のパラレル入力端子Ｐ
Ｉの１つに接続され、ループを形成している。

【００３１】さらに、集積回路ＩＣ１、ＩＣ２のそれぞ
れのシリアルインタフェースは内部通信バス２を介して
マイコンＣＯＭに接続されており、マイコンＣＯＭと集
積回路ＩＣ１、ＩＣ２間でシリアル通信を行うように構
成されている。また、マイコンＣＯＭは外部バスインタ
フェース３及び外部通信バス４を介して検査装置５に接
続されている。外部バスインタフェース３及び双方向通
信バス４は従来例において説明したＬＡＮＣ等、電子装
置１のリモコン制御、集積回路ＩＣ１、ＩＣ２のモード
設定、パラメータ設定等に用いられているもので、ここ
では検査装置５がマイコンＣＯＭにテストデータの送受
信、コマンドの送信等を行う。

【００３２】図２は本発明の第１実施例において検査装
置がマイコンＣＯＭに送出するデータの構成図であり、
Ｂ／Ｓデータを書込む集積回路を指定するＩＣ指定コマ
ンド、集積回路のＢ／Ｓセルに書込むＢ／Ｓデータのデ
ータ長、Ｂ／Ｓデータ、及びＢ／Ｓデータモード設定コ
マンドから構成されている。図３は本発明の実施例にお
けるマイコンのＲＡＭの構成図であり、図２に示したＢ
／Ｓモード設定コマンド、Ｂ／Ｓデータ長、ＩＣ指定コ
マンドを格納するコマンドエリアＣＡと検査装置から入
力され、集積回路へ出力するＢ／Ｓデータ及び集積回路
から入力されたＢ／Ｓデータを格納する入出力データエ
リアＤＡを有する。

【００３３】図４及び図５は本発明の第１実施例におけ
る検査手順のフロー図、図６〜図１２は図４及び各ステ
ップにおける集積回路及びデータエリアの状態を示す説
明図である。以下、図１〜図１２を参照しながら、集積
回路ＩＣ１のパラレル出力端子ＰＯと集積回路ＩＣ２の
パラレル入力端子ＰＩの接続状態、集積回路ＩＣ２のパ
ラレル出力端子ＰＯと集積回路ＩＣ１のパラレル入力端
子ＰＩの接続状態を順次検査する場合の手順について説
明する。

【００３４】まず、検査装置５は外部通信バス４及び外
部バスインタフェース３を介してマイコンＣＯＭをＢ／
Ｓモードにする。マイコンＣＯＭはＢ／Ｓモードになる
と、通常動作を停止する。また、テストモードセレクト
端子ＴＭＳを「Ｈ」にして集積回路ＩＣ１〜ＩＣ３をテ
ストモードに設定する。そして、Ｂ／Ｓモード設定コマ
ンド待機状態となる。

【００３５】次に、検査装置５はマイコンＣＯＭに図２
に示したデータを送出する。マイコンＣＯＭはデータを
受信すると、ＩＣ指定コマンド、Ｂ／Ｓデータ長及びＢ
／Ｓモード設定コマンドをＲＡＭのコマンドエリアＣＡ
に格納し、Ｂ／Ｓデータを入出力データエリアＤＡに格
納する（図４のステップＳ１、図６（ａ））。ここで
は、Ｂ／Ｓデータは集積回路ＩＣ１のパラレル出力端子
ＰＯにテストデータ「１１」を設定するためのデータＰ
１1 ＝「１１００」であり、ＩＣ指定コマンドは集積回
路ＩＣ１を指定するコマンドであり、Ｂ／Ｓモード設定
コマンドは入出力データエリアＤＡに格納されたＢ／Ｓ
データを集積回路に送出し、集積回路から読出されたデ
ータを入出力データエリアＤＡに格納することを指令す
るコマンドである。この時、集積回路ＩＣ１、ＩＣ２に
は通常のモードにおいて格納されたデータが残っている
（図６（ａ）の＊印）。

【００３６】次に、マイコンＣＯＭはコマンドエリアＣ
Ａに格納したＩＣ指定コマンドを読み、チップセレクト
端子ＣＳＡを「Ｈ」レベルとすることにより、集積回路
ＩＣ１を選択する。そして、ＲＡＭの入出力データエリ
アＤＡからデータ「１１００」を読出し、クロック端子
ＳＣＫに入力されたクロック信号に基づいて集積回路Ｉ
Ｃ１のシリアル入力端子ＳＩに送出する。この時、集積
回路ＩＣ１のシリアル出力端子ＳＯからデータ「＊＊＊
＊」が読み出され、マイコンＣＯＭの入出力データエリ
アＤＡに格納される（図４のステップＳ２、図６
（ｂ））。入力されたデータ「１１００」は図６（ｂ）
に示すように、前半の２ビットであるテストデータ「１
１」が集積回路ＩＣ１のパラレル出力端子ＰＯに接続さ
れたＢ／ＳセルＢＣ３、ＢＣ４に格納されるので、パラ
レル出力端子ＰＯにテストデータ「１１」が現れる。後
半の２ビットのデータ「００」はテストに使用しないの
で、これ以外の任意のパターンでよい。シリアル入力端
子ＳＩへの送出が終わると、チップセレクト端子ＣＳＡ
を「Ｌ」レベルにする。チップセレクト端子ＣＳＡを
「Ｌ」レベルとすることによって集積回路ＩＣ１をホー
ルドモードに制御する。このモードでは集積回路ＩＣ１
の状態は変化せず、パラレル出力端子ＰＯのデータはテ
ストデータ「１１」を保持する。

【００３７】次に、検査装置５はマイコンＣＯＭに図２
に示したデータを送出する。マイコンＣＯＭはデータを
受信すると、ステップＳ１と同様に各データをコマンド
エリアＣＡ及び入出力データエリアＤＡに格納する（図
４のステップＳ３）。ここでは、Ｂ／Ｓデータは集積回
路ＩＣ２のパラレル出力端子ＰＯにテストデータ「１１
１」を設定するためのデータＰ１２＝「１１１０００」
であり、ＩＣ指定コマンドは集積回路ＩＣ２を指定する
コマンドである。この時、データＰ１２はステップＳ２
で入出力データエリアＤＡに格納したデータ「＊＊＊
＊」に上書きされる（図４のステップＳ３、図６
（ｃ））。

【００３８】次に、マイコンＣＯＭはＩＣ指定コマンド
を読み、チップセレクト端子ＣＳＢを「Ｈ」レベルとす
ることにより、集積回路ＩＣ２を選択する。そして、集
積回路ＩＣ２のパラレル入力端子ＰＩにおいて、集積回
路ＩＣ１のパラレル出力端子ＰＯのテストデータ「１
１」を捕捉する。この時、同時に集積回路ＩＣ２のＢ／
ＳセルＢＣ４に格納されたデータがパラレル出力端子Ｐ
Ｏからパラレル入力端子ＰＩを通ってＢ／ＳセルＢＣ３
に格納される。（図４のステップＳ４、図７（ａ））。

【００３９】そして、集積回路ＩＣ２のシリアル入力端
子ＳＩにデータ「１１１０００」を入力する。この時、
集積回路ＩＣ２のシリアル出力端子ＳＯからデータ「＊
＊＊＊１１」を読み出し、マイコンＣＯＭの入出力デー
タエリアＤＡに格納する（図４のステップＳ５、図７
（ｂ））。次に、検査装置５及びマイコンＣＯＭはステ
ップＳ３と同じ動作を繰り返す（図４のステップＳ６、
図７（ｃ））。これは、ステップＳ３で入出力データエ
リアＤＡに格納したデータＰ１２が、ステップＳ５で集
積回路ＩＣ２シリアル出力端子ＳＯから読出したデータ
「＊＊＊＊１１」により消去されたためである。

【００４０】次に、ステップＳ４と同様に集積回路ＩＣ
２のパラレル入力端子ＰＩにおいて、集積回路ＩＣ１の
パラレル出力端子ＰＯのテストデータ「１１」を捕捉す
る。この時、同時に集積回路ＩＣ２のＢ／ＳセルＢＣ４
に格納されたデータ「１」が、パラレル出力端子ＰＯか
らパラレル入力端子ＰＩを通ってＢ／ＳセルＢＣ３に格
納される。（図４のステップＳ７、図８（ａ））。

【００４１】そして、集積回路ＩＣ２のシリアル入力端
子ＳＩにデータ「１１１０００」を入力する。この時、
集積回路ＩＣ２シリアル出力端子ＳＯからデータ「１１
１１１１」を読み出し、マイコンＣＯＭの入出力データ
エリアＤＡに格納する（図４のステップＳ８、図８
（ｂ））。すなわち、このステップでは集積回路ＩＣ１
のパラレル出力端子ＰＯと集積回路ＩＣ２のパラレル入
力端子ＰＩの接続状態を検査するデータＰ１１の読出し
と集積回路ＩＣ２のパラレル出力端子ＰＯと集積回路Ｉ
Ｃ１のパラレル入力端子ＰＩの接続状態を検査するデー
タＰ１２の書込みが同時に行われる。

【００４２】マイコンＣＯＭの入出力データエリアＤＡ
に格納されたデータ「１１１１１１」の前半の３ビット
が「１」かどうかを確認することにより、集積回路ＩＣ
１のパラレル出力端子ＰＯと集積回路ＩＣ２のパラレル
入力端子ＰＩの接続状態及び集積回路ＩＣ２のループの
接続状態を検査する（図４のステップＳ９）。この比較
はマイコンＣＯＭが行っても検査装置５が行ってもよい
が、マイコンＣＯＭで行うように構成すると集積回路の
構成を変更した場合にマイコンＣＯＭのプログラムを変
更しなければならないのに対し、本実施例のように検査
装置５で行うように構成すれば、検査装置５のプログラ
ムを変更するだけで対応することができる。

【００４３】次に、検査装置５はマイコンＣＯＭに図２
に示したデータを送出する。マイコンＣＯＭはデータを
受信すると、各データをコマンドエリアＣＡ及び入出力
データエリアＤＡに格納する（図４のステップＳ１０、
図８（ｃ））。ここでは、Ｂ／Ｓデータは集積回路ＩＣ
１のパラレル出力端子ＰＯにテストデータ「００」を設
定するためのデータＰ２１＝「００１１」であり、ＩＣ
指定コマンドは集積回路ＩＣ１を指定するコマンドであ
る。

【００４４】この状態において、チップセレクト端子Ｃ
ＳＢを「Ｌ」レベルとすることによって集積回路ＩＣ２
をホールドモードに制御する。このモードでは集積回路
ＩＣ２の状態は変化せず、パラレル出力端子ＰＯのデー
タはテストデータ「１１１」を保持する。さらに、マイ
コンＣＯＭはＩＣ指定コマンドを読み、チップセレクト
端子ＣＳＡを「Ｈ」レベルとすることにより集積回路Ｉ
Ｃ１を選択する。そして、テストモードとなった集積回
路ＩＣ１のパラレル入力端子ＰＩにおいて、集積回路Ｉ
Ｃ２のパラレル出力端子ＰＯのテストデータ「１１」を
捕捉する（図４のステップＳ１１。以下、集積回路とデ
ータエリアの状態説明図省略）。

【００４５】そして、集積回路ＩＣ１のシリアル入力端
子ＳＩにデータ「００１１」を入力する。この時、集積
回路ＩＣ１シリアル出力端子ＳＯからデータ「１１１
１」を読み出し、マイコンＣＯＭの入出力データエリア
ＤＡに格納する（図４のステップＳ１２）。すなわち、
このステップでは集積回路ＩＣ２のパラレル出力端子Ｐ
Ｏと集積回路ＩＣ１のパラレル入力端子ＰＩの接続状態
を検査するテストデータＰ１２の読出しと集積回路ＩＣ
１のパラレル出力端子ＰＯと集積回路ＩＣ２のパラレル
入力端子ＰＩの接続状態を検査するテストデータＰ２１
の書込みが同時に行われる。

【００４６】マイコンＣＯＭの入出力データエリアＤＡ
に格納されたデータ「１１１１」の後半の２ビットが
「１」かどうか確認することにより、集積回路ＩＣ２の
パラレル出力端子ＰＯと集積回路ＩＣ１のパラレル入力
端子ＰＩの接続状態を検査する（図５のステップＳ１
３）。次に、検査装置５はマイコンＣＯＭに集積回路Ｉ
Ｃ２のパラレル出力端子ＰＯにテストデータ「０００」
を設定するためのデータＰ２２＝「０００１１１」等を
送出する。マイコンＣＯＭはデータを受信すると、各デ
ータをコマンドエリアＣＡ及び入出力データエリアＤＡ
に格納する（図４のステップＳ１４）。

【００４７】以後のステップＳ１５〜Ｓ２３は前記ステ
ップＳ３〜Ｓ１４と同様なので、説明を省略する。以上
のステップＳ１〜Ｓ２３を簡単にまとめると、ステップ
Ｓ１〜Ｓ５が集積回路ＩＣ１、ＩＣ２に対するデータＰ
１１、Ｐ１２の設定、ステップＳ６〜Ｓ１３がＢ／Ｓの
実行によるテストデータの読出しになる。そして、ステ
ップＳ１０〜Ｓ１６が集積回路ＩＣ１、ＩＣ２に対する
データＰ２１、Ｐ２２の設定、ステップＳ１７〜Ｓ２３
がＢ／Ｓの実行によるテストデータの読出しになる。

【００４８】本実施例によれば、専用の外部端子部及び
通信バスの切替装置が不要になるので、検査装置の簡素
化及び電子装置の部品点数の削減ができる。また、検査
装置から電子装置を見た場合、データのやり取りはマイ
コンの仮想空間上のデータエア（ＲＡＭ）に対して行う
ことになるので、電子装置内部の構造を意識する必要が
なくなる。さらに、検査装置は外部通信のプロトコルの
みをサポートすればよい。また、集積回路へ出力するＢ
／Ｓデータ及び集積回路から入力されたＢ／Ｓデータを
格納するデータエリアを共用したのでＲＡＭを節約する
ことができる。

【００４９】しかしながら、図４のステップＳ４及び図
５のステップＳ１６で集積回路から読出したデータによ
り入出力データエリアＤＡのテストデータを消去してし
まうため、ステップＳ６及びステップＳ１７で再度検査
装置５からマイコンＣＯＭにテストデータを送出しなけ
ればならない。検査装置５とマイコンＣＯＭとの間は内
部通信バス２よりも低速の外部通信バス４により接続さ
れているため、処理に時間がかかってしまう。そこで、
以下に説明する第２実施例では、検査装置５からマイコ
ンＣＯＭに送出するコマンドを工夫することにより、検
査装置５とマイコンＣＯＭとの通信回数を低減させてい
る。

【００５０】図９は本発明の第２実施例において検査装
置がマイコンＣＯＭに送出するデータの構成図であり、
Ｂ／Ｓデータを書込む集積回路を指定するＩＣ指定コマ
ンド、集積回路のＢ／Ｓセルに書込むＢ／Ｓデータのデ
ータ長、Ｂ／Ｓデータ、及びＢ／Ｓモード設定コマンド
として集積回路から読出したデータをＲＡＭの入出力デ
ータエリアに格納しないことを指令する出力専用コマン
ドを備えている。

【００５１】図１０及び図１１は本発明の第２実施例に
おける検査手順のフロー図、図１２〜図１３は図４及び
の各ステップにおける集積回路及びデータエリアの状態
を示す説明図である。以下、図１、図３、図９〜図１３
を参照しながら、本実施例の検査手順を説明するが、第
１実施例と同一の処理については説明を省略する。ステ
ップＳ２１〜Ｓ２３までは第１実施例のステップＳ１〜
Ｓ３と基本的には同じである。異なる点は、検査装置５
が送出するコマンドに出力専用コマンドが付加されてい
る点である。

【００５２】次のステップＳ２４では、ステップＳ２３
でＲＡＭの入出力データエリアＤＡに格納したデータＰ
１２＝「１１１０００」を集積回路ＩＣ２のシリアル入
力端子ＳＩに送出し、集積回路ＩＣ２のシリアル出力端
子ＳＯからデータ「＊＊＊＊＊＊」を読出す。ただし、
出力専用コマンドがあるためこのデータ「＊＊＊＊＊
＊」はデータエリアＤＡに格納しない（図１２
（ａ））。

【００５３】次のステップＳ２５〜Ｓ３１は第１実施例
のステップＳ７〜Ｓ１３に対応する。すなわち、本実施
例ではデータエリアＤＡにデータＰ１２＝「１１１００
０」が残っているため、第１実施例のステップＳ６のよ
うに検査装置５からマイコンＣＯＭに対して再度データ
Ｐ１２を送出する必要がない。ステップＳ２５〜Ｓ３１
における集積回路及びデータエリアの状態を図１２
（ｂ）〜図１３（ｃ）に示す。

【００５４】同様に、ステップＳ３２で集積回路ＩＣ２
のシリアル出力端子ＳＯから読出したデータをデータエ
リアＤＡに格納しないように制御して、第１実施例のス
テップＳ１７のように検査装置５からマイコンＣＯＭに
対して再度データＰ２２を送出する必要がないように構
成している。以上のステップＳ２１〜Ｓ３８を簡単にま
とめると、ステップＳ２１〜Ｓ２５が集積回路ＩＣ１、
ＩＣ２に対するデータＰ１１、Ｐ１２の設定、ステップ
Ｓ２６〜Ｓ３１がＢ／Ｓの実行によるテストデータの読
出しになる。そして、ステップＳ２８〜Ｓ３３が集積回
路ＩＣ１、ＩＣ２に対するデータＰ２１、Ｐ２２の設
定、ステップＳ３４〜Ｓ３８がＢ／Ｓの実行によるテス
トデータの読出しになる。

【００５５】本実施例では、内部通信バス２に比較して
低速の外部通信バス４を介して検査装置５からマイコン
ＣＯＭに対してデータを送出する回数が第１実施例より
も２回少ないので、全体の処理時間が２０％程度短縮さ
れる。なお、本発明は前記実施例に限定されるものでは
なく、本発明の趣旨に基づき種々の変形が可能であり、
それらを本発明の範囲から排除するものではない。例え
ば、３個以上の集積回路のパラレル出力端子とパラレル
入力端子の接続状態を順次検査するように構成してもよ
い。

【００５６】

【発明の効果】以上、詳細に説明したように、本発明に
よれば以下に記載した効果を奏する。 （１）専用の外部接続端子部及び通信バスの切替装置が
不要になるので、検査装置の簡素化及び電子装置の部品
点数の削減ができる。 （２）検査装置から電子装置を見た場合、データのやり
取りはマイコンの仮想上のデータエリア（ＲＡＭ）に対
して行うことになるので、電子装置内部の構造を意識す
る必要がなくなる。 （３）検査装置は外部通信のプロトコルのみをサポート
すればよい。 （４）集積回路に出力するデータと集積回路から出力さ
れたデータとを共通のデータエリアに書込むので検査に
使用するＲＡＭを節約することができる。 （５）集積回路の出力をデータエリアに書込まないコマ
ンドを追加するによって、ＲＡＭの兼用によるメリット
を享受したままで、検査手順を工夫して時間を短縮する
ことができる。

【図面の簡単な説明】

【図１】本発明の実施例における電子装置検査システム
の構成を示すブロック図である。

【図２】本発明の第１実施例において検査装置がマイコ
ンＣＯＭに送出するデータの構成図である。

【図３】本発明の実施例におけるマイコンのＲＡＭの構
成図である。

【図４】本発明の第１実施例における検査手順のフロー
図である。

【図５】本発明の第１実施例における検査手順のフロー
図である。

【図６】図４の各ステップにおける集積回路及びデータ
エリアの状態を示す説明図である。

【図７】図４の各ステップにおける集積回路及びデータ
エリアの状態を示す説明図である。

【図８】図４の各ステップにおける集積回路及びデータ
エリアの状態を示す説明図である。

【図９】本発明の第２実施例において検査装置がマイコ
ンＣＯＭに送出するデータの構成図である。

【図１０】本発明の第２実施例における検査手順のフロ
ー図である。

【図１１】本発明の第２実施例における検査手順のフロ
ー図である。

【図１２】図１０の各ステップにおける集積回路及びデ
ータエリアの状態を示す説明図である。

【図１３】図１０の各ステップにおける集積回路及びデ
ータエリアの状態を示す説明図である。

【図１４】集積回路の構成を示す説明図である。

【図１５】複数の集積回路及びマイコンの接続状態を示
す接続図である。

【図１６】従来のＢ／Ｓ用集積回路の構成を示す説明図
である。

【図１７】従来のＢ／Ｓ用集積回路の内部構成を示す説
明図である。

【図１８】従来のＢ／Ｓセルの構成を示すブロック図で
ある。

【図１９】複数の集積回路に対してＢ／Ｓを行う場合の
説明図である。

【図２０】従来の電子装置検査システムの構成を示すブ
ロック図である。

【符号の説明】

１ 電子装置 ２ 内部通信バス ３ 外部バスインタフェース ４ 外部通信バス ５ 検査装置 ＣＯＭ マイコン ＩＣ１〜ＩＣ２ 集積回路 ＤＡ 入出力データエリア

Claims (2)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータと、該マイクロコ
   ンピュータと内部通信バスを介してデータの送受信を行
   う複数の集積回路と、該マイクロコンピュータの外部バ
   スインタフェースとを備えた電子装置における前記複数
   の集積回路の入出力端子の接続状態をバウンダリスキャ
   ン方式を用いて検査する方法において、（ａ）前記マイ
   クロコンピュータが前記外部バスインタフェースを介し
   て検査装置から入力されたテストデータをＲＡＭのデー
   タエリアに格納するステップと、（ｂ）前記マイクロコ
   ンピュータがあらかじめ定められた集積回路に対して前
   記データエリアに格納したテストデータを送信するステ
   ップと、（ｃ）前記マイクロコンピュータが該あらかじ
   め定められた集積回路に接続された集積回路から前記テ
   ストデータの送信に対応して出力されたデータを受信し
   て前記データエリアに格納するステップと、（ｄ）前記
   集積回路から受信して前記データエリアに格納したデー
   タ中のあらかじめ定められたデータを検査するステップ
   とを有することを特徴とする電子装置の検査方法。
2. 【請求項２】 検査装置がマイクロコンピュータに対し
   て、集積回路から受信したデータ中のあらかじめ定めら
   れたデータ以外をデータエリアに格納しないコマンドを
   送出することを特徴とする請求項１記載の電子装置の検
   査方法。