JP2008528999A - テスト可能な電子回路 - Google Patents

Abstract

電子回路は、回路のデータ端子（１１ａ〜ｃ）及び機能回路（１０）に結合したフリップフロップのグループ（１２ａ〜ｃ）を有する。各グループ（１２ａ〜ｃ）は、グループのフリップフロップをクロックするクロック入力部を有する。各グループ（１２ａ〜ｃ）を、データ端子からのテストデータの順次のシフトに対してシフト形態と機能形態との間で切り替えることができるとともに、機能回路（１０）への信号の供給及び／又は機能回路（１０）からの信号の受信をそれぞれ並列に行う。テスト制御回路（１６）を、機能モードと、テストシフトモードと、テスト通常モードとの間で切り替えることができる。テスト制御回路（１６）は、グループを機能モードで機能形態に切り替えるとともにテストシフトモードでシフト形態に切り替えるためにフリップフロップ（１２ａ〜ｃ）のグループに結合される。クロックマルチプレクサ回路（１５ａ〜ｃ，１８）は、データ端子（１１ａ〜ｃ）に結合された入力部と、グループ（１２ａ〜ｃ）のクロック入力部に結合された出力部とを有する。テスト制御回路（１６）は、テスト制御回路（１６）によって仮定されたモードに依存してクロックマルチプレクサ回路（１５ａ〜ｃ，１８）を制御するように結合される。クロックマルチプレクサ回路（１５ａ〜ｃ，１８）は、テスト通常モードにおいてグループ（１２ａ〜ｃ）の各々のクロック入力部で一時的にデータ端子（１１ａ〜ｃ）の各々からクロック信号を構成する。

Description

本発明は、電子回路に関し、特に、複数のクロックドメインを有するテスト可能な集積回路に関する。また、本発明は、そのような電子回路をテストする方法及びそのような電子回路をテストするテスタ装置に関する。

米国特許第６，１３１，１７３号は、複数のクロックドメインを具えるテスト可能な集積回路を開示する。今日の集積回路のサイズが増大するに従って、集積回路の機能回路を互いに相違するクロックドメインに分割する必要が増大する。通常の動作中、そのような集積回路は、互いに相違するクロックドメインで回路の動作を制御するために複数の部分的又は全体的に独立したクロック信号を用いる。典型的には、集積回路は、互いに相違するクロック信号の大部分を内部で発生するために複数の内部クロック回路を有する。典型的なクロック回路は、例えば基準信号に対して同期をとるクロック信号を発生するために発振回路又はＰＬＬ回路を具える。

互いに相違するクロックドメインを用いることによって、集積回路のテストが更に困難になる。互いに相違するクロック信号（特に内部で発生したクロック信号）を同時に操作することによって、予測不可能な相対的なタイミングが生じ、これによって、予測不可能なテスト結果が生じる。

この問題の種々の解決が提案された。例えば、米国特許第６，１３１，１７３号は、予測不可能なテスト結果を回避するよう互いに相違するクロックドメインの機能回路を互いに分離するためにクロックドメイン分離回路を用いることができる方法を開示している。他の解決は、回路全体に亘るテストモードでの特定のテストクロック信号、予測可能なタイミングを実現するための互いに相違するクロックドメイン間の特別なインタフェース等の使用を伴う。

この種の解決は、予測可能なテスト結果を実現するが、テスト下の回路で著しい回路オーバヘッドの犠牲を払う。これらの解決によって、互いに相違する回路パーツが互いに相違する遅延間隔内で利用できるデータを形成できるか否かを決定するために識別可能で「迅速な」テストを実行するのが困難になる。

特に、本発明の目的は、複数のクロックドメインを有するテスト用電子回路に必要な回路オーバヘッドの量を減少することである。

特に、本発明の目的は、テスト下の電子回路のクロック信号に亘る制御の程度を増大することである。

本発明による集積回路は、請求項１に記載されている。本発明によれば、テストデータのシフトに用いられる集積回路の外部端子は、集積回路がテスト中にテスト結果を取得するときにテスト結果の取得を計測するクロック信号を発生するために一時的に用いられる。典型的には、テスト中、各外部端子は、各内部クロック回路によって通常クロックされる回路のパーツにクロック信号を供給するのに用いられる。テストデータがシフトされると、好適には、単一のテストクロックが、テストデータのシフトのためにこれら回路の全てにクロック信号を供給するのに用いられる。このようにして、種々のクロック信号に亘る完全な外部の制御が、クロック信号の供給のために多数の追加の外部端子を必要とすることなくテストのタイミングの重大な部分の間に利用できる。

本発明のこれら及び他の目的及び好適な態様を、添付図面を参照しながら、制限目的でない例を用いて説明する。

図１は、機能回路１０、フリップフロップ１２ａ〜ｃのグループ、境界走査セル１３ａ〜ｆ、クロック回路１４ａ〜ｃ、第１のクロックスイッチング回路１５ａ〜ｃ、テスト制御回路１６及び第２のクロックスイッチング回路１８を具えるテスト可能な回路を示す。テスト可能な回路の素子は、好適には集積回路に集積される。典型的な実施の形態において、機能回路１０が組合せ論理回路しか有しない（フリップフロップを有しない）ので、フリップフロップ１２ａ〜ｃは、通常（非テスト）動作中に機能回路１０と共同して動作する。

テスト可能な回路を、データフロー部、クロックフロー部及びテスト制御部を具えるものと考えることができる。データフロー部は、入力部１１ａ〜ｃ及び出力部１９ａ〜ｃを有する（典型的には両方とも集積回路の外部入力接続とする。）。各入力部１１ａ〜ｃは、各境界走査入力セル１３ａ〜ｃに結合され、各境界走査入力セル１３ａ〜ｃは、フリップフロップ１２ａ〜ｃの各グループの入力部に結合される。フリップフロップ１２ａ〜ｃの各グループは、各出力境界走査セル１３ｄ〜ｆに結合された出力部を有し、各出力境界走査セル１３ｄ〜ｆは、各出力部１９ａ〜ｃに結合される。

クロックフロー部において、フリップフロップ１２ａ〜ｃのグループは、クロック信号を第１のクロックスイッチング回路１５ａ〜ｃからそれぞれ受信する。第１のクロックスイッチング回路１５ａ〜ｃはそれぞれ、各クロック回路１４ａ〜ｃに結合された第１の入力部と、第２のクロックスイッチング回路１８に結合された第２の入力部とを有する。第２のクロックスイッチング回路１８は、テストインタフェース１７からテストクロック入力部１７ａに結合した第１のクロック入力部と、各入力部１１ａ〜ｃに結合した第２のクロック入力部とを有する。

テスト制御部は、テスト制御回路１６に結合したテストインタフェース１７（典型的には、集積回路の外部入力接続部）を有する。テストインタフェースを、例えば、テストクロック用の接続部ＴＣＫ、テスト入力データ用の接続部ＴＤＩ、テスト出力データ用の接続部ＴＤＯ、テスト制御用の接続部ＴＤＳ及びリセット用の接続部ＲＳＴを具える通常の走査制御インタフェースとすることができる。テスト制御回路１６は、第１のクロックスイッチング回路１５ａ〜ｃの制御入力部、フリップフロップ１２ａ〜ｃのグループの制御入力部、第２のクロックスイッチング回路１８及び境界走査セル１３ａ〜ｆに結合した出力部を有する。

通常の機能的な動作中、テスト制御回路１８は、機能状態に切り替えられ、この場合、テスト制御回路１８によって、フリップフロップ１２ａ〜ｃのグループの個別のフリップフロップ（図示せず）は、デジタルデータを機能回路１０に並列に供給するとともにデジタルデータを機能回路１０から並列に取得するよう機能する。このタイプのテスト可能な回路の通常の機能的な動作は、それ自体既知であり、詳細に説明しない。

この取得及び／又は供給の機能的な動作中、フリップフロップ１２ａ〜ｃのグループの各々のフリップフロップのタイミングは、クロック回路１４ａ〜ｃのそれぞれによって制御される。第１のクロックスイッチング回路１４ａ〜ｃのそれぞれは、クロック回路１４ａ〜ｃのそれぞれからのクロック信号及び第２のクロックスイッチング回路１８からのクロック信号を交互にパスする。

通常の機能的な動作中、テスト制御回路１６は、クロック回路１４ａ〜ｃからフリップフロップ１２ａ〜ｃのグループのフリップフロップにクロック信号をパスするために制御信号を第１のクロックスイッチング回路１５ａ〜ｃに供給する。このために、第１のクロックスイッチング回路１５ａ〜ｃはそれぞれ、例えば、クロック回路１５ａ〜ｃ及び第２のクロックスイッチング回路１８に結合した多重入力部並びにテスト制御回路１６に結合した制御入力部を有するマルチプレクサ回路を有する。

一例として、通常の機能的な動作中、所定の個々のフリップフロップ（図示せず）が外部入力部１１ａ〜ｃ及び／又は出力部１９ａ〜ｃにデジタル信号を供給し及び／又は外部入力部１１ａ〜ｃ及び／又は出力部１９ａ〜ｃからデジタル信号を取得するように、外部入力部入力部１１ａ〜ｃ及び出力部１９ａ〜ｃを、フリップフロップ１２ａ〜ｃのグループにのみ結合しているように示す。しかしながら、機能回路１０を、通常の機能的な動作中にデジタルデータを受信し及び／又は供給するために外部入力部１１ａ〜ｃ及び／又は出力部１９ａ〜ｃに直接接続することもできる。このタイプの接続を、明りょうのために図から省略したが、このタイプの接続が存在することを理解すべきである。

テストインタフェースの制御下で、テスト可能な回路をテストモードに切り替えることができる。テストモードにおいて、テスト制御回路１８は、テストシフト状態及びテスト通常状態をサポートする。これらのタイプの状態及びそのような状態間の切替の制御は、それ自体既知であり、したがって、詳細に説明しない。一実施の形態において、例えば、テスト制御回路１８は、種々の状態を仮定するとともに各状態で適切な制御信号を発生することができる状態マシンを具え、インタフェース１７からの制御信号は、状態マシンがある状態から他の状態に切り替わるか否か及び切り替わるときを制御する。

テストシフト状態において、テスト制御回路１８（図２参照）は、フリップフロック１２ａ〜ｃのグループがそれぞれシリアルシフトレジスタとして機能するようフリップフロップ１２ａ〜ｃのグループのフリップフロップを制御する。この動作をサポートするフリップフロップ１２ａ〜ｃのグループの回路配置は、それ自体既知であり、したがって、詳細に説明しない。シフト状態において、テスト制御回路１８は、同一のテストクロック信号を第１のクロックスイッチング回路１５ａ〜ｃの全てに供給するよう第２のクロックスイッチング回路１８を制御し、テスト制御回路１８は、このテストクロック信号をフリップフロップ１２ａ〜ｃのグループに供給してシリアルシフティングのタイミングを制御するよう第１のクロックスイッチング回路１５ａ〜ｃを制御する。

テストシフト状態を用いて、テストデータを機能回路１０に供給できる前にテストデータを入力部１１ａ〜ｃからフリップフロップ１２ａ〜ｃのグループを通じてシフトし、テスト結果を出力部１９ａ〜ｃからフリップフロップ１２ａ〜ｃのグループを通じてシフトする。一実施の形態において、署名演算回路（図示せず）を、フリップフロップ１２ａ〜ｃのグループと出力部１９ａ〜ｃとの間に追加することができ、その結果、署名データのみを出力すればよい。

テスト通常状態において、テスト制御回路１８は、フリップフロップがデータ信号を機能回路１０から並列に取得するようフリップフロップ１２ａ〜ｃのグループのフリップフロップを制御する。取得の時間は、クロック信号によって制御される。テスト通常状態において、テスト制御回路１８は、信号を入力部１１ａ〜ｃから第１のクロックスイッチング回路１５ａ〜ｃに供給するために第２のクロックスイッチング回路を制御し、テスト制御回路１８は、これらの信号の各々をグループ１２ａ〜ｃの各々のフリップフロップに供給して取得のタイミングを制御するために第１のクロックスイッチング回路１５ａ〜ｃを制御する。

図２は、第２のクロックスイッチング回路１８の実施の形態を示す。本実施の形態において、第２のクロックスイッチング回路１８は、テストクロック信号を受信するために接続部１７ａに結合した第１の多重入力部及び入力部１１ａ〜ｃに結合した第２の多重入力部を有する複数のマルチプレクサ回路２０ａ〜ｃを有する。マルチプレクサ回路２０ａ〜ｃの出力部２８ａ〜ｄは、第１のクロックスイッチング回路（図示せず）の各々の入力部に結合される。マルチプレクサ回路２０ａ〜ｃの共通の制御入力部２２は、テスト制御回路（図示せず）に結合される。テストシフト状態において、テスト制御回路は、テストクロック信号をクロック入力部１７ａから第１のマルチプレクサ回路にパスするためにマルチプレクサ回路２０ａ〜ｃを制御する。テスト通常状態において、テスト制御回路は、信号を入力部１１ａ〜ｃから第１のマルチプレクサ回路にパスするためにマルチプレクサ回路２０ａ〜ｃを制御する。

図３は、典型的なテストシステムを示す。システムは、テスト下の回路３０と、テスト信号供給装置３２と、テスト信号選択装置３４とを有する。テスト下の回路を、図１に示すようなテスト可能な回路とする。動作中、テスト中の回路３０の入力部、出力部及びテストインタフェースは、信号供給装置３２をテストするために結合される。テスト信号供給装置３２は、テストデータ及び制御信号をテスト下の回路３０に供給するとともに、戻されたテスト結果（例えば、機能回路１０から取得したデータ又はそのようなデータから取得した書名）を受信し、テスト結果は、回路が故障を有するか否かを決定するために評価される。テストの前に、テスト信号選択装置３４は、テスト下の回路の記述(description)を受信し、関連の誤りの所定の分類をテスト結果に表すためにテストデータパターンの集合を発生する。テスト信号選択装置３４は、選択したパターンについての情報及び誤りのない回路の場合に予測されるテスト結果を、テスト信号供給装置に供給する。

テスト信号供給装置３２は、テストパターンを入力部１１ａ〜ｃに供給し、制御信号をテストインタフェース１７に供給して、フリップフロップ１２ａ〜ｃのグループがテストパターンをフリップフロップを通じてシフトする。次に、テスト信号供給装置３２は、テスト制御回路をテスト通常状態に切り替えるために制御信号を発生する。このとき、第２のクロックスイッチング回路１８によって、信号を入力部１１ａ〜ｃからフリップフロップ１２ａ〜ｃのグループにパスしてクロッキングを制御する。このようにして、テスト信号供給装置３２に対して、取得中にタイミングの完全な制御を行う。テスト信号供給装置３２は、例えば、機能回路の所定のパーツが要求速度に応答するか否かを決定するために、所望のテストに従って選択されたタイミングでクロックパルスを入力部１１ａ〜ｃに供給する。

図４は、テスト中に用いられる信号を示す。三つの時間間隔４０ａ，４２，４０ｂを示す。第１及び第３の時間間隔４０ａ，ｂ中、テスト制御回路は、テストシフト状態にあり、中間にある取得間隔４２中、テスト制御回路は、テスト通常状態にある。グループの各クロック信号４４ａ〜ｃを示す。これらクロック信号を、一部を内部信号から及び一部を外部信号から集積回路内で発生する。第１及び第３の時間間隔４０ａ，ｂ中、テスト制御回路がシフト状態になると、クロック信号４４ａ〜ｃは、クロック信号４４ａ〜ｃがほぼ同一になるように、一つのテストクロック信号によって規定されたパルスをクロックする。当然、テスト外の通常の機能的な動作中、これらクロック信号を互いに相違するものにすることができる。その理由は、これらクロック信号が通常の機能的な動作中に異なるクロック回路１５ａ〜ｃによって供給されるからである。

テストの取得間隔４２中、テスト制御回路がテスト通常状態になると、クロック信号４４ａ〜ｃが入力部１１ａ〜ｃの信号から取得され、その結果、各クロック信号４４ａ〜ｃを、テスト信号供給装置によって個別に規定することができる。入力信号４６ａ〜ｃは、入力部１１ａ〜ｃの信号の例を示す。第１及び第３の時間間隔４０ａ，ｂ中、入力信号４６ａ〜ｃは、クロック信号４４ａ〜ｃにパスされない（ハッチングによって示された）テストデータを有する。

取得間隔４２中、入力信号４６ａ〜ｃは、クロック信号４４ａ，ｃにパスされるクロックパルス４７，４８を有する。入力信号４６ａ〜ｃの各々を、信号供給装置３２の制御下で互いに相違し又はタイミングの異なるクロックパルスとすることができ、その結果、互いに相違するクロック信号４４ａ〜ｃを、取得間隔４２中でも互いに相違することができる。

図４の例において、二つのクロックパルス４７，４８が、フリップフロップ１２ａ〜ｃの各グループに供給される。パルス４８によって、対応するグループのフリップフロップがデータを取得する。第１のパルス４７を、機能回路１０の入力部に信号遷移を形成するのに用いることができる。典型的な回路において、１対のフリップフロップをこのために用いることができ、１対のフリップフロップの第１のフリップフロップの入力部は、１対のフリップフロップの第２のフリップフロップの出力部に対する機能的な接続を有する。テスト中、互いに逆にシフトするテストデータ値が、一対のフリップフロップにロードされる。先ず、（第１のパルス４７の前に）第１のフリップフロップは、第１のテストデータ値を機能回路１０に供給する。第１のクロックパルス４７に応答して、１対のフリップフロップの第１のフリップフロップを含むフリップフロップがデータをロードする。その結果、一対のフリップフロップの第１のフリップフロップは、第２のフリップフロップからデータをロードし、第１のフリップフロップから機能回路への出力信号は、値を変更する。時間遅延後、第２のパルス４８によって、フリップフロップは、データをもう一度取得し、その結果、他のフリップフロップは、一対のフリップフロップの第１のフリップフロップからの信号によって影響が及ぼされうる機能回路１０からの結果信号を取得する。典型的には、取得された結果信号は、検査のために出力部１９ａ〜ｃを通じてシフトされる。取得された結果信号は、クロックパルスによって規定された時間間隔で機能回路が正確に応答したか否かを決定するために検査される。

これが外部クロックパルスの使用方法の一例であることは明らかである。他の例において、更に時間を要する取得動作を伴う更に複雑なテストを実行することができる。この場合、２以上のクロックパルス４７，４８をテスト通常状態中に外部端子から供給することができる。互いに異なるテストデータのロードによる遷移の形成の代わりに、テスト通常モードにおいてトグル形態に加えられるフリップフロップの使用や、フリップフロップの出力部の第１のクロックパルス４７によって起動される反転回路の使用のような他の技術を用いることができる。

このようにして、データを、あらゆる所望のタイミング関係を有するフリップフロップの各グループで取得することができる。例えば、図４の例において、フリップフロップ１２ａ〜ｃの互いに相違するグループを、例えば１０ＭＨｚ、１６．６ＭＨｚ及び５０ＭＨｚの互いに相違するクロック周波数で動作するように配置することができ、テスト信号供給装置を、これらクロック周波数に対応する期間、許容しうる最長期間又は許容しうる最短期間でクロックパルスを入力部１１ａ〜ｃに供給するよう配置することができる。

本発明を特定の実施の形態によって説明したが、本発明はこの実施の形態に限定されるものではない。例えば、本発明を境界走査テスト回路に関連して説明したが、本発明を、境界走査から切り離すことができる。他の例として、入力部１１ａ〜ｃの使用を、クロック信号の一時的な供給に対して説明したが、通常の機能的な動作中に入力部と出力部の両方として用いることができる一つ以上の端子を、テスト中のクロック信号の一時的な供給に用いることができる。追加の３状態回路を用いることによって、機能的な動作中に出力部としてのみ用いられる端子２９ａ〜ｃも、クロック信号を発生するのに用いることができる。ポイントは、通常の機能が何であれ、取得中に回路が一時的に走査シフト状態にないときに、この目的で用いられる端子が他の信号を受信し又は発生する必要がないことである。さらに、３グループのフリップフロップ１２ａ〜ｃ、３入力１１ａ〜ｃ及び３出力１９ａ〜ｃを示したが、任意の数のフリップフロップ１２ａ〜ｃ、入力部１１ａ〜ｃ及び出力部１９ａ〜ｃを用いることができる。任意の入力部又は他の端子からのクロック信号を、任意のクロック回路１４ａ〜ｃからのクロック信号の代わりに発生することができ、データをフリップフロップ１２ａ〜ｃの特定のグループに供給するよう作用する入力部１１ａ〜ｃが同一グループに対してクロック信号を発生する必要がない。

クロック回路１４ａ〜ｃを個別のユニットとして示したが、クロック回路間に接続が存在することを理解すべきであり。その理由は、例えば、クロック回路の一部又は全てが共通のクロック源に対して同期をとるように配置されているからである。さらに、全てのクロック回路を好適には同一の集積回路に集積するが、クロック回路の一つ以上を外部端子を通じて集積回路に結合することもできる。さらに、各入力部１１ａ〜ｃをフリップフロップ１２ａ〜ｃの予め決定されたグループの各々のクロック入力部に結合した実施の形態を示したが、スイッチング回路を設けて、例えばテスト制御回路１６によって受信した制御コマンドに依存するテスト制御回路によって選択されるフリップフロップ１２ａ〜ｃの選択可能なグループに入力部１１ａ〜ｃを結合することもできることを理解すべきである。

さらに、第２のクロックスイッチング回路１８からのクロック信号を各クロック回路１４ａ〜ｃからのクロック信号の置換として示したが、そのような１対１の関係は必要でない。一実施の形態において、特定のクロック回路１５ａ〜ｃからのクロック信号を、入力部１１ａ〜ｃからの二つ以上の異なるクロック信号によって置換することができ、フリップフロップの異なるサブグループに供給される。他の実施の形態において、複数のクロック回路１４ａ〜ｃ、例えば、そのようなクロック回路１４ａ〜ｃの二つからのクロック信号を、入力部１１ａ〜ｃの一つからの同一にクロック信号によって全て置換することができる。テスト通常状態の異なるクロック信号を回路の異なるパーツに供給するために異なる入力部１１ａ〜ｃを用いることは、複数の回路パーツをそれ自体のタイミングで並列にテストすることができるが同一タイミングを必要とするパーツを共通のクロック信号でテストできるという利点を有する。フリップフロップ１２ａ〜ｃの異なるグループが通常の機能的な動作中に同一のクロック信号を受信する場合、異なる入力部１１ａ〜ｃからのクロック信号を用いてこれらのグループをテストするのが好適である。その理由は、これを他の誤りを示すのに用いることができるからである。

さらに、一つのテストクロック信号を用いてフリップフロップ１２ａ〜ｃの全てのグループのシフトを制御するのに用いた回路を示したが、互いに相違する複数のテストクロック信号を用いて、グループ１２ａ〜ｃの互いに相違するサブセットを制御することができる。取得中、これらは、入力部１１ａ〜ｃからの信号によって置換され、その結果、更に自由に選択することができるタイミング特性を有する更に多くの互いに相違するクロック信号が利用できる。

従来、テスト下の回路の回路構造の仕様が与えられると回路の故障を有効に示すテストパターンを選択する有効な方法が開発されている。テスト信号選択装置３４を、そのような従来の方法を行うように配置することができる。しかしながら、この場合、端子がテスト中にクロック端子に一時的に変化することを上記方法が考慮しないために問題が生じる。これを処理する方法の一つは、クロック信号用の入力部及びデータ用の入力部を個別に有する仮想的な回路構造の仕様を有するテスト信号選択装置３４を設けることである。この仮想回路に対するテストパターンは、データ端子及びクロック端子を「併合する」ことによって、すなわち、データ端子の信号のみを含みテストパターンを選択するとともに回路がテスト通常モードである時間間隔以外の仮想回路のテストパターンからのデータ端子信号をコピーすることによって、実際の回路のテストパターンに順次組み込まれる。仮想回路のテスト通常モード中のテストパターンからのクロック信号は、実際の回路のデータ端子のテストパターンにコピーされる。

一実施の形態において、クロック信号を発生するのに用いられる外部データ端子１１ａ〜ｃとこれらデータ端子からの信号を受信する内部回路との間にホールド回路を設ける。ホールド回路は、制御信号を受信するためにテスト制御回路に結合される。回路がテスト通常状態に入ると、テスト制御回路は、テスト通常状態に入る前に受信した最後の入力信号を内部回路に供給するためにホールド回路を制御する。回路がテスト通常状態から出ると、テスト制御回路は、入力信号のパスを再開するためにホールド回路を制御する。このようにして、テスト通常状態で端子に供給されるクロック信号は、通常の回路経路を通じて内部回路に到達しない。

テストクロックパルスに対してデータ端子を用いることの不都合は、データ端子がテスト通常モードでテスト信号の用途に利用できないときにテスト範囲が減少することである。好適には、クロックテストモード及びデータテストモードをサポートする回路を設ける。一実施の形態において、テスト制御回路は、クロックテストモード及びデータテストモードに切り替えるためにテストコマンドに応答する。既に説明したように、クロックテストモードでは、テスト制御回路によって、クロックスイッチング信号を、テスト通常モードのときにクロック信号を端子１１ａ〜ｃからクロック入力部に供給する。好適には、既に説明したように、制御回路は、このモードでデータを保持するようホールド回路を制御する。データテストモードでは、テスト制御回路は、テスト通常モードでテストクロック信号をクロック入力部に供給するクロックスイッチング信号を発生する。ホールド回路を用いる場合、制御回路は、データテストモードのときには、テスト通常モードでデータをパスするためにホールド回路を制御する。このようにして、通常のテスト及び外部クロック信号を用いるテストの両方を、テスト制御回路の制御の下で実行することができる。

テスト可能な回路を示す。 クロックスイッチング回路を示す。 テストシステムを示す。 テスト信号を示す。

Claims (10)

1. 複数のデータ端子と、
   機能回路と、
   前記データ端子及び前記機能回路に結合され、各々がクロック用のクロック入力部を有し、各々が、前記データ端子からのテストデータの順次のシフトの際にシフト形態と機能形態との間で切替可能であり、前記機能回路への信号の供給及び／又は前記機構回路からの信号の受信をそれぞれ並列に行う複数のグループのフリップフロップと、
   機能モードと、テストシフトモードと、テスト通常モードとの間で切替可能であり、前記機能モードで前記グループを前記機能形態に切り替えるとともに、前記テストシフトモードで前記グループを前記シフト形態に切り替えるために前記複数のグループのフリップフロップに結合されたテスト制御回路と、
   前記データ端子に結合した入力部及び前記グループのクロック入力部に結合した出力部を有し、前記テスト制御回路によって仮定したモードに依存して制御するために前記テスト制御回路を結合し、前記テスト通常モードの前記グループの各々のクロック入力部で一時的に前記データ端子の各々からクロック信号を構成するクロックマルチプレクサ回路とを具えるテスト可能な電子回路。
2. 請求項１記載のテスト可能な電子回路において、前記クロックマルチプレクサ回路に結合され、前記クロックマルチプレクサ回路が、前記テストシフトモードでテストクロック信号を前記グループのクロック入力部に供給するテストクロック端子を具えることを特徴とするテスト可能な電子回路。
3. 請求項２記載のテスト可能な電子回路において、前記クロックマルチプレクサ回路に結合され、前記クロックマルチプレクサ回路が、前記機能モードで前記クロック信号を前記グループのそれぞれのクロック入力部に供給する複数のクロック回路を具えることを特徴とするテスト可能な電子回路。
4. 電子回路のテスト方法であって、
   前記電子回路をテストモードに切り替え、
   テストデータを前記電子回路の複数のデータ端子を通じてシフトし、
   前記テストデータを複数のグループのフリップフロップを通じてシフトし、
   前記シフトのタイミングを制御するために、テストクロック信号を、テストクロックから前記グループのフリップフロップのタイミング制御入力部にルーティングし、
   テスト通常時間間隔中に前記グループの各々の前記タイミング制御入力部に前記データ端子の各々を結合するために、クロックルートを変更し、
   前記クロックルートが変更される間にクロックパルスを前記データ端子に供給し、
   前記データ端子からのクロックパルスのタイミングの制御下のタイミングで前記グループのフリップフロップのテスト結果を取得するテスト方法。
5. 請求項４記載のテスト方法において、前記データ端子の少なくとも二つのクロックパルスが、前記クロックルートが変更されるときに互いに相違するタイミングパターンを有することを特徴とするテスト方法。
6. 請求項４記載のテスト方法において、
   第１のテストデータ値を、前記グループから第１のフリップフロップにシフトし、前記第１のテストデータ値と異なる第２のテストデータ値を、前記グループから第２のスリップフロップにシフトし、
   少なくとも第１及び第２のクロックパルスを、前記クロックルートを変更する間の前記データ端子の少なくとも一つに印加し、前記第１のクロックパルスのタイミングによって、前記第２のフリップフロップからの第２のテストデータ値を前記第１のフリップフロップにコピーし、前記第２のクロックパルスのタイミングによって、前記第１のフリップフロップの出力信号に対する前記機能関数の応答を他のフリップフロップにロードすることを特徴とするテスト方法。
7. 請求項４記載のテスト方法において、前記電子回路が、通常の機能動作中にクロック信号を各クロック回路から前記グループの各々にルーティングし、テストシフトモードに入る前に前記テストクロック信号を前記グループに供給するために前記クロックルートを変更することを特徴とするテスト方法。
8. 請求項７記載のテスト方法において、前記グループの各々が、前記テストシフトモードで同一のテストクロック信号を受信することを特徴とするテスト方法。
9. 請求項１記載の電子回路と、前記電子回路のデータ端子に結合したテストパターン供給装置とを具え、前記テストパターン供給装置が、前記テスト制御回路が取得モードに入ったときに、プログラムされたタイミングパターンを有するパルスを前記データ端子に供給するようにプログラムされたテストシステム。
10. テスト下の電子回路にテストデータを供給する出力部を具え、前記テスト下の電子回路が、テスト結果パターンを取得するテスト通常状態に入った後に、プログラマブルに規定されたテストデータを前記データ端子に供給するとともに、プログラマブルに規定されたタイミングパターンを有する各クロックパルスを前記データ端子に供給することを特徴とするテスタ。

Images