DE69419150T2 - Digital gesteuerter oszillator und digitale pll-schaltung - Google Patents
Digital gesteuerter oszillator und digitale pll-schaltungInfo
- Publication number
- DE69419150T2 DE69419150T2 DE69419150T DE69419150T DE69419150T2 DE 69419150 T2 DE69419150 T2 DE 69419150T2 DE 69419150 T DE69419150 T DE 69419150T DE 69419150 T DE69419150 T DE 69419150T DE 69419150 T2 DE69419150 T2 DE 69419150T2
- Authority
- DE
- Germany
- Prior art keywords
- oscillator
- phase
- signal
- input
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003708 edge detection Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
- Die Erfindung bezieht sich auf einen numerisch gesteuerten Oszillator gemäß dem Oberbegriff des beiliegenden Patentanspruchs 1, und auf eine digitale Phasenregelschleife gemäß dem Oberbegriff des beiliegenden Patentanspruchs 4, mit einem numerisch gesteuerten Oszillator.
- Fig. 1 zeigt eine als solche bekannte digitale Phasenregelschleife (DPLL) 10 in ihrer allgemeinen Form, in der sie einen Phasenkomparator 13, ein Tiefpaßschleifenfilter 14 mit einem mit dem Ausgangssignal des Phasenkomparators verbundenen Eingang, und einen zur Steuerung durch das Schleifenfilter angeordneten numerisch gesteuerten Oszillator 15 aufweist. Ein Signal wird über einen Frequenzteiler 11 bzw. 12 an jeden der Eingänge I&sub1; und I&sub2; des Phasenkomparators angelegt. Ein Bezugssignal fref wird an den Frequenzteiler 11 angelegt, der die Frequenz des Bezugssignals durch eine ganze Zahl p teilt, wodurch ein Signal mit einer Frequenz fref/p (in diesem Text bezieht sich das Bezugszeichen f sowohl auf das Signal als auch auf dessen Frequenz) an dem ersten Eingang I&sub1; des Phasenkomparators 13 angelegt wird. Der numerisch gesteuerte Oszillator dient zum Erzeugen eines weiten Bereichs von Frequenzen aus einem externen Taktsignal fext mit einer gegenüber der des Ausgangssignals fNCO des Oszillators höheren Frequenz. Das Ausgangssignal des Oszillators wird über den Frequenzteiler 12 zu dem zweiten Eingang I&sub2; des Phasenkomparators 13 zurückgeführt. Der Phasenkomparator vergleicht somit die Phase eines Signals der Frequenz fref/p mit der Phase eines Signals der Frequenz fNCO/q. Das Ergebnis dieses Vergleichs wird in dem Schleifenfilter 14 tiefpaßgefiltert, und das gefilterte Signal wird an den Oszillator 15 angelegt, um diesen zu steuern. Ist die Schleife eingerastet, so gilt die Gleichung (1) für das Ausgangssignal der Schleife:
- D. h., die Frequenz des Ausgangssignals entspricht der Frequenz des Bezugssignals multipliziert mit der Zahl q/p.
- In den Lösungen gemäß dem Stand der Technik wird der numerisch gesteuerte Oszillator 15 der digitalen Phasenregelschleife typischerweise auf zwei verschiedenen Arten realisiert: entweder basierend auf einem Zähler oder basierend auf einem Akkumulator.
- Fig. 2 zeigt eine Realisierung des numerisch gesteuerten Oszillators 15 basierend auf einem Zähler. In diesem Fall basiert die Realisierung auf einem Zähler 22, der eine Teilung mit einem Divisor N durchführt und dessen Zustandsänderung durch ein genaues von einem externen Oszillator 21 zugeführtes Taktsignal fext und durch ein "Vorauseilungs"-Signal E und ein Nacheilungs"-Signal J, die als Steuerdaten von dem Schleifenfilter empfangen werden und mit einem Zählereingang A bzw. B verbunden sind, entsprechend dem betreffenden Signal gesteuert wird. Der Zähler 22 wird durch eine Zustandsmaschine mit N Zuständen realisiert, die die vorgenannten Signale E und J als ihre Steuersignale aufweist. Ist das "Vorauseilungs"-Signal E wahr, so schreitet die Zustandsmaschine während einer Taktperiode auf der Stelle, wodurch die Phase des Ausgangssignals fNCO um eine Taktperiode des Signal fext des externen Oszillators verzögert wird. Ist das "Nacheilungs"- Signal J wahr, so überspringt die Zustandsmaschine einen Zustand, wodurch die Phase des Ausgangssignals fNCO um eine Taktperiode des Taktsignals fext des externen Oszillators vorverschoben wird. Dementsprechend entspricht die Länge des Phasenkorrekturschritts immer der Periodenlänge des Ausgangssignals fNCO dividiert durch den Divisor N.
- Ein Nachteil der auf dem N-Zähler basierenden Lösung liegt darin, daß der Zähler nicht beispielsweise mit einem digitalen Filter verbunden werden kann, sondern ein Filter eines bestimmten Typs wie beispielsweise ein sogenanntes Duofilter (Lead-Lag-Filter) benötigt. Das digitale Filter würde jedoch eine bessere Alternative darstellen, da durch dieses ein Filter mit schmalerer Bandbreite und im allgemeineren besseren Eigenschaften als beispielsweise das einfachere Duofilter bereitgestellt wird.
- Fig. 3 zeigt eine Verwirklichung eines numerischen gesteuerten Oszillators vom Akkumulatortyp. In diesem Fall umfaßt der Oszillator einen Addierer 31 und ein Register 32, mit dem der Ausgang des Addierers verbunden ist. Das Eingangssignal des Oszillators vom Akkumulatortyp ist eine (N-Bit)-Binärzahl x, die an einem ersten Eingang des Addierers angelegt wird und die Größe und Richtung der erforderlichen Phasenkorrektur angibt. Die Binärzahl wird durch ein digitales Schleifenfilter bereitgestellt und ändert sich zeitabhängig in Übereinstimmung mit dem Filterergebnis. Ein Ausgangssignal fNCO wird durch fortlaufendes Addieren der Binärzahlen x zu dem vorhergehenden Wert des Registers mit der Frequenz des externen Taktsignals fext erzeugt, das mit einem Takteingang C des Registers verbunden ist. Mit der ansteigenden Flanke des externen Taktsignals wird der N-Bit-Wert des Ausgangssignals y des Addierers in dem Register 32 gespeichert, wobei der Wert die aktuelle Phase des Ausgangssignals angibt. Das Ausgangssignal fNCO des Oszillators wird durch das höchstwertige Bit des Registers gebildet.
- Der numerisch gesteuerte Oszillator vom N-Bit-Akkumulatortyp erzeugt eine aus der Frequenz des externen Oszillators in Übereinstimmung mit der Gleichung (2) erhaltene Frequenz.
- Die Wortbreite N des Registers des numerisch gesteuerten Oszillators vom Akkumulatortyp beeinflußt sowohl den Verstärkungsfaktor des Oszillators als auch die höchste erzeugbare Frequenz. Zum Erzielen eines relativ geringen Verstärkungsfaktors muß die Wortbreite groß sein; andererseits führt eine große Wortbreite auch zu einer Vergrößerung der Addiererlänge und damit auch zu einer Erhöhung der Laufzeitverzögerung des Addierers. Der numerisch gesteuerte Oszillator vom Akkumulatortyp kann nur dann betrieben werden, wenn die Länge der Periode des externen Taktsignals (1/fext) die Verzögerung des Addierers überschreitet. Aus diesem Grund kann in vielen Anwendungen kein ausreichend geringer Verstärkungsfaktor erzielt werden. Das Erzielen eines geringen Verstärkungsfaktors ist jedoch für das Bereitstellen einer schmalen Bandbreite der Phasenregelschleife wichtig.
- Gemäß einer als solche bekannten Definition entspricht der Verstärkungsfaktor Ko des numerisch gesteuerten Oszillators vom Akkumulatortyp dem Verhältnis der Änderung einer an den Phasenkomparator angelegten Winkelfrequenz zu einer Änderung Δx einer den Oszillator steuernden Binärzahl x:
- In der vorgenannten Gleichung (3) kennzeichnet eine Konstante q den Divisor des (ggf.) zwischen dem Ausgang des Oszillators und dem zweiten Eingang des Phasenkomparators bereitgestellten Frequenzteilers (vgl. Fig. 1).
- Ein weiterer Nachteil des Oszillators vom Akkumulatortyp liegt darin, daß der Verstärkungsfaktor nicht mit hoher Genauigkeit eingestellt werden kann (er kann durch Verändern der Wortbreite N eingestellt werden).
- Die digitale Phasenregelschleife und der numerisch gesteuerte Oszillator vom Akkumulatortyp sind beispielsweise in Digital Phase-Locked Loop with Jitter Bounded, Walters, S. M., Troudet T., IEEE Transactions on Circuits and Systems, Vol. 36, No. 7, Juli 1989 beschrieben, worauf hinsichtlich einer detaillierteren Erörterung verwiesen wird.
- Des weiteren ist in der EP 0 459 446 A1 ein digital gesteuerter Oszillator offenbart mit einem ersten Oszillatorteil vom Akkumulatortyp mit einer Frequenzworteingabe, der durch einen zweiten Oszillatorteil vom Zählertyp gesteuert wird, mit Digitaleingängen zum Empfangen von Frequenzeinstellwerten die von dem von einem externen Phasendetektor hergeleiteten Phasenfehler abhängig sind.
- Es ist Aufgabe der vorliegenden Erfindung, die vorstehend beschriebenen Nachteile zu vermeiden, und einen numerisch gesteuerten Oszillator bereitzustellen, der einen niedrig erzielbaren und genauer als bisher einstellbaren Verstärkungsfaktor aufweist und auch mit einem Digitalfilter verbunden werden kann. Diese Aufgaben werden gelöst durch einen erfindungsgemäßen Oszillator, der durch die Merkmale des Kennzeichnungsteils des beiliegenden Patentanspruchs 1 gekennzeichnet ist. Die erfindungsgemäße Phasenregelschleife wiederum ist durch die Merkmale des Kennzeichnungsteils des beiliegenden Patentanspruchs 4 gekennzeichnet.
- Das Prinzip der Erfindung liegt im Kombinieren der zuvor bekannten Realisierungen des numerisch gesteuerten Oszillators in der Weise, daß die Frequenz der Phasenkorrekturanforderungen eines auf einem Zähler basierendem Oszillatorteils durch einen Oszillatorteil vom Akkumulatortyp gesteuert wird.
- Die Erfindung wird nachfolgend anhand ihrer bevorzugten Ausführungsbeispiele unter Bezugnahme auf Fig. 4 der in den bei liegenden Zeichnungen dargestellten Beispiele näher beschrieben. Es zeigen:
- Fig. 1 ein Blockschaltbild einer als solche bekannten digitalen Phasenregelschleife;
- Fig. 2 eine bereits bekannte Realisierung des numerisch gesteuerten Oszillators der digitalen Phasenregelschleife;
- Fig. 3 eine weitere bereits bekannte Realisierung des numerisch gesteuerten Oszillators der digitalen Phasenregelschleife; und
- Fig. 4 eine erfindungsgemäße Realisierung des numerisch gesteuerten Oszillators der digitalen Phasenregelschleife.
- Fig. 4 zeigt ein Blockschaltbild eines erfindungsgemäß realisierten numerisch gesteuerten Oszillators. Der Oszillator umfaßt einen ersten numerisch gesteuerten Oszillatorteil 41, der der vorstehend beschriebenen in Fig. 2 gezeigten auf einem Zähler basierenden Oszillatorrealisation entspricht, wobei die Zustandsänderung eines Zählers 22 durch ein genaues Taktsignal fext eines externen Oszillators 21 und durch ein "Vorauseilungs"-Signal E bzw. ein "Nacheilungs"-Signal J, die als Steuerdaten empfangen werden, gesteuert wird. Ein zweiter numerisch gesteuerter Oszillatorteil 42 ist zum Steuern des ersten Oszillatorteils angeschlossen. Der zweite Oszillatorteil basiert auf dem in Fig. 3 gezeigten Oszillator vom Akkumulatortyp mit einem Addierer 31 und einem Register 32, mit dem der Ausgang des Addierers verbunden ist und dessen Ausgang zu einem Eingang des Addierers zurückgeführt ist. Da der erste Oszillatorteil 41 dem auf dem Zähler basierenden Oszillator entspricht und der zweite Oszillatorteil 42 im wesentlichen dem Oszillator vom Akkumulatortyp entspricht, wurden in Fig. 4 für die entsprechenden Komponenten dieselben Bezugszeichen wie in den Fig. 2 und 3 verwendet.
- Das Prinzip der Erfindung liegt im Einstellen der Frequenz der Phasenkorrekturanforderungen (Signale E und J) des auf dem Zähler basierendem Oszillatorteils 41 durch den Oszillatorteil 42 vom Akkumulatortyp, d. h. tatsächlich durch eine Binärzahl x, da der Oszillator vom Akkumulatortyp durch eine Binärzahl gesteuert wird, und zusätzlich durch ein die Richtung der Phasenkorrektur angebendes Signal S. Zum Erzielen der Steuerung werden die Phasensteuereingänge A und B des ersten Oszillatorteils mit entsprechenden Ausgängen eines Selektors 43 verbunden, und ein Selektoreingang wird mit einem Ausgang des zweiten Oszillatorteils verbunden. Der Selektor wird durch das Richtungssignal S gesteuert, das mit einem Steuereingang CTR des Selektors verbunden ist. Das Richtungssignal S bestimmt, ob der Ausgang des zweiten Oszillatorteils 42 mit dem dem "Vorauseilungs"-Signal entsprechenden Eingang A des ersten Oszillatorteils oder mit dem dem "Nacheilungs"- Signal entsprechenden Eingang B des ersten Oszillatorteils verbunden wird.
- Der zweite Oszillatorteil 42 entspricht ansonsten dem in Fig. 3 gezeigten Oszillator vom Akkumulatortyp mit Ausnahme des Ausgangssignals des Registers 32, das nunmehr durch das Bezugszeichen fk gekennzeichnet ist und mit einer Kantenerfassungsschaltung 44 verbunden ist, deren Ausgang einen Ausgang des zweiten Oszillatorteils 42 bildet, der mit einem Eingang des Selektors 43 verbunden ist. Die Kantenerfassungsschaltung erfaßt die ansteigenden Flanken des Ausgangssignals fk und formt das Signal in der Weise, daß seine Impulsbreite der Impulsbreite des externen Taktsignals fext (das den N-Zähler 22 steuert) entspricht.
- Ein von dem Register 32 des zweiten Oszillatorteils erhaltenes Signal weist somit eine Frequenz auf, die sich wie folgt ergibt:
- Diese Frequenz entspricht auch der Frequenz der Impulse am Ausgang der Kantenerfassungsschaltung, d. h. ein Signal mit dieser Frequenz führt entweder eine Vorverschiebung oder eine Verzögerung der Phase des Zählers 22 des ersten Oszillatorteils durch. Die Frequenz des erfindungsgemäßen numerisch gesteuerten Oszillators kann nunmehr anhand der Gleichung 5 berechnet werden:
- In der Gleichung (5) ist das Vorzeichen der ±-Operation von dem Vorzeichen des Phasenkorrektursignals S abhängig. Auf Grundlage der Gleichung (5) kann der Verstärkungsfaktor des in Fig. 4 gezeigten numerisch gesteuerten Oszillators berechnet werden, der gemäß einer als solche bekannten Definition dem Verhältnis zwischen einer Änderung einer an dem Phasenkomparator der Phasenregelschleife anliegenden Winkelfrequenz und einer Änderung der steuernden Binärzahl x entspricht. Der Verstärkungsfaktor ergibt sich somit aus:
- Wobei eine Konstante q den Divisor eines (ggf.) zwischen dem Ausgang des Oszillators und dem Eingang des Phasenkomparators in der Rückkoppelungsschleife des phasenverriegelten Signals bereitgestellten Frequenzteilers kennzeichnet.
- Aus der Gleichung (6) ist ersichtlich, daß in dem erfindungsgemäßen Oszillator auf einfache Weise ein niedriger Verstärkungsfaktor erzielt werden kann durch Einstellen der Frequenz des Signals fx auf einen geringen Wert, wodurch der Wert des Verstärkungsfaktors ebenfalls sinkt. Das den Speichervorgang in das Register 32 steuernde Signal fx wird tatsächlich in vorteilhafter Weise durch Teilen der Frequenz des Signals fext des externen Oszillators 21 des ersten Oszillatorteils 41 durch eine Divisor m in einem Frequenzteiler 45 erhalten. Die Frequenz des Signals fx ist somit bedeutend geringer als die des Signals fext.
- Der in Fig. 4 gezeigte numerisch gesteuerte Oszillator kann mit einem digitalen Schleifenfilter verbunden werden, da die gewünschten Steuersignale x und S direkt von dem digitalen Filter erhalten werden, oder das Ausgangssignal des digitalen Filters ist zumindest auf einfache Weise so formbar, daß die gewünschten Steuersignale erzielt werden. Das Richtungssignal S kann beispielsweise in einem vors dem Schleifenfilter erhaltenen Binärwort x enthalten sein und es kann aus dem Binärwort als getrenntes Steuersignal extrahiert werden, das in der vorstehend beschriebenen Weise zum Steuern des Selektors 43 angeschlossen wird. (In Fig. 4 ist diese Alternative durch einen gestrichelt dargestellten Pfeil H gezeigt).
- Obwohl die Erfindung unter Bezugnahme auf die Beispiele der beigefügten Zeichnungen beschrieben wurde, ist ersichtlich, daß die Erfindung nicht auf diese Beispiele beschränkt ist, sondern im Rahmen der vorstehend offenbarten erfinderischen Idee und den beiliegenden Patentansprüchen modifiziert werden kann. Beispielsweise können die näheren Schaltungsanordnungen des Oszillators und der Phasenregelschleife variieren, obwohl der Oszillatorteil vom Akkumulatortyp zum Steuern des Oszillatorteils vom Zählertyp in Übereinstimmung mit dem Prinzip der Erfindung angeschlossen ist. Wichtig ist, daß der Oszillatorteil vom Akkumulatortyp den Oszillatorteil vom Zählertyp steuert, wogegen die Art der Verbindung zum Steuern des Oszillators vom Zählertyp unwesentlich ist, d. h. ob er direkt mit dem Oszillatorteil vom Zählertyp oder über verschiedene für das Prinzip der Erfindung irrelevante Zwischenschaltungen verbunden ist. Die erfindungsgemäße Lösung ist nicht nur in allen digitalen Phasenregelschleifen anwendbar, in denen der Oszillator durch ein Binärwort gesteuert wird, sondern die Erfindung kann im Prinzip auch in anderen Anwendungen mit ähnlicher Steuerung verwendet werden.
Claims (6)
1. Numerisch gesteuerter Oszillator mit einem ersten
Oszillatorteil (41) mit einem als Frequenzteiler dienenden
Zähler (22) und einem mit dem Zähler (22) verbundenen, ein
Taktsignal (feit) zuführenden externen Oszillator (21) zum
Erzeugen eines Ausgangssignals (fNCO) mit einer aus dem
Taktsignal geteilten Frequenz, wobei der Zähler (22)
zumindest einen Phasensteuereingang (A, B) zum Anschließen von
Phasenkorrekturanforderungen an den Zähler (22) zum
Einstellen der Phase des Ausgangssignals (fNCO) in einer gewünschten
Richtung,
dadurch gekennzeichnet, daß
ein zweiter Oszillatorteil (42) vom Akkumulatortyp zum
Steuern der Phase des Ausgangssignals (fNCO) des ersten
Oszillatorteils (41) angeschlossen ist, wobei der zweite
Oszillatorteil einen Addierer (31) und ein mit dem Ausgang
des Addierers verbundenes Register (32) aufweist, wobei der
Addierer (31) einen ersten Eingang zum Verbinden einer
Binärzahl (x) zum Steuern des zweiten Oszillatorteils (42)
aufweist, und einen zweiten Eingang zum Zurückführen des
Ausgangssignals des Registers zu dem Addierer (31).
2. Oszillator nach Anspruch 1, mit zwei
Phasensteuereingängen (A, B),
dadurch gekennzeichnet, daß
der Oszilltorteil (42) vom Akkumulatortyp operativ mit einem
der Phasensteuereingänge über einen Selektor (43) verbunden
ist, der eine Einrichtung aufweist zum Verbinden eines an
seinem Eingang anliegenden Signals mit einem gewünschten
Ausgang.
3. Oszillator nach Anspruch 1,
dadurch gekennzeichnet, daß
ein Takteingang (C) des Registers (32), an den ein
Taktsignal (fx) zum Steuern des Speicherns in das Register
anschließbar ist, mit dem externen Oszillator (21) über einen
Frequenzteiler (45) zum Teilen der Frequenz des Signals
(fext) des externen Oszillators (21) vor dessen Verbindung
mit dem Takteingang (C) des Registers verbunden ist.
4. Phasenregelschleife mit
- einem Phasenkomparator (13) mit zumindest zwei
Komparatoreingängen zum Vergleichen der Phasen von mit den
Eingängen verbundenen Signalen;
- einem Tiefpaßschleifenfilter (14) mit einem Eingang,
der mit dem Ausgang des Phasenkomparators verbunden ist; und
- einem numerisch gesteuerten Oszillator (15), der zum
Steuern durch das Schleifenfilter (14) ausgestaltet ist und
einen ersten Oszillatorteil (41) mit einem als
Frequenzteiler dienenden Zähler (22) aufweist und einen ein Taktsignal
(fext) zuführenden externen Oszillator (21), der mit dem
Zähler (22) verbunden ist, zum Erzeugen eines
Ausgangssignals (fNCO) mit einer aus dem Taktsignal geteilten
Frequenz, wobei der Zähler (22) zumindest einen
Phasensteuereingang (A, B) aufweist zum Anschließen von
Phasenkorrekturanforderungen an den Zähler (22) zum Einstellen der Phase
des Ausgangssignals (fNCO) in einer gewünschten Richtung,
dadurch gekennzeichnet, daß
ein zweiter Oszillatorteil (42) vom Akkumulatortyp zum
Steuern der Phase des Ausgangssignals (fNCO) des ersten
Oszillatorteils (41) angeschlossen ist, wobei der zweite
Oszillatorteil einen Addierer (31) und ein mit dem Ausgang
des Addierers verbundenes Register (32) aufweist, wobei der
Addierer (31) einen mit dem Schleifenfilter (14) operativ
verbundenen ersten Eingang aufweist zum Verbinden des
Schleifenfilters zum Steuern des zweiten Oszillatorteils
(42), und einen zweiten Eingang zum Zurückführen des
Ausgangssignals des Registers zu dem Addierer (31).
5. Phasenregelschleife nach Anspruch 4, mit zwei
Phasensteuereingängen (A, B),
dadurch gekennzeichnet, daß
der Oszillatorteil (42) vom Akkumulatortyp operativ mit den
Phasensteuereingängen über einen Selektor (43) verbunden
ist, der einen operativ mit dem Schleifenfilter (14)
verbundenen Steuereingang (CTR) aufweist zum Anschließen des
Schleifenfilters zum Steuern des Schaltens eines an dem
Selektoreingang anliegenden Signals zu einem gewünschten
Selektorausgang.
6. Phasenregelschleife nach Anspruch 4,
dadurch gekennzeichnet, daß
ein Takteingang (C) des Registers (32), an den ein
Taktsignal (fx) zum Steuern des Speicherns in das Register
anschließbar ist, mit dem externen Oszillator (21) über einen
Frequenzteiler (45) zum Teilen der Frequenz des Signals
(fext) des externen Oszillators (21) vor dessen Verbindung
mit dem Takteingang (C) des Registers anschließbar ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI931991A FI93505C (fi) | 1993-05-03 | 1993-05-03 | Numeerisesti ohjattu oskillaattori ja digitaalinen vaihelukittu silmukka |
PCT/FI1994/000167 WO1994026033A1 (en) | 1993-05-03 | 1994-04-29 | Numerically controlled oscillator and digital phase locked loop |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69419150D1 DE69419150D1 (de) | 1999-07-22 |
DE69419150T2 true DE69419150T2 (de) | 1999-11-18 |
Family
ID=8537846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69419150T Expired - Fee Related DE69419150T2 (de) | 1993-05-03 | 1994-04-29 | Digital gesteuerter oszillator und digitale pll-schaltung |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP0697151B1 (de) |
AU (1) | AU678465B2 (de) |
DE (1) | DE69419150T2 (de) |
DK (1) | DK0697151T3 (de) |
FI (1) | FI93505C (de) |
NZ (1) | NZ265297A (de) |
WO (1) | WO1994026033A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2288086A (en) * | 1994-03-28 | 1995-10-04 | Hewlett Packard Co | Digital phase-locked loop using a numerically-controlled oscillator |
DE19729477A1 (de) * | 1997-07-10 | 1999-02-11 | Nokia Telecommunications Oy | Digitaler Phase Locked Loop |
DE19729476C2 (de) * | 1997-07-10 | 2000-04-27 | Nokia Networks Oy | Numerisch gesteuerter Oszillator |
ATE323969T1 (de) * | 1998-06-17 | 2006-05-15 | St Microelectronics Nv | Frequenzsynthetisierer |
US7495516B2 (en) | 2003-04-02 | 2009-02-24 | Christopher Julian Travis | Method of establishing an oscillator clock signal |
JP3803805B2 (ja) * | 2003-09-05 | 2006-08-02 | 日本テキサス・インスツルメンツ株式会社 | ディジタル位相同期ループ回路 |
CN105281752A (zh) * | 2015-10-13 | 2016-01-27 | 江苏绿扬电子仪器集团有限公司 | 一种基于数字锁相环实现的时钟数据恢复系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1161910A (en) * | 1982-06-18 | 1984-02-07 | Chung K. Tsang | All digital phase-frequency locked loop |
US4951004A (en) * | 1989-03-17 | 1990-08-21 | John Fluke Mfg. Co., Inc. | Coherent direct digital synthesizer |
JPH0437205A (ja) * | 1990-05-31 | 1992-02-07 | Sony Corp | 発振装置 |
-
1993
- 1993-05-03 FI FI931991A patent/FI93505C/fi active IP Right Grant
-
1994
- 1994-04-29 AU AU65706/94A patent/AU678465B2/en not_active Ceased
- 1994-04-29 DK DK94913626T patent/DK0697151T3/da active
- 1994-04-29 DE DE69419150T patent/DE69419150T2/de not_active Expired - Fee Related
- 1994-04-29 WO PCT/FI1994/000167 patent/WO1994026033A1/en active IP Right Grant
- 1994-04-29 EP EP94913626A patent/EP0697151B1/de not_active Expired - Lifetime
- 1994-04-29 NZ NZ26529794A patent/NZ265297A/en unknown
Also Published As
Publication number | Publication date |
---|---|
FI931991A (fi) | 1994-11-04 |
FI93505C (fi) | 1995-04-10 |
FI93505B (fi) | 1994-12-30 |
DE69419150D1 (de) | 1999-07-22 |
NZ265297A (en) | 1996-05-28 |
WO1994026033A1 (en) | 1994-11-10 |
AU678465B2 (en) | 1997-05-29 |
EP0697151A1 (de) | 1996-02-21 |
DK0697151T3 (da) | 1999-11-22 |
EP0697151B1 (de) | 1999-06-16 |
FI931991A0 (fi) | 1993-05-03 |
AU6570694A (en) | 1994-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69130046T2 (de) | Frequenzsynthesierer mit PLL, der einen Frequenzwechsel des Ausgangs mit hoher Geschwindigkeit ermöglicht | |
DE60313751T2 (de) | Frequenzumsetzer und verfahren dazu | |
EP0102598B1 (de) | Vorrichtung zur Phasensynchronisierung | |
DE69415897T2 (de) | Frequenzsynthetisierer mit digitalem Phasenregelkreis, der einen Frequenzteiler mit rationalem Teilungsverhältnis enthält | |
DE69200189T2 (de) | Phasendetektor. | |
DE69635573T2 (de) | Frequenzsynthetisierer | |
DE69700270T2 (de) | Frequenzvervielfacher, bei dem das Multiplikationsverhältnis in der ersten Stufe grösser ist als in den nachfolgenden Stufen | |
DE60008203T2 (de) | Phasenregelschleife mit digital gesteuertem frequenzvervielfachendem Oszillator | |
DE69405016T4 (de) | Digital gesteuerte jitterdämpfungsvorrichtung mit digitalem frequenzsynthetisierer | |
DE10123973A1 (de) | Jitter-reduzierte PLL-Schaltung mit einer mehrstufigen digitalen Verzögerungsleitung | |
DD283880A5 (de) | Frequenzsynthesizer mit stoerkompensation | |
DE2645638C2 (de) | Phasendetektor in einer phasenstarren Schleife | |
DE102008062526A1 (de) | Phasenregelkreis mit adaptivem Filter für die Synchronisation eines digital gesteuerten Oszillators | |
DE69333686T2 (de) | Rauscharmer Frequenzsynthetisierer unter Anwendung von halbzahligen Teilern und Analoggewinnkompensation | |
DE3885116T2 (de) | Phasenregelschleifen. | |
DE69300291T2 (de) | Frequenzregelschleife. | |
EP0410029A1 (de) | Schaltungsanordnung zur Nachlaufsynchronisation | |
DE69501752T2 (de) | PLL-Frequenzsynthetisierer | |
DE4004195C2 (de) | Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals | |
DE69021675T2 (de) | Schaltung zur Unterdrückung eines Taktflatterns. | |
EP0520590A1 (de) | Schaltungsanordnung zur Frequenzsynthese | |
DE69419150T2 (de) | Digital gesteuerter oszillator und digitale pll-schaltung | |
DE60002233T2 (de) | Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung | |
DE3906094C2 (de) | Digitale Phasen/Frequenz-Detektorschaltung | |
DE3939259C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |