FI93505C - Numeerisesti ohjattu oskillaattori ja digitaalinen vaihelukittu silmukka - Google Patents
Numeerisesti ohjattu oskillaattori ja digitaalinen vaihelukittu silmukka Download PDFInfo
- Publication number
- FI93505C FI93505C FI931991A FI931991A FI93505C FI 93505 C FI93505 C FI 93505C FI 931991 A FI931991 A FI 931991A FI 931991 A FI931991 A FI 931991A FI 93505 C FI93505 C FI 93505C
- Authority
- FI
- Finland
- Prior art keywords
- oscillator
- phase
- input
- output
- control
- Prior art date
Links
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101100502727 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) fex-1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
93505
Numeerisesti ohjattu oskillaattori ja digitaalinen vaihe-lukittu silmukka 5 Keksinnön kohteena on oheisen patenttivaatimuksen 1 johdanto-osan mukainen numeerisesti ohjattu oskillaattori ja oheisen patenttivaatimuksen 4 johdanto-osan mukainen digitaalinen vaihelukittu silmukka, joka käsittää numeerisesti ohjatun oskillaattorin.
10 Kuviossa 1 on esitetty sinänsä tunnettu digitaalinen vaihelukittu silmukka (DPLL) 10 yleisessä muodossaan, jossa se käsittää vaihevertailijan 13, alipäästötyyppisen silmukkasuodattimen 14, jonka sisäänmenoon on kytketty vaihevertailijan ulostulosignaali, sekä numeerisesti oh-15 jättävän oskillaattorin 15, jota silmukkasuodatin on kytketty ohjaamaan. Vaihevertailijan kumpaankin sisäänmenoon,
Il ja 12, tuodaan signaali taajuusjakajan 11 ja vastaavasti 12 kautta. Taajuusjakajalle 11 tuodaan referenssisig-naali fref, jonka taajuus jaetaan taajuusjakajassa kokonais-20 luvulla p, jolloin vaihevertailijan 13 ensimmäiseen sisäänmenoon Il syötetään signaali, joka omaa taajuuden f^/p (tässä esityksessä viitataan viitemerkillä f sekä signaaliin että sen taajuuteen). Numeerisesti ohjatun oskillaattorin 15 tehtävänä on generoida laajalla kaistalla olevia 25 taajuuksia ulkoisesta kellosignaalista fext, jonka taajuus on suurempi kuin oskillaattorin ulostulosignaalin fNCO taajuus. Oskillaattorin ulostulosignaali syötetään taajuusjakajan 12 kautta takaisin vaihevertailijan 13 toiseen sisäänmenoon 12. Vaihevertailija vertaa siten taajuuden f^/p 30 omaavan signaalin vaihetta taajuuden fNCO/q omaavan signaalin vaiheeseen. Tämän vertailun tulos alipäästösuodatetaan silmukkasuodattimessa 14 ja suodatettu signaali syötetään ohjaamaan oskillaattoria 15. Silmukan ollessa lukittuneena pätee silmukan ulostulosignaalille kaava (1): ____ __ Γ 93505 2 (1) ^kico = p ^ref eli ulostulosignaalin taajuus on referenssisignaalin taajuus kerrottuna luvulla q/p.
Digitaalisen vaihelukitun silmukan numeerisesti ohjattava oskillaattori 15 on tunnetuissa ratkaisuissa 5 toteutettu tyypillisesti kahdella eri tavalla: joko laskuriin perustuen tai akkuun perustuen.
Kuviossa 2 on esitetty laskuriin perustuvaa numeerisesti ohjattavan oskillaattorin 15 toteutusta. Tässä tapauksessa toteutus perustuu jakoluvulla N jakavaan lasku-10 riin 22, jonka tilanvaihtoa ohjataan ulkoisen oskillaattorin 21 syöttämällä tarkalla kellosignaalilla feW sekä ohjaustietona tulevilla "edellä"- ja "jäljessä"-signaa-leilla E ja vastaavasti J, jotka saadaan silmukkasuodatti-melta ja jotka kytketään laskurin ko. signaalia vastaavaan 15 sisäänmenoon A ja vastaavasti B. Laskuri 22 toteutetaan N-tilaisella tilakoneella, jonka ohjaussignaaleina ovat edellä kuvatut signaalit E ja J. Kun "edellä"-signaali E on tosi, askeltaa tilakone yhden kellojakson ajan paikallaan, jolloin ulostulosignaalin fNCO vaihe viivästyy ulkoi-20 sen oskillaattorin kellosignaalin fext yhden kellojakson ajan. Kun taas "jäljessä"-signaali J on tosi, tilakone hyppää yhden tilan yli, jolloin ulostulosignaalin fNCO vaihe aikaistuu ulkoisen oskillaattorin kellosignaalin fext yhden kellojakson ajan. Näin ollen vaiheenkorjausaskel on 25 pituudeltaan aina ulostulosignaalin fNCO jaksonpituus jaettuna jakoluvulla N.
Tällaisen N-laskuriin perustuvan ratkaisun puutteena . on se, että laskuria ei voi liittää esim. digitaaliseen suodattimeen, vaan se vaatii tietyn tyyppisen suodattimen, 30 esim. ns. lead-lag-suodattimen. Digitaalinen suodatin olisi kuitenkin parempi vaihtoehto, koska sillä pystytään 3 93505 saavuttamaan kapeakaistaisempi suodatin ja yleensäkin paremmat ominaisuudet kuin esim. yksinkertaisemmalla lead-lag-suodattimella.
Kuviossa 3 on esitetty akkutyyppisen numeerisesti 5 ohjattavan oskillaattorin toteutusta. Oskillaattori käsittää tässä tapauksessa summaimen 31 ja rekisterin 32, jolle summaimen ulostulo on kytketty. Akkutyyppisen oskillaattorin tulosignaalina on summaimen ensimmäiseen sisäänmenoon syötettävä (N-bittinen) binääriluku x, joka kertoo tarvit-10 tavan vaiheenkorjauksen suuruuden ja suunnan. Binääriluku on digitaaliselta silmukkasuodattimelta saatava luku, joka vaihtelee ajan funktiona suodatustuloksen mukaisesti. Lähtösignaali fNCO generoidaan summaamalla jatkuvasti binäärilukuja x rekisterin aikaisempaan arvoon ulkoisen 15 kellosignaalin fext taajuudella, joka kellosignaali on kytketty rekisterin kellosisäänmenoon C. Ulkoisen kello-signaalin nousevalla reunalla talletetaan summaimen läh-tösignaalin y N-bittinen arvo rekisteriin 32, jonka arvo ilmaisee lähtösignaalin kulloisenkin vaiheen. Oskillaatto-20 rin lähtösignaalin fNCO muodostaa rekisterin eniten merkitsevä bitti.
N-bittinen akkutyyppinen numeerisesti ohjattava oskillaattori generoi taajuuden, joka saadaan ulkoisen oskillaattorin taajuudesta kaavan (2) mukaisesti: 25 (2) f neo ~ * ^ext
Akkutyyppisen numeerisesti ohjattavan oskillaattorin rekisterin sananleveys N vaikuttaa sekä oskillaattorin « vahvi s tusker toimeen että suurimpaan generoitavissa olevaan taajuuteen. Päästäkseen suhteellisen pieneen vahvistusker-30 toimeen on sananleveyden oltava suuri, mutta toisaalta suuri sananleveys kasvattaa myöskin summaimen pituutta ja ____ l 93505 4 siten myös summaimen läpäisyviivettä. Akkutyyppinen numeerisesti ohjattava oskillaattori voi toimia vain, mikäli ulkoisen kellosignaalin jakson pituus (l/fext) on suurempi kuin summaimen viive. Tästä syystä on monissa sovelluksis-5 sa mahdotonta saada vahvistuskerrointa tarpeeksi pieneksi. Pieneen vahvistuskertoimeen olisi kuitenkin tärkeätä päästä, jotta vaihelukitulle silmukalle saataisiin kapea kaistanleveys.
Akkutyyppisen numeerisesti ohjattavan oskillaattorin 10 vahvistuskerroin K„ on sinänsä tunnetun määritelmän mukaisesti vaihevertailijalle tulevan kulmataajuuden muutoksen suhde oskillaattoria ohjaavan binääriluvun x muutokseen Ax: Αχ χ 2^fext ,τ, ^ _ 2* Q _ 2*fet (31 *«--53---5*5"
Edellä olevassa kaavassa (3) vakio q on oskillaatto-15 rin lähdön ja vaihevertailijan toisen sisäänmenon välillä (mahdollisesti) olevan taajuusjakajan jakoluku (vrt. kuvio 1) .
Akkutyyppisen oskillaattorin epäkohtana on lisäksi se, että vahvistuskerrointa ei voida asettaa kovin tarkas-Γ.0 ti (asetettavissa muuttamalla sananleveyttä N) .
Digitaalista vaihelukittua silmukkaa ja akkutyyp-• pistä numeerisesti ohjattavaa oskillaattoria on kuvattu esim. artikkelissa Walters S. M., Troudet T.: Digital
Phase-Locked Loop with Jitter Bounded, IEEE Transactions 25 on Circuits and Systems, Vol. 36, No. 7, July 1989, johon viitataan tarkemman kuvauksen suhteen.
Esillä olevan keksinnön tarkoituksena on päästä : eroon edellä kuvatuista epäkohdista ja saada aikaan sel lainen numeerisesti ohjattu oskillaattori, jonka vahvis-30 tuskerroin saadaan sekä pieneksi että entistä tarkemmin asetetuksi ja joka voidaan myös liittää digitaaliseen 5 93505 suodattuneen. Nämä päämäärät saavutetaan keksinnön mukaisella oskillaattorilla, jolle on tunnusomaista se, mitä kuvataan oheisen patenttivaatimuksen 1 tunnusmerkkiosassa. Keksinnön mukaiselle vaihelukitulle silmukalle on puoles-5 taan tunnusomaista se, mitä kuvataan oheisen patenttivaatimuksen 4 tunnusmerkkiosassa.
Keksinnön ajatuksena on yhdistää sinänsä tunnetut numeerisesti ohjattavan oskillaattorin toteutustavat siten, että laskuriin perustuvan oskillaattoriosan vaiheen-10 korjauspyyntöjen tiheyttä ohjataan akkutyyppisen oskil laattoriosan avulla.
Seuraavassa keksintöä ja sen edullisia suoritusmuotoja kuvataan tarkemmin viitaten kuvioon 4 oheisten piirustusten mukaisissa esimerkeissä, joissa 15 kuvio 1 esittää lohkokaaviona sinänsä tunnettua digitaalista vaihelukittua silmukkaa, kuvio 2 esittää erästä sinänsä tunnettua toteutustapaa digitaalisen vaihelukitun silmukan numeerisesti ohjattavan oskillaattorin toteuttamiseksi, 20 kuvio 3 esittää erästä toista sinänsä tunnettua toteutustapaa digitaalisen vaihelukitun silmukan numeerisesti ohjattavan oskillaattorin toteuttamiseksi, ja kuvio 4 keksinnön mukaista toteutustapaa digitaalisen vaihelukitun silmukan numeerisesti ohjattavan oskil-25 laattorin toteuttamiseksi.
Kuviossa 4 on esitetty keksinnön mukaisesti toteutetun numeerisesti ohjatun oskillaattorin lohkokaavio. Oskillaattori käsittää ensinnäkin ensimmäisen numeerisesti ohjattavan oskillaattoriosan 41, joka vastaa edellä ku-30 viossa 2 esitettyä, laskuriin perustuvan oskillaattorin toteutusta, jossa laskurin 22 tilanvaihtoa ohjataan ulkoisen oskillaattorin 21 syöttämällä tarkalla kellosignaalilla sekä ohjaustietona tulevilla "edellä”- ja "jäljes-sä"-signaaleilla E ja vastaavasti J. Tätä ensimmäistä 35 oskillaattoriosaa ohjaamaan on kytketty toinen numeerises- 6
9 3 5 ϋ S
ti ohjattava toinen oskillaattoriosa 42, joka perustuu edellä kuviossa 3 esitettyyn akkutyyppiseen oskillaattoriin käsittäen summaimen 31 ja rekisterin 32, jolle sum-maimen ulostulo on kytketty ja jonka ulostulo on takaisin-5 kytketty summaimen toiseen sisäänmenoon. Koska ensimmäinen oskillaattoriosa 41 vastaa laskuriin perustuvaa oskillaattoria ja toinen oskillaattoriosa 42 vastaa oleellisesti akkutyyppistä oskillaattoria, on kuviossa 4 käytetty toisiaan vastaavista osista samoja viitenumerolta kuin kuvi-10 oissa 2 ja 3.
Keksinnön ajatuksena on säätää laskuriin perustuvan oskillaattoriosan 41 vaiheenkorjauspyyntöjen (signaalit E ja J) tiheyttä akkutyyppisellä oskillaattoriosalla 42, eli itse asiassa binääriluvulla x, koska akkutyyppistä oskil-15 laattoria ohjataan binääriluvulla, sekä sen lisäksi vaihe-korjailun suunnan ilmaisevalla signaalilla S. Ohjausta varten on ensimmäisen oskillaattoriosan vaiheenohjaus-sisäänmenot A ja B kytketty selektorin 43 vastaaviin ulostuloihin ja selektorin sisäänmeno on kytketty toisen os-20 killaattoriosan ulostuloon. Selektoria ohjataan suuntasig- naalilla S, joka on kytketty selektorin ohjaussisäänmenoon CTR. Suuntasignaali S määrää sen, onko toisen oskillaattoriosan 42 ulostulo kytketty ensimmäisen oskillaattoriosan Medellä"-signaalia vastaavaan sisäänmenoon A, vai ensim-25 mäisen oskillaattoriosan "jäijessä"-signaalia vastaavaan *- sisäänmenoon B.
Toinen oskillaattoriosa 42 vastaa muuten kuviossa 3 esitettyä akkutyyppistä oskillaattoria, mutta rekisterin 32 ulostulosignaali, jota nyt on merkitty viitemerkillä fk, 30 on kytketty reunantunnistuspiirille 44, jonka ulostulo muodostaa toisen oskillaattoriosan 42 ulostulon, joka on kytketty valitsimen 43 sisäänmenoon. Reunantunnistuspiiri tunnistaa ulostulosignaalin fk nousevia reunoja ja muokkaa signaalia siten, että sen pulssin leveys vastaa ulkoisen 35 kellosignaalin fexl (joka ohjaa N-laskuria 22) pulssin le- 7 93505 veyttä.
Toisen oskillaattoriosan rekisteriltä 32 saatavalla signaalilla on edellä esitetyn mukaisesti taajuus, joka saadaan seuraavasti: <4> ^ = 5 Tämä taajuus on myös reunantunnistimen ulostulosta saatavien pulssien taajuus, eli tämän taajuuden omaavalla signaalilla joko edistetään tai viivästetään ensimmäisen oskillaattoriosan laskurin 22 vaihetta. Keksinnön mukaisen numeerisesti ohjattavan oskillaattorin taajuus voidaan nyt 10 laskea kaavasta (5): (5) * T Fi
Kaavassa (5) riippuu ±-operaation merkki vaihekor-jailusignaalin S merkistä. Kaavan (5) perusteella voidaan laskea kuviossa 4 esitetyn numeerisesti ohjattavan oskillaattorin vahvistuskerroin, joka on sinänsä tunnetun mää-15 ritelmän mukaisesti vaihelukitun silmukan vaihevertaiIl jalle tulevan kulmataajuuden muutoksen suhde ohjaavan binääriluvun x muutokseen. Vahvistuskertoimeksi saadaan täten: 2τι A f NCq 2π (6) K = q = 2*N = 2*f* 0 Ax Ax g 2m N g 20 missä vakio q on vaihelukitun signaalin takaisinkyt- kentälenkissä oskillaattorin ulostulon ja vaihevertailijan sisäänmenon välillä (mahdollisesti) olevan taajuusjakajan •« jakoluku.
Kaavasta (6) voidaan nähdä, että keksinnön mukaisel-25 la oskillaattorilla voidaan helposti saavuttaa pieni vah- _ Γ 9350b 8 vistuskerroin asettamalla signaalin fx taajuus pieneksi, jolloin myös vahvistuskertoimen arvo pienenee. Rekisteriin 32 tapahtuvaa talletusta ohjaava signaali fx saadaankin edullisesti jakamalla ensimmäisen oskillaattoriosan 41 5 ulkoiselta oskillaattorilta 21 saatavan signaalin fext taajuus jakoluvulla m taajuusjakajassa 45. Signaalin fx taajuus on siten huomattavasti pienempi kuin signaalin fext taajuus.
Kuviossa 4 esitetty numeerisesti ohjattava oskil-10 laattori voidaan liittää digitaaliseen silmukkasuodatti-meen, koska digitaaliselta suodattimelta saadaan suoraan halutut ohjaussignaalit x ja S tai digitaalisen suodattimen ulostulosignaalia on ainakin helppo muokata siten, että saadaan halutut ohjaussignaalit. Esim. suuntasignaali 15 S voi sisältyä silmukkasuodattimelta saatavaan binäärisa-naan x, josta se on erotettavissa omaksi ohjaussignaalik-seen, joka kytketään edellä esitetyn mukaisesti ohjaamaan valitsinta 43. (Tätä mahdollisuutta on kuviossa 4 esitetty katkoviivalla piirretyllä nuolella H.) 20 Vaikka keksintöä on edellä selostettu viitaten oheisten piirustusten mukaisiin esimerkkeihin, on selvää, ettei keksintö ole rajoittunut siihen, vaan sitä voidaan muunnella edellä ja oheisissa patenttivaatimuksissa esitetyn keksinnöllisen ajatuksen puitteissa. Oskillaattorin 25 ja vaihelukitun silmukan yksityiskohtaisemmat kytkennät voivat esim. vaihdella, vaikka akkutyyppinen oskillaatto-riosa onkin kytketty ohjaamaan laskurityyppistä oskillaat-toriosaa keksinnön ajatuksen mukaisesti. Oleellista on se, että akkutyyppinen oskillaattoriosa yleensä ohjaa laskuri-30 tyyppistä oskillaattoriosaa, eikä esim. se, miten se on kytketty ohjaamaan laskurityyppistä oskillaattoriosaa, toisin sanoen, onko se kytketty laskurityyppiselle oskil-laattoriosalle esim. suoraan vai erilaisten välipiirien kautta, joilla ei ole merkitystä keksinnön mukaisen aja-35 tuksen kannalta. Paitsi että keksinnnön mukainen ratkaisu 9 93505 on käytettävissä kaikissa digitaalisissa vaihelukoissa, joissa oskillaattoria ohjataan binäärisanalla, on periaatteessa mahdollista käyttää keksintöä myös muissa sovelluksissa, joissa vastaavanlainen ohjaus on saatavissa.
•« < • 4
Claims (6)
1. Numeerisesti ohjattava oskillaattori, joka käsittää ensimmäisen oskillaattoriosan (41), joka käsittää 5 taajuusjakajana toimivan laskurin (22) ja ulkoisen oskil laattorin (21) , jonka antama kellosignaali (fext) on kytketty laskurille (22) taajuudeltaan jaetun ulostulosignaalin (fNCO) generoimiseksi mainitusta kellosignaalista, jossa laskurissa (22) on ainakin yksi vaiheenohjaussisään-10 meno (A, B) vaiheenkorjauspyyntöjen kytkemiseksi laskurille (22) mainitun ulostulosignaalin (fNCO) vaiheen ohjaamiseksi haluttuun suuntaan, tunnettu siitä, että ensimmäisen oskillaattoriosan (41) ulostulosignaalin (fNco) vaihetta on kytketty ohjaamaan sinänsä tunnettu akkutyyp-15 pinen toinen oskillaattoriosa (42) , joka käsittää summai-men (31) ja rekisterin (32), jolle summaimen ulostulo on kytketty, jossa summaimessa (31) on ensimmäinen sisäänmeno binääriluvun (x) kytkemiseksi ohjaamaan mainittua toista oskillaattoriosaa (42) ja toinen sisäänmeno rekisterin 20 ulostulosignaalin kytkemiseksi takaisin summaimelle (31).
2. Patenttivaatimuksen 1 mukainen oskillaattori, jossa on kaksi vaiheenohjaussisäänmenoa (A, B), tunnettu siitä, että mainittu akkutyyppinen oskillaattoriosa (42) on toiminnallisesti kytketty kulloinkin 25 toiseen vaiheenohjaussisäänmenoon valitsimen (43) kautta, joka valitsin käsittää elimet sen sisäänmenossa olevan signaalin kytkemiseksi haluttuun ulostuloon.
3. Patenttivaatimuksen 1 mukainen oskillaattori, tunnettu siitä, että mainitun rekisterin (32) 30 kellosisäänmeno (C) , johon kytkettävä kellosignaali (fx) ohjaa rekisteriin tapahtuvaa talletusta, on kytketty mainitulle ulkoiselle oskillaattorille (21) taajuusjakajan (45) kautta ulkoisen oskillaattorin (21) antaman signaalin (fexl) taajuuden jakamiseksi ennen sen kytkemistä rekisterin 35 kellosisäänmenoon (C). 11 93505
4. Vaihelukittu silmukka, joka käsittää - vaihevertailijän (13), jossa on ainakin kaksi vertailusisäänmenoa niihin kytkettävien signaalien vaiheiden vertaamiseksi keskenään, 5. alipäästötyyppisen silmukkasuodattimen (14) , jonka sisäänmenoon on kytketty vaihevertailijän ulostulo, ja - numeerisesti ohjattavan oskillaattorin (15), jota silmukkasuodatin (14) on kytketty ohjaamaan, joka oskillaattori käsittää ensimmäisen oskillaattoriosan (41), joka 10 käsittää taajuusjakajana toimivan laskurin (22) ja ulkoisen oskillaattorin (21), jonka antama kellosignaali (f»,) on kytketty laskurille (22) taajuudeltaan jaetun ulostulosignaalin (fNCo) generoimiseksi mainitusta kellosignaalista, jossa laskurissa (22) on ainakin yksi vaiheenoh-15 jaussisäänmeno (A, B) vaiheenkorjauspyyntöjen kytkemiseksi laskurille (22) mainitun ulostulosignaalin (fNCo) vaiheen ohjaamiseksi haluttuun suuntaan, tunnettu siitä, että ensimmäisen oskillaattoriosan (41) ulostulosignaalin (f nco) vaihetta on kytketty ohjaamaan sinänsä tunnettu 20 akkutyyppinen toinen oskillaattoriosa (42), joka käsittää summaimen (31) ja rekisterin (32), jolle summaimen ulostulo on kytketty, jossa summaimessa (31) on ensimmäinen sisäänmeno, joka on toiminnallisesti kytketty silmukkasuo-dattimelle (14) silmukkasuodattimen kytkemiseksi ohjaamaan 25 mainittua toista oskillaattoriosaa (42), ja toinen sisään-meno rekisterin ulostulosignaalin kytkemiseksi takaisin summaimelle (31).
5. Patenttivaatimuksen 4 mukainen vaihelukittu silmukka, jossa mainittuja vaiheenohjaussisäänmenoja (A,
30 B) on kaksi, tunnettu siitä, että mainittu akku-... tyyppinen oskillaattoriosa (42) on toiminnallisesti kyt- : ketty kulloinkin toiseen vaiheenohjaussisäänmenoon valit simen (43) kautta, joka valitsin käsittää ohjaussisäänme-non (CTR), joka on toiminnallisesti kytketty silmuk-35 kasuodattimelle (14) silmukkasuodattimen kytkemiseksi ______ Γ 93505 12 ohjaamaan valitsimen sisäänmenossa olevan signaalin ohjautumista valitsimen haluttuun ulostuloon.
6. Patenttivaatimuksen 4 mukainen vaihelukittu silmukka, tunnettu siitä, että mainitun rekisterin 5 (32) kellosisäänmeno (C), johon kytkettävä kellosignaali (fx) ohjaa rekisteriin tapahtuvaa talletusta, on kytketty mainitulle ulkoiselle oskillaattorille (21) taajuusjakajan (45) kautta ulkoisen oskillaattorin (21) antaman signaalin (fext) taajuuden jakamiseksi ennen sen kytkemistä rekisterin 10 kellosisäänmenoon (C) . • 4 « 93505 13
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI931991A FI93505C (fi) | 1993-05-03 | 1993-05-03 | Numeerisesti ohjattu oskillaattori ja digitaalinen vaihelukittu silmukka |
| DK94913626T DK0697151T3 (da) | 1993-05-03 | 1994-04-29 | Numerisk styret oscillator og digital faselåst sløjfe |
| PCT/FI1994/000167 WO1994026033A1 (en) | 1993-05-03 | 1994-04-29 | Numerically controlled oscillator and digital phase locked loop |
| DE69419150T DE69419150T2 (de) | 1993-05-03 | 1994-04-29 | Digital gesteuerter oszillator und digitale pll-schaltung |
| NZ26529794A NZ265297A (en) | 1993-05-03 | 1994-04-29 | Numerically controlled oscillator for a digital phase locked loop |
| AU65706/94A AU678465B2 (en) | 1993-05-03 | 1994-04-29 | Numerically controlled oscillator and digital phase locked loop |
| EP94913626A EP0697151B1 (en) | 1993-05-03 | 1994-04-29 | Numerically controlled oscillator and digital phase locked loop |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI931991A FI93505C (fi) | 1993-05-03 | 1993-05-03 | Numeerisesti ohjattu oskillaattori ja digitaalinen vaihelukittu silmukka |
| FI931991 | 1993-05-03 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI931991A0 FI931991A0 (fi) | 1993-05-03 |
| FI931991A FI931991A (fi) | 1994-11-04 |
| FI93505B FI93505B (fi) | 1994-12-30 |
| FI93505C true FI93505C (fi) | 1995-04-10 |
Family
ID=8537846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI931991A FI93505C (fi) | 1993-05-03 | 1993-05-03 | Numeerisesti ohjattu oskillaattori ja digitaalinen vaihelukittu silmukka |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0697151B1 (fi) |
| AU (1) | AU678465B2 (fi) |
| DE (1) | DE69419150T2 (fi) |
| DK (1) | DK0697151T3 (fi) |
| FI (1) | FI93505C (fi) |
| NZ (1) | NZ265297A (fi) |
| WO (1) | WO1994026033A1 (fi) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2288086A (en) * | 1994-03-28 | 1995-10-04 | Hewlett Packard Co | Digital phase-locked loop using a numerically-controlled oscillator |
| DE19729476C2 (de) * | 1997-07-10 | 2000-04-27 | Nokia Networks Oy | Numerisch gesteuerter Oszillator |
| DE19729477A1 (de) * | 1997-07-10 | 1999-02-11 | Nokia Telecommunications Oy | Digitaler Phase Locked Loop |
| ATE323969T1 (de) * | 1998-06-17 | 2006-05-15 | St Microelectronics Nv | Frequenzsynthetisierer |
| WO2004088845A1 (en) * | 2003-04-02 | 2004-10-14 | Christopher Julian Travis | Method of establishing an oscillator clock signal |
| JP3803805B2 (ja) * | 2003-09-05 | 2006-08-02 | 日本テキサス・インスツルメンツ株式会社 | ディジタル位相同期ループ回路 |
| CN105281752A (zh) * | 2015-10-13 | 2016-01-27 | 江苏绿扬电子仪器集团有限公司 | 一种基于数字锁相环实现的时钟数据恢复系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1161910A (en) * | 1982-06-18 | 1984-02-07 | Chung K. Tsang | All digital phase-frequency locked loop |
| US4951004A (en) * | 1989-03-17 | 1990-08-21 | John Fluke Mfg. Co., Inc. | Coherent direct digital synthesizer |
| JPH0437205A (ja) * | 1990-05-31 | 1992-02-07 | Sony Corp | 発振装置 |
-
1993
- 1993-05-03 FI FI931991A patent/FI93505C/fi active IP Right Grant
-
1994
- 1994-04-29 NZ NZ26529794A patent/NZ265297A/en unknown
- 1994-04-29 WO PCT/FI1994/000167 patent/WO1994026033A1/en active IP Right Grant
- 1994-04-29 DK DK94913626T patent/DK0697151T3/da active
- 1994-04-29 AU AU65706/94A patent/AU678465B2/en not_active Ceased
- 1994-04-29 EP EP94913626A patent/EP0697151B1/en not_active Expired - Lifetime
- 1994-04-29 DE DE69419150T patent/DE69419150T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DK0697151T3 (da) | 1999-11-22 |
| EP0697151A1 (en) | 1996-02-21 |
| NZ265297A (en) | 1996-05-28 |
| WO1994026033A1 (en) | 1994-11-10 |
| AU6570694A (en) | 1994-11-21 |
| FI93505B (fi) | 1994-12-30 |
| AU678465B2 (en) | 1997-05-29 |
| EP0697151B1 (en) | 1999-06-16 |
| FI931991A0 (fi) | 1993-05-03 |
| DE69419150D1 (de) | 1999-07-22 |
| DE69419150T2 (de) | 1999-11-18 |
| FI931991A (fi) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5910753A (en) | Direct digital phase synthesis | |
| US6008680A (en) | Continuously adjustable delay-locked loop | |
| US5838178A (en) | Phase-locked loop and resulting frequency multiplier | |
| US6310498B1 (en) | Digital phase selection circuitry and method for reducing jitter | |
| EP1104111B1 (en) | Phase-locked loop with digitally controlled, frequency-multiplying oscilator | |
| US7463710B2 (en) | Fractional-N synthesizer and method of programming the output phase | |
| US6693468B2 (en) | Fractional-N synthesizer with improved noise performance | |
| US6728526B2 (en) | Fractional-N frequency synthesizer with multiple clocks having different timings | |
| US11012081B2 (en) | Apparatus and methods for digital phase locked loop with analog proportional control function | |
| US6738922B1 (en) | Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal | |
| US7145367B2 (en) | Fractional-integer phase-locked loop system with a fractional-frequency-interval phase frequency detector | |
| JPH10327071A (ja) | 分数性位相同期ループコヒーレント周波数シンセサイザ | |
| US10784844B2 (en) | Fractional frequency divider and frequency synthesizer | |
| FI93505C (fi) | Numeerisesti ohjattu oskillaattori ja digitaalinen vaihelukittu silmukka | |
| US5936565A (en) | Digitally controlled duty cycle integration | |
| US9992049B1 (en) | Numerically controlled oscillator for fractional burst clock data recovery applications | |
| US7646227B2 (en) | Digital phase discriminator | |
| Walters et al. | Digital phase-locked loop with jitter bounded | |
| JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| Lee et al. | A second-order semi-digital clock recovery circuit based on injection locking | |
| CA2049582A1 (en) | Frequency synthesizer with a phase-locked loop with multiple fractional division | |
| US7778377B2 (en) | Methods and apparatus for spread spectrum generation using a voltage controlled delay loop | |
| KR930004859B1 (ko) | 위상 고정 루프 회로의 위상 검출장치 | |
| CN114337659A (zh) | 数字锁相环电路 | |
| JPS6333739B2 (fi) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG | Patent granted |
Owner name: NOKIA TELECOMMUNICATIONS OY |
|
| BB | Publication of examined application |