DE69317945T2 - Hochfrequenz-Halbleiterbauelement - Google Patents

Hochfrequenz-Halbleiterbauelement

Info

Publication number
DE69317945T2
DE69317945T2 DE69317945T DE69317945T DE69317945T2 DE 69317945 T2 DE69317945 T2 DE 69317945T2 DE 69317945 T DE69317945 T DE 69317945T DE 69317945 T DE69317945 T DE 69317945T DE 69317945 T2 DE69317945 T2 DE 69317945T2
Authority
DE
Germany
Prior art keywords
silicon substrate
high frequency
thin film
opening
frequency circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69317945T
Other languages
English (en)
Other versions
DE69317945D1 (de
Inventor
Yoshihiro Mitsubishi Denki K.K. Itami-Shi Hyogo-Ken 664 Notani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE69317945D1 publication Critical patent/DE69317945D1/de
Application granted granted Critical
Publication of DE69317945T2 publication Critical patent/DE69317945T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine Übertragungsleitung für ein Hochfrequenzsignal auf einem sogenannten GaAs-Chip-auf-Si- IC, und zwar einem Siliziumsubstrat, auf dem Hochfrequenz- GaAs-Chips angebracht bzw. gesockelt sind.
    • HINTERGRUND DER ERFINDUNG
  • Die Figuren 6(a) und 6(b) sind Diagramme, die eine in vimtegration and Packaging of GaAs MMIC Subsystems Using Silicon Motherboards", IEEE 1990 GaAs IC Symposium, Technical Digest, Seiten 85-87, offenbarte Halbleitervorrichtung nach dem Stand der Technik zeigen, in welcher Hochfrequenz-GaAs-Chips auf einem Siliziumsubstrat angebracht sind, auf dem ein IC-Muster ausgebildet ist. Obwohl es vorteilhaft ist, einen Schaltkreis mittels Verwendung eines GaAs-Substrates im Hinblick auf einen Hochgeschwindigkeitsbetrieb zu bilden, ist es nachteilig im Hinblick auf die Herstellungskosten, da ein GaAs-Substrat teuer ist. Folglich werden im allgemeinen, nachdem nur ein Hochfrequenzschaltkreis, in welchem allgemein ein Hochgeschwindigkeitsbetrieb erforderlich ist, mit dem GaAs- Substrat hergestellt wird, und andere Schaltkreise unter Verwendung von einem Siliziumsubstrat hergestellt werden, diese Schaltkreise hergestellt. Im einzelnen sind, wie in Fig. 6 (a) gezeigt, auf der Oberfläche eines Siliziumsubstrates 1, auf welcher IC-Muster wie zum Beispiel ein Speicherschaltkreis und Verdrahtungen ausgebildet sind, Rohchip-Kontaktierungseinkerbungen 11 ausgebildet, so daß der Oberflächenteil eines GaAs-Chips 6 und der Oberflächenteil des Siliziumsubstrates 1 bei der Rohchip-Kontaktierung des GaAs-Chips 6 dasselbe Niveau haben. Dieser GaAs-Chip 6 ist in der Rohchip-Kontaktierungseinkerbung 11 mittels Lot oder dergleichen Rohchip-kontaktiert, und dieser GaAs-Chip 6 ist mittels einer Drahtkontaktierung 20 mit einer auf dem Siliziumsubstrat 1 ausgebildeten Übertragungsleitung 19 verbunden. Wie oben beschrieben, wird durch das Bestücken bzw. Montieren des GaAs-Chips 6 in einem konkaven bzw. ausgehöhlten Teil des Substrates 1 die Länge der Drahtkontaktierung 20, die die Übertragungsleitung 19 auf der Seite des Siliziumsubstrates 1 mit dem GaAs-Chip 6 verbindet, verkürzt, was die Reflexion von Hochfrequenzsignalen verringert.
  • Fig. 6(b) ist ein Teilbereich eines Querschnittes, der ent lang einer Linie in der Längsrichtung von Fig. 6(a) genommen ist. Eine Erdungsleitung 21 ist auf der hinteren Oberfläche des Substrates 1, in welchem die Rohchip-Kontaktierungseinkerbung 11 ausgebildet ist, ausgebildet, und die Erdungsleitung 21 ist mit der hinteren Oberfläche des GaAs- Chips 6 durch ein Durchkontaktierungsloch 22 hindurch, welches in dem Substrat 1 ausgebildet ist, elektrisch verbunden. Die auf der Oberfläche des Siliziumsubstrates 1 erzeugte Wellenimpedanz der Übertragungsleitung 19 wird durch solche Parameter wie der dielektrischen Konstante εr und der Dicke t des Substrates 1, der Breite W der Übertragungsleitung 19 oder dergleichen bestimmt. Folglich ist eine Halbleitervorrichtung (GaAs-Chip-auf-Si-IC) 80 ausgebildet, die die Funktion der auf dem Siliziumsubstrat 1 ausgebildeten ICs und die Funktion des GaAs-Chips 6 komplex macht.
  • Weiterhin, wenn eine bei hohen Frequenzen arbeitende Halbleitervorrichtung wie zum Beispiel ein GaAs-Chip oder ein GaAs-Chip-auf-Si-Substrat versiegelt wird, tritt, falls ein dielektrisches Harzmaterial auf dem Muster des Chips anhaftet, eine Verschlechterung der Hochfrequenzeigenschaften auf, insofern als die Wellenlänge eines in der Vorrichtung erzeugten Hochfrequenzsignales variieren und von dem erwünschten Wert abweichen sollte oder der dielektrische Verlust zunehmen sollte. Um diese Verschlechterung zu verhindern, werden, wie in Fig. 7 veranschaulicht, Chips unter Verwendung einer hohlen Baugruppe versiegelt. Mit anderen Worten, die Halbleitervorrichtung 80 ist in einen Baugruppenkörper 23 eingekapselt, welcher gemäß der Beschaffenheit der Halbleitervorrichtung 80 entworfen bzw. gestaltet ist, eine an dem Baugruppenkörper 23 befestigte externe Zulei tung 25 ist mit einer Elektrode der Halbleitervorrichtung 80 mit einer Verdrahtung oder dergleichen verbunden, um so Signale zwischen der Halbleitervorrichtung 80 und der Außenseite der Baugruppe auszutauschen, und die Halbleitervorrichtung 80 ist mittels Befestigen eines Kappenmaterials 24 an dem Baugruppenkörper 23 versiegelt.
  • In der wie oben beschrieben konstruierten Halbleitervorrichtung nach dem Stand der Technik, bei dem Hochfrequenz- IC-Chips auf dem Siliziumsubstrat angebracht sind, ist es erforderlich, eine hochisolierende Eigenschaft zu besitzen, um den spezifischen elektrischen Widerstand über einigen KΩ/cm zu erhalten und den Verlust beim Übertragen von Hochfrequenzsignalen zu verringern. Folglich muß ein teureres Siliziumsubstrat mit einer höheren Reinheit als ein konventionellersiliziumwafer verwendet werden, was zu hohen Kosten führt. Zusätzlich ist die Verwendung der hohlen Baugruppe, die für die Bestückung bzw. Montage der Hochfrequenz-IC-Chips verwendet wird, nicht weit verbreitet, und sie ist für jeden Chip speziell orientiert, was zu außergewöhnlich hohen Produktionskosten in Relation zu einem Fall des Verwendens einer Kunstoffversiegelung führt.
  • US-A-5049978 offenbart eine Halbleitervorrichtung, die einen Hochfrequenzschaltkreis-Chip aufweist, der bei hohen Frequenzen arbeitet und auf einem Siliziumsubstrat angebracht ist, worin ein Dünnfilmband mit einer Mikrostreifenstruktur, das einen Isolierfilm, eine Signalleitung auf einer Oberfläche des Isolierfilms und eine Erdungsschicht auf einer hinteren Oberfläche des Isolierfilmes umfaßt, auf dem Siliziumsubstrat angeordnet ist, wodurch das Siliziumsubstrat mit dem Hochfrequenzschaltkreis-Chip elektrisch verbunden ist.
  • EP-A-0491161 offenbart ein Substrat zum Aufnehmen von integrierten Schaltkreischips, worin das Substrat einen oberen Teilbereich auf einer aus Silizium bestehenden Basis aufweist, und worin auf der oberen Oberfläche des Substrates Schaltkreiselemente angeordnet sind.
  • US-A-5087530 offenbart ein Dünnfilmband zum Verbinden von integrierten Schaltkreischips auf eineni Substrat, worin das TAB-Band eine Vielzahl von elektrisch leitfähigen Schaltkreismustern auf einem flexiblen Isolierfilm besitzt, wobei der letztere Fensterbereiche besitzt, eine auf einer hinteren Oberfläche ausgebildete Erdungsschicht und eine Vielzahl von Durchgangslöchern zum Verbinden der Signalleitungen und der Massemetallisierung.
    • KURZFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, die in der Lage ist, einen Hochfrequenzchip auf einem IC-Chip anzubringen bzw. zu tragen, der ein konventionelles Siliziumsubstrat aufweist.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, welche billig ist ohne eine hohle Baugruppe zu verwenden, und eine Versiegelungsstruktur besitzt, in welcher Hochfrequenzeigenschaften nicht verschlechtert werden.
  • Weitere Aufgaben und Vorteile der vorliegenden Erfindung werden von der im folgenden gegebenen ausführlichen Beschreibung offensichtlich werden; es versteht sich jedoch, daß die gegebene ausführliche Beschreibung und spezifische Ausführungsform nur der Veranschaulichung dienen, da verschiedene Änderungen und Modifikationen innerhalb des Bereiches der beigefügten Ansprüche für Fachleute aus dieser ausführlichen Beschreibung offensichtlich werden.
  • In einer Halbleitervorrichtung gemäß der vorliegenden Erfindung, welche in den beigefügten Ansprüchen 1 oder 2 spezifiziert ist, haftet ein Dünnf ilmband mit einer Mikrostreifenstruktur, das einen Isolierfilm, eine Signalleitung auf einer Oberfläche des Isolierfilmes und eine Erdungsschicht auf einer hinteren Oberfläche des Isolierfilmes aufweist, auf einem Siliziumsubstrat an, und ein Hochfrequenzschaltkreis-Chip und ein Schaltkreis auf der Seite des Siliziumsubstrates sind mittels des Dünnfilmbandes elektrisch verbunden. Als eine Folge wird die Jmpedanz der Signalleitung nicht in Abhängigkeit von der dielektrischen Konstante des Substrates bestimmt.
  • Zusätzlich ist eine Isolierschicht mit einer Öffnung zwischen dem Dünnfilmband und dem Siliziumsubstrat angeordnet und ein Hochfrequenzschaltkreis-Chip ist in der Öffnung eingekapselt, oder ein konkaver Teil ist auf der Oberfläche des Siliziumsubstrates angeordnet und ein Hochfrequenzschaltkreis-Chip ist in dem konkaven Teil eingekapselt, und ein Teilbereich über dem Hochfrequenzschaltkreis-Chip ist mit einer Kappe bedeckt. Als eine Folge ist ein Raum über dem Hochfrequenzschaltkreis-Chip erzeugt und Kunststoffversiegelung ist verwendet.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Figuren 1(a) bis 1(c) sind Querschnittsansichten, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigen.
  • Die Figur 2 ist eine perspektivische Ansicht, die einen GaAs-Chip-auf-Si-IC mit der Struktur der ersten Ausführungsform zeigt.
  • Fig. 3 ist ein Diagramm, das eine Einstellung der Impedanz eines TAB-Bandes (Tape Automated Bonding - Automatische Bandkontaktierung) der Halbleitervorrichtung von Fig. 2 erklärt.
  • Die Figuren 4(a) bis 4(c) sind Querschnittsansichten, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigen.
  • Fig. 5 ist eine perspektivische Ansicht, die einen GaAs- Chip-auf-Si-IC mit der Struktur der zweiten Ausführungsform zeigt.
  • Die Figuren 6(a) und 6(b) sind eine perspektivische Ansicht und ein Teilbereich eines Querschnittes, die eine Halbleitervorrichtung nach dem Stand der Technik zeigen.
  • Fig. 7 ist eine Querschnittsansicht, die die Halbleitervorrichtung nach dem Stand der Technik zeigt, die in einer Baugruppe eingekapselt ist.
    • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Eine erste Ausführungsform der vorliegenden Erfindung wird ausführlich unter Bezugnahme auf die Figuren 1(a) bis 1(c) beschrieben werden.
  • In Fig. 1(a) bezeichnen dieselben Bezugszeichen wie jene von Fig. 6 dieselben oder entsprechende Teile. Ein automatisches Bandkontaktierungsband (TAB-Band) 100 besitzt eine Struktur, in welcher ein unterer Isolierfilm 10, der solch ein Material wie Polyimid aufweist, um mit einem Si-IC- Muster verbunden zu werden, eine Übertragungsleitung 4, ein oberer Isolierfilm 3 und eine Erdungsschicht 8 nacheinander vom Boden bzw. unten her schichtweise angeordnet sind, und eine Mikrostreifenleitung umfaßt die Erdungsschicht 8, den oberen Isolierfilm 3 und die Übertragungsleitung 4. Tatsächlich, wie oben beschrieben, wird der mit der Erdungsschicht und der Übertragungsleitung ausgestattete Isolierfilm 3 in dem unteren Isolierfilm 10 mittels Thermokompressionskontaktierung oder dergleichen unter Verwendung der TAB-Technik installiert. Der untere Isolierfilm 10 besitzt ungefähr dieselbe Dicke wie der GaAs-Chip 6, und die Hochfrequenzsignale werden übertragen, indem man einen Elektrodenkontaktierungsfleck auf der Oberfläche des GaAs- Chips 6 mit einem Vorsprungsteil 4a der Übertragungsleitung 4 verbindet. Zusätzlich ist der GaAs-Chip 6 mit einem Erdungskontaktierungsfleck 17 verbunden, der auf dem Siliziumsubstrat 1 ausgebildet ist, mit Lot oder dergleichen, und ist befestigt bzw. fixiert. Eine Kappe 15, die eine Offnung 100a des TAB-Bandes 100 bedeckt, weist eine Metallschicht 15a auf, die mit der Erdungsschicht 8 verbunden ist, und ein Isoliermaterial 15b wie zum Beispiel Polyimid, das auf der Metallschicht 15a ausgebildet ist, um die Öffnung 100a zu bedecken bzw. zu überdecken. Dies läßt einen Raum über dem GaAs-Chip 6 und schirmt den Raum elektrisch ab. Zusätzlich ist, wie in Fig. 1(b) gezeigt, die Erdungsschicht 8 mit einer Erdungsleitung 16, die auf derselben Ebene wie die Übertragungsleitung 4 ausgebildet ist, über ein Durchgangsloch 18 verbunden.
  • Fig. 2 ist eine perspektivische Ansicht, die einen GaAs- Chip-auf-Si-IC zeigt, der die Struktur der Figuren 1(a) bis 1(c) besitzt. Hier ist ein IC-Musterbereich 27, in welchem ein IC-Muster 2 ausgebildet ist, auf dem Siliziumsubstrat 1 erzeugt bzw. hergestellt. Und ein GaAs-Verstärker mit einem Induktor 7 und einem GaAs-Chip ist auf dem Siliziumsubstrat 1 konstruiert bzw. ausgebildet. Wie in der Figur veranschaulicht ist, ist der untere Isolierfilm 10 mit einer Öffnung in einem Bereich, in welchem der GaAs-Chip angeordnet ist, auf einer Halboberfläche des Siliziumsubstrates 1 angeordnet und ein oberer Isolierfilm ist bereitgestellt, welcher eine Übertragungsleitung 4, eine Erdungsleitung 16, Gleichstrom-Bias-Leitungen 12 und äußere Zuleitungskontaktierungen 13 auf einer ersten Hauptebene besitzt, ausgebil det auf derselben Oberfläche mittels Ätzen eines dünnen Metallfilmes, der zum Beispiel durch Metallisieren von Kupfer von 35 um Dicke mit Gold von mehreren Mikrometern gebildet wird, und eine Erdungsschicht 8 auf einer zweiten Hauptebene. Die Erdungsschicht 8, welche die oberste Schicht ist, ist mit einem Erdungskontaktierungsfleck 17 auf der Oberfläche des Siliziumsubstrates 1 über ein Durchgangsloch 18 und die Erdungsleitung 16 verbunden. In dem Si-IC-Musterbereich 27 sind Elemente des IC-Musters 2 mittels auf der hinteren Oberfläche des unteren Isolierfilmes 10 ausgebildeten Verdrahtungen verbunden. Der GaAs-Chip und der Si-IC-Musterbereich 27 sind durch die äußere Zuleitungskontaktierung 13 hindurch verbunden, und der GaAs-Chip und der Induktor 7 sind durch die äußere Zuleitungskontaktierung 13 hindurch verbunden. Das Bezugszeichen 26 bezeichnet einen externen Verbindungskontaktierungsfleck des IC-Musters 2. Obwohl eine Differenz bzw. ein Unterschied im Niveau, der zu einer Dicke des unteren Isolierfilmes 10 äquivalent ist, durch das Verbinden der Erdungsleitung 16 mit dem Erdungskontaktierungsfeck 17 erzeugt wird, ist es möglich, den Unterschied zu verringern, indem man den Erdungskontaktierungsfleck 17 in einer Bump-Konf iguration bzw. erhöhten Konfiguration oder dergleichen ausbildet.
  • Fig. 3 ist eine Querschnittsansicht, die die Nachbarschaft eines Polyimid-Bandes (oberer Isolierfilm) 3 zeigt, das die Mikrostreifenleitung bildet. Um die Wellenimpedanz der Übertragungsleitung 4 bei, zum Beispiel, 50Ω zu fixieren, wird eine Leitungsbreite 14 der Übertragungsleitung 4 unter der Annahme, daß die dielektrische Konstante des Polyimid- Bandes 3 3,5 und seine Dicke 50um beträgt, auf 95 um eingestellt.
  • Fig. 1(c) ist ein Querschnitt, der die Nachbarschaft der Gleichstrom-Bias-Leitung 12 oder der Übertragungsleitung 4 beim Durchführen der Kunststoffversiegelung des GaAs-Chipauf-Si-IC von Fig. 1(b) zeigt. In dieser Struktur, sogar falls der Chip mittels eines Pressharzes 28 versiegelt wird, tritt eine Verschlechterung der Hochfrequenzeigenschaften nicht auf, da der Teilbereich über dem GaAs-Chip 6 ein Raum ist, in einem Zustand, der mit der Kappe 15 bedeckt bzw. überdeckt wird. Dann, da die Öffnung 100a mit dem Isoliermaterial 15b bedeckt bzw. überdeckt wird, gibt es keinen Fall, sogar falls man eine dünne Metallschicht isa für die Kappe 15 verwendet, daß die Metalischicht 15a durch einen Druck beim Formpressen zerstört und das Pressharz 28 an dem GaAs-Chip 6 anhaften würde.
  • Wie oben beschrieben wurde, wird gemäß dieser Ausführungsform das TAB-Band 100 auf dem Siliziumsubstrat 1 angeordnet, auf dem IC-Muster ausgebildet sind, der GaAs-Chip 6 wird in der Öffnung 100a des TAB-Bandes 100 eingekapselt, die hintere Oberfläche des Chips 6 wird mit dem Erdungskontaktierungsfleck 17 verbunden und die auf der ersten Hauptebene des oberen Isolierfilmes 3 ausgebildete Übertragungsleitung 4 wird mit dem Elektrodenkontaktierungsfleck auf der Oberfläche des Chips 6 elektrisch verbunden. Folglich wird die Wellenimpedanz der Übertragungsleitung 4 nicht in Abhängigkeit von der dielektrischen Konstante des Siliziumsubstrates 1 bestimmt, sondern in Abhängigkeit von solchen Parametern wie der dielektrischen Konstante und Dicke des Polyimid-Bandes 3 oder einer Breite der Übertragungsleitung 4, was zu niedrigen Kosten führt, ohne sich solche Beschränkungen wie das Material des Siliziumsubstrates 1 einzuhandeln.
  • Zusätzlich ist der GaAs-Chip 6 in der Öffnung 100a des TAB Bandes 100 eingekapselt, und die Öffnung 100a ist mit der Kappe 15 versiegelt. Folglich wird der Raum über dem GaAs- Chip 6 beibehalten ohne eine speziell orientierte hohle Baugruppe zu verwenden und die Bestückung bzw. Montage wird mit konventioneller Kunststoffversiegelung durchgeführt, was die Herstellungskosten verringert.
  • Als zweitens wird eine zweite Ausführungsform der vorliegenden Erfindung ausführlich mit Bezugnahme auf die Figuren 4(a) bis 4(c) beschrieben werden.
  • In dieser Ausführungsform wird, wie in Fig. 4(a) veranschaulicht, eine Chip-Kontaktierungseinkerbung 11 mit ungefähr derselben Dicke wie jener des GaAs-Chips 6 auf dem Siliziumsubstrat 1 ausgebildet, der GaAs-Chip 6 wird in dieser Einkerbung 11 eingekapselt und der in dem Bodenteil der Einkerbung 11 angeordnete Erdungskontaktierungsfleck 17 wird mit der hinteren Oberfläche des Chips 6 elektrisch verbunden. Ein TAB-Band 101, welches mittels nacheinander schichtweise Anordnen der Übertragungsleitung 4, eines Isolierfilmes 3 wie züm Beispiel Polyimid und der Erdungsschicht 8 gebildet bzw. konstruiert wird und eine Öffnung 101(a) in einem vorbestimmten Bereich besitzt, haftet an dem Siliziumsubstrat 1, so daß sich die Übertragungsleitung 4 in der unteren Seite befindet. Der vorspringende Teil bzw. Vorsprungsteil 4a der Übertragungsleitung 4 wird mit einem Elektrodenkontaktierungsfleck auf der Oberfläche des GaAs-Chips 6 verbunden. Weiterhin wird, wie in Fig. 4 (b) veranschaulicht, die Erdungsschicht 8 über das Durchgangsloch 18 mit der Erdungsleitung 16, die auf derselben Ebene wie die Übertragungsleitung 4 ausgebildet ist, elektrisch verbunden. Eine Kappe 15 bedeckt bzw. überdeckt die Öffnung 101a des TAB-Bandes 101 und besitzt dieselbe Konstruktion wie jene in der ersten Ausführungsform. Dies läßt einen Raum über dem GaAs-Chip 6 und schirmt den Raum elektrisch ab.
  • Fig. 5 ist eine perspektivische Ansicht, die den GaAs-Chipauf-Si-IC mit der Struktur der Figuren 4(a) bis 4(c) zeigt. Wie in den Figuren gezeigt ist, ist das Polyimid-Band 3 mit der Öffnung 101a in einem Bereich, der den GaAs-Chip 6 einschließt, auf dem Siliziumsubstrat 1 angeordnet. Die Übertragungsleitung 4, die Erdungsleitung 16, die Gleichstrom- Bias-Leitungen 12 und die äußeren Zuleitungskontaktierungen 13, welche auf derselben Ebene mittels Ätzen eines dünnen Metallfilms aus metallischem Kupfer mit Gold ausgebildet sind, sind auf einer ersten Hauptebene des Bandes 3 angeordnet. In dem IC-Muster 2 sind die Elemente mittels Verdrahtungen verbunden, welche in derselben Ebene wie die Übertragungsleitung 4, die Erdungsleitung 16 und die Gleichstrom-Bias-Leitungen 12 ausgebildet und von diesen Verdrahtungen elektrisch isoliert sind. Die Erdungsschicht 8 ist auf einer zweiten Hauptebene des Polyimid-Bandes 3 ausgebildet und über das Durchgangsloch 18 mit dem Erdungskontaktierungsfleck 17 und der Erdungsleitung 16 verbunden.
  • Fig. 4(c) ist eine Querschnittsansicht, die die Nachbarschaft der Gleichstrom-Bias-Leitung 12 oder der Übertragungsleitung 4 beim Durchführen der Kunstoffversiegelung des GaAs-Chip-auf-Si-ICs von Fig. 4(b) zeigt. In dieser Struktur, ähnlich wie in der ersten Ausführungsform, sogar falls der Chip mittels des Pressharzes 28 versiegelt wird, werden die Hochfrequenzeigenschaften nicht verschlechtert.
  • Wie oben beschrieben wurde, wird derselbe Effekt wie in der ersten Ausführungsform erhalten, mit Verwendung von weniger Komponenten, und eine Differenz bzw. ein Unterschied beim Verbinden der Erdungsleitung 16 und des Erdungskontaktierungsfleck 17 wird verringert.
  • Obwohl die Kappe 15 in der ersten und der zweiten Ausführungsform die Metallschicht isa und das Isoliermaterial 15b aufweist, braucht das Isoliermaterial 15b nicht verwendet werden, falls die Metalischicht isa eine hinreichende Intensität besitzt.
  • Wie oben beschrieben wurde, in einer Halbleitervorrichtung gemäß der vorliegenden Erfindung, da ein TAB-Band, in welches eine Erdungsschicht und eine Signalleitung auf beiden Seiten eines Polyimid-Bandes als eine Mikrostreifenleitung erzeugt bzw. hergestellt sind, zu einer Leitungsübertragung eines Hochfrequenzsignales auf einem Siliziumsubstrat verwendet wird, und da das TAB-Band mittels Anhaften mit dem Siliziumsubstrat elektrisch verbunden wird, wird die Impedanz der Signalleitung nicht in Abhängigkeit von der dielektrischen Konstante des Siliziumsubstrates bestimmt sondern in Abhängigkeit von der dielektrischen Konstante des TAB-Bandes und der Breite der Übertragungsleitung Folglich wird ein konventionelles Siliziumsubstrat verwendet, was die Produktionskosten verringert.
  • Weiterhin, da eine Isolierschicht mit einer Öffnung zwischen dem Dünnf umband und dem Siliziumsubstrat angeordnet und ein Hochfrequenzschaltkreis-Chip in der Öffnung eingekapselt wird, oder da ein ausgehöhlter bzw. konkaver Teil an der Oberfläche des Siliziumsubstrates angeordnet und ein Hochfrequenzschaltkreis-Chip in dem konkaven Teil eingekapselt wird, und ein Teilbereich über dem Hochfrequenzschaltkreis-Chip mit einer Kappe überdeckt wird, wird ein Raum über dem Hochfrequenzschaltkreis-Chip beibehalten und Kunstoffversiegelung wird durchgeführt. Als eine Folge ist eine teuere hohle Baugruppe nicht erforderlich, was die Produktionskosten verringert.

Claims (4)

1. Eine Halbleitervorrichtung, die ein Siliziumsubstrat (1) aufweist, auf dem ein Schaltkreis mit einer vorbestimmten Funktion ausgebildet ist, und einen Hochfrequenzschaltkreis-Chip (6), der auf dem Siliziumsubstrat (1) angebracht ist und bei hohen Frequenzen arbeitet, und die mit den Funktionen des Siliziumsubstrats (1) und des Hochfrequenzschaltkreis-Chips (6) arbeitet, worin ein Dünnfilmband mit einer Mikrostreifenstruktur, das einen Isolierfilm (3), eine Signalleitung (4) auf einer Oberfläche des Isolierfilms (3) und eine Erdungsschicht (8) auf einer hinteren Oberfläche des Isolierfilms (3) umfaßt, auf dem Siliziumsubstrat (1) angeordnet ist, wodurch das Siliziumsubstrat (1) mit dem Hochfrequenzschaltkreis-Chip (6) elektrisch verbunden ist, und worin eine Isolierschicht (10) mit einer Öffnung in einem vorbestimmten Bereich zwischen dem Dünnfilmband und dem Siliziumsubstrat (1) ausgebildet ist, der Hochfrequenzschaltkreis-Chip (6) in der Öffnung eingekapselt ist, eine Oberfläche des Dünnfilmbandes mit einer besagten Signalleitung (4) an der Isolierschicht (10) anhaftet, die Signalleitung (4) mit dem Hochfrequenzschaltkreis-Chip (6) verbunden ist, eine Öffnung (100a) in einem Bereich ausgebildet ist, der mit der Öffnung der Isolierschicht (10) korrespondiert, und die Öffnung (100a) des Dünnfilmbandes mit einer Kappe (15) bedeckt ist, die eine Metallschicht (15a) aufweist, die mit der Erdungsschicht (8) verbunden ist, und eine Schicht (15b) aus Isoliermaterial, die auf der Metallschicht (15a) ausgebildet ist, um die Öffnung (100a) zu bedecken.
2. Eine Halbleitervorrichtung, die ein Siliziumsubstrat (1) aufweist, auf dem ein Schaltkreis mit einer vorbestimmten Funktion ausgebildet ist, und einen Hochfrequenzschaltkreis-Chip (6), der auf dem Siliziumsubstrat (1) angebracht ist und bei hohen Frequenzen arbeitet, und die mit den Funktionen des Siliziumsubstrats (1) und des Hochfrequenzschaltkreis-Chips (6) arbeitet, worin ein Dünnfilmband mit einer Mikrostreifenstruktur, das einen Isolierfilm (3), eine Signalleitung (4) auf einer Oberfläche des Isolierfilms (3) und eine Erdungsschicht (8) auf einer hinteren Oberfläche des Isolierfilms (3) umfaßt, auf dem Siliziumsubstrat (1) angeordnet ist, wodurch das Siliziumsubstrat (1) mit dem Hochfrequenzschaltkreis-Chip (6) elektrisch verbunden ist, und worin ein konkaver Teil (11) in der Oberfläche des Siliziumsubstrates (1) ausgebildet ist, der Hochfrequenzschaltkreis-Chip (6) in dem konkaven Teil (11) eingekapselt ist, eine Oberfläche des Dünnfilmbandes mit der Signalleitung (4) an dem Siliziumsubstrat (1) anhaftet, die Signalleitung (4) mit dem Hochfrequenzschaltkreis-Chip (6) verbunden ist, eine Öffnung (101a) in einem Bereich des Dünnfilms ausgebildet ist, der mit dem konkaven Teil (11) des Siliziumsubstrats (1) korrespondiert, und die Öffnung (101a) des Dünnfilmbandes mit einer Kappe (15) bedeckt ist, die eine Metallschicht (15a) aufweist, die mit der Erdungsschicht (8) verbunden ist, und eine Schicht (15b) aus Isoliermaterial, die auf der Metallschicht (15a) ausgebildet ist, um die Öffnung (101a) zu bedecken.
3. Eine Halbleitervorrichtung nach Anspruch 1 oder 2, worin ein Durchgangsloch (18) in dem Isolierfilm (3) ausgebildet ist, der das Dünnfilmband bildet, und die Erdungsschicht (8) des Dünnfilmbandes mit einer Erdungsleitung (16) verbunden ist, die auf der Oberfläche des Dünnfilmbandes ausgebildet ist.
4. Eine Halbleitervorrichtung nach Anspruch 1 oder 2, worin eine Kunststoffversiegelung des Siliziumsubstrates (1) einschließlich der Kappe (15) durchgeführt ist.
DE69317945T 1992-07-07 1993-06-17 Hochfrequenz-Halbleiterbauelement Expired - Fee Related DE69317945T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4206106A JPH0629428A (ja) 1992-07-07 1992-07-07 半導体装置

Publications (2)

Publication Number Publication Date
DE69317945D1 DE69317945D1 (de) 1998-05-20
DE69317945T2 true DE69317945T2 (de) 1998-12-03

Family

ID=16517904

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69317945T Expired - Fee Related DE69317945T2 (de) 1992-07-07 1993-06-17 Hochfrequenz-Halbleiterbauelement

Country Status (4)

Country Link
US (1) US5426319A (de)
EP (1) EP0578028B1 (de)
JP (1) JPH0629428A (de)
DE (1) DE69317945T2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5639683A (en) * 1994-12-01 1997-06-17 Motorola, Inc. Structure and method for intergrating microwave components on a substrate
US5952709A (en) * 1995-12-28 1999-09-14 Kyocera Corporation High-frequency semiconductor device and mounted structure thereof
US5773887A (en) * 1996-06-03 1998-06-30 Motorola, Inc. High frequency semiconductor component
US5783857A (en) * 1996-07-25 1998-07-21 The Whitaker Corporation Integrated circuit package
US6002375A (en) * 1997-09-02 1999-12-14 Motorola, Inc. Multi-substrate radio-frequency circuit
US6064286A (en) * 1998-07-31 2000-05-16 The Whitaker Corporation Millimeter wave module with an interconnect from an interior cavity
TW452953B (en) * 2000-05-22 2001-09-01 Via Tech Inc BGA chip package capable of decreasing its impedance when operating at high frequency
US6627992B2 (en) * 2001-05-21 2003-09-30 Xytrans, Inc. Millimeter wave (MMW) transceiver module with transmitter, receiver and local oscillator frequency multiplier surface mounted chip set
WO2004112136A1 (en) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Electronic device
JP2009224379A (ja) * 2008-03-13 2009-10-01 Renesas Technology Corp 半導体装置およびその製造方法
JP4798237B2 (ja) * 2009-03-09 2011-10-19 株式会社デンソー Ｉｃ搭載基板、及び多層プリント配線板
US8890318B2 (en) 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures
US8900988B2 (en) 2011-04-15 2014-12-02 International Business Machines Corporation Method for forming self-aligned airgap interconnect structures
US8822137B2 (en) 2011-08-03 2014-09-02 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
US20130062732A1 (en) * 2011-09-08 2013-03-14 International Business Machines Corporation Interconnect structures with functional components and methods for fabrication
US9087753B2 (en) 2012-05-10 2015-07-21 International Business Machines Corporation Printed transistor and fabrication method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273758A (ja) * 1985-09-27 1987-04-04 Toshiba Corp マイクロ波モノリシツク集積回路
JPS62229860A (ja) * 1986-03-28 1987-10-08 Matsushita Electric Works Ltd Ｉｃの封止構造
JP2532039B2 (ja) * 1987-05-29 1996-09-11 新光電気工業株式会社 高周波用半導体装置
EP0337485A3 (de) * 1988-04-15 1991-04-03 Nippon Telegraph And Telephone Corporation Filmträger für integrierte RF-Schaltung
US4878991A (en) * 1988-12-12 1989-11-07 General Electric Company Simplified method for repair of high density interconnect circuits
JP2687152B2 (ja) * 1988-12-13 1997-12-08 新光電気工業株式会社 高周波半導体デバイス用のｔａｂテープ
JPH02198159A (ja) * 1989-01-27 1990-08-06 Toshiba Chem Corp 半導体装置
JP2754401B2 (ja) * 1989-06-01 1998-05-20 新光電気工業株式会社 電子部品用パッケージ
JPH0810744B2 (ja) * 1989-08-28 1996-01-31 三菱電機株式会社 半導体装置
JPH03201701A (ja) * 1989-12-28 1991-09-03 Sharp Corp マイクロ波装置
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
US5138436A (en) * 1990-11-16 1992-08-11 Ball Corporation Interconnect package having means for waveguide transmission of rf signals

Also Published As

Publication number Publication date
JPH0629428A (ja) 1994-02-04
DE69317945D1 (de) 1998-05-20
EP0578028A1 (de) 1994-01-12
US5426319A (en) 1995-06-20
EP0578028B1 (de) 1998-04-15

Similar Documents

Publication Publication Date Title
DE69317945T2 (de) Hochfrequenz-Halbleiterbauelement
DE69411535T2 (de) Bandtest von kontaktmatrix-verbundenen chips
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE69621863T2 (de) Halbleiteranordnung in der Grösse eines oder mehrerer Chips
DE69232611T2 (de) Gestapelte Chip-Anordnung und Herstellungsverfahren für dieselbe
DE69605286T2 (de) Organischer chipträger für chips des drahtbondtpys
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69321052T2 (de) Oberflächenmontierte Hybrid-Mikroschaltung
DE69935628T2 (de) Hybridmodul
DE69216867T2 (de) Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür
DE69028311T2 (de) Mehrlagenleiterrahmen für integrierte schaltungspackungen
DE69433736T2 (de) Mehrchipmodul
DE69414291T2 (de) Eine Halbleiteranordnung und Packung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69733193T2 (de) Halbleiteranordnung mit einem Leitersubstrat
DE112018007457B4 (de) Halbleitervorrichtung
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE69010546T2 (de) Hochfrequenz-Halbleiteranordnung.
DE10238781A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee