JPH02198159A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02198159A
JPH02198159A JP1016236A JP1623689A JPH02198159A JP H02198159 A JPH02198159 A JP H02198159A JP 1016236 A JP1016236 A JP 1016236A JP 1623689 A JP1623689 A JP 1623689A JP H02198159 A JPH02198159 A JP H02198159A
Authority
JP
Japan
Prior art keywords
polyimide resin
semiconductor device
semiconductor
formula
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1016236A
Other languages
English (en)
Inventor
Teru Okunoyama
奥野山 輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Chemical Corp
Original Assignee
Toshiba Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Chemical Corp filed Critical Toshiba Chemical Corp
Priority to JP1016236A priority Critical patent/JPH02198159A/ja
Publication of JPH02198159A publication Critical patent/JPH02198159A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
  • Paints Or Removers (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、接着性、耐湿性に優れたポリイミド樹脂層を
有する半導体装置に関する。
(従来の技術) 半導体素子に形成されたpn接合露出表面は、雰囲気の
影響を敏感に受は易いため、各種の安定剤をコーティン
グして安定化(パッシベーション)されている。 従来
、半導体基板上の素子表面には、エミッタ、ベース、コ
レクタ間の接合安定化膜として、二酸化ケイ素膜や窒化
ケイ素膜が形成され、さらに安定化膜の上にはベース電
極、エミッタ電極がアルミニウム蒸着膜により形成され
ている。 従来の半導体装置は、この基板ベレットをタ
ブリードの先端に固着し、素子の電極とリード線間を金
あるいはアルミニウムのワイヤによりボンディングを行
い、さらにそのベレット表面をアンダーコート樹脂によ
り被膜保護した後、機械的強度を持たせるためと外気か
らの保護のために基板ベレットを封止樹脂で封止してい
る。
しかし、半導体装置が温度変化を受け、また高温な雰囲
気にさらされた場合、封止樹脂とボンディングワイヤ、
もしくは封止樹脂と半導体基板の熱膨張率の差あるいは
吸湿によるアンダーコート樹脂の膨潤に起因して、封止
樹脂とボンディングワイヤとの界面および封止樹脂と半
導体基板との界面に空隙が生じる。 外気に含まれる水
分はこの空隙を通じて浸入し、半導体基板の表面層にま
で達する。 一般にシリコン、二酸化ケイ素等の非金属
材料と樹脂との接着性は、水の介入により著しく低下す
るものである。 従って、その空隙を通して半導体基板
の表面層にまで達しな水分は、半導体基板又は二酸化ケ
イ素膜などとアンダーコート樹脂との接着性を劣化せし
め、ベース電極にまで達する。 この結果、水の侵入に
よりベース、コレクタ間の逆耐圧不良が起こり、半導体
装置としての機能を果し得なくなる欠点があった。
(発明が解決しようとする課題) 本発明は、上記の欠点を解消するためになされたもので
、ボンディングワイヤやシリコン基板あるいは二酸化ケ
イ素膜などの安定化膜と極めて良好な接着性を有し、か
つ耐湿性に優れたポリイミド樹脂で処理した、高信顆性
の半導体装置を提供しようとするものである。
[発明の構成コ (課題を解決するための手段) 本発明者は、上記の目的を達成しようと鋭意研究を重ね
た結果、後述のポリイミド樹脂を用いることによって、
目的が達成されることを見いだし、本発明を完成したも
のである。 すなわち、本発明は、 半導体素子の周囲を封止樹脂で封止した半導体装置にお
いて、半導体素子表面に直接又は他の絶縁材料を介して
、一般式 (但し式中、 nは整数を表し、がっ(A)ないしくE)の構成要素の
モル比が (A>/ (B)=99/1〜30/ 70(C) /
 (D ) =99/1〜50150[(C) +(D
) ]/ (E) =99/1〜70/30の範囲内で
ある) で示されるポリイミド樹脂層を設けたことを特徴とする
半導体装置である。
本発明に用いるポリイミド樹脂は前記した一般式を有す
るもので、酸成分とジアミ・ン成分とを反応させて得ら
れる。 酸成分(R’を構成する)としては、R1が(
A>である3、3’、  4.4’−ベンゾフェノンテ
トラカルボン酸、その無水物もしくは低級アルキルエス
テル、及びR1が(B)である1245−ベンゼンテト
ラカルボン酸、その無水物もしくは低級アルキルエステ
ルが用いられる。
またジアミン成分(R’を構成する)としては、R2が
(C)である4、4′−ジアミノジフェニルエーテル、
R2が(D)である4、4′−ジアミノ−33′−ジエ
チル−5,5′−ジメチルジフェニルメタン及びR2が
(E)である1、3−ビス(γ−アミノプロピル) −
1,1,3,3−テトラメチルジシロキサンがそれぞれ
用いられる。 これら両成分の割合は次のとおりであり
、ブロックとしてあ、るいはランダムに含有されている
。   (A)/(B)のモル比が99/1〜30/ 
70の範囲内にある。 モル比が30/70未満である
と半導体素子表面や封止樹脂との接着性が低下し、まな
99/1を超えると溶剤によるエツチング性が悪化して
好ましくない、  (C)/(D)のモル比が99/1
〜50150である。 モル比が50150未満である
とポリイミド樹脂の耐熱性が低下し、また99/1を超
えると封止樹脂との接着性が低下し好ましくない、 さ
らに[(C)−1−(D)]/ (E)のモル比は99
/1〜70/ 30である。 モル比が70/ 30未
満であると耐熱性が低下し、熱衝撃において接着性が低
下し、また99/1を超えると半導体素子表面との接着
性が低下し好ましくない。
ポリイミド樹脂を製造するには、まず前述の所定割合の
ジアミン成分を非プロ1〜ン系極性溶剤に溶解し、次に
前述した所定割合の酸成分を加え=20〜50℃で1〜
10時間反応させてポリイミド樹脂の前駆体であるポリ
アミド酸樹脂を得る。 これを無水酢酸、ピリジン系に
よって化学的に脱水環化させるか、150〜230°C
で熱的に環化させてポリイミド樹脂を製造する。
ポリイミド樹脂によって半導体素子表面にポリイミド層
を形成するにはポリイミド樹脂の前駆体であるポリアミ
ド酸樹脂又はポリイミド樹脂を溶剤に溶解して樹脂溶液
とし半導体素子表面に塗布、加熱硬化してポリイミド樹
脂層を形成する。 ここで用いる溶剤としては、ジメチ
ルホルムアミド、ジメチルアセトアミド、n−メチル−
2−ピロリドン等の非プロトン系極性溶剤が最適である
。 これらの溶剤は単独もしくは2種以上混合して使用
する。 ポリアミド酸樹脂溶液の場合は、それを半導体
素子表面に塗布し、120〜350°Cの温度で数段階
に分けて数時間焼き付けてポリイミド樹脂層を形成する
。 ポリイミド樹脂溶液を用いる場合は、それを半導体
素子表面に塗布し、100〜200°Cで数時間焼き付
けてポリイミド樹脂層を形成する。 その後、エポキシ
樹脂、ジアリルフタレート樹脂、フェノール樹脂、不飽
和ポリエステル樹脂、シリコーン樹脂等の成形材料で注
形、トランスファー成形、射出成形等により0.5〜5
111程度の厚さに成形して半導体装置を製造する。
(作用) 本発明に係る特定のポリイミド樹脂を使用したことによ
って半導体素子表面とポリイミド樹脂との接着性が良く
なり、素子周辺から湿気を吸収することがなく、耐湿性
が向上し、製造工程中の信頼性も向上する。
(実施例) 次に本発明の実施例を図面を用いて説明する。
第1図および第2図において1はシリコン等の半導体基
板を示し、その表面層には例えばP N r−’型トラ
ンジスタが形成されている。 この半導体基板1の表面
にはエミッタ、ベース、コレクタ間の絶縁および保護用
の二酸化ケイ素11り2か形成され、さらにベース電f
!3、エミッタ電極4(更に第2図ではアルミニウム金
属膜帯9)がアルミニウム蒸着膜により形成されている
。 このプレーナー型トランジスタをパッケージングす
る場合、半導体基板1をタブリード7の先端に固定し、
素子の電極とリード線間を金あるいはアルミニウムのワ
イヤ5によりボンデ・インクを行い、ボリイミド樹脂か
らなるアンダーコート樹脂で被覆保護してポリイミド樹
脂層6を形成した後、n械的強度を持たせるためと、外
気から保護するなめにタブリード7の先端部を含む半導
体基板1を封止樹脂8で封止して半導体装置が得られる
。 この半導体装置について信頼性試験を行ったところ
耐湿性について 125℃の飽和水蒸気中で800時間
以上の高信顆性が得られ、製造工程における不良もほと
んどないことが確認された。
[発明の効果] 以上説明したように、本発明の半導体装置は、従来のも
のと異なる特定のポリイミド樹脂を用いたことによって
、半導体基板や二酸化ケイ素膜などとの接着性が改善さ
れ極めて優れた耐湿性を得ることができた。 このため
浸入水分による劣化がなく、樹脂の界面分極等によるリ
ーク電流が生ぜず、またワイヤと電極との接続が確実な
高信顆性の半導体装置を製造することができな。
【図面の簡単な説明】
第1図は、本発明による半導体装置の構造を示す断面図
、第2図は本発明を適用した池の半導体素子のtf13
D!、を示す断面図である。 1・・・半導体基板、 2・・・二酸化ケイ素、 3・
・・ベース電極、 4・・・エミッタ電極、  5・・
・ボンディングワイヤ、 6・・・ポリイミド樹脂層、
 9・・・金属膜帯、 7・・・タブリード、 8・・
・封止樹脂。

Claims (1)

  1. 【特許請求の範囲】 1 半導体素子の周囲を封止樹脂で封止した半導体装置
    において、半導体素子表面に直接又は他の絶縁材料を介
    して、一般式 ▲数式、化学式、表等があります▼ (但し式中、 R^1は(A)▲数式、化学式、表等があります▼およ
    び (B)▲数式、化学式、表等があります▼を、 R^2は(C)▲数式、化学式、表等があります▼ (D)▲数式、化学式、表等があります▼および (E)▲数式、化学式、表等があります▼を、 nは整数を表し、かつ(A)ないし(E)の構成要素の
    モル比が (A)/(B)=99/1〜30/70 (C)/(D)=99/1〜50/50 [(C)十(D)]/(E)=99/1〜70/30の
    範囲内である) で示されるポリイミド樹脂層を設けたことを特徴とする
    半導体装置。
JP1016236A 1989-01-27 1989-01-27 半導体装置 Pending JPH02198159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1016236A JPH02198159A (ja) 1989-01-27 1989-01-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1016236A JPH02198159A (ja) 1989-01-27 1989-01-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH02198159A true JPH02198159A (ja) 1990-08-06

Family

ID=11910922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1016236A Pending JPH02198159A (ja) 1989-01-27 1989-01-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH02198159A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426319A (en) * 1992-07-07 1995-06-20 Mitsubishi Denki Kabushiki Kaisha High-frequency semiconductor device including microstrip transmission line

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219330A (ja) * 1983-05-18 1984-12-10 オーシージー マイクロエレクトロニク マテリアルズ インク. ポリイミド、その製造方法および用途
JPS60240730A (ja) * 1984-05-15 1985-11-29 Chisso Corp 可溶性イミドオリゴマーの製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219330A (ja) * 1983-05-18 1984-12-10 オーシージー マイクロエレクトロニク マテリアルズ インク. ポリイミド、その製造方法および用途
JPS60240730A (ja) * 1984-05-15 1985-11-29 Chisso Corp 可溶性イミドオリゴマーの製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426319A (en) * 1992-07-07 1995-06-20 Mitsubishi Denki Kabushiki Kaisha High-frequency semiconductor device including microstrip transmission line

Similar Documents

Publication Publication Date Title
US4758875A (en) Resin encapsulated semiconductor device
JPS628035B2 (ja)
JPS5976451A (ja) 半導体装置
JPH08124919A (ja) 半導体保護膜材料およびこれを用いた半導体装置
KR0136275B1 (ko) 전기 및 전자 장치용 폴리이미드 수지 및 절연막
JP2017152603A (ja) パワー半導体モジュール及びその製造方法
US4675985A (en) Method for manufacturing a semiconductor memory device having a high radiation resistance
JPS6140137B2 (ja)
JPH02198159A (ja) 半導体装置
JPS584816B2 (ja) 半導体素子とその製法
GB1563421A (en) Polyimide-siloxane copolymer protective coating for semiconductor devices
JP2999500B2 (ja) 半導体装置
JPS6348424B2 (ja)
JPS6156869B2 (ja)
JPH0263145A (ja) 樹脂封止型半導体装置
JPS6148266B2 (ja)
JPS6312108B2 (ja)
JPH0282558A (ja) 樹脂封止型半導体装置
JPH0263144A (ja) 樹脂封止型半導体装置
JPS58181B2 (ja) ハンドウタイソシ
JPS61185932A (ja) 半導体装置
JPH03285981A (ja) 接着剤組成物及びこれを使用したセラミックパッケージ
JPH02101764A (ja) 樹脂封止型半導体装置
JP2555519Y2 (ja) 表面実装樹脂封止型半導体装置
JPS5810356Y2 (ja) ハンドウタイソウチ