DE69303546T2

DE69303546T2 - Herstellungsmethode eines Dünnschicht-Transistor-Paneels

Info

Publication number: DE69303546T2
Application number: DE69303546T
Authority: DE
Inventors: Naohiro Konya; Makoto Sasaki
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1992-05-19
Filing date: 1993-05-18
Publication date: 1996-10-31
Anticipated expiration: 2013-05-19
Also published as: EP0570928B1; US5436182A; JPH05323380A; DE69303546D1; JP3200639B2; EP0570928A1

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Dünnfilm- Transistor-Tafel bzw. -Paneele, die für eine Flüssigkristallanzeigevorrichtung mit Aktiv- Matrix verwendet wird.
Eine Dünnfilm-Transistor-Tafel (nachfolgend als "TFT-Tafel" bezeichnet) wird für eine Flüssigkristallanzeigevorrichtung mit Aktiv-Matrix verwendet. Diese TFT-Tafel besitzt ein transparentes Substrat aus Glas oder dergleichen, auf dem Gatter-Leitungen, Dünnfilm-Transistoren (TFT's), Pixel-Elektroden, die mit den Source-Elektroden der zugeordneten TFT's verbunden sind, und Daten-Leitungen vorgesehen sind.
Die Fig. 7 und 8 zeigen jeweils eine Querschnittsansicht und eine Draufsicht eines Teils einer herkömmlichen TFT-Tafel. Eine Gatter-Leitung G1 und ein TFT 2 sind auf einem transparenten Substrat aus Glas oder dergleichen gebildet.
Die TFT 2 weist eine Gatter-Eleketrode Ga, die aus der Gatter-Leitung G1 gebildet ist, einen Gatter-Isolationsfilm 3 aus SiN (Siliziumnitrid), der auf der Gatter-Elektrode Ga gebildet ist, eine Halbleiterschicht 4 vom i-Typ aus a-Si (amorphes Silizium), das gegenüberliegend der Gatter-Elektrode Ga auf dem Gatter-Isolationsfilm 3 gebildet ist, Halbleiterschichten 5 vom n-Typ aus a-Si, die mit Störstellen vom n-Typ dotiert und auf der Halbleiterschicht 4 vom i-Typ mit einem Kanalbereich dazwischen gebildet sind, und eine Source-Elektrode So und eine Drain-Elektrode Do, die beide auf den Halbleiterschichten 5 vom n-Typ gebildet sind, auf. Die Gatter-Leitung G1 ist aus Al (Aluminium), ein Metall mit einem niedrigen Widerstand, oder aus einer auf Al basierenden Legierung, die aus Al und einem Metall mit einem hohen Schmelzpunkt, wie beispielsweise Ti (Titan), besteht, gebildet. Die Source- und Drain-Elektroden So und Do sind aus Metall gebildet, wie beispielsweise Cr (Chrom), was einen guten Ohm'schen Kontakt zu der Halbleiterschicht 5 vom n-Typ schafft.
Ein blockierender Isolationsfilm 6 aus SiN ist auf dem Kanalbereich der Halbleiterschicht 4 vom i-Typ gebildet, um die Halbleiterschicht 4 vom i-Typ gegen irgendeine Beschädigung zu dem Zeitpunkt zu schützen, zu dem ein Ätzen durchgeführt wird, um die Halbleiterschicht 5 vom n-Typ in dem Kanalbereich zu isolieren.
Der Gatter-Isolationsfilm (transparenter Film) 3 der TFT 2 ist nahezu über die gesamte Oberfläche des Substrats 1 gebildet, der die gesamte Gatter-Leitung G1 mit Ausnahme deren Anschlußbereichs abdeckt. Eine Pixel-Elektrode 7 ist auf dem Gatter-Isolationsfilm 3 gebildet. Die Pixel-Elektrode 7, die durch einen transparenten, leitenden Film aus ITO oder dergleichen gebildet ist, besitzt eine Endkante, die mit der Source-Elektrode So der TFT 2 verbunden ist.
Die Daten-Leitung D1, die mit der Drain-Elektrode Do der TFT 2 verbunden ist, ist auf einem Zwischenschicht-Isolationsfilm 8 aus SiN vorgesehen, der so gebildet ist, um die TFT 2 und die Pixel-Elektrode 7 abzudecken. Diese Daten-Leitung D1 ist mit der Drain- Elektrode Do über ein Kontaktloch 9, das in dem Zwischenschicht-Isolationsfilm 8 gebildet ist, gekoppelt. Ähnlich der Gatter-Leitung G1 ist die Daten-Leitung D1 aus Al, einem Metall mit einem niedrigen Widerstand, oder einer auf Al basierenden Legierung gebildet. Die Bezugsziffer "10" bezeichnet einen Überzugs-Isolationsfilm aus SiN.
Die vorstehende TFT-Tafel ist über die folgenden Prozesse gebildet. Die Gatter-Leitung G1, die TFT 2 und die Pixel-Elektrode 7 sind auf dem Substrat 1 durch ein ausreichend bekanntes Verfahren gebildet. Der Zwischenschicht-Isolationsfilm (SiN-Film) 8 wird dann auf der sich ergebenden Struktur mittels eines Plasma-CVD-Geräts niedergeschlagen. Nachdem das Kontaktloch 9 in diesem Zwischenschicht-Isolationsfilm 8, und zwar unter Verwendung einer Photolithographie-Technik, gebildet ist, wird ein Metallfilm (ein Al-Fiim oder ein auf einer Al-Legierung basierender Film) für eine Daten-Leitung auf dem Zwischenschicht-Isolationsfilm 8 mittels eines Sputtergeräts niedergeschlagen. Dann wird dieser Daten-Leitungs-Metallfilm unter Verwendung einer Photolithographie- Technik gemustert, um die Daten-Leitung D1 zu bilden. Abschließend wird der Überzugs-Isolationsfilm (SiN-Film) 10 auf der sich ergebenden Struktur durch das Plasma-CVD-Gerät niedergeschlagen.
In diesem TFT-Tafel-Herstellverfahren wird, wenn die TFT 2 und die Pixel-Elektrode, die auf dem Substrat 1 gebildet sind, mit dem Zwischenschicht-Isolationsfilm 8 abgedeckt werden, auf dem die Daten-Leitung D1 gebildet ist, gerade wenn die Daten-Leitung D1 aus Al oder aus einer auf Al basierenden Legierung gebildet ist, die Pixel-Elektrode 7 nicht zu dem Zeitpunkt beschädigt werden, zu dem eine Widerstandsmaske zur Musterung des Daten-Leitungs-Metallfilms gebildet ist.
Während ein Metallfilm aus Al oder aus einer auf Al basierenden Legierung einen niedrigen Widerstand und eine gute Leitfähigkeit besitzt, ist er dahingehend anfällig, daß er Nadelstichporen bzw. Pinholes besitzt.
Es ist bekannt, daß eine Widerstandsmaske durch Beschichten eines Photoresists auf dem Daten-Leitungs-Metallfilm und dann durch Unterwerfen dieses Photoresists Belichtungs- und Entwicklungs-Prozessen gebildet wird. In diesem Fall dringt, wenn der Daten-Leitungs-Metallfilm ein Al-Furn oder ein auf einer Al-Legierung basierender Film ist, der Nadelstichporen besitzt, eine Entwicklerlösung durch diese Nadelstichporen zu der Rückseite dieses Metallfilms zu dem Zeitpunkt, zu dem der Photoresist entwickelt wird, hindurch.
Die Entwicklerlösung ist eine elektrolytische Lösung. Wenn die Pixel-Elektrode 7 in direktem Kontakt mit dem Daten-Leitungs-Metallfilm steht, bewirkt der elektrolytische Effekt der Entwicklerlösung, die durch die Nadelstichporen des Daten-Leitungs-Metallfilms hindurch gedrungen ist, eine Zellenreaktion zwischen der Pixel-Elektrode 7 aus ITO, oder dergleichen, und diesem Metallfilm aus Al oder einer auf Al basierenden Legierung. Dies würde einen *Schmelz-Defekt auf der Pixel-Elektrode 7 aus ITO, oder dergleichen, bewirken oder würde zu einer Separation der Pixel-Elektrode 7 von dem Gatter-Isolationsfilm 3 führen.
Wenn die TFT 2 und die Pixel-Elektrode, die auf dem Substrat 1 gebildet sind, mit dem Zwischenschicht-Isolationsfilm 8 abgedeckt werden und die Daten-Leitung D1 auf dem Isolationsfilm 8 gebildet ist, wie dies vorstehend erwähnt ist, gerade wenn die Daten-Leitung D1 ein Al- oder ein auf einer Al-Legierung basierender Film ist, der Nadelstichporen besitzt, und die Entwicklerlösung durch diese Nadelstichporen hindurchdringt, würde keine Zellenreaktion zwischen der Pixel-Elektrode 7 und dem Daten-Leitungs-Metallfilm auftreten. Deshalb wird die Pixel-Elektrode 7 nicht zu dem Zeitpunkt beschädigt werden, zu dem eine Widerstandsmaske auf dem Daten-Leitungs-Metallfilm gebildet wird.
Allerdings erfordert das herkömmliche Verfahren das Niederschlagen des Zwischenschicht-Isolationsfilms 8 auf dem Substrat 1, um den TFT 2 und die Pixel-Elektrode 7 abzudecken. Wie vorstehend erwähnt ist, wird der Zwischenschicht-Isolationsfilm (SiN- Film) 8 durch ein Plasma-CVD-Gerät gebildet. Dieses Film-Niederschlagen durch das Plasma-CVD-Gerät nimmt Zeit in Anspruch, was demzufolge zu einer schlechten Wirtschaftlichkeit in der Herstellung einer TFT-Tafel führt. Zusätzlich ist dieses Plasma-CVD-Gerät groß und teuer, so daß die Herstellausrüstung groß wird und hohe Kosten demzufolge erforderlich sind.
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer TFT-Tafel zu schaffen, das einen Zwischenschicht-Isolationsfilm eliminieren kann, der zwischen einem Dünnfilm-Transistor und einer Pixel-Elektrode und einer Daten-Leitung gebildet werden muß, um die Herstelleffektivität zu verbessern, und der keine große Produktionsausrüstung erfordert.
Um die vorstehende Aufgabe zu lösen, weist ein Verfahren zum Herstellen einer TFT- Tafel gemäß der vorliegenden Erfindung auf:
einen ersten Schritt eines Bildens, auf einem isolierenden Substrat, einer Vielzahl von Dünnfilm-Transistoren, einer Vielzahl von Gatter-Leitungen, von denen jede eine Vielzahl der Gatter-Elektroden der Dünnfilm-Transistoren verbindet, und einer Vielzahl von Pixel-Elektroden, die auf einem transparenten, leitenden Film gebildet sind, der mit den Dünnfilm-Transistoren verbunden ist;
einen zweiten Schritt eines Bildens eines ersten Metallfilms mit einem niedrigen Widerstand und darauf eines zweiten Metallfilms mit einer hohen Dichte derart, um die Vielzahl der Dünnfilm-Transistoren und die Vielzahl der Pixel-Elektroden, die in dem ersten Schritt gebildet sind, abzudecken;
einen dritten Schritt eines Bildens eines Photoresist-Films auf dem zweiten Metallfilm, der in dem zweiten Schritt gebildet ist, und Belichten und Entwickeln des Photoresists, um ein Widerstands-Muster einer vorbestimmten Form zu bilden; und
einen vierten Schritt eines Ätzens des ersten Metallfilms und des zweiten Metallfilms, die in dem zweiten Schritt gebildet sind, wobei das Widerstandsmuster in dem dritten Schritt gebildet ist.
Gemäß diesem Verfahren wird ein zweiter Metallfilm mit einer hohen Dichte auf dem ersten Metallfilm zum Bilden einer Daten-Leitung niedergeschlagen und eine Widerstandsmaske wird auf dem zweiten Metallfilm gebildet, wobei die Durchdringung der Entwicklerlösung durch den zweiten Metallfilm auf den ersten Metallfilm zu dem Zeitpunkt blockiert werden kann, zu dem der Photoresist, der als die Widerstandsmaske dienen wird, entwickelt wird. Gerade wenn der erste Metallfilm mit niedrigem Widerstand Nadelstichporen besitzt, wird die Entwicklerlösung nicht durch die Nadelstichporen hindurchdringen. Sogar ohne einen Zwischenschicht-Isolationsfilm, um die TFT's und die Pixel-Elektroden dafür abzudecken, werden die Pixel-Elektroden nicht zu dem Zeitpunkt beschädigt werden, zu dem die Widerstandsmaske gebildet wird, um den ersten Metallfilm zu mustern, um die Daten-Leitung zu bilden.
Da das vorliegende Verfahren keinen Zwischenschicht-Isolationsfilm erfordert, dessen Bildung Zeit in Anspruch nimmt, und der zweite Metallfilm auf dem ersten Metallfilm mittels eines Sputter-Geräts in einer kurzen Zeitdauer gebildet werden kann, können TFT- Tafeln effizient hergestellt werden und keine große Produktionsausrüstung wird benötigt.
Der zweite Metallfilm, einer der zwei Metallfilme, der in einer vorbestimmten Form in dem vierten Schritt gebildet ist, wird nach dem vierten Schritt entfernt. Dies wird die herkömmlicherweise später wahrscheinliche Separation des zweiten Metallfilms eliminieren, was die TFT's oder die Elektroden kurzschließen kann.
Diese Erfindung kann vollständiger aufgrund der nachfolgenden, detaillierten Beschreibung verstanden werden, wenn sie in Verbindung mit den beigefügten Zeichnungen vorgenommen wird, in denen:
Fig. 1A bis 1C zeigen Querschnittsansichten, die Herstellstufen Schritt für Schritt einer TFT-Tafel gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellen;
Fig. 2 zeigt eine Querschnittsansicht, die, in einer Vergrößerung, einen Teil der TFT-Tafel darstellt, die durch das Verfahren der ersten Ausführungsform der vorliegenden Erfindung hergestellt ist;
Fig. 3 zeigt eine Draufsicht, die, in einer Vergrößerung, einen Teil der TFT-Tafel darstellt, die durch das Verfahren der ersten Ausführungsform der vorliegenden Erfindung hergestellt ist;
Fig. 4A bis 4C zeigen Querschnittsansichten, die Herstellstufen Schritt für Schritt einer TFT-Tafel gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellen;
Fig. 5 zeigt eine Querschnittsansicht, die, in einer Vergrößerung, einen Teil der TFT-Tafel darstellt, die durch das Verfahren der zweiten Ausführungsform der vorliegenden Erfindung hergestellt ist;
Fig. 6 zeigt eine Draufsicht, die, in einer Vergrößerung, einen Teil der TFT-Tafel darstellt, die durch das Verfahren der zweiten Ausführungsform der vorliegenden Erfindung hergestellt ist;
Fig. 7 zeigt eine Querschnittsansicht, die, in einer Vergrößerung, einen Teil einer herkömmlichen TFT-Tafel darstellt; und
Fig. 8 zeigt eine Draufsicht, die, in einer Vergrößerung, einen Teil der herkömmlichen TFT-Tafel darstellt.

Erste Ausführungsform

Eine erste Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die Fig. 1A bis 3 beschrieben werden. Die Fig. 1A bis 1C stellen Querschnittsansichten dar, die Herstellverfahren Schritt für Schritt einer TFT-Tafel gemäß der ersten Ausführungsform erläutern. Die Fig. 2 und 3 zeigen jeweils einen Querschnitt und eine Draufsicht, die, in einer Vergrößerung, einen Teil der hergestellten TFT-Tafel darstellen.
Wie die Fig. 2 und 3 zeigen, besitzt eine TFT-Tafel ein isolierendes Substrat 101, auf dem eine Vielzahl TFT's 102, eine Vielzahl Gatter-Leitungen GL zum Zuführen eines Gatter-Signals zu den Gatter-Elektroden der TFT's, Pixel-Elektroden 107, die mit den zugeordneten TFT's verbunden sind, und Daten-Leitungen GL zum Zuführen eines Datensignals zu den TFT's vorgesehen sind. Das Substrat 101, auf dem die Gatter-Leitungen GL und die TFT's 102 gebildet sind, ist aus einem transparenten Material, wie beispielsweise Glas, hergestellt.
Jede TFT 102 weist eine Gatter-Elektrode G, die aus der zugeordneten Gatter-Leitung GL gebildet ist, einen Gatter-Isolationsfilm 103 aus SiN (Siliziumnitrid), der auf der Gatter-Elektrode G gebildet ist, eine Halbleiterschicht 104 vom i-Typ aus a-Si (amorphes Silizium), das gegenüberliegend der Gatter-Elektrode G auf dem Gatter-Isolationsfilm 103 gebildet ist, zwei Halbleiterschichten 105 vom n-Typ aus a-Si, dotiert mit Störstellen vom n-Typ und auf der Halbleiterschicht 104 vom i-Typ mit einem Kanalbereich dazwischen gebildet, und eine Source-Elektrode S und eine Drain-Elektrode D, die beide auf der Halbleiterschicht 105 vom n-Typ gebildet sind, auf. Die Gatter-Leitung GL ist aus Al (Aluminium), einem Metall mit einem niedrigen Widerstand, oder einer auf Al basierenden Legierung, die aus Al und einem Metall mit einem hohen Schmelzpunkt, wie beispielsweise Ti (Titan), besteht, gebildet. Die Source- und Drain-Elektroden S und D sind aus Metall gebildet, wie beispielsweise Cr (Chrom), das einen guten Ohm'schen Kontakt zu der Halbleiterschicht 105 vom n-Typ schafft.
Ein blockierender, isolierender Film 106 aus SiN ist auf dem Kanal bereich der Halbleiterschicht 104 vom i-Typ gebildet, um die Hal bleiterschicht 104 vom i-Typ gegen irgendeine Beschädigung zu dem Zeitpunkt, zu dem ein Ätzen durchgeführt wird, um die Halbleiterschicht vom n-Typ 105 in dem Kanal bereich zu isolieren, gebildet.
Der Gatter-Isolationsfilm (transparenter Film) 103 der TFT 102 ist nahezu über die gesamte Oberfläche des Substrats 101 gebildet, der die gesamte Gatter-Leitung GL mit Ausnahme deren Anschlußbereichs abdeckt. Eine Pixel-Elektrode 107 ist auf dem Gatter-Isolationsfilm 103 gebildet. Die Pixel-Elektrode 107 ist auf dem Gatter-Isolationsfilm 103 gebildet. Diese Pixel-Elektrode 107, die aus einem transparenten, leitfähigen Film aus ITO oder dergleichen gebildet ist, besitzt eine Endkante mit der Source-Elektrode S der TFT 102 verbunden.
Die Daten-Leitung DL, die mit der Drain-Elektrode D der TFT 102 verbunden ist, ist in Kontakt mit der Drain-Elektrode D gebildet. Ähnlich der Gatterleitung GL ist die Daten- Leitung DL aus Al, einem Metall mit einem niedrigen Widerstand, oder aus einer auf Al basierenden Legierung gebildet. Die Bezugsziffer "110" bezeichnet einen Überzugs-Isolationsfilm aus SiN.
Ein Verfahren zum Herstellen der vorstehend beschriebenen TFT-Tafel wird nachfolgend unter Bezugnahme auf die Fig. 1A bis 1C erläutert.

[Schritt 1]

Als erstes wird, wie in Fig. 1A dargestellt ist, nachdem die Gatter-Leitung GL, die TFT 102 und die Pixel-Elektrode 107 auf dem Substrat 101 durch ein ausreichend bekanntes Verfahren gebildet sind, der Daten-Leitungs-Metallfilm 111 aus Al oder aus einer auf Al basierenden Legierung direkt auf der sich ergebenden Struktur niedergeschlagen und ein Oberflächen-Metallfilm 112 aus Cr oder dergleichen, mit einer hohen Dichte, wird auf diesem Metallfilm 111 niedergeschlagen. Der Metallfilm 111 und der Oberflächen- Metallfilm 112 werden kontinuierlich mittels Sputter-Gerät gebildet.

[Schritt 2]

Als nächstes wird, wie in Fig. 1A dargestellt ist, eine Widerstandsmaske 113 auf dem Oberflächen-Metallfilm 112 in einem Datenleitungsmuster gebildet. Diese Widerstandsmaske 113 wird durch Beschichten eines Photoresists auf dem Oberflächen-Metallfllm 112 und dann durch Belichten und Entwickeln des Photoresists gebildet.
In diesem Fall wird die Entwicklung des Photoresists durch Eintauchen des Substrats 101 in eine Entwicklerlösung oder durch Sprühen der Entwicklerlösung über den Photoresist durchgeführt. Wenn der Photoresist auf dem Oberflächen-Metallfilm 112 mit einer hohen Dichte beschichtet ist, was den Daten-Leitungs-Metallfilm 111 abdeckt, wird die Entwicklerlösung durch den Oberflächen-Metallfilm 112 blockiert.
Sogar wenn der Daten-Leitungs-Metallfilm 111, aus Al oder aus einer auf Al basierenden Legierung, Nadelstichporen besitzt, wird die Entwicklerlösung nicht durch diese Nadelstichporen hindurchdringen. Demgemäß würde keine Zellenreaktion zwischen der Pixel-Elektrode 107 aus ITO oder dergleichen und dem Daten-Leitungs-Metallfilm 111 auftreten, so daß die Pixel-Elektrode 107 nicht zu dem Zeitpunkt beschädigt werden wird, zu dem die Widerstandsmaske 113 gebildet wird.

[Schritt 3]

Dann werden der Oberflächen-Metallfilm 112 und der Daten-Leitungs-Metallfilm 111 kontinuierlich in einem Muster der Daten-Leitung DL geätzt, wie dies in Fig. 1B dargestellt ist. Das Ätzen des Daten-Leitungs-Metallfilms 111 wird unter Verwendung einer Ätzlösung ausgeführt, die ein großes Ätzauswahlverhältnis zu den Source- und Drain-Elektroden S und D der TFT 102 und der Pixel-Elektrode 107 besitzt.
In diesem Fall wird, während die Seite des Daten-Leitungs-Metallfilms 111 in einem gewissen Grad während eines Ätzens geätzt wird, der Oberflächen-Metallfilm 112 aus Cr oder dergleichen, kaum geätzt, nachdem der Schritt zu dem Ätzen des Metallfilms 111 fortschreitet. Der gemusterte Oberflächen-Metallfilm 112 auf der Daten-Leitung DL erstreckt sich außenseitig des Daten-Leitungs-Metallfilms 111, wie dies in Fig. 1B dargestellt ist. Wenn diese Erstreckung groß ist, kann der verlängerte Bereich des Oberflächen-Metallfilms 112 auf das Substrat 101 während des Herstellverfahrens abgespant werden bzw. abplatzen, was demzufolge einen Kurzschlußkreis zwischen der Source- und Drain-Elektrode S und D der TFT 102 verursacht.

[Schritt 4]

In dieser Ausführungsform wird deshalb, nachdem die Daten-Leitung DL gebildet ist und die Widerstandsmaske 113 dann eliminiert ist, der Oberflächen-Metallfilm 112 auf der Daten-Leitung DL herausgeätzt, um dadurch zu verhindern, daß die TFT 102 durch ein abgeplatzes Stück des verlängerten Bereichs des Oberflächenmetallfilms 112 kurzgeschlossen wird.
Das Ätzen des Oberflächen-Metallfilms 112 wird unter Verwendung einer Ätzlösung ausgeführt, die ein großes Ätzauswahlverhältnis zu dem Daten-Leitungs-Metallfilm 111 besitzt, und während der TFT 102 und die Pixel-Elektrode 107 auf dem Substrat 101 mit einer Widerstandsmaske 114 abgedeckt wird.
Diese Widerstandsmaske 114 wird durch Beschichten eines Photoresists auf dem Substrat 101 und dann durch Belichten und Entwickeln des Photoresists gebildet. Der Daten-Leitungs-Metallfilm 111 aus Al oder einer auf Al basierenden Legierung ist nicht auf der Pixel-Elektrode 107 gerade zu diesem Zeitpunkt vorhanden und der Photoresist auf der Pixel-Elektrode 107 wird nicht durch den Entwicklungsprozeß eliminiert, was verhindert, daß die Entwicklerlösung die Pixel-Elektrode 107 erreicht. Deshalb würde keine Zellenreaktion zwischen der Pixel-Elektrode 107 und dem Daten-Leitungs-Metallfilm 111 auftreten, so daß die Pixel-Elektrode 107 nicht zu dem Zeitpunkt beschädigt werden wird, zu dem die Widerstandsmaske 114 gebildet wird.

[Schritt 5]

Dann wird die Widerstandsmaske 114 eliminiert, gefolgt durch das Niederschlagen des Überzugs-Isolationsfilms (SiN-Film) 110 mittels eines Plasma-CVD-Geräts, was die TFT-Tafel komplettiert, wie dies in den Fig. 2 und 3 dargestellt ist.
Gemäß diesem Verfahren kann, wenn der Oberflächen-Metallfilm 112 aus Cr oder dergleichen mit einer hohen Dichte auf dem Daten-Leitungs-Metallfilm 111 niedergeschlagen wird und die Widerstandsmaske 113 dann auf dem Oberflächen-Metallfilm 112 gebildet wird, die Durchdringung der Entwicklerlösung durch den Oberflächen-Metallfllm 112 auf dem Daten-Leitungs-Metallfilm 111 zu dem Zeitpunkt blockiert werden, zu dem der Photoresist, der als die Widerstandsmaske 113 dient, entwickelt wird. Sogar wenn der Daten-Leitungs-Metallfilm 111 aus Al oder aus einer auf Al basierenden Legierung Nadelstichporen besitzt, wird die Entwicklerlösung nicht die Nadelstichporen durchdringen. Gerade ohne einen Zwischenschicht-Isolationsfilm, um die TFT 102 und die Pixel- Elektrode 107 abzudecken, im Gegensatz zu dem herkömmlichen Herstellverfahren, wird die Pixel-Elektrode 107 nicht zu dem Zeitpunkt beschädigt werden, zu dem die Widerstandsmaske 113 gebildet wird, um den Daten-Leitungs-Metallfilm 111 zu mustern.
Da das vorliegende Verfahren keinen Zwischenschicht-Isolationsfilm erfordert, dessen Bildung Zeit in Anspruch nimmt, und der Oberflächen-Metallfilm 112 auf dem Daten-Leitungs-Metallfilm 111 mittels des Sputter-Geräts in einer kurzen Zeitperiode gebildet werden kann, können TFT-Tafeln effizient hergestellt werden.
Zusätzlich wird gemäß dieser Ausführungsform, nachdem die Daten-Leitung DL durch Musterung des Oberflächen-Metallfilms 112 und des Daten-Leitungs-Metallfilms 111 gebildet ist, der Oberflächen-Metallfilm 112 auf der Daten-Leitung DL herausgeätzt. Sogar wenn sich der gemusterte Oberflächen-Metallfilm 112 auf der Daten-Leitung DL außenseitig des Daten-Leitungs-Metallfilms 111 durch die seitliche Ätzung dieses Metallfilms 111 erstreckt, ist es möglich zu verhindern, daß die TFT 102 durch den verlängerten Bereich des Oberflächen-Metallfilms 112 kurzgeschlossen wird, sogar wenn sie während des letzteren Herstellprozesses abgespant wird bzw. abplatzt.

Zweite Ausführungsform

Eine zweite Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die Fig. 4A bis 6 beschrieben werden. Die Fig. 4A bis 4C stellen Querschnitte dar, die Herstellverfahren Schritt für Schritt einer TFT-Tafel gemäß der ersten Ausführungsform erläuternd darstellen. Die Fig. 5 und 6 zeigen jeweils einen Querschnitt und eine Draufsicht, die, in einer Vergrößerung, einen Teil der hergestellten TFT-Tafel darstellen. Dieselben oder ähnliche Bezugsziffern werden solchen Elementen der zweiten Ausführungsform gegeben, die den Elementen der ersten Ausführungsform, die in den Fig. 1A bis 3 dargestellt sind, entsprechen, um deren redundante Beschreibung zu vermeiden.
In dieser Ausführungsform wird, im Gegensatz zu der ersten Ausführungsform, ein Ätzen, um den Oberflächen-Metallfilm 112 auf der Daten-Leitung DL zu eliminieren, ohne ein Bilden der Widerstandsmaske 114 durchgeführt.

[Schritt 1]

Als erstes wird, wie in Fig. 4A dargestellt ist, nachdem die Gatter-Leitung GL, die TFT 102 und die Pixel-Elektrode 107 auf dem Substrat 101 durch ein ausreichend bekanntes Verfahren gebildet sind, ein Daten-Leitungs-Metallfilm 111 aus Al oder einer auf Al basierenden Legierung direkt auf der sich ergebenden Struktur niedergeschlagen und ein Oberflächen-Metallfilm 112 aus Cr oder dergleichen, mit einer hohen Dichte, wird auf diesen Metallfilm 111 niedergeschlagen.

[Schritt 2]

Als nächstes werden, wie in Fig. 4A dargestellt ist, eine Widerstandsmaske 115a, die eine Form besitzt, die dem Muster der Daten-Leitung DL entspricht und einen verlängerten Bereich besitzt, der auf demjenigen Bereich entsprechend der Drain-Elektrode D der TFT 102 gebildet ist, um so die gesamte Drain-Elektrode D abzudecken, und eine Widerstandsmaske 115d, die eine Form besitzt, um die gesamte Source-Elektrode S der TFT 102 abzudecken, auf dem Oberflächen-Metallfilm 112 gebildet.
Die Widerstandsmasken 115a und 115b werden durch Beschichtung eines Photoresists auf den Oberflächen-Metallfilm 112 und dann durch Belichten und Entwickeln des Photoresists gebildet. In dieser Ausführungsform ist der Photoresist auch auf dem Oberflächen-Metallfilm 112 mit einer hohen Dichte beschichtet, der den Daten-Leitungs-Metallfilm 111 abdeckt, so daß die Entwicklerlösung durch den Oberflächen-Metallfilm 112 blockiert werden kann.

[Schritt 3]

Dann werden, wie in Fig. 4B dargestellt ist, der Oberflächen-Metallfilm 112 und der Daten-Leitungs-Metallfilm 111 kontiniuerlich in einem Muster der Daten-Leitung DL, die einen verlängerten Bereich besitzt, der die Drain-Elektrode D der TFT 102 abdeckt, und einem Muster einer Beschichtungsschicht Sa, die die Source-Elektrode S des TFT 102 abdeckt, geätzt.
In dieser Ausführungsform 2 wird, während die Seite des Daten-Leitungs-Metallfilms 111 in einem gewissen Grad während des Ätzens geätzt wird, der Oberflächen-Metallfilm 112 aus Cr oder dergleichen kaum geätzt, nachdem der Schritt zu dem Ätzen des Metallfilms 111 fortschreitet. Der gemusterte Oberflächen-Metallfilm 112 auf der Daten-Leitung DL und die Source-Elektroden-Beschichtungsschicht Sa erstrecken sich außenseitig des Daten-Leitungs-Metallfilms 111, wie dies in Fig. 4B dargestellt ist.

[Schritt 4]

Dann werden die Widerstandsmasken 115a und 115b eliminiert und der Oberflächen- Metallfilm 112 auf der Daten-Leitung DL und die Beschichtungsschicht Sa werden herausgeätzt.
Gemäß dieser Ausführungsform werden der Oberflächen-Metallfilm 112 und der Daten- Leitungs-Metallfilm 111 so gemustert, daß sie eine Form der Daten-Leitung DL, die einen verlängerten Bereich besitzt, der die Drain-Elektrode D der TFT 102 abdeckt, und eine Form der Beschichtungsschicht Sa, die die Source-Elektrode S der TFT 102 in dem vorstehend beschriebenen Schritt 3 abdeckt, haben. Deshalb werden die Source- und Drain-Elektroden S und D der TFT 102 völlig durch den Daten-Leitungs-Metallfilm 111 abgedeckt. Wenn das Ätzen des Oberflächen-Metallfilms 112 unter Verwendung einer Ätzlösung ausgeführt wird, die ein großes Ätzauswahlverhältnis in Bezug auf den Daten- Leitungs-Metallfilm 111 und die Pixel-Elektrode 107 besitzt, die Source- und Drain-Elektroden S und D der TFT 102 nicht zu dem Zeitpunkt geätzt werden, zu dem der Oberflächen-Metallfilm 112 geätzt wird. Auch wird die Pixel-Elektrode 7 nicht zu diesem Zeitpunkt geätzt oder beschädigt werden.
Gemäß dieser Ausführungsform kann deshalb ein Ätzen, um den Oberflächen-Metallfilm 112 auf der Daten-Leitung DL zu elirnineren, ohne ein Bilden der Widerstandsmaske 114 ausgeführt werden, die bei der ersten Ausführungsform erforderlich ist.

[Schritt 5]

Dann wird der Überzugs-Isolationsfilm (SiN-Film) 110 mittels des Plasma-CVD-Geräts niedergeschlagen, wodurch die TFT-Tafel, die in den Figuren 5 und 6 dargestellt ist, vervollständigt wird.
Gemäß dem Herstellverfahren der zweiten Ausführungsform ebenso wird, wenn der Oberflächen-Metallfilm 112 aus Cr oder dergleichen mit einer hohen Dichte auf dem Daten-Leitungs-Metallfilm 111 niedergeschlagen wird und die Widerstandsmasken 115a und 115b dann auf dem Oberflächen-Metallfilm 112 gebildet werden, sogar ohne einen Zwischenschicht-Isolationsfilm, um die TFT 102 und die Pixel-Elektrode 107 abzudekken, die Pixel-Elektrode 107 nicht zu dem Zeitpunkt beschädigt werden, zu dem die Widerstandsmasken 115a und 115b gebildet werden, um den Daten-Leitungs-Metallfilm 111 zu mustern. Deshalb können die TFT-Tafeln effizient hergestellt werden.
Weiterhin kann, da das Ätzen des Oberflächen-Metallfilms 112 nach der Musterung des Oberflächen-Metallfilms 112 und des Daten-Leitungs-Metallfilms 111 ohne ein Bilden einer Widerstandsmaske ausgeführt werden kann, die zweite Ausführungsform den Herstellprozeß der TFT-Tafel einfacher als bei der ersten Ausführungsform gestalten. Zusätzlich ist es, da die Source-Elektrode S der TFT 102 und die Pixel-Elektrode 107 auch durch den Daten-Leitungs-Metallfilm 111 mit niedrigem Widerstand aus Al oder aus einer auf Al basierenden Legierung verbunden sind, die auf der Source-Elektrode S verbleibt, möglich, den Widerstand der Verbindung zwischen der Source-Elektrode S und der Pixel-Elektrode 107 zu reduzieren.

Andere Ausführungsform

In der ersten und der zweiten Ausführungsform wird der Oberflächen-Metallfilm 112 eliminiert, nachdem der Oberflächen-Metallfilm 112 und der Daten-Leitungs-Metallfilm 111 in die Daten-Leitung DL gemustert sind oder nachdem die Daten-Leitung DL und die Source-Elektroden-Beschichtungsschicht Sa gebildet sind. Wenn der verlängerte Bereich auf dem Oberflächen-Metallfilm 112 allerdings klein ist, kann der Oberflächen-Metallfilm 112 übrigbleiben.

Claims

1.Verfahren zum Herstellen einer TFT-Tafel, das aufweist:

einen ersten Schritt eines Bildens, auf einem isolierenden Substrat (101), einer Vielzahl von Dünnfilm-Transistoren (102), einer Vielzahl von Gatter-Leitungen (GL), von denen jede eine Vielzahl der Gatter-Elektroden (G) der Dünnfilm-Transistoren verbindet, und einer Vielzahl von Pixel-Elektroden (107), die aus einem transparenten, leitenden Film gebildet sind, der mit den Dünnfilm-Transistoren verbunden ist;

einen zweiten Schritt eines Bildens eines ersten Metallfilms (11) mit einem niedrigen Widerstand und darauf eines zweiten Metallfilms (112) mit einer hohen Dichte derart, um die Vielzahl der Dünnfilm-Transistoren und die Vielzahl der Pixel-Elektroden, die in dem ersten Schritt gebildet sind, abzudecken;

einen dritten Schritt eines Bildens eines Photoresist-Filrns (113; 115a, 115b) auf dem zweiten Metallfilm, der in dem zweiten Schritt gebildet ist, und Belichten und Entwickeln des Photoresists, um ein Widerstands-Muster einer vorbestimmten Form zu bilden; und

einen vierten Schritt eines Ätzens des ersten Metallfilms und des zweiten Metallfilms, die in dem zweiten Schritt gebildet sind, wobei das Widerstandsmuster in dem dritten Schritt gebildet ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Metallfilm aus Aluminium oder einer Aluminiumlegierung gebildet wird und der zweite Metallfilm aus Chrom gebildet wird.

3 Verfahren nach Anspruch 1 dadurch gekennzeichnet, daß der vierte Schritt den Schritt eines Ätzens des ersten Metallfilms und des zweiten Metallfilms in vorbestimmte Muster, um eine Daten-Leitung (DL) zur Verbindung einer Vielzahl von Drain-Elektroden der Vielzahl der Dünnfilm-Transistoren zu bilden, umfaßt.

4. Verfahren nach Anspruch 3, gekennzeichnet dadurch, daß es weiterhin einen fünften Schritte eines Eliminierens des zweiten Metallfilms nach dem vierten Schritt aufweist.

5. Verfahren nach Anspruch 4, gekennzeichnet dadurch, daß der fünfte Schritt umfaßt:

einen Unterschritt eines Bildens eines Widerstandsfilms, um mindestens die Source-Elektroden (5) und die Drain-Elektroden (D), allerdings nicht den zweiten Metallfilm, der in das Muster einer Daten-Leitung in dem vierten Schritt geätzt ist, abzudecken, gefolgt durch den Schritt eines Eliminierens des zweiten Metallfilms durch Ätzen.

6. Verfahren nach Anspruch 41 dadurch gekennzeichnet, daß der dritte Schritt den Schritt eines Bildens eines Widerstandsmusters auf Source-Elektroden und Drain- Elektroden und in das Muster einer Daten-Leitung umfaßt;

daß der vierte Schritt einen Schritt eines Ätzens des ersten Metallfilms und des zweiten Metallfilms gemäß dem Widerstandsmuster, das in dem dritten Schritt gebildet ist, umfaßt, um so den ersten und den zweiten Metallfilm auf den Source- und Drain-Elektroden der Vielzahl der Dünnfilm-Transistoren zu belassen und um eine Daten-Leitung zur Verbindung einer Vielzahl der Drain-Elektroden zu bilden.