JP2687479B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP2687479B2 JP2687479B2 JP22523788A JP22523788A JP2687479B2 JP 2687479 B2 JP2687479 B2 JP 2687479B2 JP 22523788 A JP22523788 A JP 22523788A JP 22523788 A JP22523788 A JP 22523788A JP 2687479 B2 JP2687479 B2 JP 2687479B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- thin film
- pixel electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔概 要〕 液晶表示装置、特にアクティブマトリクスカラー表示
装置に関し、 光の廻り込みや基板の位置ずれが生じても、チャネル
領域に光が入射しないようにすることを目的とし、 透明絶縁性基板上に複数の薄膜トランジスタを所定の
配列ピッチで形成し、前記透明絶縁性基板上の各薄膜ト
ランジスタを含む全面に透明導電膜を被覆した後、該透
明導電膜に対して各薄膜トランジス間の画素電極形成領
域を被覆するレジスト膜をマスクとしてエッチングを施
して個々の薄膜トランジスに対応する複数の画素電極を
形成し、次いで該透明絶縁性基板上に不透明絶縁膜を成
膜した後、前記レジスト膜をその上に付着した不透明絶
縁膜とともに除去して、前記画素電極の周囲を取り囲み
前記薄膜トランジスタ上を被覆する不透明絶縁膜を形成
する工程を含む構成とする。
装置に関し、 光の廻り込みや基板の位置ずれが生じても、チャネル
領域に光が入射しないようにすることを目的とし、 透明絶縁性基板上に複数の薄膜トランジスタを所定の
配列ピッチで形成し、前記透明絶縁性基板上の各薄膜ト
ランジスタを含む全面に透明導電膜を被覆した後、該透
明導電膜に対して各薄膜トランジス間の画素電極形成領
域を被覆するレジスト膜をマスクとしてエッチングを施
して個々の薄膜トランジスに対応する複数の画素電極を
形成し、次いで該透明絶縁性基板上に不透明絶縁膜を成
膜した後、前記レジスト膜をその上に付着した不透明絶
縁膜とともに除去して、前記画素電極の周囲を取り囲み
前記薄膜トランジスタ上を被覆する不透明絶縁膜を形成
する工程を含む構成とする。
本発明は液晶表示装置、特にアクティブマトリクスカ
ラー表示装置に関する。
ラー表示装置に関する。
薄膜トランジスタ（TFT）駆動の液晶表示装置の開発
が盛んに行われており、現在液晶TVとして市販されてい
る。上記薄膜トランジスタの半導体活性層としては、一
般にａ−Si（アモルファスシリコン）膜が用いられる。
が盛んに行われており、現在液晶TVとして市販されてい
る。上記薄膜トランジスタの半導体活性層としては、一
般にａ−Si（アモルファスシリコン）膜が用いられる。
ａ−Si膜は低温で大面積の膜が形成できる利点を有す
る反面、光によりリーク電流が生じる問題があり、TFT
を安定に動作させるためには、チャネル部に光が入射し
ないように遮光する必要がある。
る反面、光によりリーク電流が生じる問題があり、TFT
を安定に動作させるためには、チャネル部に光が入射し
ないように遮光する必要がある。
また鮮明な画像を得るために、コントラストを向上さ
せる必要がある。
せる必要がある。
従来のTFTの構造を第３図（ａ），（ｂ）に示す。図
中、1,1′は透明絶縁性基板であるガラス基板、２はゲ
ート電極Ｇを構成する約80nmの厚さのTi膜、３はゲート
絶縁膜で約300nmの厚さのSiN膜、４は動作半導体層で厚
さ約100nmのａ−Si膜、５はコンタクト層で厚さ約30nm
のn+a−Si膜、６はソース・ドレイン電極S,Dを構成する
厚さ約100nmのTi膜、７はチャネル保護膜でおよそ140nm
の厚さのSiO2膜、８は厚さ約１μｍのポリイミド膜から
なる保護絶縁膜、９は厚さ約80nmのCr膜、10は厚さ約１
μｍのAl膜、11は画素電極Ｅを構成する厚さ約200nmのI
TO膜、12はカラーフィルタ、13は対向電極を形成するIT
O膜、14は配向膜、15はブラックマトリクス、16は液
晶、DBは上記Cr膜９とAl膜10の積層膜からなるドレイン
バスライン、GBはゲートバスライン、ＰはTFT等が形成
されている透明絶縁基板、Ｐ′はこれに対向配置された
透明絶縁基板である。
中、1,1′は透明絶縁性基板であるガラス基板、２はゲ
ート電極Ｇを構成する約80nmの厚さのTi膜、３はゲート
絶縁膜で約300nmの厚さのSiN膜、４は動作半導体層で厚
さ約100nmのａ−Si膜、５はコンタクト層で厚さ約30nm
のn+a−Si膜、６はソース・ドレイン電極S,Dを構成する
厚さ約100nmのTi膜、７はチャネル保護膜でおよそ140nm
の厚さのSiO2膜、８は厚さ約１μｍのポリイミド膜から
なる保護絶縁膜、９は厚さ約80nmのCr膜、10は厚さ約１
μｍのAl膜、11は画素電極Ｅを構成する厚さ約200nmのI
TO膜、12はカラーフィルタ、13は対向電極を形成するIT
O膜、14は配向膜、15はブラックマトリクス、16は液
晶、DBは上記Cr膜９とAl膜10の積層膜からなるドレイン
バスライン、GBはゲートバスライン、ＰはTFT等が形成
されている透明絶縁基板、Ｐ′はこれに対向配置された
透明絶縁基板である。
上記構造の従来の液晶パネルでは、光のチャネル領域
への入射防止及びコントラストの向上は、対向基板Ｐ′
に設けたブラックマトリクス15により行なっている。
への入射防止及びコントラストの向上は、対向基板Ｐ′
に設けたブラックマトリクス15により行なっている。
第３図（ａ），（ｂ）に示すように、従来よりチャネ
ル領域に光が入射するのを防止するため、ブラックマト
リクス15を設け、これにより遮光を行なっているが、光
がチャネル領域に廻り込んでくるため、リーク電流が生
じ、表示むらが発生する。また対向基板Ｐ′とTFT基板
Ｐを貼り合わせたときの僅かな位置ずれにより、駆動の
際に照明用のバックライトが洩れ、コントラストの低下
を引き起こす。
ル領域に光が入射するのを防止するため、ブラックマト
リクス15を設け、これにより遮光を行なっているが、光
がチャネル領域に廻り込んでくるため、リーク電流が生
じ、表示むらが発生する。また対向基板Ｐ′とTFT基板
Ｐを貼り合わせたときの僅かな位置ずれにより、駆動の
際に照明用のバックライトが洩れ、コントラストの低下
を引き起こす。
本発明は光の廻り込みや基板の位置ずれが生じても、
チャネル領域に光が入射しないようにすることを目的と
する。
チャネル領域に光が入射しないようにすることを目的と
する。
本発明の要旨を第１図（ａ），（ｂ）により説明す
る。
る。
透明絶縁性基板１上に、ゲート電極G,ゲート絶縁膜３
を形成し、ゲート電極Ｇ直上領域に動作半導体層4,コン
タクト層5,Ti層６のような導電膜からなるソース電極Ｓ
とドレイン電極D,及びチャネル保護膜７を形成した後、
透明導電膜11としてITO膜を成膜し、画素電極Ｅを形成
する領域を被覆するレジスト膜（第２図の符号30参照）
を形成し、これをマスクとして上記透明導電膜11の露出
部をエッチング除去する。
を形成し、ゲート電極Ｇ直上領域に動作半導体層4,コン
タクト層5,Ti層６のような導電膜からなるソース電極Ｓ
とドレイン電極D,及びチャネル保護膜７を形成した後、
透明導電膜11としてITO膜を成膜し、画素電極Ｅを形成
する領域を被覆するレジスト膜（第２図の符号30参照）
を形成し、これをマスクとして上記透明導電膜11の露出
部をエッチング除去する。
次いで上記レジスト膜を残したまま不透明絶縁膜20を
成膜する。これにより透明導電膜11の除去跡およびレジ
スト膜上に不透明絶縁膜20が付着する。そこで上記レジ
スト膜を除去して、その上に付着していた不透明絶縁膜
をリフトオフすることにより、図示の如く画素電極Ｅな
どの透明導電膜11を囲む不透明絶縁膜20が形成される。
成膜する。これにより透明導電膜11の除去跡およびレジ
スト膜上に不透明絶縁膜20が付着する。そこで上記レジ
スト膜を除去して、その上に付着していた不透明絶縁膜
をリフトオフすることにより、図示の如く画素電極Ｅな
どの透明導電膜11を囲む不透明絶縁膜20が形成される。
この後、Cr膜９およびAl膜10を積層し、これをパター
ニングしてドレインバスラインDBを形成する。
ニングしてドレインバスラインDBを形成する。
本発明によれば、ITO膜のような透明導電膜11により
構成される画素電極Ｅ等が、不透明絶縁膜20で覆われて
いるため、対向基板Ｐ′側から廻り込んだ光がチャネル
部に入射しないよう遮ることができ、TFTのリーク電流
がなくなる。また画素電極Ｅの周りが黒であるため、ブ
ラックマトリクス15との位置合わせマージンが広がり、
洩れ光はなくなる。
構成される画素電極Ｅ等が、不透明絶縁膜20で覆われて
いるため、対向基板Ｐ′側から廻り込んだ光がチャネル
部に入射しないよう遮ることができ、TFTのリーク電流
がなくなる。また画素電極Ｅの周りが黒であるため、ブ
ラックマトリクス15との位置合わせマージンが広がり、
洩れ光はなくなる。
しかも、ITO膜11のパターニングおよび不透明絶縁膜2
0形成工程で同一レジスト膜を使用するので、フォトリ
ソグラフィ工程を増やす必要はなく、製造工程は至って
容易である。
0形成工程で同一レジスト膜を使用するので、フォトリ
ソグラフィ工程を増やす必要はなく、製造工程は至って
容易である。
以下本発明の一実施例を第２図（ａ）〜（ｈ）により
説明する。
説明する。
図中、前記第１図（ａ），（ｂ）および第３図
（ａ），（ｂ）と同一部分には同一符号を付してある。
（ａ），（ｂ）と同一部分には同一符号を付してある。
〔第２図（ａ）参照〕 透明絶縁性基板としてガラス基板１を用い、このガラ
ス基板１上にTi膜２からなるゲート電極G,SiN膜３から
なるゲート絶縁膜,a−Si膜４からなる動作半導体層,n+a
−Si膜５からなるコンタクト層,Ti膜６からなるソース
・ドレイン電極，およびSiO2膜７からなるチャネル保護
膜を形成する。以上でTFTが完成する。次に画素電極Ｅ
となるITO膜11をイオンプレーティング法により形成す
る。
ス基板１上にTi膜２からなるゲート電極G,SiN膜３から
なるゲート絶縁膜,a−Si膜４からなる動作半導体層,n+a
−Si膜５からなるコンタクト層,Ti膜６からなるソース
・ドレイン電極，およびSiO2膜７からなるチャネル保護
膜を形成する。以上でTFTが完成する。次に画素電極Ｅ
となるITO膜11をイオンプレーティング法により形成す
る。
〔第２図（ｂ）参照〕 画素電極Ｅ及びドレインバスラインDB形成領域を被覆
するレジスト膜30を形成する。
するレジスト膜30を形成する。
〔第２図（ｃ）参照〕 ウェットエッチング法によりITO膜11の露出部をエッ
チング除去する。これにより、画素電極Ｅおよびドレイ
ンバスラインDB上以外の領域上からITO膜11は除去され
る。
チング除去する。これにより、画素電極Ｅおよびドレイ
ンバスラインDB上以外の領域上からITO膜11は除去され
る。
〔第２図（ｄ）参照〕 上記ITO膜11のエッチングに用いたレジスト膜30を残
したまま、不透明絶縁膜であるSiO膜20を蒸着法により
形成する。これにより、SiO膜20はITO膜11の除去跡およ
びレジスト膜30の上に形成される。
したまま、不透明絶縁膜であるSiO膜20を蒸着法により
形成する。これにより、SiO膜20はITO膜11の除去跡およ
びレジスト膜30の上に形成される。
〔第２図（ｅ）参照〕 リフトオフ法によりSiO膜20不要部分をレジスト膜30
とともに除去する。本工程により、ITO膜11からなる画
素電極ＥとドレインバスラインDBの下層が形成され、こ
の両者以外の部分にはSiO膜20により被覆されることと
なる。
とともに除去する。本工程により、ITO膜11からなる画
素電極ＥとドレインバスラインDBの下層が形成され、こ
の両者以外の部分にはSiO膜20により被覆されることと
なる。
〔第２図（ｆ）参照〕 ドレインバスラインとなるCr膜９及びAl膜10を蒸着法
により連続的に形成する。
により連続的に形成する。
〔第２図（ｇ）参照〕 ドレインバスラインを形成するためのレジストパター
ンを形成する。
ンを形成する。
〔第２図（ｈ）参照〕 ウェットエッチング法によりCr膜９とAl膜10をエッチ
ングして、本実施例によるTFT基板Ｐが図示の如く完成
する。
ングして、本実施例によるTFT基板Ｐが図示の如く完成
する。
以上説明した如く本発明によれば、TFTが不透明絶縁
膜で覆われているため、対向基板のブラックマトリクス
から廻り込む光を遮ることから、TFTの光によるリーク
電流がなくなり、表示むらのない良好な画像が得られ
る。
膜で覆われているため、対向基板のブラックマトリクス
から廻り込む光を遮ることから、TFTの光によるリーク
電流がなくなり、表示むらのない良好な画像が得られ
る。
また、画素電極Ｅのまわりが不透明絶縁膜になってい
るため、ブラックマトリクスとの位置合わせマージンが
広がり、洩れ光がなくなるためコントラストの低下はな
い。更に不透明絶縁膜を層間絶縁膜として用いることが
できるため、従来用いていたポリイミドを用いなくて済
むので、使用するマスク数を１枚減らすことができ、ま
た作業時間も大幅に短縮できるため、コストダウンにつ
ながる。
るため、ブラックマトリクスとの位置合わせマージンが
広がり、洩れ光がなくなるためコントラストの低下はな
い。更に不透明絶縁膜を層間絶縁膜として用いることが
できるため、従来用いていたポリイミドを用いなくて済
むので、使用するマスク数を１枚減らすことができ、ま
た作業時間も大幅に短縮できるため、コストダウンにつ
ながる。
第１図（ａ），（ｂ）は本発明の原理説明図、 第２図（ａ）〜（ｈ）は本発明一実施例説明図、 第３図は従来の液晶パネルの構造説明図である。 図において、1,1′は透明絶縁性基板（ガラス基板）、
３はゲート絶縁（SiN）膜、４は動作半導体層（ａ−Si
膜）、５はコンタクト層（n+a−Si膜）、６はTi膜、７
はチャネル保護膜、８は層間絶縁膜、９はCr膜、10はAl
膜、11は透明導電膜（ITO膜）、20は不透明絶縁膜（SiO
膜）、15はブラックマトリクス、Ｅは画像電極、Ｇはゲ
ート電極、Ｓはソース電極、Ｄはドレイン電極、DBはド
レインバスライン、GBはゲートバスラインを示す。
３はゲート絶縁（SiN）膜、４は動作半導体層（ａ−Si
膜）、５はコンタクト層（n+a−Si膜）、６はTi膜、７
はチャネル保護膜、８は層間絶縁膜、９はCr膜、10はAl
膜、11は透明導電膜（ITO膜）、20は不透明絶縁膜（SiO
膜）、15はブラックマトリクス、Ｅは画像電極、Ｇはゲ
ート電極、Ｓはソース電極、Ｄはドレイン電極、DBはド
レインバスライン、GBはゲートバスラインを示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 淳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 長廣 紀雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭64−68729（ＪＰ，Ａ)
Claims (1)
- 【請求項１】透明絶縁性基板（１）上に複数の薄膜トラ
ンジスタを所定の配列ピッチで形成し、前記透明絶縁性
基板（１）上の各薄膜トランジスタを含む全面に透明導
電膜（11）を被覆した後、該透明導電膜（11）に対して
各薄膜トランジス間の画素電極形成領域を被覆するレジ
スト膜（30）をマスクとしてエッチングを施して個々の
薄膜トランジスに対応する複数の画素電極（Ｅ）を形成
し、 次いで該透明絶縁性基板（１）上に不透明絶縁膜（20）
を成膜した後、前記レジスト膜（30）をその上に付着し
た不透明絶縁膜（20）とともに除去して、前記画素電極
（Ｅ）の周囲を取り囲み前記薄膜トランジスタ上を被覆
する不透明絶縁膜（20）を形成する工程を含むことを特
徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22523788A JP2687479B2 (ja) | 1988-09-07 | 1988-09-07 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22523788A JP2687479B2 (ja) | 1988-09-07 | 1988-09-07 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272330A JPH0272330A (ja) | 1990-03-12 |
| JP2687479B2 true JP2687479B2 (ja) | 1997-12-08 |
Family
ID=16826144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22523788A Expired - Fee Related JP2687479B2 (ja) | 1988-09-07 | 1988-09-07 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687479B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3200639B2 (ja) * | 1992-05-19 | 2001-08-20 | カシオ計算機株式会社 | 薄膜トランジスタパネルの製造方法 |
| JP4770566B2 (ja) * | 2006-04-24 | 2011-09-14 | トヨタ自動車株式会社 | 回転体支持構造及びアイドラプーリ支持構造並びに回転体支持ユニット |
-
1988
- 1988-09-07 JP JP22523788A patent/JP2687479B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0272330A (ja) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP4607418B2 (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| KR100995020B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2002055363A (ja) | カラー液晶表示装置及びその製造方法 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0182877B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| KR101090246B1 (ko) | 박막 트랜지스터 표시판 | |
| JP5187994B2 (ja) | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル | |
| KR101342500B1 (ko) | 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널 | |
| JP2004004680A (ja) | 表示装置用配線基板及びその製造方法 | |
| KR101522615B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101969429B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP2687479B2 (ja) | 液晶表示装置の製造方法 | |
| KR100852806B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR100961948B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR100603847B1 (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| KR101227408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100190035B1 (ko) | 액정표시장치의 제조방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| KR101023319B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100193650B1 (ko) | 액정 표시 소자의 박막 트랜지스터 제조방법 | |
| JPH06118445A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |