DE69224676T2

DE69224676T2 - Halbleitereinrichtung für einen Fernsehtuner und Fernsehtuner mit einer derartigen Einrichtung

Info

Publication number: DE69224676T2
Application number: DE69224676T
Authority: DE
Inventors: Taketo Kunihisa; Tadayoshi Nakatsuka; Yukio Sakai; Michiaki Tsuneoka; Hideki Yagita; Kazuhiro Yahata
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-05-23
Filing date: 1992-04-06
Publication date: 1998-09-17
Anticipated expiration: 2012-04-07
Also published as: DE69224676D1; US5210504A; EP0514655A1; JPH04345305A; KR920022875A; KR960006537B1; JP2938999B2; EP0514655B1

Description

HINTERGRUND DER ERFINDUNG

Diese Erfindung bezieht sich auf ein Halbleiterbauelement für ein Abstimmgerät zur Verwendung in Abstimmgeräten von Fernsehempfängern (im folgenden bezeichnet als "TV-Tuner") zur Satellitenübertragung, und zwar mit niedrigem Rauschen, niedriger Störung dritter Ordnung usw., niedrigem Leistungsverbrauch, und auch auf solche Tuner.
Fig. 11 der beiliegenden Zeichnungen zeigt ein Blockdiagramm einer TV-Tuner- Schaltung nach dem Stand der Technik, und zwar als Beispiel einen Innen-TV-Tuner (indoor = hausintern) (einen sogenannten "BS Tuner") zum Empfangen von Satellitenübertragungen. In der Zeichnung bezeichnet die Bezugsziffer 1001 einen Eingangsanschluß für eine Außeneinheit (outdoor = außerhalb des Hauses), 1002 ein Bandpaßfilter, 1003 einen Breitband-HF-Verstärker, 1004 einen veränderlichen Abschwächer, 1005 eine Mischerschaltung, 1006 einen HF-Verstärker variabler Verstärkung, 1007 ein Bandpaßfilter, 1008 einen FM-Demodulator (FM = Frequenzmodulation), 1009 einen Videosignalausgangsanschluß, 1010 eine Pufferschaltung für Lokaloszillationssignale und 1012 eine PLL-Schaltung (phase-locked loop = phasenverriegelte Schleife) zum Stabilisieren der Oszillationsfrequenz.
Abhängig von den Umständen der Verwendung verändert sich die Eingangssignalintensität bei der TV-Tuner-Schaltung erheblich. Im Fall eines gewöhnlichen Hausgebrauchs, liegt die Signalintensität zwischen -60 dBm bis -40 dBm, jedoch wird im Fall von Gemeinschaftsempfangssystemen manchmal ein Eingangssignal von ungefähr 0 dBm eingegeben. Im Fall eines übermäßigen Eingangssignals kommen Störungen dritter Ordnung von Signalen gegenseitig verschiedener Kanäle in das Band und führen zu Kreuzmodulation. Daher ist es erforderlich, das übermäßige Eingangssignal zu dämpfen und eine Störung der Videosignale durch die Verwendung eines veränderlichen Abschwächers und eines Verstärkers veränderlicher Verstärkung zu verhindern, und der TV-Tuner muß in jedem Fall für eine beliebige Eingangssignalintensität ein ausreichendes Unterdrückungsverhältnis für Störungen dritter Ordnung sicherstellen.
Bei dem in Fig. 11 gezeigten Beispiel nach dem Stand der Technik werden ein variabler Abschwächer mit dem HF-Verstärker 1003 und einer PIN-Diode und dem HF- Verstärker 1006 variabler Verstärkung als variabler Abschwächer des Eingangsschaltungsabschnitts verwendet, um das überhöhte Eingangssignal zu verhindern. Wenn in diesem Fall das Eingangssignal schwach ist, wird der Dämpffaktor des variablen Abschwächers 1004 auf 0 dB gesetzt, und der Breitband-HF-Verstärker 1003 verstärkt das Signal. In diesem Fall muß der Breitband-HF-Verstärker 1003 einen hohen Rauschfaktor haben. Wenn das überhöhte Eingangssignal eingegeben wird, wird andererseits der Dämpffaktor des variablen Abschwächers 1004 auf -40 dB gesetzt, um einen Eingang des überhöhten Signals in die Mischerschaltung 1005 zu verhindern, jedoch wird auch in diesem Fall das überhöhte Eingangssignal in den HF-Verstärker 1003 eingegeben. Aus diesem Grund muß der HF-Verstärker 1003 gleichzeitig hervorragende Eigenschaften bezüglich der Störungen dritter Ordnung als auch bezüglich der Kreuzmodulation aufweisen. In der Praxis wird der HF-Verstärker 1003 jedoch an einem Arbeitspunkt verwendet, an dem der Stromverbrauch erheblich ist, oder es wird auf nur eine der genannten Eigenschaften wesentlicher Wert gelegt, um die Eigenschaften niedrigen Rauschens und die Eigenschaften niedriger Störungen dritter Ordnung gleichzeitig zu erfüllen. Diese Probleme verhindern eine verbesserte Leistung und einen niedrigeren Leistungsverbrauch des Tuners.
Im Stand der Technik gibt es auch eine Schaltung, die einen HF-Verstärker variabler Verstärkung verwendet, der einen DoppelGate-FET aufweist, gezeigt in Fig. 12A, um den variablen Abschwächer 1004 mit der PIN-Diode aus Fig. 11 zu ersetzen. Fig. 12A zeigt ein Schaltungsbeispiel für den HF-Verstärker variabler Verstärkung, und Fig. 12B zeigt das Unterdrückungsverhältnis für Störungen dritter Ordnung (dBc, -20 dBm Eingang) für die Verstärkung dieser Schaltung und den von ihr verbrauchten Strom (mA).
Wenn dieser den DoppelGate-FET verwendende HF-Verstärker variabler Verstärkung verwendet wird, kann auch in einer Einzelstufenverstärkerschaltung eine große Verstärkungsvariationsbreite von 30 dB bis 40 dB sichergestellt werden.
Jedoch gibt es auf der anderen Seite verschiedene weitere Probleme. Zum Beispiel können die Störungseigenschaften nicht verbessert werden, auch wenn beim Anlegen des überhöhten Eingangssignals die Verstärkung abgesenkt wird, weil sich die Eingangsimpedanz mit der Veränderung des Dämpffaktors verändern, weil sich die Störungen dritter Ordnung in komplizierter Weise mit dem Abnehmen der Verstärkung verändern, wie in Fig. 12B gezeigt, und darüber hinaus weil sich das Unterdrückungsverhältnis für Störungen dritter Ordnung verschlechtert bei Abnehmen der Verstärkung in dem Verstärkungsbereich von 0 bis 20 dB. Da sich Ids des FET mit der Veränderung der Verstärkung erheblich verändert, ist es schwierig, die Gleichvorspannung des Ausgangs durch Widerstandsbelastung zu halten. Eine Verschlechterung der Eigenschaften der Störungen dritter Ordnung bei verringerter Verstärkung des DoppelGate-FET tritt auf, weil Ids von dem zweiten Gate abgeschnürt wird, und der Arbeitspunkt den Nichtsättigungsbereich des FET erreicht.
Darüber hinaus wird die konventionelle Tuner-Schaltung hergestellt durch Integrieren von diskreten Bauelementen auf einem gedruckten Substrat. Daher kann die Anzahl der Mannstunden zum Zusammenbau bei der Massenherstellung der Tuner-Schaltungen nicht vermindert werden, und da es eine große Zahl von einer Einstellung erforderlich machenden Punkten gibt, gibt es unvermeidliche Grenzen bei der Verbesserung der Effizienz des Zusammenbauprozesses der TV-Tuner und bei ihrer Verkleinerung.
Bei dem System nach dem Stand der Technik mit dem Verstärker variabler Verstärkung und der Mischerschaltung war es schwierig, gleichzeitig die für TV-Tuner notwendigen Eigenschaften eines niedrigen Rauschfaktors, niedriger Störungen dritter Ordnung und niedrigen Leistungsverbrauchs zu erfüllen, und ferner waren die Verringerung der Mannstundenzahl für den Zusammenbau und die Verkleinerung der Tuner schwierig.
Aus dem IBM Technical Disclosure Bulletin, Band 29, # 11, 1. April 1987, ARMONK, NY, USA, Seite 4840: "BIFET VARIABLE GAIN AMPLIFIER" und aus der JP-A-60 66 510 sind Verstärker variabler Verstärkung bekannt, bei denen die Gatespannung eines FET zur Steuerung der Gesamtverstärkung des Verstärkers verwendet wird. Bei dem ersten dieser Dokumente aus dem Stand der Technik wird die Gatespannung gesteuert durch Steuern des Gatestroms in eine BIFET-Schaltung.

Kurzbeschreibung der Erfindung

Aufgabe dieser Erfindung ist es, eine Halbleitereinrichtung für einen Tuner anzugeben, die gleichzeitig einen niedrigen Rauschfaktor, niedrige Störungen dritter Ordnung und einen niedrigen Leistungsverbrauch bietet, und einen durch Verwendung dieser Halbleitereinrichtung für einen Tuner zur Verringerung der Größe und der Mannstundenanzahl für den Zusammenbau geeigneten Tuner anzugeben.
Eine Halbleitereinrichtung für ein Tuner nach dem beiliegenden Anspruch 1 beinhaltet eine Schaltung mit geerdetem Gate und eine Differenzverstärkerschaltung.
Die Schaltung mit geerdetem Gate verwendet die Sourceelektrode eines ersten FET als ihren Eingangsanschluß, verbindet die Drainelektrode des ersten FET mit einer ersten Konstantspannungsquelle über eine erste Last und erdet die Gateelektrode des ersten FET.
Die Differenzverstärkerschaltung verbindet die Drainelektrode eines zweiten FET über eine zweite Last mit einer zweiten Konstantspannungsquelle, verbindet die Sourceelektrode des zweiten FET mit einer ersten Konstantstromquelle, verbindet die Drainelektrode eines dritten FET über eine dritte Last mit der zweiten Konstantspannungsquelle, verbindet ferner die Sourceelektrode des dritten FET mit der zweiten Konstantstromquelle und hat schließlich einen vierten FET verschaltet zwischen der Sourceelektrode des zweiten FET und der Sourceelektrode des dritten FET.
Die Drainelektrode des ersten FET der Schaltung mit geerdetem Gate und die Gateelektrode des zweiten FET der Differenzverstärkerschaltung sind miteinander verbunden, und zwischen die Gateelektrode des zweiten FET und die Gateelektrode des dritten FET ist ein fünfter FET zwischengeschaltet.
Eine Halbleitereinrichtung für einen Tuner wie im beiliegenden Anspruch 2 definiert beinhaltet eine Schaltung mit geerdetem Gate und eine Differenzverstärkerschaltung.
Die Schaltung mit geerdetem Gate verwendet die Sourceelektrode eines ersten FET als Eingangsanschluß, verbindet die Drainelektrode des ersten FET über eine erste Last mit einer ersten Konstantspannungsquelle, verschaltet einen zweiten FET parallel mit der ersten Last und erdet die Gateelektrode des ersten FET.
Die Differenzverstärkerschaltung verbindet die Drainelektrode eines dritten FET über eine zweite Last mit einer zweiten Konstantspannungsquelle, verbindet die Sourceelektrode des dritten FET mit einer Konstantstromquelle, verbindet die Drainelektrode eines vierten FET über eine dritte Last mit der zweiten Konstantspannungsquelle, verbindet ferner die Sourceelektrode des vierten FET mit der Konstantstromquelle und verschaltet einen fünften FET zwischen der Drainelektrode des dritten FET und der Drainelektrode des vierten FET.
Die Drainelektrode des ersten FET der Schaltung mit geerdetem Gate und die Gateelektrode des dritten FET der Differenzverstärkerschaltung sind verbunden, und zwischen die Gateelektrode des dritten FET und die Gateelektrode des vierten FET ist eine vierte Last zwischengeschaltet.
Eine Halbleitereinrichtung für einen Tuner nach dem beiliegenden Anspruch 3 beinhaltet eine Schaltung mit geerdetem Gate und eine Differenzverstärkerschaltung.
Die Schaltung mit geerdetem Gate verwendet die Sourceelektrode eines ersten FET als Eingangsanschluß, verbindet die Drainelektrode des ersten FET über eine erste Last mit einer ersten Spannungsquelle, verschaltet einen zweiten FET parallel mit der ersten Last und erdet die Gateelektrode des ersten FET.
Die Differenzverstärkerschaltung verbindet die Drainelektrode eines dritten FET über eine zweite Last mit einer zweiten Konstantspannungsquelle, verbindet die Sourceelektrode des dritten FET mit einer ersten Konstantstromquelle, verbindet die Drainelektrode eines vierten FET über eine dritte Last mit der zweiten Konstantspannungsquelle, verbindet ferner die Sourceelektrode des vierten FET mit einer zweiten Konstantstromquelle und verschaltet einen fünften FET zwischen der Sourceelektrode des dritten FET und der Sourceelektrode des vierten FET.
Die Drainelektrode des ersten FET der Schaltung mit geerdetem Gate und die Gateelektrode des dritten FET der Differenzverstärkerschaltung sind verbunden, und zwischen die Gateelektrode des dritten FET und die Gateelektrode des vierten FET ist eine vierte Last zwischengeschaltet.
Eine Halbleitereinrichtung für ein Tuner nach dem beiliegenden Anspruch 4 beinhaltet eine Schaltung mit geerdetem Gate, eine Differenzverstärkerschaltung und eine Doppelausgleichsmischerschaltung (double-balanced mixer circuit).
Die Schaltung mit geerdetem Gate verwendet die Sourceelektrode eines ersten FET als Eingangsanschluß, verbindet die Drainelektrode des ersten FET über eine erste Last mit einer Konstantspannungsquelle, verschaltet einen zweiten FET parallel mit der ersten Last und erdet die Gateelektrode des ersten FET.
Die Differenzverstärkerschaltung verbindet die Sourceelektrode eines dritten FET mit einer ersten Konstantstromquelle, verbindet die Sourceelektrode eines vierten FET mit einer zweiten Konstantstromquelle und verschaltet einen fünften FET zwischen der Sourceelektrode des dritten FET und der Sourceelektrode des vierten FET.
Die Doppelausgleichsmischerschaltung verbindet die Drainelektrode eines sechsten FET und die Drainelektrode eines siebten FET mit einer Konstantspannungsquelle, verbindet die Drainelektrode eines achten FET und die Drainelektrode eines neunten FET über eine zweite Last mit der Konstantspannungsquelle, verbindet die Sourceelektrode des sechsten FET mit der Sourceelektrode des achten FET, verbindet die Sourceelektrode des siebten FET mit der Sourceelektrode des neunten FET, verwendet die Gateelektrode des sechsten FET und die Gateelektrode des neunten FET als ersten Eingangsanschluß eines Lokaloszillationssignals und verwendet die Gateelektrode des siebten FET und die Gateelektrode des achten FET als zweiten Eingangsanschluß des Lokaloszillationssignals.
Die Drainelektrode des ersten FET der Schaltung mit geerdetem Gate ist verbunden mit der Gateelektrode des dritten FET der Differenzverstärkerschaltung, die dritte Last ist verschaltet zwischen der Gateelektrode des dritten FET und der Gateelektrode des vierten FET, die Sourceelektroden des sechsten und des achten FET sind verbunden mit der Drainelektrode des dritten FET, und die Sourceelektroden des sieben und des neunten FET sind verbunden mit der Drainelektrode des vierten FET.
Eine Halbleitereinrichtung für einen Tuner nach dem beiliegenden Anspruch 5 beinhaltet eine Schaltung mit geerdetem Gate, eine Differenzverstärkerschaltung und eine Doppelausgleichsmischerschaltung.
Die Schaltung mit geerdetem Gate verwendet die Sourceelektrode eines ersten FET als Eingangsanschluß, verbindet die Drainelektrode des ersten FET über eine erste Last mit einer Konstantspannungsquelle, verschaltet einen zweiten FET parallel mit der ersten Last und erdet die Gateelektrode des ersten FET.
Die Differenzverstärkerschaltung verbindet die Sourceelektrode eines dritten FET mit einer Konstantstromquelle, verbindet die Sourceelektrode eines vierten FET mit der Konstantstromquelle und verschaltet einen fünften FET zwischen der Drainelektrode des dritten FET und der Drainelektrode des vierten FET.
Die Doppelausgleichsmischerschaltung verbindet die Drainelektroden des sechsten und siebten FET mit der Konstantspannungsquelle, verbindet die Drainelektrode des achten und des neunten FET über eine zweite Last mit der Konstantspannungsquelle, verbindet die Sourceelektrode des sechsten FET mit der Sourceelektrode des achten FET, verbindet die Sourceelektrode des siebten FET der Sourceelektrode des neunten FET, verwendet die Gateelektrode des sechsten und des neunten FET als ersten Eingangsanschluß für ein Lokaloszillationssignal und verwendet die Gateelektroden des siebten und des achten FET als zweiten Eingangsanschluß des Lokaloszillationssignals.
Die Drainelektrode des ersten FET der Schaltung mit geerdetem Gate ist verbunden mit der Gateelektrode des dritten FET der Differenzverstärkerschaltung, die dritte Last ist zwischengeschaltet zwischen die Gateelektrode des dritten FET und die Gateelektrode des vierten FET, verbindet die Sourcelektroden des sechsten und des achten FET mit der Drainelektrode des dritten FET und verbindet die Sourceelektroden des siebten und des neunten FET mit der Drainelektrode des vierten FET.
Eine Halbleitereinrichtung für einen Tuner nach dem beiliegenden Anspruch 6 beinhaltet eine Schaltung mit geerdetem Gate, eine Differenzverstärkerschaltung und eine Doppelausgleichsmischerschaltung.
Die Schaltung mit geerdetem Gate verwendet die Sourceelektrode eines ersten FET als ihren Eingangsanschluß, verbindet die Drainelektrode des ersten FET über eine erste Last mit einer Konstantspannungsquelle und erdet die Gateelektrode des ersten FET.
Die Differenzverstärkerschaltung verbindet die Sourceelektrode eines zweiten FET mit einer ersten Konstantstromquelle, verbindet die Sourceelektrode des dritten FET mit einer zweiten Konstantstromquelle und verschaltet einen vierten FET zwischen der Sourceelektrode des zweiten FET und der Sourceelektrode des dritten FET.
Die Doppelausgleichsmischerschaltung verbindet die Drainelektroden eines fünften und eines sechsten FET mit einer Konstantspannungsquelle, verbindet die Drainelektrode eines siebten und achten FET über eine zweite Last mit der Konstantspannungsquelle, verbindet die Sourceelektrode des fünften FET mit der Sourceelektrode des siebten FET, verbindet die Sourceelektrode des sechsten FET mit der Sourceelektrode des achten FET, verwendet die Gateelektroden des fünften und des achten FET als ersten Eingangsanschluß eines Lokaloszillationssignals und verwendet die Gateelektroden des sechsten und des siebten FET als zweiten Eingangsanschluß des Lokaloszillationssignals.
Die Drainelektrode des ersten FET der Schaltung mit geerdetem Gate ist verbunden mit der Gateelektrode des zweiten FET der Differenzverstärkerschaltung, ein neunter FET ist zwischengeschaltet zwischen die Gateelektrode des zweiten FET und die Gateelektrode des dritten FET, verbindet die Sourceelektroden des fünften und des siebten FET mit der Drainelektrode des zweiten FET und verbindet die Sourceelektroden des sechsten und des achten FET mit der Drainelektrode des dritten FET.
Ein Tuner nach dem beiliegenden Anspruch 7 weist eine Struktur auf, in der die Halbleitereinrichtung für einen Tuner nach den beiliegenden Ansprüchen 1, 2, 3, 4, 5 oder 6 montiert ist.
Gemäß der Struktur nach Anspruch 1 werden der vierte und der fünfte FET verwendet als Bauelemente mit variablem Widerstand, kann die Verstärkung der Schaltung mit geerdetem Gate verändert werden durch Änderung der Gatespannung des fünften FET und kann die Verstärkung der Differenzverstärkerschaltung verändert werden durch Verändern der Gatespannung des vierten FET. Dementsprechend kann die Verstärkung der Schaltung als Ganzes innerhalb eines erforderlichen Bereichs verändert werden durch gleichzeitigen Betrieb der Verstärkungssteuerung durch den vierten und den fünften FET. Da ferner die durch die Schaltung mit geerdetem Gate und die Differenzverstärkerschaltung fließenden Ströme sich innerhalb des Verstärkungsvariationsbereichs nicht gleichstrommäßig verändern, können die Eigenschaften bezüglich der Störungen dritter Ordnung mit abnehmender Verstärkung monoton verbessert werden.
Gemäß den Strukturen nach Anspruch 2 und 3 wird der zweite FET des Bauelements mit variablem Widerstand für die Verstärkungssteuerung der Schaltung mit geerdetem Gate verwendet, und der fünfte FET des Bauelements mit variablem Widerstand wird für die Verstärkungssteuerung der Differenzverstärkerschaltung verwendet. Die Verstärkerschaltung kann als Ganzes in einem erforderlichen Bereich durch gleichzeitigen Betrieb der Verstärkungssteuerung durch den zweiten und fünften FET verändert werden. Da darüber hinaus die durch die Schaltung mit geerdetem Gate und die Differenzverstärkerschaltung fließenden Ströme sich innerhalb des Verstärkungsvariationsbereichs nicht gleichstrommäßig verändern, können die Eigenschaften bezüglich der Störungen dritter Ordnung monoton mit abnehmender Verstärkung verbessert werden.
Gemäß der Struktur nach den Ansprüchen 4 und 5 wird der zweite FET des Bauelements mit variablem Widerstand verwendet für die Verstärkungssteuerung der Schaltung mit geerdetem Gate und der fünfte FET des Bauelements mit variablem Widerstand wird verwendet für die Verstärkungssteuerung der Differenzverstärkerschaltung. Gemäß der Struktur nach Anspruch 6 wird der neunte FET des Bauelements mit variablem Widerstand verwendet für die Verstärkungssteuerung der Schaltung mit geerdetem Gate und der vierte FET des Bauelements mit variablem Widerstand wird verwendet für die Verstärkungssteuerung der Differenzverstärkerschaltung.
Das allen Ansprüchen 1 bis 6 gemeinsame Prinzip ist, daß FETs als Bauelemente mit variablem Widerstand verwendet werden, wobei die Verstärkung der Schaltung mit geerdetem Gate und die Verstärkung der Differenzverstärkerschaltung jeweils veränderbar oder steuerbar sind durch Verändern oder Steuern der Gatespannung der entsprechenden FETs.
Wenn die Verstärkungssteuerung durch die als Bauelement mit variablem Widerstand verwendeten FETs gleichzeitig betrieben wird, kann das Umwandlungsgate (richtig: die Umwandlungsverstärkung) der Schaltung innerhalb eines erforderlichen Bereichs als Ganze(s) verändert werden. Da ferner die durch die Schaltung mit geerdetem Gate und die Differenzverstärkerschaltung fließenden Ströme sich innerhalb des Verstärkungsvariationsbereichs nicht gleichstrommäßig verändern, können die Eigenschaften bezüglich der Störungen dritter Ordnung monoton mit abnehmender Umwandlungsverstärkung (conversion gain) verbessert werden.
Gemäß der Struktur nach Anspruch 7 können die Eigenschaften bezüglich der Störungen dritter Ordnung monoton mit abnehmender Verstärkung oder Umwandlungsverstärkung verbessert werden, indem die Halbleitereinrichtung für einen Tuner nach Anspruch 1, 2, 3, 4, 5 oder 6 montiert wird.

Kurzbeschreibung der Zeichnungen

Fig. 1 ist ein Schaltungsdiagramm einer Halbleitereinrichtung für einen Tuner nach einem ersten erfindungsgemäßen Ausführungsbeispiel.
Fig. 2 ist ein Schaltungsdiagramm einer Halbleitereinrichtung für einen Tuner nach einem zweiten erfindungsgemäßen Ausführungsbeispiel.
Fig. 3 ist ein Schaltungsdiagramm einer Halbleitereinrichtung für einen Tuner nach einem dritten erfindungsgemäßen Ausführungsbeispiel.
Fig. 4 ist ein Diagramm, das ein Unterdrückungsverhältnis der Störungen dritter Ordnung gegenüber der Verstärkung der Halbleitereinrichtung für einen Tuner nach dem ersten bis dem dritten erfindungsgemäßen Ausführungsbeispiel und tatsächlich gemessene Werte für Rauschfaktoren zeigt.
Fig. 5 ist ein Schaltungsdiagramm einer Halbleitereinrichtung für einen Tuner mit einem vierten erfindungsgemäßen Ausführungsbeispiel.
Fig. 6 ist ein Schaltungsdiagramm einer Halbleitereinrichtung für einen Tuner mit einem fünften erfindungsgemäßen Ausführungsbeispiel.
Fig. 7 ist ein Schaltungsdiagramm einer Halbleitereinrichtung für einen Tuner mit einem sechsten erfindungsgemäßen Ausführungsbeispiel.
Fig. 8 ist ein Diagramm, das ein Unterdrückungsverhältnis der Störungen dritter Ordnung gegenüber der Verstärkung der Halbleitereinrichtung für einen Tuner nach dem vierten bis dem sechsten erfindungsgemäßen Ausführungsbeispiel und tatsächlich gemessene Werte für Rauschfaktoren zeigt.
Fig. 9 ist ein Schaltungsdiagramm eines Mischeroszillator-IC vom Typ mit variabler Umwandlungsverstärkung, der durch Integrieren der Halbleitereinrichtung für einen Tuner nach dem vierten Ausführungsbeispiel, eines LO-Oszillators und einer LO- Pufferschaltung auf einem Chip gebildet ist.
Fig. 10 ist ein Blockdiagramm eines Tuners nach einem erfindungsgemäßen Ausführungsbeispiel.
Fig. 11 ist ein Blockdiagramm eines konventionellen TV-Tuners für die Satellitenübertragung.
Fig. 12A ist ein Schaltungsdiagramm eines Verstärkers mit variabler Verstärkung nach dem Stand der Technik, der einen Doppelgate-FET verwendet; und
Fig. 12B ist ein Diagramm, das die Eigenschaften bezüglich der Störungen dritter Ordnung gegenüber der Verstärkung der Verstärkerschaltung mit variabler Verstärkung und dem Doppelgate-FET, gezeigt in Fig. 12A, und Stromverbrauchscharakteristiken zeigt.

Beschreibung der bevorzugten Ausführungsbeispiele

Das erste erfindungsgemäße Ausführungsbeispiel wird anhand Fig. 1 erklärt. Dieses Ausführungsbeispiel entspricht Anspruch 1.
Fig. 1 ist ein Schaltungsdiagramm der Halbleitereinrichtung für einen Tuner nach dem ersten erfindungsgemäßen Ausführungsbeispiel.
Diese Halbleitereinrichtung für einen Tuner ist eine Verstärkerschaltung mit variabler Verstärkung mit einer Schaltung mit geerdetem Gate, die einen Transistor Tr1 verwendet, und einer Differenzverstärkerschaltung, die Transistoren Tr2, Tr3 und Konstantstromquellen 110, 111 aufweist.
Die Schaltung mit geerdetem Gate verwendet die Sourceelektrode des Transistors Tr1 (erster FET) als Eingangsanschluß 101, verbindet die Drainelektrode über eine Last 102 (erste Last) mit einer Konstantspannungsquelle 103 (erste Konstantspannungsquelle) und erdet die Gateelektrode. Eine Drosselspule 104 ist als Sourcelast des Transistors Tr1 verschaltet.
Die Differenzverstärkerschaltung verbindet die Drainelektrode des Transistors Tr2 (zweiter FET) über eine Last 106 (zweite Last) mit der Konstantspannungsquelle 105 (zweite Konstantspannungsquelle), verbindet die Sourceelektrode mit der Konstantstromquelle 110 (erste Konstantstromquelle), verbindet ferner die Drainelektrode des Transistors Tr3 (dritter FET) über eine Last 107 (dritte Last) mit der Konstantspannungsquelle 105, verbindet die Sourceelektrode mit der Konstantstromquelle 111 (zweite Konstantstromquelle) und verschaltet eine Parallelschaltung eines Transistors Tr4 (vierter FET) und eines festen Widerstands 113 zwischen der Sourceelektrode des Transistors Tr2 und der Sourceelektrode des Transistors Tr3.
Die Drainelektrode des Transistors Tr1 der Schaltung mit geerdetem Gate und die Gateelektrode des Transistors Tr2 der Differenzverstärkerschaltung sind miteinander verbunden, und eine Parallelschaltung eines Transistors Tr5 (fünfter FET) und eines festen Widerstands 108 ist zwischengeschaltet zwischen die Gateelektrode des Transistors Tr2 und die Gateelektrode des Transistors Tr3. Die Bezugsziffern 109 und 112 bezeichnen Gateelektrodenanschlüsse, 114 und 115 bezeichnen Ausgangsanschlüsse und 116 bezeichnet einen Kondensator zum hochfrequenzmäßigen Erden des Gatepotentials des Transistors Tr3.
Die Steilheit gm des Transistors Tr1 beträgt 20 mS, und seine Schwellenspannung Vth -0,4 V. Die Steilheit gm ist so ausgewählt, daß die Eingangsimpedanz 50 Ω ist. Da die Sourcelast des Transistors Tr1 die Drosselspule 104 mit 500 mH ist, wird an sein Gate eine 0 V Vorspannung angelegt, und durch den Transistor Tr1 fließt ständig ein Strom Idss = 8 mA. Die Drainlast 102 des Transistors Tr1 ist eine 1 mH Drosselspule und ist verbunden mit der Konstantspannungsquelle 103 von 3,0 V. Jeder der Transistoren Tr2 und Tr3 hat eine Steilheit gm von 120 mS und eine Schwellenspannung Vth von -0,4 V. Die zwei Konstantstromquellen 110 und 111 sind 24 mA-Konstantstromquellen, und jede der Drainlasten 106 und 107 beinhaltet eine Parallelschaltung aus einer 1 mH- Drosselspule und einem 50 Ω-Widerstand. Die Konstantspannungsquelle 105 der Differenzverstärkerschaltung hat 6,0 V, und ein Kondensator 116 hat 1000 pF.
Die Steilheit gm des als Bauelement mit variablem Widerstand verwendeten Transistors Tr4 ist 50 mS, und der Transistor kann über die Gatevorspannung in dem Bereich von 20 bis 500 Ω verändert werden. Dabei ist der parallel zu dem Transistor Tr4 verschaltete feste Widerstand 113 100 Ω, und dieser Widerstandswert bestimmt die obere Grenze des variablen Widerstandswerts. Entsprechend hat der als Bauelement mit variablem Widerstand verwendete Transistor Tr5 eine Steilheit gm von 70 mS und kann in dem Bereich von 15 bis 200 Ω variiert werden. Der parallel zu diesem Transistor verschaltete feste Widerstand 108 bestimmt die obere Grenze des Variationsbereichs des Widerstandswerts über den Transistor Tr5.
Der Betrieb der Schaltung mit dem oben beschriebenen Aufbau wird nun erklärt.
Da bei dieser Schaltung die Sourceelektrode des Transistors Tr1 über die Drosselspule 104 geerdet ist, wird sie gleichstrommäßig angesteuert durch Idss des Transistors Tr1. Auch wenn die Last 102 eine Pseudowiderstandslast ist, ist die Gleichstromvorspannung des Drains des Transistors Tr1 konstant. Die Ausgangslast der den Transistor Tr1 verwendenden Schaltung mit geerdetem Gate ist bestimmt durch die Drainlast 102, den Kanalwiderstand des Transistors Tr5 und den Parallelwert der Eingangsimpedanz des Transistors Tr2 und des festen Widerstands 108, weil der Kapazitätswert des Kondensators 116 groß ist. Da jedoch die Eingangsimpedanz des Transistors Tr2 hinreichend größer als andere ist, und wenn für die Last 102 die Drosselspule usw. verwendet wird, ist die Ausgangslast im wesentlichen bestimmt durch den Parallelwert des festen Widerstands 108 und des Kanalwiderstandswerts des Transistors Tr5. Daher kann die Ausgangslast durch Verändern des an den Gateelektrodenanschluß 109 des Transistors Tr5 anzulegenden Potentials variiert werden, und auf diese Weise kann die Verstärkung der Schaltung mit geerdetem Gate variiert werden. In diesem Fall ist der Kanalwiderstand des Transistors Tr5 ungefähr 500 Ω ist, wenn das Drainpotential des Transistors Tr1 Vd1, die Schwellenspannung Vth des Transistors Tr1 -0,6 V, die Höhe der Potentialbarriere des Schottky-Gates Vb und das Potential des Gateelektrodenanschluß 109 Vd1 - Vth ist. Der Kanalwiderstand des Transistors Tr5 kann auf ungefähr 10 Ω gebracht werden, wenn das Potential des Gateelektrodenanschluß 109 Vd1 + Vb ist.
In der Differenzverstärkerschaltung sind die Sourceelektroden der Transistoren Tr2 und Tr3 jeweils mit Source bzw. Drain des Transistors Tr4 verbunden, und der Kanalwiderstand des Transistors Tr4 wird variiert durch das an den Gateelektrodenanschluß 112 angelegte Potential, und zwar in der gleichen Weise wie im Fall des Transistors Tr5. Wenn der Kanalwiderstand des Transistors Tr4 niedrig ist, sind die Sourcepotentiale der Transistoren Tr2 und Tr3 einander gleich, und der Betrieb findet bei der maximalen Verstärkung der Differenzverstärkerschaltung statt. Wenn der Kanalwiderstand des Transistors Tr4 hoch ist, tritt zwischen dem Sourcepotential des Transistors Tr3 und dem des Transistors Tr2 eine Differenz auf, verändert sich das Sourcepotential des Transistors Tr2 bezüglich dem Hochfrequenzsignaleingang der Gateelektrode des Transistors Tr2 in der gleichen Phase, findet eine negative Rückkopplung statt und nimmt die Verstärkung der Differenzverstärkerschaltung ab.
Die Gesamtverstärkung dieser Schaltung ist die Summe der Verstärkung der Schaltung mit geerdetem Gate und der der Differenzverstärkerschaltung. Da die Verstärkung der Schaltung mit geerdetem Gate proportional zu dem Parallelwert des Transistors Tr5 und des festen Widerstands 108 ist, ist die Verstärkung an dem durch den Widerstandswert des festen Widerstands 108 bestimmten oberen Grenzwert maximal, oder in anderen Worten, wenn der Transistor Tr5 AUS geschaltet ist, und wird minimal, wenn der Transistor Tr5 den niedrigsten Widerstandswert hat. In der Differenzverstärkerschaltung wird die Verstärkung andererseits maximal, wenn der Parallelwert des Transistors Tr4 und des festen Widerstands 113 minimal ist, das heißt, wenn der Transistor Tr4 EIN geschaltet ist, und wird minimal an dem durch den festen Widerstand 113 bestimmten Maximalwert, das heißt, wenn der Transistor Tr4 AUS geschaltet ist. Dementsprechend wird die Gesamtverstärkung der Schaltung maximal, wenn der Transistor Tr5 AUS geschaltet ist und darüber hinaus der Transistor Tr4 EIN geschaltet ist, und die Verstärkung wird minimal, wenn der Transistor Tr5 EIN geschaltet ist und der Transistor Tr4 AUS geschaltet ist. Die Verstärkung kann innerhalb des Bereichs dieser maximalen Verstärkung und minimalen Verstärkung variiert werden.
Wie oben beschrieben, kann dieses Ausführungsbeispiel die Gesamtverstärkung der Schaltung innerhalb des für die Tunerschaltung notwendigen Bereichs variieren, indem die Verstärkungssteuerung der Schaltung mit geerdetem Gate und die der Differenzverstärkerschaltung gleichzeitig betrieben werden. Darüber hinaus verändern sich die durch die Schaltung mit geerdetem Gate und die Differenzverstärkerschaltung fließenden Ströme innerhalb des oben beschriebenen Verstärkungsvariationsbereichs gleichstrommäßig nicht, so daß die Arbeitspunkte der Transistoren Tr1, Tr2 und Tr3 konstant sind und sich die Eingangsimpedanz überhaupt nicht verändert. Dies ist auch für die Eigenschaften der Schaltung bezüglich der Störungen dritter Ordnung wichtig, und der Fall, daß der Arbeitspunkt des FET innerhalb des Verstärkungsvariationsbereichs einen nicht-linearen Bereich erreicht, wie beim Stand der Technik unter Verwendung des Doppelgate-FET beobachtet, tritt nicht auf. Aus diesem Grund können die Eigenschaften bezüglich der Störungen dritter Ordnung mit abnehmender Verstärkung monoton verbessert werden.
Das zweite erfindungsgemäße Ausführungsbeispiel wird anhand Fig. 2 erklärt. Dieses Ausführungsbeispiel entspricht Anspruch 2.
Fig. 2 ist ein Schaltungsdiagramm der Halbleitereinrichtung für einen Tuner nach dem zweiten erfindungsgemäßen Ausführungsbeispiel.
Diese Halbleitereinrichtung für einen Tuner ist eine Verstärkerschaltung variabler Verstärkung mit einer Schaltung mit geerdetem Gate, die einen Transistor Tr6 verwendet, und einer Differenzverstärkerschaltung, die Transistoren Tr8 und Tr9 und eine Konstantstromquelle 210 beinhaltet.
Die Schaltung mit geerdetem Gate verwendet die Sourceelektrode des Transistors Tr6 (erster FET) als Eingangsanschluß 201, verbindet die Drainelektrode über eine Last 203 (erste Last) mit einer Konstantspannungsquelle 202 (erste Konstantspannungsquelle), verschaltet einen Transistor Tr7 (zweiter FET) parallel mit der Last 203 und erdet die Gateelektrode des Transistors Tr6. Eine Drosselspule 215 ist als Sourcelast des Transistors Tr6 verschaltet.
Die Differenzverstärkerschaltung verbindet die Drainelektrode des Transistors Tr8 (dritter FET) über eine Last 204 (zweite Last) mit einer Konstantspannungsquelle 205 (zweite Konstantspannungsquelle), verbindet die Sourceelektrode mit der Konstantstromquelle 210, verbindet ferner die Drainelektrode des Transistors Tr9 (vierter FET) über eine Last 206 (dritte Last) mit der Konstantspannungsquelle 205, verbindet die Sourceelektrode mit der Konstantstromquelle, und verschaltet eine Parallelschaltung eines Transistors Tr10 (fünfter FET) und eines festen Widerstands 207 zwischen der Drainelektrode des Transistors Tr8 und der Drainelektrode des Transistors Tr9.
Die Drainelektrode des Transistors Tr6 der Schaltung mit geerdetem Gate wird verbunden mit der Gateelektrode des Transistors Tr8 der Differenzverstärkerschaltung, und eine Last 208 (vierte Last) wird zwischengeschaltet zwischen die Gateelektrode des Transistors Tr8 und die Gateelektrode des Transistors Tr9. Die Bezugsziffern 211 und 214 bezeichnen Gateelektrodenanschlüsse, 212 und 213 bezeichnen Ausgangsanschlüsse, und 209 bezeichnet einen Kondensator zum hochfrequenzmäßigen Erden des Gatepotentials des Transistors Tr9.
Der Transistor Tr6 hat eine Steilheit gm von 20 mS und eine Schwellenspannung Vth von -0,4 V. Die Steilheit gm ist so ausgewählt, daß die Eingangsimpedanz 50 Ω wird. Da die Sourcelast des Transistors Tr6 die Drosselspule 215 mit 500 mH ist, wird an das Gate eine Vorspannung von 0 V angelegt und strömt ein Strom Idss = 8 mA ständig durch diesen Transistor Tr6. Die Drainlast des Transistors Tr6 weist eine durch Parallelverschalten einer 1 mH-Drosselspule und eines 1 kΩ-Festwiderstands miteinander erhaltene Last 203, und der Transistor Tr7 ist ein parallel mit der Last 203 verschaltetes Bauelement mit variablem Widerstand. Der Transistor Tr6 ist über diese Drainlast mit einer 3,0 V Konstantspannungsquelle 202 verbunden. Jeder der Transistoren Tr8 und Tr9 hat eine Steilheit gm von 120 mS und eine Schwellenspannung Vth von -0,4 V. Die Konstantstromquelle 210 ist eine 48 mA-Konstantstromquelle, und jede der Drainlasten 204 und 206 beinhaltet eine Parallelschaltung aus einer 1 mH-Drosselspule und einem 50 Ω-Widerstand. Die Konstantspannungsquelle 205 der Differenzverstärkerschaltung hat 6,0 V. Die Drains der Transistoren Tr8 und Tr9 sind miteinander über eine Parallelschaltung des Transistors Tr10 des Bauelement mit variablem Widerstand und des Festwiderstands 207 verbunden. Der Festwiderstand 207 hat 10 kΩ und der Kondensator 209 hat 1000 pF.
Der als Bauelement mit variablem Widerstand verwendete Transistor Tr7 hat eine Steilheit gm von 50 mS und kann in dem Bereich von 20 bis 500 Ω über die Gatevorspannung variiert werden. Dabei bestimmt der parallel mit diesem Transistor Tr7 verschaltete 1 kΩ-Festwiderstand 202 die obere Grenze des variablen Widerstandswerts. Entsprechend hat der als Bauelement mit variablem Widerstand verwendete Transistor Tr10 eine Steilheit gm von 70 mS und kann in dem Bereich von 15 bis 200 Ω variiert werden. Der parallel mit diesem Transistor Tr10 verschaltete Festwiderstand 207 bestimmt die obere Grenze des Variationsbereichs des Widerstandswerts durch den Transistor Tr10.
Bei diesem zweiten Ausführungsbeispiel ist die Gesamtverstärkung der Schaltung die Summe der Verstärkung der Schaltung mit geerdetem Gate und der Verstärkung der Differenzverstärkerschaltung. Da die Verstärkung der Schaltung mit geerdetem Gate proportional zu dem Parallelwert des Transistors Tr7 und der Last 203 ist, wird sie maximal bei dem durch den Festwiderstandswert der Last 203 bestimmten oberen Grenzwert, das heißt wenn der Transistor Tr7 AUS geschaltet ist, und wird minimal, wenn der Transistor Tr7 den niedrigsten Widerstandswert hat. Andererseits wird bei der Differenzverstärkerschaltung die Verstärkung maximal, wenn der Parallelwert des Transistors Tr10 und des Festwiderstands 207 am kleinsten ist, das heißt, wenn der Transistor Tr10 EIN geschaltet ist, und wird minimal bei dem durch den Festwiderstand 207 bestimmten Maximalwert, das heißt, wenn der Transistor Tr10 AUS geschaltet ist. Wenn dementsprechend der Transistor Tr7 AUS geschaltet ist und darüber hinaus der Transistor Tr10 EIN geschaltet ist, wird die Gesamtverstärkung der Schaltung maximal, und wenn der Transistor Tr7 EIN geschaltet ist und der Transistor Tr10 AUS geschaltet ist, wird die Gesamtverstärkung minimal. Die Verstärkung kann innerhalb des Bereichs dieser Minimalverstärkung und Maximalverstärkung variiert werden.
Anhand Fig. 3 wird das dritte Ausführungsbeispiel dieser Erfindung erklärt. Dieses Ausführungsbeispiel entspricht Anspruch 3.
Fig. 3 ist ein Schaltungsdiagramm der Halbleitereinrichtung für einen Tuner nach dem dritten erfindungsgemäßen Ausführungsbeispiel. Diese Halbleitereinrichtung für einen Tuner ist eine Verstärkerschaltung mit variabler Verstärkung mit einer Schaltung mit geerdetem Gate, die einen Transistor Tr15 verwendet, und eine Differenzverstärkerschaltung, die Transistoren Tr11 und Tr12 und Konstantstromquellen 310 und 311 beinhaltet.
Die Schaltung mit geerdetem Gate verwendet die Sourceelektrode des Transistors Tr15 (erster FET) als Eingangsanschluß 301, verbindet die Drainelektrode der Konstantspannungsquelle 304 (erste Konstantspannungsquelle) über eine Last 303 (erste Last), verschaltet ferner den Transistor Tr13 (zweiter FET) parallel mit der Last 303 und erdet die Gateelektrode des Transistors Tr15. Als Sourcelast des Transistors Tr15 ist eine Drosselspule 302 verschaltet.
Die Differenzverstärkerschaltung verbindet die Drainelektrode des Transistors Tr11 (dritter FET) über eine Last 306 (zweite Last) mit der Konstantspannungsquelle 305 (zweite Konstantspannungsquelle), verbindet die Sourceelektrode mit der Konstantstromquelle 310 (erste Konstantstromquelle), verbindet ferner die Drainelektrode des Transistors Tr12 (vierter FET) über eine Last 307 (dritte Last) mit der Konstantspannungsquelle 305, verbindet die Sourceelektrode mit der Konstantstromquelle 311 (zweite Konstantstromquelle) und verschaltet eine Parallelschaltung eines Transistors Tr14 (fünfter FET) und eines Festwiderstands 309 zwischen der Sourceelektrode des Transistors Tr11 und der Sourceelektrode des Transistors Tr12.
Die Drainelektrode des Transistors Tr15 der Schaltung mit geerdetem Gate ist verbunden mit der Gateelektrode des Transistors Tr11 der Differenzverstärkerschaltung, und eine Last 308 (vierte Last) ist zwischengeschaltet zwischen die Gateelektrode des Transistors Tr11 und die Gateelektrode des Transistors Tr12. Die Bezugsziffern 315 und 316 bezeichnen Gateelektrodenanschlüsse, 313 und 314 bezeichnen Ausgangsanschlüsse, und die Bezugsziffer 312 bezeichnet einen Kondensator zum hochfrequenzmäßigen Erden des Gatepotentials des Transistors Tr14.
Der Transistor Tr15 hat eine Steilheit gm von 20 mS und eine Schwellenspannung Vth von -0,4 V. Die Steilheit gm ist so gewählt, daß die Eingangsimpedanz 50 Ω wird. Da die Sourcelast des Transistors Tr15 eine 500 mH-Drosselspule 302 ist, ist an das Gate eine 0 V-Vorspannung angelegt, und durch den Transistor Tr15 fließt ständig ein Strom Idss = 8 mA. Die Drainlast des Transistors Tr15 beinhaltet eine Parallellast aus einer 1 mH-Drosselspule und einem 1 kΩ-Widerstand, und der Transistor Tr13 ist als Bauelement mit variablem Widerstand parallel mit dem vorherigen verschaltet. Die Drain dieses Transistors Tr15 ist über diese Drainlast mit einer 3,0 V- Konstantspannungsquelle 304 verbunden. Jeder der Transistoren Tr11 und Tr12 hat eine Steilheit gm von 120 mS und eine Schwellenspannung Vth von -0,4 V. Jede der zwei Konstantstromquellen 310, 311 ist eine 24 mA-Konstantstromquelle, und jede der Drainlasten 306, 307 beinhaltet eine Parallelschaltung aus einer 1 mH-Drosselspule und einem 50 Ω-Widerstand. Die Konstantspannungsquelle 305 der Differenzverstärkerschaltung hat 6,0V. Der Festwiderstand 308 hat 10 kΩ und der Kondensator 312 1000 pF.
Der als Bauelement mit variablem Widerstand verwendete Transistor Tr13 hat eine Steilheit gm von 50 mS und kann in dem Bereich von 20 bis 500 Ω variiert werden. Der Festwiderstand der parallel mit dem Transistor Tr13 verschalteten Last 303 hat dabei 1 kΩ, und dieser Widerstandswert bestimmt die obere Grenze des variablen Widerstandswerts. Entsprechend hat der als Bauelement mit variablem Widerstand verwendete Transistor Tr14 eine Steilheit gm von 70 mS und kann in dem Bereich von 15 bis 200 Ω variiert werden. Entsprechend bestimmt der parallel verschaltete Festwiderstand 309 die obere Grenze des Variationsbereichs des Widerstandswerts des Transistors Tr14.
Bei diesem dritten Ausführungsbeispiel ist die Gesamtverstärkung der Schaltung die Summe aus der Verstärkung der Schaltung mit dem geerdeten Gate und der Verstärkung der Differenzverstärkerschaltung. Da die Verstärkung der Schaltung mit geerdetem Gate proportional zu dem Parallelwert des Transistors Tr13 und der Last 303 ist, wird sie an dem durch den Festwiderstandswert der Last 303 bestimmten oberen Grenzwert maximal, das heißt wenn der Transistor Tr13 AUS geschaltet, und wird minimal, wenn der Transistor Tr13 den kleinsten Widerstandswert hat. Andererseits wird die Verstärkung der Differenzverstärkerschaltung maximal, wenn der Parallelwert des Transistors Tr14 als Bauelement mit variablem Widerstand und des Festwiderstands 309 am kleinsten ist, das heißt wenn der Transistor Tr14 EIN geschaltet ist, und wird minimal an dem von dem Festwiderstand 309 bestimmten größten Wert, das heißt wenn der Transistor Tr14 AUS geschaltet ist. Daher wird die Gesamtverstärkung der Schaltung minimal, wenn der Transistor Tr13 AUS geschaltet ist und ferner wenn der Transistor Tr14 EIN geschaltet ist, und wird minimal, wenn der Transistor Tr13 EIN geschaltet ist, wobei der Transistor Tr14 AUS geschaltet ist. Die Verstärkung kann in dem Bereich zwischen diesem Minimal- und diesem Maximalwert variiert werden.
Die vorstehend beim ersten bis dritten Ausführungsbeispiel erklärten Eigenschaften der Halbleitereinrichtung für einen Tuner, die eine Verstärkerschaltung mit variabler Verstärkung ist, werden anhand Fig. 4 erklärt.
Fig. 4 zeigt das Unterdrückungsverhältnis der Störungen dritter Ordnung bezüglich der Verstärkung und tatsächlich gemessene Werte der Rauschfaktoren. In diesem Diagramm stellt die Abszisse die Verstärkung (dB) der Verstärkerschaltung dar, und die Ordinate stellt das Unterdrückungsverhältnis (dBc) der Störungen dritter Ordnung und den Rauschfaktor (dB) dar. Die durchgezogenen Linien 401 und 404 in dem Diagramm stellen die Unterdrückungsverhältnisse der Störungen dritter Ordnung bzw. die tatsächlich gemessenen Werte beim ersten Ausführungsbeispiel dar, die gestrichelten Linien 402 und 405 stellen das Unterdrückungsverhältnis der Störungen dritter Ordnung und die tatsächlich gemessenen Werte des Rauschfaktors beim zweiten Ausführungsbeispiel dar, und die Einzelpunkt-Ketten-Linien 403 und 406 stellen das Unterdrückungsverhältnis der Störungen dritter Ordnung bzw. die tatsächlich gemessenen Werte des Rauschfaktors beim dritten Ausführungsbeispiel dar. Obwohl bei den Unterdrückungsverhältnissen der Störungen dritter Ordnung und den Rauschfaktoren zwischen diesen Ausführungsbeispielen einige Unterschiede zu beobachten sind, wird angenommen, daß diese Unterschiede von den für die Messungen und die Auswertung verwendeten Substraten herrühren.
Die Maximalverstärkung der entsprechenden Verstärkerschaltungen liegt zwischen 14,2 und 14,8 dB, und die Unterdrückungsverhältnisse der Störungen dritter Ordnung und die Rauschfaktoren dabei zwischen 31 und 32 dBc bzw. 2,5 bis 3,0 dB. Die Minimalverstärkungen liegen zwischen -5,0 bis -4,8 dB, und die Unterdrückungsverhältnisse der Störungen dritter Ordnung dabei liegen zwischen 64,5 und 66,6 dBc. Ferner sind die Rauschfaktoren dabei zwischen 18,0 und 18,5 dB. Insbesondere nehmen die Störungen dritter Ordnung linear mit ungefähr dem dreifachen Gradienten mit dem Abnehmen der Steigung in dem Bereich von ungefähr 5 bis 15 dB ab.
Wenn die die Störungen dritter Ordnung mit abnehmender Verstärkung linear verbessernde Schaltung für eine Verstärkerschaltung mit variabler Verstärkung eines TV- Tuners verwendet wird, wird die Verstärkung bei einem überhöhten Eingangssignal verringert, und es können gleichzeitig die Störungen dritter Ordnung verbessert werden. Daher kann nicht nur die Sättigung des Ausgangssignals sondern auch die für einen Vielkanal-TV-Tuner erforderliche Kreuzmodulation verbessert werden. Dadurch ergibt sich, daß die Halbleitereinrichtung für einen Tuner nach dem ersten bis dritten Ausführungsbeispiel nach dieser Erfindung als Verstärkerschaltungen mit variabler Verstärkung für den TV-Tuner geeignet sind.
Das vierte Ausführungsbeispiel der Erfindung wird anhand Fig. 5 erklärt. Dieses Ausführungsbeispiel entspricht Anspruch 4.
Fig. 5 ist ein Schaltungsdiagramm der Halbleitereinrichtung für einen Tuner gemäß dem vierten erfindungsgemäßen Ausführungsbeispiel.
Diese Halbleitereinrichtung für einen Tuner ist eine Mischerschaltung mit variabler Umwandlungsverstärkung, die erhalten wird durch Verbinden einer Schaltung mit geerdetem Gate, die einen Transistor Tr27 verwendet, einer HF-Pufferschaltung als Differenzverstärkerschaltung, die Transistoren Tr22, Tr23 und Transistoren Tr25, Tr26 als Konstantstromquelle aufweist, und einer Doppelausgleichsmischerschaltung miteinander.
Die Schaltung mit geerdetem Gate verwendet die Sourceelektrode des Transistors Tr27 (erster FET) als HF-Eingangsanschluß 514 (Eingangsanschluß), verbindet die Drainelektrode des Transistors Tr27 über eine Parallelschaltung aus einer Widerstandslast 502 und einer Spule 503 (erste Last) mit einer Konstantspannungsquelle 518, verschaltet parallel einen als Bauelement mit variablem Widerstand verwendeten Transistor Tr17 (zweiter FET) mit der ersten Last (502, 503) und erdet die Gateelektrode des Transistors Tr27. Die Bezugsziffer 501 bezeichnet eine Spule. Ein Transistor Tr16 ist eine aktive Last der Schaltung mit geerdetem Gate. Wenn eine Parallellast des Transistors Tr17, die Widerstandslast 502 und die Spule 503 in Reihe mit dem Transistor Tr16 als aktive Last verschaltet sind, kann die Verstärkung durch die variable Last der Schaltung mit geerdetem Gate variiert werden. Die Bezugsziffer 515 bezeichnet einen AGC-Anschluß des als Bauelement mit variablem Widerstand verwendeten Transistors Tr17.
Die HF-Pufferschaltung verbindet die Sourceelektrode des Transistors Tr22 (dritter FET) mit dem Transistor Tr25 (erste Konstantstromquelle), verbindet die Sourceelektrode des Transistors Tr23 (vierter FET) mit dem Transistor Tr26 (zweite Konstantstromquelle) und verschaltet eine Parallelschaltung aus einem Transistor Tr24 (fünfter FET) und einem Festwiderstand 511 zwischen der Sourceelektrode des Transistors Tr22 und der Sourceelektrode des Transistors Tr23, wodurch eine Differenzverstärkerschaltung gebildet ist. Der Transistor Tr24 wird als Bauelement mit variablem Widerstand verwendet, und der parallel mit dem Transistor Tr24 verschaltete Festwiderstand 511 bestimmt die obere Grenze des Widerstandswerts des Transistors Tr24.
Die Doppelausgleichsmischerschaltung verbindet die Drainelektrode eines Transistors Tr18 (sechster FET) und die Drainelektrode eines Transistors Tr19 (siebter FET) mit einer Konstantspannungsquelle 518, verbindet die Drainelektrode eines Transistors Tr20 (achter FET) und die Drainelektrode eines Transistors Tr21 (neunter FET) über eine eine Parallelschaltung aus einer Spule 507, einen Widerstand 508 und einen Kondensator 509 aufweisende Drainlast (zweite Last) mit der Konstantspannungsquelle 518, verbindet die Sourceelektrode des Transistors Tr18 mit der Sourceelektrode des Transistors Tr20, verbindet die Sourceelektrode des Transistors Tr19 mit der Sourceelektrode des Transistors Tr21, verwendet die Gateelektrode des Transistors Tr18 und die Gateelektrode des Transistors Tr21 als ersten Eingangsanschluß 516 eines Lokaloszillationssignals, und verwendet die Gateelektrode des Transistors Tr19 und die Gateelektrode des Transistors Tr20 als zweiten Eingangsanschluß 517 des Lokaloszillationssignals. Die Parallelschaltung aus der Spule 507, dem Widerstand 508 und dem Kondensator 509 bildet eine LC-Resonanzschaltung, um eine HF-Frequenz abzustimmen. Bei diesem Ausführungsbeispiel sind die Parameter so eingestellt, daß sich eine Resonanz bei 400 MHz ergibt. Die Bezugsziffer 519 bezeichnet einen HF-Ausgangsanschluß.
Zwischen die Gateelektrode des Transistors Tr22 und die Gateelektrode des Transistors Tr23 ist ein Festwiderstand 510 (dritte Last) zwischengeschaltet, und die Verbindung zwischen der Doppelausgleichsmischerschaltung und der HF-Pufferschaltung ist hergestellt durch Verbinden der Sourceelektroden der Transistoren Tr18, Tr20 mit der Drainelektrode des Transistors Tr22 und Verbinden der Sourceelektroden der Transistoren Tr19, Tr20 mit der Drainelektrode des Transistors Tr23. Ein die Schaltung mit geerdetem Gate mit der Differenzverstärkerschaltung verbindender Kondensator 505 bildet zusammenwirkend mit der mit der Drain des Transistors Tr27 verbundenen Spule 503 eine Peaking-Schaltung bzw. Überhöhungsschaltung, um die Frequenzcharakteristiken bei der hohen Verstärkung der Schaltung mit geerdetem Gate zu verbessern usw.
Anhand Fig. 6 wird das fünfte Ausführungsbeispiel der Erfindung erklärt. Dieses Ausführungsbeispiel entspricht Anspruch 5.
Fig. 6 is ein Schaltungsdiagramm einer Halbleitereinrichtung für einen Tuner nach dem fünften erfindungsgemäßen Ausführungsbeispiel.
Die Halbleitereinrichtung für einen Tuner ist eine Mischerschaltung mit variabler Umwandlungsverstärkung, die erhalten ist durch Verbinden einer Schaltung mit geerdetem Gate, die einen Transistor Tr38 verwendet, einer HF-Pufferschaltung als Differenzverstärkerschaltung, die Transistoren Tr34, Tr35 und einen Transistor Tr37 als Konstantstromquelle beinhaltet, und einer Doppelausgleichsmischerschaltung.
In der gleichen Weise wie beim vierten Ausführungsbeispiel verwendet die Schaltung mit geerdetem Gate die Sourceelektrode des Transistors Tr38 (erster FET) als HF- Eingangsanschluß 605 (Eingangsanschluß), verbindet die Drainelektrode des Transistors Tr38 über eine Parallelschaltung aus einer Widerstandslast 606 und einer Spule 607 (erste Last) mit einer Konstantspannungsquelle 618, verschaltet einen als Bauelement mit variablem Widerstand verwendeten Transistor Tr29 (zweiter FET) parallel mit der ersten Last (606, 607) und erdet die Gateelektrode des Transistors Tr38. Die Bezugsziffer 601 bezeichnet eine Spule. Ein Transistor Tr28 ist eine aktive Last der Schaltung mit geerdetem Gate, und die Verstärkung wird durch Variieren der Last der Schaltung mit geerdetem Gate variiert, indem der Transistor Tr29 und die Parallellast aus der Widerstandslast 606 und der Spule 607 in Reihe mit dem Transistor Tr28 als aktive Last verschaltet wird. Die Bezugsziffer 604 bezeichnet einen AGC-Anschluß des Transistors Tr29, der als Bauelement mit variablem Widerstand verwendet ist.
Die HF-Pufferschaltung ist eine Differenzverstärkerschaltung, die die Sourceelektrode eines Transistors Tr34 (dritter FET) und die Sourceelektrode eines Transistors Tr35 (vierter FET) mit einem Transistor Tr37 (Konstantstromquelle) verbindet, und schaltet eine Parallelschaltung aus einem Transistor Tr36 (fünfter FET) und einem Festwiderstand 612 zwischen die Drainelektrode des Transistors Tr34 und die Drainelektrode des Transistors Tr35. Der Transistor Tr36 ist als Bauelement mit variablem Widerstand verwendet, und der parallel mit diesem Transistor Tr36 geschaltete Festwiderstand 612 bestimmt die obere Grenze des Widerstandswerts des Transistors Tr36.
In der gleichen Weise wie beim vierten Ausführungsbeispiel verbindet die Doppelausgleichsmischerschaltung die Drainelektrode eines Transistors Tr30 (sechster FET) und die Drainelektrode eines Transistors Tr31 (siebter FET) mit der Konstantspannungsquelle 618, verbindet die Drainelektrode eines Transistors Tr32 (achter FET) und die Drainelektrode eines Transistors Tr33 (neunter FET) über eine eine Parallelschaltung aus einer Spule 609, einem Widerstand 610 und einem Kondensator 611 aufweisende Drainlast (zweite Last) Konstantspannungsquelle 618, verbindet die Sourceelektrode des Transistors Tr30 mit der Sourceelektrode des Transistors Tr32, verbindet die Sourceelektrode des Transistors Tr31 mit der Sourceelektrode des Transistors Tr33, verwendet die Gateelektrode des Transistors Tr33 und die Gateelektrode des Transistors Tr30 als ersten Eingangsanschluß 602 eines Lokaloszillationssignals und verwendet die Gateelektrode des Transistors Tr31 und die Gateelektrode des Transistors Tr32 als zweiten Eingangsanschluß 603 des Lokaloszillationssignals. Die Parallelschaltung aus der Spule 609, dem Widerstand 610 und dem Kondensator 611 als Drainlast bildet eine LC- Resonanzschaltung und stimmt eine HF-Frequenz ab. Bei diesem Ausführungsbeispiel sind die Parameter so gewählt, daß sich eine Resonanz bei 400 MHz ergibt. Die Bezugsziffer 615 bezeichnet einen HF-Ausgangsanschluß.
Zwischen die Gateelektrode des Transistors Tr34 und die Gateelektrode des Transistors Tr35 ist ein Festwiderstand 613 (dritte Last) zwischengeschaltet, und die Verbindung zwischen der Doppelausgleichsmischerschaltung und der HF-Pufferschaltung ist hergestellt durch Verbinden der Sourceelektroden der Transistoren Tr30, Tr32 mit der Drainelektrode des Transistors Tr34 und Verbinden der Sourceelektroden der Transistoren Tr31, Tr33 mit der Drainelektrode des Transistors Tr35. Ein Kondensator 608 zum Verbinden der Schaltung mit geerdeter Source mit der Differenzverstärkerschaltung bildet zusammenwirkend mit der Spule 607, die mit der Drain des Transistors Tr38 verbunden ist, eine Peaking-Schaltung bzw. Überhöhungsschaltung und verbessert die Frequenzcharakteristiken bei der hohen Verstärkung der Schaltung mit geerdetem Gate.
Das sechste Ausführungsbeispiel dieser Erfindung wird anhand Fig. 7 erklärt. Dieses Ausführungsbeispiel entspricht Anspruch 6.
Fig. 7 ist ein Schaltungsdiagramm der Halbleitereinrichtung für einen Tuner nach dem sechsten erfindungsgemäßen Ausführungsbeispiel.
Diese Halbleitereinrichtung für einen Tuner ist eine Mischerschaltung mit variabler Umwandlungsverstärkung, die erhalten ist durch Verbinden einer Schaltung mit geerdetem Gate, die einen Transistor Tr50 verwendet, einer Differenzverstärkerschaltung als HF-Pufferschaltung, die Transistoren Tr44, Tr45 und Transistoren Tr48, Tr49 als Konstantstromquelle beinhaltet, und einer Doppelausgleichsmischerschaltung.
Die Schaltung mit geerdetem Gate verwendet die Sourceelektrode eines Transistors Tr50 (erster FET) als HF-Eingangsanschluß 705 (Eingangsanschluß), verbindet die Drainelektrode des Transistors Tr50 über einen Transistor Tr39 (erste Last) mit einer Konstantspannungsquelle 706 und erdet die Gateelektrode des Transistors Tr50. Die Bezugsziffer 701 bezeichnet eine Spule, und der Transistor Tr39 als Drainlast ist eine aktive Last der Schaltung mit geerdetem Gate. Jedoch ist die tatsächliche Lastimpedanz bestimmt durch den Parallelwert eines Transistors Tr46 (neunter FET), der als Bauelement mit variablem Widerstand verwendet ist, einer Parallellast aus einer Widerstandslast 710 und einer Spule 717, und der aktiven Last durch den Transistor Tr39. Dementsprechend wird die Verstärkung der Schaltung mit geerdetem Gate variiert durch die an einen AGC-Anschluß 715 des Transistors Tr46 angelegte AGC-Spannung.
Die HF-Pufferschaltung ist eine Differenzverstärkerschaltung, die die Sourceelektrode des Transistors Tr44 (zweiter FET) mit dem Transistor Tr48 (erste Konstantstromquelle) verbindet, die Sourceelektrode des Transistors Tr45 (dritter FET) mit dem Transistor Tr49 (zweite Konstantstromquelle) verbindet und eine Parallelschaltung aus einem Transistor Tr47 (vierter FET) und einem Festwiderstand 711 zwischen die Sourceelektrode des Transistors Tr44 und die Sourceelektrode des Transistors Tr45 schaltet. Der Transistor Tr47 ist als Bauelement mit variablem Widerstand verwendet, und der parallel mit dem Transistor Tr47 verschaltete Festwiderstand 711 bestimmt die obere Grenze des Widerstandswerts des Transistors Tr47.
Die Doppelausgleichsmischerschaltung verbindet die Drainelektrode eines Transistors Tr40 (fünfter FET) und die Drainelektrode eines Transistors Tr41 (sechster FET) mit der Konstantspannungsquelle 706, verbindet die Drainelektrode eines Transistors Tr42 (siebter FET) und die Drainelektrode eines Transistors Tr43 (achter FET) über eine die Parallelschaltung einer Spule 707 eines Widerstands 708 und eines Kondensators 709 aufweisende Drainlast (zweite Last) mit der Konstantspannungsquelle 706, verbindet die Sourceelektrode des Transistors Tr40 mit der Sourceelektrode des Transistors Tr42, verbindet die Sourceelektrode des Transistors Tr41 mit der Sourceelektrode des Transistors Tr43, verwendet die Gateelektrode des Transistors Tr40 und die Gateelektrode des Transistors Tr43 als ersten Eingangsanschluß 703 eines Lokalosziallationssignals und verwendet die Gateelektrode des Transistors Tr41 und die Gateelektrode des Transistors Tr42 als zweiten Eingangsanschluß 704 der Lokaloszillationsschaltung (richtig: des Lokaloszillationssignals). Die Parallelschaltung aus der Spule 707, dem Widerstand 708 und dem Kondensator 709 bildet eine LC-Resonanzschaltung und stimmt eine HF- Frequenz ab. Bei diesem Ausführungsbeispiel sind die Parameter so gewählt, daß sich eine Resonanz bei 400 MHz ergibt. Die Bezugsziffer 714 bezeichnet einen HF- Ausgangsanschluß.
Ein Transistor Tr46, eine Widerstandslast 710 und eine Spule 717 sind parallel geschaltet zwischen die Gateelektrode des Transistors Tr44 und die Gateelektrode des Transistos Tr45, und die Verbindung zwischen der Doppelausgleichsmischerschaltung und der HF-Pufferschaltung ist hergestellt durch Verbinden der Sourceelektroden der Transistoren Tr40, Tr42 mit der Drainelektrode des Transistors Tr44 und Verbinden der Sourceelektroden der Transistoren Tr41, Tr43 mit der Drainelektrode des Transistors Tr45. Ein Kondensator 702 zum Verbinden der Schaltung mit geerdetem Gate mit der Differenzverstärkerschaltung bildet zusammenwirkend mit der zwischen die Gates der Transistoren Tr44, Tr45 geschalteten Spule eine Peaking-Schaltung bzw. Überhöhungsschaltung und verbessert die Frequenzcharakteristiken bei der hohen Verstärkung der Schaltung mit geerdetem Gate.
Die Eigenschaften der Halbleitereinrichtung für einen Tuner, die beim vierten bis sechsten Ausführungsbeispiel erklärt worden ist, und einer Mischerschaltung mit variabler Umwandlungsverstärkung werden anhand Fig. 8 erklärt.
Fig. 8 zeigt ein Unterdrückungsverhältnis für Störungen dritter Ordnung bezüglich der Umwandlungsverstärkung und tatsächlich gemessener Werte von Rauschfaktoren. In dem Diagramm stellt die Abszisse die Umwandlungsverstärkung (dB) der Mischerschaltung dar, und die Ordinate stellt das Unterdrückungsverhältnis (dBc) der Störungen dritter Ordnung und den Rauschfaktor (dB) dar. Die durchgezogenen Linien 801 und 804 in dem Diagramm stellen das Unterdrückungsverhältnis der Störungen dritter Ordnung bzw. die tatsächlich gemessenen Werte des Rauschfaktors beim vierten Ausführungsbeispiel dar, die gestrichelten Linien 802 und 805 stellen das Unterdrückungsverhältnis der Störungen dritter Ordnung bzw. die tatsächlich gemessenen Werte des Rauschfaktors beim fünften Ausführungsbeispiel dar, und die Einpunkt-Strichellinien 803 und 806 stellen das Unterdrückungsverhältnis der Störungen dritter Ordnung bzw. die tatsächlich gemessenen Werte des Rauschfaktors des sechsten Ausführungsbeispiels dar. Obwohl zwischen diesen Ausführungsbeispielen einige Differenzen bei den Unterdrückungsverhältnissen der Störungen dritter Ordnung und der tatsächlich gemessenen Werte zu beobachten sind, wird angenommen, daß diese Differenzen auf einen Meßfehler zurückzuführen sind und daß die Eigenschaften der Mischerschaltungen im wesentlichen die gleichen sind.
Die maximale Verstärkung jeder Mischerschaltung liegt zwischen 14,2 und 14,8 dB. Dabei ist das Unterdrückungsverhältnis der Störungen dritter Ordnung 31 bis 32 dBc und der Rauschfaktor 3,0 bis 3,9 dB. Die Minimalumwandlungsverstärkung ist -5,0 bis -4,8 dB. Dabei ist das Unterdrückungsverhältnis für Störungen dritter Ordnung 64,5 bis 66,5 dB und der Rauschfaktor 17,5 bis 18,0 dB. Insbesondere wenn die Verstärkung in dem Bereich von ungefähr 5 bis ungefähr 15 dB liegt, nehmen die Störungen dritter Ordnung linear mit einem ungefähr dreifachen Gradienten bezüglich der Abnahme der Umwandlungsverstärkung ab.
Wenn die Mischerschaltung, die kennzeichnender Weise die Störungen dritter Ordnung bezüglich der Abnahme der Umwandlungsverstärkung linear verbessert, für einen TV-Tuner verwendet wird, verringert sie die Umwandlungsverstärkung bei einem überhöhten Eingangssignal und kann gleichzeitig die Störungen dritter Ordnung verbessern. Dementsprechend kann die Mischerschaltung nicht nur die Sättigung des Ausgangssignals, sondern auch die für einen Vielkanal-TV-Tuner erforderliche Kreuzmodulation verbessern. Daraus ergibt sich, daß die Halbleitereinrichtungen für einen Tuner nach dem vierten bis sechsten Ausführungsbeispiel der Erfindung als Mischerschaltungen mit variabler Umwandlungsverstärkung für den TV-Tuner äußerst geeignet sind.
Das siebte Ausführungsbeispiel der Erfindung wird anhand der Zeichnung erklärt. Dieses Ausführungsbeispiel entspricht Anspruch 7.
Fig. 9 ist ein Schaltungsdiagramm eines Mischeroszillator-ICs mit variabler Umwandlungsverstärkung, der erhalten ist durch Integrieren der Mischerschaltung mit variabler Verstärkung als Halbleitereinrichtung für einen Tuner nach dem vierten Ausführungsbeispiel, eines LO-Oszillators und einer LO-Pufferschaltung unter Verwendung eines GaAs- Halbleiters.
Ein Transistor Tr69 ist eine Schaltung mit geerdetem Gate, und die Bezugsziffer 935 bezeichnet einen Eingangsanschluß. Ein Transistor Tr67 ist eine aktive Last, und die Bezugsziffern 937 und 938 bezeichnen einen Anschluß zum Verschalten einer Spule außerhalb des ICs. Ein Transistor Tr68 ist ein Bauelement mit variablem Widerstand, und die Bezugsziffer 936 bezeichnet einen AGC-Anschluß der Schaltung mit geerdetem Gate.
Die HF-Pufferschaltung beinhaltet Transistoren Tr62, Tr63 und Transistoren Tr65, Tr66 als Konstantstromquelle. Ein Transistor Tr64 und ein Widerstandsbauelement 922 sind Bauelemente für eine variable Verstärkung, und die Bezugsziffer 934 bezeichnet einen AGC-Anschluß für die HF-Pufferschaltung.
Die Doppelausgleichsmischerschaltung beinhaltet Transistoren Tr58, Tr59, Tr60 und Tr61. Ein Kondensator 925 ist integriert, um die Frequenzeigenschaften zu verbessern.
Ein Transistor Tr70 ist ein Transistor für die LO-Oszillationsschaltung und mit einer äußeren Resonanzschaltung über Anschlüsse 927, 928 und 929 verbunden. Ein Transistor Tr51 ist eine Ausgangspufferschaltung zum Führen des LO-Signals zu einer PLL- Schaltung, und die Referenzziffer 931 bezeichnet einen Ausgangsanschluß. Transistoren Tr52, Tr53 und Tr54 bezeichnen einen Differenzverstärker zum Umwandeln des LO- Signals in ein Ausgleichssignal (balance signal) und gleichzeitig zur Verstärkung desselben. Transistoren Tr55, Tr56 und Tr57 bilden eine LO-Pufferschaltung zum Zuführen des LO-Signals zu der Doppelausgleichsmischerschaltung. Die Bezugsziffer 940 bezeichnet einen Leistungsversorgungsanschluß, 930 ist ein Massenanschluß, 932 und 933 sind Anschlüsse zum wechselstrommäßigen Erden der Schaltung über den Kondensator, 901 bis 924 und 926 sind Widerstände, 939 ist ein Anschluß und 941 ist ein Kondensator. Die die Anschlüsse 927 bis 940 miteinander verbindenden Linien entsprechen der Grenze der Schaltung.
Fig. 10 zeigt einen TV-Tuner für Satellitenübertragung, in dem ein Mischeroszillator-IC mit variabler Umwandlungsverstärkung nach Fig. 9 montiert ist. Die Bezugsziffer 1001 bezeichnet einen Eingangsanschluß. Im Falle der Satellitenübertragung ist dies ein Eingangsanschluß für ein von einem Außengerät (outdoor) ausgegebenes Übertragungssignal mit einer ersten Zwischenfrequenz von 950 bis 1750 MHz. In Fig. 10 bezeichnet die Bezugsziffer 1000 den in Fig. 9 gezeigten Mischeroszillator-IC mit variabler Umwandlungsverstärkung, 1001 ist ein Eingangsanschluß, 1002 ist ein Bandpaßfilter, 1006 ist ein HF-Verstärker mit variabler Verstärkung, 1007 ist ein Bandpaßfilter einer HF- Frequenz und 1008 ist ein FM-Demodulator (FM = Frequenzmodulation). Die Bezugsziffer 1012 bezeichnet eine PLL-Schaltung (phasenverriegelte Schleife) zum Stabilisieren der LO-Frequenz und 1009 ist ein Ausgangsanschluß eines Videosignals.
Um wieder auf Fig. 11 und die obige Beschreibung Bezug zu nehmen, sind bei diesem Ausführungsbeispiel in einem Chip integriert der HF-Verstärker 1003, ein variabler Abschwächer 1004, eine Mischerschaltung 1005, eine Lokaloszillationsschaltung (OSC) 1011 und eine LO-Pufferschaltung 1010, und zwar der Struktur des konventionellen TV- Tuners entsprechend, und können als Mischeroszillator-IC mit variabler Umwandlungsverstärkung nach Fig. 10 in dem TV-Tuner montiert sein. Folglich kann die Abschwächerschaltung, bei der Schwierigkeiten bei der Integration in GaAs-ICs in der Vergangenheit angenommen worden sind, in äquivalenter Weise integriert werden, und darüber hinaus kann die unnötig aufwendige Schaltungsanordnung nach dem Stand der Technik vermieden werden, bei der das Signal von dem HF-Breitbandverstärker 1003 verstärkt und dann von dem variablen Abschwächer 1004 gedämpft wird. Darüber hinaus können die Größe des TV-Tuners für die Satellitenübertragung verkleinert und ferner die Zahl der Bauteile drastisch reduziert werden.
Ferner hat der Mischeroszillator-IC 1000 mit variabler Umwandlungsverstärkung mit der Halbleitereinrichtung für einen Tuner nach dem vierten Ausführungsbeispiel die hervorragende Eigenschaft, daß die Eigenschaften bezüglich der Störungen dritter Ordnung bezüglich der Umwandlungsverstärkung linear mit abnehmender Umwandlungsverstärkung verbessert werden. Im Ergebnis kann ein Unterdrückungsverhältnis für Störungen dritter Ordnung von mindestens 60 dBc im Eingangssignalintensitätsbereich von bis zu 0 dBm sichergestellt werden, und es kann ein Hochleistungstuner mit sowohl niedrigem Rauschfaktor als auch guten Eigenschaften bezüglich der Störungen dritter Ordnung hergestellt werden.
Die Halbleitereinrichtung für einen Tuner nach dieser Erfindung kann die Gesamtverstärkung der Schaltung oder die Umwandlungsverstärkung in einem erforderlichen Bereich variieren, indem die Verstärkungssteuerung durch die als Bauelemente mit variablem Widerstand verwendeten FET gleichzeitig betrieben wird. Darüber hinaus können die Eigenschaften bezüglich der Störungen dritter Ordnung monoton mit abnehmender Verstärkung oder Umwandlungsverstärkung verbessert werden, da sich die durch die Schaltung mit geerdetem Gate und die Differenzverstärkerschaltung fließenden Ströme gleichstrommäßig innerhalb des Verstärkungsvariationsbereichs nicht verändern. Im Ergebnis können gleichzeitig ein niedriger Rauschfaktor, niedrige Störungen dritter Ordnung und ein niedriger Leistungsverbrauch gegeben sein.
Wenn die Halbleitereinrichtung für einen Tuner nach dieser Erfindung verbaut wird, kann der erfindungsgemäße Tuner ein niedriges Rauschen und niedrigen Leistungsverbrauch bieten und die Bauteilzahl erheblich verringern. Daher kann der erfindungsgemäße Tuner den Arbeitsaufwand beim Zusammenbau verringern und eine Verkleinerung der Vorrichtung ermöglichen.

Claims

1. Halbleitereinrichtung für einen Tuner mit:

einer Schaltung mit geerdetem Gate, die eine Sourceelektrode eines ersten FET (Tr1) als Eingangsanschluß (101) verwendet, eine Drainelektrode des ersten FET über eine erste Last (102) mit einer ersten Konstantspannungsquelle (103) verbindet und eine Gateelektrode des ersten FET (Tr1) erdet;

einer Differenzverstärkerschaltung, die eine Drainelektrode eines zweiten FET (Tr2) über eine zweite Last (106) mit einer zweiten Kontantspannungsquelle (105) verbindet, die Sourceelektrode des zweiten FET mit einer ersten Konstantstromquelle (110) verbindet, eine Drainelektrode eines dritten FET (Tr3) über eine dritte Last (107) mit der zweiten Konstantspannungsquelle (105) verbindet, eine Sourceelektrode des dritten FET (Tr3) mit einer zweiten Konstantstromquelle (111) verbindet und einen vierten FET (Tr4) zwischen die Sourceelektrode des zweiten FET (Tr2) und die Sourceelektrode des dritten FET (Tr3) schaltet;

wobei die Drainelektrode des ersten FET (Tr1) der Schaltung mit geerdetem Gate verbunden ist mit der Gateelektrode des zweiten FET (Tr2) der Differenzverstärkerschaltung und ein fünfter FET (Tr5) zwischen die Gateelektrode des zweiten FET (Tr2) und die Gateelektrode des dritten FET (Tr3) geschaltet ist.

2. Halbleitereinrichtung für einen Tuner mit:

einer Schaltung mit geerdetem Gate, die eine Sourceelektrode eines ersten FET (Tr6) als Eingangsanschluß (201) verwendet, eine Drainelektrode des ersten FET (Tr6) über eine erste Last (203) mit einer ersten Konstantspannungsquelle (202) verbindet, den zweiten FET (Tr7) parallel mit der ersten Last (203) verschaltet und eine Gateelektrode des ersten FET (Tr6) erdet; und

einer Differenzverstärkerschaltung, die eine Drainelektrode eines dritten FET (Tr8) über eine zweite Last (204) mit einer zweiten Konstantspannungsquelle (205) verbindet, eine Sourceelektrode des dritten FET (Tr8) mit einer Konstantstromquelle (210) verbindet, eine Drainelektrode eines vierten FET (Tr9) über eine dritte Last (206) mit der zweiten Konstantspannungsquelle (205) verbindet, eine Sourceelektrode des vierten FET (Tr9) mit der Konstantstromquelle (210) verbindet und einen fünften FET (Tr10) zwischen die Drainelektrode des dritten FET (Tr8) und die Drainelektrode des vierten FET (Tr9) schaltet,

wobei die Drainelektrode des ersten FET (Tr6) der Schaltung mit geerdetem Gate verbunden ist mit der Gateelektrode des dritten FET (Tr8) der Differenzverstärkerschaltung und eine vierte Last (208) zwischen die Gateelektrode des dritten FET (Tr8) und die Gateelektrode des vierten FET (Tr9) geschaltet ist.

3. Halbleitereinrichtung für einen Tuner mit:

einer Schaltung mit geerdetem Gate, die eine Sourceelektrode eines ersten FET (Tr15) als Eingangsanschluß (301) verwendet, eine Drainelektrode des ersten FET (Tr15) über eine erste Last (303) mit einer ersten Konstantspannungsquelle (304) verbindet, einen zweiten FET (Tr13) parallel mit der ersten Last (303) verschaltet und eine Gateelektrode des ersten FET (Tr15) erdet; und

einer Differenzverstärkerschaltung, die eine Drainelektrode eines dritten FET (Tr11) über eine zweite Last (306) mit einer zweiten Konstantspannungsquelle (305) verbindet, eine Sourceelektrode des dritten FET (Tr11) mit einer ersten Konstantstromquelle (310) verbindet, die Drainelektrode eines vierten FET (Tr12) über eine dritte Last (307) mit der zweiten Konstantspannungsquelle (305) verbindet und einen fünften FET (Tr14) zwischen die Sourceelektrode des dritten FET (Tr11) und die Sourceelektrode des vierten FET (Tr12) schaltet;

wobei die Drainelektrode des ersten FET (Tr15) der Schaltung mit geerdetem Gate verbunden ist mit der Gateelektrode des dritten FET (Tr11) der Differenzverstärkerschaltung und eine vierte Last (308) zwischen die Gateelektrode des dritten FET (Tr11) und die Gateelektrode des vierten FET (Tr12) geschaltet ist.

4. Halbleitereinrichtung für einen Tuner mit:

einer Schaltung mit geerdetem Gate, die eine Sourceelektrode eines vierten FET (Tr27) als Eingangsanschluß (514) verwendet, eine Drainelektrode des ersten FET (Tr27) über eine erste Last (502, 503) mit einer Konstantspannungsquelle (518) verbindet, einen zweiten FET (Tr17) parallel mit der ersten Last (502, 503) verschaltet und eine Gateelektrode des ersten FET (Tr27) erdet;

einer Differenzverstärkerschaltung, die eine Sourceelektrode eines dritten FET (Tr22) mit einer ersten Konstantsstromquelle (Tr25) verbindet, eine Sourceelektrode eines vierten FET (Tr23) mit einer zweiten Konstantstromquelle (Tr26) verbindet und einen fünften FET (Tr24) zwischen die Sourceelektrode des dritten FET (Tr22) und Sourceelektrode des vierten FET (Tr23) schaltet; und

einer Doppelausgleichsmischerschaltung, die eine Drainelektrode eines sechsten FET (Tr18) und eine Drainelektrode des siebten FET (Tr19) mit der Konstantspannungsquelle (518) verbindet, eine Drainelektrode eines achten FET (Tr20) und eine Drainelektrode eines neunten FET (Tr21) über eine zweite Last (507, 508., 509) mit der Konstantspannungsquelle (518) verbindet, die Sourceelektrode des sechsten FET (Tr18) mit der Sourceelektrode des achten FET (Tr20) verbindet, die Sourceelektrode des siebten FET (Tr19) der Sourceelektrode des neuten FET (Tr21) verbindet, die Gateelektrode des sechsten FET (Tr18) und die Gateelektrode des neunten FET (Tr21) als ersten Eingangsanschluß (516) für ein Lokaloszillationssignal verwendet und die Gateelektrode des siebten FET (Tr19) und die Gateelektrode des achten FET (Tr20) als zweiten Eingangsanschluß (517) des Lokaloszillationssignals verwendet;

wobei die Drainelektrode des ersten FET (Tr27) der Schaltung mit geerdetem Gate verbunden ist mit der Gateelektrode des dritten FET (Tr22) der Differenzverstärkerschaltung, eine dritte Last (510) zwischen die Gateelektrode des dritten FET (Tr22) und die Gateelektrode des vierten FET (Tr23) geschaltet ist, die Sourceelektroden des sechsten und des achten FETs (Tr18, Tr20) mit der Drainelektrode des dritten FET (Tr22) verbunden sind und die Sourceelektroden des siebten und des neunten FETs (Tr19, Tr21) mit der Drainelektrode des vierten FET (Tr23) verbunden sind.

5. Halbleitereinrichtung für einen Tuner mit:

einer Schaltung mit geerdetem Gate, die eine Sourceelektrode eines ersten FET (Tr38) als Eingangsanschluß (605) verwendet, eine Drainelektrode des ersten FET (Tr38) über eine erste Last (606, 607) mit einer Konstantspannungsquelle (618) verbindet, einen zweiten FET (Tr29) parallel mit der ersten Last (606, 607) verschaltet und eine Gateelektrode der ersten FET (Tr38) erdet;

einer Differenzverstärkerschaltung, die eine Sourceelektrode eines dritten FET (Tr34) mit einer Konstantstromquelle (Tr37) verbindet, eine Sourceelektrode eines vierten FET (Tr35) mit der Konstantstromquelle (Tr37) verbindet und einen fünften FET (Tr36) zwischen eine Drainelektrode des dritten FET (Tr34) und einer Drainelektrodes vierten FET (Tr35) schaltet; und

einer Doppelausgleichsmischerschaltung, die eine Drainelektrode eines sechsten FET (Tr30) und eine Drainelektrode des siebten FET (Tr31) mit der Konstantspannungsquelle (618) verbindet, eine Drainelektrode eines achten FET (Tr32) und eine Drainelektrode eines neunten FET (Tr33) über eine zweite Last (609, 610, 611) mit der Konstantspannungsquelle (618) verbindet, die Sourceelektrode des sechsten FET (Tr30) mit der Sourceelektrode des achten FET (Tr32) verbindet, die Sourceelektrode des siebten FET (Tr31) mit der Sourceelektrode des neunten FET (Tr33) verbindet, die Gateelektrode des sechsten FET (Tr30) und die Gateelektrode des neunten FET (Tr33) als ersten Eingangsanschluß (602) eines Lokaloszillationssignals verwendet und die Gateelektrode des siebten FET (Tr31) und die Gateelektrode des achten FET (Tr32) als zweiten Eingangsanschluß (603) des Lokaloszillationssignals verwendet;

wobei die Drainelektrode des ersten FET (Tr38) der Schaltung mit geerdetem Gate verbunden ist mit der Gateelektrode des dritten FET (Tr34) der Differenzverstärkerschaltung, eine dritte Last (613) zwischen die Gateelektrode des dritten FET (Tr34) und die Gateelektrode des vierten FET (Tr35) geschaltet ist, die Sourceelektroden des sechsten und des achten FET (Tr30, Tr32) mit der Drainelektrcde des dritten FET (Tr34) verbunden sind und die Sourceelektroden des siebten und des neunten FET (Tr31, Tr33) mit der Drainelektrode des vierten FET (Tr35) verbunden sind.

6. Halbleitereinrichtung für einen Tuner mit:

einer Schaltung mit geerdetem Gate, die eine Sourceelektrode eines ersten FET (Tr50) als Eingangsanschluß (705) verwendet, eine Drainelektrode des ersten FET (Tr50) über eine erste Last (Tr39) mit einer Konstantspannungsquelle (706) verbindet und eine Gateelektrode des ersten FET (Tr50) erdet;

einer Differenzverstärkerschaltung, die eine Sourceelektrode eines zweiten FET (Tr44) mit einer ersten Konstantstromquelle (Tr48) verbindet, eine Sourceelektrode eines dritten FET (Tr45) mit einer zweiten Konstantstromquelle (Tr49) verbindet und einen vierten FET (Tr47) zwischen die Sourceelektrode des zweiten FET (Tr44) und die Sourceelektrode des dritten FET (Tr45) schaltet; und

einer Doppelausgleichsmischerschaltung, die eine Drainelektrode eines fünften FET (Tr40) und eine Drainelektrode eines sechsten FET (Tr41) mit der Konstantspannungsquelle (706) verbindet, eine Drainelektrode eines siebten FET (Tr42) und eine Drainelektrode eines achten FET (Tr43) über eine zweite Last (707, 708, 709) mit der Konstantspannungsquelle (706) verbindet, die Sourceelektrode des fünften FET (Tr40) mit der Sourceelektrode des siebten FET (Tr42) verbindet, die Sourceelektrode des sechstens FET (Tr41) mit der Sourceelektrode des achten FET (Tr43) verbindet, die Gateelektrode des fünften FET (Tr40) und die Gateelektrode des achten FET (Tr43) als ersten Eingangsanschluß (703) eines Lokaloszillationssignals verwendet und die Gateelektrode des sechsten FET (Tr41) und die Gateelektrode des siebten FET (Tr42) als zweiten Eingangsanschluß (704) des Lokaloszillationssignals verwendet;

wobei die Drainelektrode des ersten FET (Tr50) der Schaltung mit geerdetem Gate verbunden ist mit der Gateelektrode des zweiten FET (Tr44) der Differenzverstärkerschaltung, ein neunter FET (Tr46) zwischen die Gateelektrode des zweiten FET (Tr44) und die Gateelektrode des dritten FET (Tr45) geschaltet ist, die Sourceelektrode des fünften und des siebten FET (Tr40, Tr42) mit der Drainelektrode des zweiten FET (Tr44) verbunden sind und die Sourceelektroden des sechsten und des achten FET (Tr41, Tr43) mit der Drainelektrode des dritten FET (Tr45) verbunden sind.

7. Tuner, an oder in dem eine Halbleitereinrichtung für einen Tuner nach einem der Ansprüche 1 bis 6 montiert ist.