JPS6066510A - 可変増幅回路 - Google Patents
可変増幅回路Info
- Publication number
- JPS6066510A JPS6066510A JP58175432A JP17543283A JPS6066510A JP S6066510 A JPS6066510 A JP S6066510A JP 58175432 A JP58175432 A JP 58175432A JP 17543283 A JP17543283 A JP 17543283A JP S6066510 A JPS6066510 A JP S6066510A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- control voltage
- amplifying circuit
- differential gain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はMOS集積回路におけるMOS型可変増幅回路
に関するものである。
に関するものである。
従来、差動増幅回路の差動利得は人力トランジスタとロ
ードトランジスタのみの電気的特性でほとんど決定され
差動利得は固定されていた。第1図にCMOSチクロッ
ジ−で構成される差動増幅回路の一例を示す。
ードトランジスタのみの電気的特性でほとんど決定され
差動利得は固定されていた。第1図にCMOSチクロッ
ジ−で構成される差動増幅回路の一例を示す。
この回路の差動利得は一搬にg用14 / (gds、
。
。
+ g’−14)で近似される。ここでl1mはトラン
ジスタコンダクタンスでθID7av、、、で定義され
、gdsldドレインソースコンダクタンスでaより/
a■。、で定義される。また、!9m及びgdcJ/c
付くサフィックス12.14はMOS)ランジスタ番号
に一致する。したがって差動利得はgmI4を決めるM
14のドレイン電流とトランジスタサイズ及びgdS1
!2gdS、4を決める。M12.M14のゲートソ−
ス電圧とトランジスタサイズより決定される。したがっ
て回路の動作点を変えずに差動利得を任意に制御するこ
とは困難であった。
ジスタコンダクタンスでθID7av、、、で定義され
、gdsldドレインソースコンダクタンスでaより/
a■。、で定義される。また、!9m及びgdcJ/c
付くサフィックス12.14はMOS)ランジスタ番号
に一致する。したがって差動利得はgmI4を決めるM
14のドレイン電流とトランジスタサイズ及びgdS1
!2gdS、4を決める。M12.M14のゲートソ−
ス電圧とトランジスタサイズより決定される。したがっ
て回路の動作点を変えずに差動利得を任意に制御するこ
とは困難であった。
本発明の目的は差動増幅回路の差動利得を制御電圧によ
シ任意に制御可能としたMOS型可変増幅回路を提供す
ることにある。
シ任意に制御可能としたMOS型可変増幅回路を提供す
ることにある。
本発明は、MOS型差動増幅回路において一対の差動出
力端子間に少くとも1つのMOS)ランジスタを接続し
該MOSトランジスタのゲート電極に制御電圧を与える
構成を有する。
力端子間に少くとも1つのMOS)ランジスタを接続し
該MOSトランジスタのゲート電極に制御電圧を与える
構成を有する。
該MOSトランジスタはトランジスタサイズ及びゲート
ソース電圧で決定される。ドレインソースコンダクタン
ス、j7dsを有する。したがってトランジスタサイズ
を可変とする゛ことは不可能なことから、ゲートソース
電圧を可変とし、制御することによシ任意のgdsを得
ることが出来る。このgdsKよって差動利得が決まる
ことから、ゲート電極又はソース電極に与える制御電圧
によシ差動利得は可変とできる利点を有する。
ソース電圧で決定される。ドレインソースコンダクタン
ス、j7dsを有する。したがってトランジスタサイズ
を可変とする゛ことは不可能なことから、ゲートソース
電圧を可変とし、制御することによシ任意のgdsを得
ることが出来る。このgdsKよって差動利得が決まる
ことから、ゲート電極又はソース電極に与える制御電圧
によシ差動利得は可変とできる利点を有する。
次に本発明を図面を用いて説明する。
第2図はCMOS可変増幅回路の一例であり、差動増幅
回路の出力端子δ21.δ22にソース電極、ドレイン
電極をそれぞれ接続し、ゲート電極G26に任意の制御
電圧を与えるPチャンネル゛MO8)ランジスメM26
を含む。
回路の出力端子δ21.δ22にソース電極、ドレイン
電極をそれぞれ接続し、ゲート電極G26に任意の制御
電圧を与えるPチャンネル゛MO8)ランジスメM26
を含む。
M26が付加されていない場合は第1図の例で示した通
シ差動利得は、!i’ mta/ (、!i’ dS*
t+g’s2Jで近似されるがM26を付加したことに
より差動利得は、!9 rrht/ (、!i’d!1
22nds24+2.?dS2a、)と近似され差動利
得を減する効果をもたらす。
シ差動利得は、!i’ mta/ (、!i’ dS*
t+g’s2Jで近似されるがM26を付加したことに
より差動利得は、!9 rrht/ (、!i’d!1
22nds24+2.?dS2a、)と近似され差動利
得を減する効果をもたらす。
gdSta はM260ゲートンースに加わる電圧■。
。により近似的にω) &dste> Oの可変範囲を
もつことがら差動利得fi、Fmz+/ (& Cl5
2t +l ds24)からゼロまでの可変範囲をもつ
ことになる。実際は■osは回路によシ上限が定められ
るので差動利得可変範囲は有限となる。M26はNチャ
ンネルhtosトランジスタを、+J用しても同様のこ
とがiえる。
もつことがら差動利得fi、Fmz+/ (& Cl5
2t +l ds24)からゼロまでの可変範囲をもつ
ことになる。実際は■osは回路によシ上限が定められ
るので差動利得可変範囲は有限となる。M26はNチャ
ンネルhtosトランジスタを、+J用しても同様のこ
とがiえる。
第3IはCMO8差ツリ増幅回路のもう一つのり1]で
ある。差動増幅回路の出力端子δ31,632それぞれ
にMOSトランジスタM35. rvl 3 ′7のド
レイン電極を接玩し1lli 36. M 37のソー
ス電極867を固定電位に接続し、M2S、〜j37の
ゲート成極G67に任意の制御電圧と与えるPチャンネ
ルMOSトランジスタを含む。この場合も&A2図で示
した例と同一のことがFi−える。Δ136とMB2の
、ゾdS811+ gdSstが等価であれば差動利得
は&msJCgdss2+1ds3+ +gds37)
七】1似され、差動利得を減する効果をもたらす。g
dssrはMB2のゲートソースに加わる電圧V a
eにより近似的に−)gd837.>0の可変範囲をも
つととから差向利得はE1mB4/ (gdSs2+&
dsa4)からゼロ−、+での可変範囲をもつことにな
る。実際はV asは回路によシ上限が定められるので
差動利得可変範囲は有限とな瀉M36.M37はNチャ
ンネルMOSトランジスタを適用しても同様のことが言
える。
ある。差動増幅回路の出力端子δ31,632それぞれ
にMOSトランジスタM35. rvl 3 ′7のド
レイン電極を接玩し1lli 36. M 37のソー
ス電極867を固定電位に接続し、M2S、〜j37の
ゲート成極G67に任意の制御電圧と与えるPチャンネ
ルMOSトランジスタを含む。この場合も&A2図で示
した例と同一のことがFi−える。Δ136とMB2の
、ゾdS811+ gdSstが等価であれば差動利得
は&msJCgdss2+1ds3+ +gds37)
七】1似され、差動利得を減する効果をもたらす。g
dssrはMB2のゲートソースに加わる電圧V a
eにより近似的に−)gd837.>0の可変範囲をも
つととから差向利得はE1mB4/ (gdSs2+&
dsa4)からゼロ−、+での可変範囲をもつことにな
る。実際はV asは回路によシ上限が定められるので
差動利得可変範囲は有限とな瀉M36.M37はNチャ
ンネルMOSトランジスタを適用しても同様のことが言
える。
第3図の例の場合、M2S、−MB2のゲート電極に差
動利得制御電圧を与えているが、上述の原理からゲート
ソース電圧■。、がEldSs6* 9dSs7 の決
定要因であるのでゲート電極を固定電位とし、M2S、
MB2のソース電極867に差動利得制御電圧を与えて
も同じ結果が得られる。
動利得制御電圧を与えているが、上述の原理からゲート
ソース電圧■。、がEldSs6* 9dSs7 の決
定要因であるのでゲート電極を固定電位とし、M2S、
MB2のソース電極867に差動利得制御電圧を与えて
も同じ結果が得られる。
本本発明は以上説明した様に、差動増幅回路の一方の差
動出力端子にMOS)ランジスタのソース電極を又、該
MOS差動増幅回路の他方の差動出力端子に該MO8)
ランジスタのドレイン電極をそれぞれ接続し、該MO8
)ランジスタのゲート電極に制御電圧を与える構成をと
る。もしくはMOS 動増幅回路の2つの差動出力端子
に少なくとも1個のMOSトランジスタのドレイン電極
をそれぞれ接続し、該MOSトランジスタのそれ5おの
り−ブ恰仄I叶A’ −k雷妬の層すh−売の電極もし
くは両方の電極に制御電圧を与える構成をとることによ
り、少なくとも1つのMOS)ランジスlを付加するこ
とによシ該制御電圧による差動利得の可変を可能とする
効果がある。
動出力端子にMOS)ランジスタのソース電極を又、該
MOS差動増幅回路の他方の差動出力端子に該MO8)
ランジスタのドレイン電極をそれぞれ接続し、該MO8
)ランジスタのゲート電極に制御電圧を与える構成をと
る。もしくはMOS 動増幅回路の2つの差動出力端子
に少なくとも1個のMOSトランジスタのドレイン電極
をそれぞれ接続し、該MOSトランジスタのそれ5おの
り−ブ恰仄I叶A’ −k雷妬の層すh−売の電極もし
くは両方の電極に制御電圧を与える構成をとることによ
り、少なくとも1つのMOS)ランジスlを付加するこ
とによシ該制御電圧による差動利得の可変を可能とする
効果がある。
また、さらに応用例としてフィートノ;ツクル−グを構
成して制御電圧を与えることによりAGC(Auta−
natic Ga1n Control )増幅回路が
容易に構成できる。
成して制御電圧を与えることによりAGC(Auta−
natic Ga1n Control )増幅回路が
容易に構成できる。
第1図は従来の差動増幅回路のCMO8回路の例を示す
図、第2図は本発明の一実施例を示す図、第3図は本発
明の他の実施例を示す図である。 V31・・・・・・電源端子、M31.M32.M2S
。 MB2・・・・・・PチャンネルMOSトランジスタ、
M33.M34・・・・・・NチャンネルMOS)う/
ラスタll31.I32・・・・・・入力端子、δ31
゜δ32・・・・・・出力端子、C31・・・・・・電
流源、G67゜867・・・・・・M2S、MB2のゲ
ート端子及びソース端子。 第1同 #3 図 #2 凹
図、第2図は本発明の一実施例を示す図、第3図は本発
明の他の実施例を示す図である。 V31・・・・・・電源端子、M31.M32.M2S
。 MB2・・・・・・PチャンネルMOSトランジスタ、
M33.M34・・・・・・NチャンネルMOS)う/
ラスタll31.I32・・・・・・入力端子、δ31
゜δ32・・・・・・出力端子、C31・・・・・・電
流源、G67゜867・・・・・・M2S、MB2のゲ
ート端子及びソース端子。 第1同 #3 図 #2 凹
Claims (1)
- 差動増幅回路において一対の差動出力端子間に少くとも
1個のMOSトランジスタを接続し、該MOSトランジ
スタのグー+4極に制御電圧を与えたことを特徴とする
可変増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58175432A JPS6066510A (ja) | 1983-09-22 | 1983-09-22 | 可変増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58175432A JPS6066510A (ja) | 1983-09-22 | 1983-09-22 | 可変増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6066510A true JPS6066510A (ja) | 1985-04-16 |
Family
ID=15995997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58175432A Pending JPS6066510A (ja) | 1983-09-22 | 1983-09-22 | 可変増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6066510A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60160209A (ja) * | 1984-01-31 | 1985-08-21 | Fujitsu Ltd | Fet差動増幅回路 |
JPH0435308A (ja) * | 1990-05-28 | 1992-02-06 | Nippon Motoroola Kk | 利得調整可能な差動増幅器 |
JPH04345203A (ja) * | 1991-05-22 | 1992-12-01 | Mitsubishi Electric Corp | 可変利得増幅器 |
US5198780A (en) * | 1990-05-28 | 1993-03-30 | Motorola, Inc. | Adjustable gain differential amplifier |
US5210504A (en) * | 1991-05-23 | 1993-05-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for tv tuner and tv tuner using the same |
US5285168A (en) * | 1991-09-18 | 1994-02-08 | Hitachi, Ltd. | Operational amplifier for stably driving a low impedance load of low power consumption |
-
1983
- 1983-09-22 JP JP58175432A patent/JPS6066510A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60160209A (ja) * | 1984-01-31 | 1985-08-21 | Fujitsu Ltd | Fet差動増幅回路 |
JPH0435308A (ja) * | 1990-05-28 | 1992-02-06 | Nippon Motoroola Kk | 利得調整可能な差動増幅器 |
US5198780A (en) * | 1990-05-28 | 1993-03-30 | Motorola, Inc. | Adjustable gain differential amplifier |
JPH04345203A (ja) * | 1991-05-22 | 1992-12-01 | Mitsubishi Electric Corp | 可変利得増幅器 |
US5210504A (en) * | 1991-05-23 | 1993-05-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for tv tuner and tv tuner using the same |
US5285168A (en) * | 1991-09-18 | 1994-02-08 | Hitachi, Ltd. | Operational amplifier for stably driving a low impedance load of low power consumption |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
JPH0616571B2 (ja) | 電流増幅装置 | |
JPH0370927B2 (ja) | ||
JPS6066510A (ja) | 可変増幅回路 | |
JPS6119134B2 (ja) | ||
JPH0936682A (ja) | 自動レベル制御回路 | |
JPH0155769B2 (ja) | ||
US4859961A (en) | Wide bandwidth push-pull parallel amplifier | |
US4761615A (en) | Voltage repeater circuit with low harmonic distortion for loads with a resistive component | |
JP2877033B2 (ja) | 演算増幅回路 | |
JPH0595231A (ja) | 出力回路 | |
JPH051646B2 (ja) | ||
JPH0586684B2 (ja) | ||
JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
JP2707667B2 (ja) | 比較回路 | |
US20090027123A1 (en) | Controlled transconductance differential stage | |
JPS60105307A (ja) | 増幅回路 | |
JPH10107562A (ja) | 可変利得増幅器 | |
JP2002164748A (ja) | 増幅回路 | |
JP2927803B2 (ja) | 定電圧発生回路 | |
JPH06268456A (ja) | 差動増幅器 | |
JPS5811057Y2 (ja) | ミキシング回路 | |
JPS596607A (ja) | 差動増幅回路 | |
JPS59182608A (ja) | 低雑音増幅器 |