JPH0936682A - 自動レベル制御回路 - Google Patents
自動レベル制御回路Info
- Publication number
- JPH0936682A JPH0936682A JP7180122A JP18012295A JPH0936682A JP H0936682 A JPH0936682 A JP H0936682A JP 7180122 A JP7180122 A JP 7180122A JP 18012295 A JP18012295 A JP 18012295A JP H0936682 A JPH0936682 A JP H0936682A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- output
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 abstract description 11
- 229920006395 saturated elastomer Polymers 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
- H03G3/3015—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable using diodes or transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
- H03G7/004—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers using continuously variable impedance devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 カラオケ等でマイクを使用する場合に、マイ
クからの大きな入力音量レベルを飽和させることなく制
限して出力する自動レベル制御回路を提供する。 【解決手段】 本発明の自動レベル制御回路は、入力端
子に接続された第1の抵抗と第1のトランジスタとから
なる第1の分圧器と、前記第1の抵抗と第1のトランジ
スタの交点に接続された増幅器と、前記増幅器の出力に
接続される第2の抵抗と第2のトランジスタとから構成
される第2の分圧器と、+端子が前記第2の抵抗と第2
のトランジスタの交点に接続され、−端子が基準電圧に
接続される電圧比較器と、前記電圧比較器の出力が入力
され、その出力は前記第1および第2のトランジスタの
ゲート端子に接続される充放電回路とから構成される。
クからの大きな入力音量レベルを飽和させることなく制
限して出力する自動レベル制御回路を提供する。 【解決手段】 本発明の自動レベル制御回路は、入力端
子に接続された第1の抵抗と第1のトランジスタとから
なる第1の分圧器と、前記第1の抵抗と第1のトランジ
スタの交点に接続された増幅器と、前記増幅器の出力に
接続される第2の抵抗と第2のトランジスタとから構成
される第2の分圧器と、+端子が前記第2の抵抗と第2
のトランジスタの交点に接続され、−端子が基準電圧に
接続される電圧比較器と、前記電圧比較器の出力が入力
され、その出力は前記第1および第2のトランジスタの
ゲート端子に接続される充放電回路とから構成される。
Description
【0001】
【発明の属する技術分野】カラオケ等でマイクを使用す
る場合に、マイクからの大きな音量レベルを制限する自
動レベル制御回路に関する。より詳細には、マイクから
の音量レベルがある閾値を超えても出力レベルが飽和し
ないでかつ入力レベルに応じて出力レベルが変化する自
動レベル制御回路に関する。
る場合に、マイクからの大きな音量レベルを制限する自
動レベル制御回路に関する。より詳細には、マイクから
の音量レベルがある閾値を超えても出力レベルが飽和し
ないでかつ入力レベルに応じて出力レベルが変化する自
動レベル制御回路に関する。
【0002】
【従来の技術】図7は、従来の自動レベル制御回路を示
す図である。図8は、従来の自動レベル制御回路の各部
の特性を示す図である。従来、図7のような回路構成を
用いることによってマイク入力が所定の閾値を超えた場
合に、歪みを押さえるために増幅器の入力レベルを制限
していた。そのために増幅器の出力レベルが制限されて
いた。以下に図7および図8を用いて従来の自動レベル
制御回路の動作を説明する。
す図である。図8は、従来の自動レベル制御回路の各部
の特性を示す図である。従来、図7のような回路構成を
用いることによってマイク入力が所定の閾値を超えた場
合に、歪みを押さえるために増幅器の入力レベルを制限
していた。そのために増幅器の出力レベルが制限されて
いた。以下に図7および図8を用いて従来の自動レベル
制御回路の動作を説明する。
【0003】入力電圧Vi(図8(a))は、増幅器に
よって一定量増幅され出力される。増幅器の出力Voが
閾値Vit以上になると、増幅器出力の歪みが急激に増加
し出力特性が悪化する。従って、入力電圧を抵抗1とN
チャネルトランジスタQ1(以下トランジスタQ1とい
う)によって分圧し、増幅器の出力Voが閾値を超えな
いような基準電圧Vrefに抑制する。このときの増幅器
の入力電圧をVit、増幅器のゲインをGvとすると、出
力電圧Voは以下のように表される。 Vo=Vref=Gv・Vit すなわち、入力電圧Viが閾値Vitを超えると、抵抗R
1とトランジスタQ1によって分圧され、増幅器の入力
に印加される電圧Vbは一定値になるように構成されて
いる(図8(b))。このために、増幅器3の出力電圧
Vc(図8(c))は、入力電圧Viが閾値Vitを超え
たところで、一定値になっていた。この増幅器3の出力
は電圧比較器4に入力され(図8(c))基準電圧V
refと比較される。電圧比較器4の出力は、充放電回路
5を介しトランジスタQ1のゲート電圧(図8(g))
を制御し、増幅器3の入力電圧を制御する。
よって一定量増幅され出力される。増幅器の出力Voが
閾値Vit以上になると、増幅器出力の歪みが急激に増加
し出力特性が悪化する。従って、入力電圧を抵抗1とN
チャネルトランジスタQ1(以下トランジスタQ1とい
う)によって分圧し、増幅器の出力Voが閾値を超えな
いような基準電圧Vrefに抑制する。このときの増幅器
の入力電圧をVit、増幅器のゲインをGvとすると、出
力電圧Voは以下のように表される。 Vo=Vref=Gv・Vit すなわち、入力電圧Viが閾値Vitを超えると、抵抗R
1とトランジスタQ1によって分圧され、増幅器の入力
に印加される電圧Vbは一定値になるように構成されて
いる(図8(b))。このために、増幅器3の出力電圧
Vc(図8(c))は、入力電圧Viが閾値Vitを超え
たところで、一定値になっていた。この増幅器3の出力
は電圧比較器4に入力され(図8(c))基準電圧V
refと比較される。電圧比較器4の出力は、充放電回路
5を介しトランジスタQ1のゲート電圧(図8(g))
を制御し、増幅器3の入力電圧を制御する。
【0004】図9は、Nチャネルトランジスタの入出力
特性を示す図である。図9に示すように、Nチャネルト
ランジスタは、ゲート電圧Vgが増加するとドレイン・
ソース間の抵抗RQ1は減少するような特性を有する。
このNチャネルトランジスタは抵抗1と直列に接続され
ているので、ゲート電圧Vi(図8(g))が増加する
と、図9から理解できるように、抵抗Q1の抵抗値RQ
1は小さくなり、そのために増幅器3への入力電圧が小
さくなる。
特性を示す図である。図9に示すように、Nチャネルト
ランジスタは、ゲート電圧Vgが増加するとドレイン・
ソース間の抵抗RQ1は減少するような特性を有する。
このNチャネルトランジスタは抵抗1と直列に接続され
ているので、ゲート電圧Vi(図8(g))が増加する
と、図9から理解できるように、抵抗Q1の抵抗値RQ
1は小さくなり、そのために増幅器3への入力電圧が小
さくなる。
【0005】図10は、充放電回路5の詳細な回路を示
す図である。図10において、電圧比較器4の+側入力
Vdが−側入力Veより大きいとき、電圧比較器4の出
力Vfは「H」となり、コンデンサ6を充電し、充放電
回路5の出力電圧Vgは高くなる。逆に、+側入力Vd
が−側入力Veより小さいとき、電圧比較器の出力Vf
は「L」となり、コンデンサ6の電荷を放電し出力電圧
Vgは低くなる。このように、コンデンサ6の充放電を
繰り返し、充放電回路5の出力電圧Vgは最終的に(図
8(g))に示すよう入力電圧に応じた値となる。
す図である。図10において、電圧比較器4の+側入力
Vdが−側入力Veより大きいとき、電圧比較器4の出
力Vfは「H」となり、コンデンサ6を充電し、充放電
回路5の出力電圧Vgは高くなる。逆に、+側入力Vd
が−側入力Veより小さいとき、電圧比較器の出力Vf
は「L」となり、コンデンサ6の電荷を放電し出力電圧
Vgは低くなる。このように、コンデンサ6の充放電を
繰り返し、充放電回路5の出力電圧Vgは最終的に(図
8(g))に示すよう入力電圧に応じた値となる。
【0006】次に、さらに、図7の回路の動作を図8を
用いて詳細に説明する。この充放電回路5は、増幅器3
の出力電圧Vo(=Vc)がVo<基準電圧Vrefのと
き、電圧比較器4の出力電圧Vfは、0Vとなり、コン
デンサ6を放電し、NチャネルトランジスタQ1のゲー
ト電圧値(図8(g))を低くする。このために、トラ
ンジスタQ1のオン抵抗RQ1は大きくなり(図8
(h))、それによって抵抗1とトランジスタQ1との
分圧器においてトランジスタQ1に多くの電圧がかかる
ので増幅器3への入力電圧は高くなり入力電圧Viは大
きく増幅される。一方、Vo>Vrefのときは、充放電回
路5の出力電圧Vgは上述したように入力電圧Viに応
じた値となり、それによってトランジスタQ1のオン抵
抗RQ1を小さく設定し、抵抗1とトランジスタQ1の
分圧器によって増幅器3の入力電圧Viを分圧する。し
たがって、増幅器3への入力電圧は小さくなり入力電圧
Viは少なく増幅される。
用いて詳細に説明する。この充放電回路5は、増幅器3
の出力電圧Vo(=Vc)がVo<基準電圧Vrefのと
き、電圧比較器4の出力電圧Vfは、0Vとなり、コン
デンサ6を放電し、NチャネルトランジスタQ1のゲー
ト電圧値(図8(g))を低くする。このために、トラ
ンジスタQ1のオン抵抗RQ1は大きくなり(図8
(h))、それによって抵抗1とトランジスタQ1との
分圧器においてトランジスタQ1に多くの電圧がかかる
ので増幅器3への入力電圧は高くなり入力電圧Viは大
きく増幅される。一方、Vo>Vrefのときは、充放電回
路5の出力電圧Vgは上述したように入力電圧Viに応
じた値となり、それによってトランジスタQ1のオン抵
抗RQ1を小さく設定し、抵抗1とトランジスタQ1の
分圧器によって増幅器3の入力電圧Viを分圧する。し
たがって、増幅器3への入力電圧は小さくなり入力電圧
Viは少なく増幅される。
【0007】図7の回路において、上記の関係を数式で
表すと、出力電圧VOと入力電圧Viの関係は、式(1)
で表される。 Vo=Vc=Vi{RQ1/(R1+RQ1)}Gv (1) ここで、R1:抵抗1の抵抗値、RQ1:Nチャネルト
ランジスタQ1のオン抵抗値、Gv:増幅器3の増幅度
である。
表すと、出力電圧VOと入力電圧Viの関係は、式(1)
で表される。 Vo=Vc=Vi{RQ1/(R1+RQ1)}Gv (1) ここで、R1:抵抗1の抵抗値、RQ1:Nチャネルト
ランジスタQ1のオン抵抗値、Gv:増幅器3の増幅度
である。
【0008】Vi・Gv<Vrefのとき、すなわち、入力
電圧Viが小さいときは、VOの値はほぼVi・Gvであ
る。これはR1<<RQ1のためである。また、Vi・
Gv>Vrefのとき、すなわち、入力電圧Viが大きい
ときは、電圧比較器4の+側入力と−側入力は究極的に
は同値(Vo=Vref)となるよう動作するため、(図8
(c))に示すように出力電圧Voは基準電圧値Vrefを
越えないように制御される。すなわち、Viが閾値Vit
を超えた部分では、増幅器の出力電圧Vcは一定値とな
る。
電圧Viが小さいときは、VOの値はほぼVi・Gvであ
る。これはR1<<RQ1のためである。また、Vi・
Gv>Vrefのとき、すなわち、入力電圧Viが大きい
ときは、電圧比較器4の+側入力と−側入力は究極的に
は同値(Vo=Vref)となるよう動作するため、(図8
(c))に示すように出力電圧Voは基準電圧値Vrefを
越えないように制御される。すなわち、Viが閾値Vit
を超えた部分では、増幅器の出力電圧Vcは一定値とな
る。
【0009】
【発明が解決しようとする課題】特にカラオケ用マイク
アンプとして使用する場合、Vi・Gv>Vrefとなる範
囲での使用、すなわち、マイク出力が非常に大きいレベ
ルにあるような使用の頻度が高い。この行う場合には上
述したように、増幅器の出力は一定値となる。すなわ
ち、増幅器の出力電圧は図8(c)のように飽和するの
である。このために、マイクからの入力レベルが大きい
ところでは入力レベルが多少変化しても増幅器3の出力
レベルに大小差が少ないために音が飽和し違和感が生じ
るという問題点があった。
アンプとして使用する場合、Vi・Gv>Vrefとなる範
囲での使用、すなわち、マイク出力が非常に大きいレベ
ルにあるような使用の頻度が高い。この行う場合には上
述したように、増幅器の出力は一定値となる。すなわ
ち、増幅器の出力電圧は図8(c)のように飽和するの
である。このために、マイクからの入力レベルが大きい
ところでは入力レベルが多少変化しても増幅器3の出力
レベルに大小差が少ないために音が飽和し違和感が生じ
るという問題点があった。
【0010】
【課題を解決するための手段】本発明では、出力電圧V
Oのレベルが制限されている領域(Vd=Vi・Gv>V
ref)においては、出力電圧レベルは制限はされるが、
入力レベルに応じて出力レベルを多少変化させ出力レベ
ルの飽和をなくし、出力レベルが大きくなったときに音
が大きくなるようにし、音が飽和することによる違和感
を減少させる自動レベル制御回路を提供する。
Oのレベルが制限されている領域(Vd=Vi・Gv>V
ref)においては、出力電圧レベルは制限はされるが、
入力レベルに応じて出力レベルを多少変化させ出力レベ
ルの飽和をなくし、出力レベルが大きくなったときに音
が大きくなるようにし、音が飽和することによる違和感
を減少させる自動レベル制御回路を提供する。
【0011】このような目的を達成するために、本発明
の自動レベル制御回路は、入力端子に接続された第1の
抵抗と第1のトランジスタとからなる第1の分圧器と、
第1の抵抗と第1のトランジスタの交点に接続された増
幅器と、増幅器の出力に接続される第2の抵抗と第2の
トランジスタとから構成される第2の分圧器と、+端子
が第2の抵抗と第2のトランジスタの交点に接続され、
−端子が基準電圧に接続される電圧比較器と、入力端子
が電圧比較器の出力に接続され、出力端子が第1および
第2のトランジスタのゲート端子に接続される充放電回
路とから構成される。
の自動レベル制御回路は、入力端子に接続された第1の
抵抗と第1のトランジスタとからなる第1の分圧器と、
第1の抵抗と第1のトランジスタの交点に接続された増
幅器と、増幅器の出力に接続される第2の抵抗と第2の
トランジスタとから構成される第2の分圧器と、+端子
が第2の抵抗と第2のトランジスタの交点に接続され、
−端子が基準電圧に接続される電圧比較器と、入力端子
が電圧比較器の出力に接続され、出力端子が第1および
第2のトランジスタのゲート端子に接続される充放電回
路とから構成される。
【0012】さらに、本発明の自動レベル制御回路は、
入力端子に接続された第1の抵抗と第1のトランジスタ
とからなる第1の分圧器と、第1の抵抗と第1のトラン
ジスタの交点に接続された増幅器と、+端子が増幅器の
出力端子に接続され、−端子が第3の抵抗と第3のトラ
ンジスタと基準電圧から構成される第3の分圧器の第3
の抵抗の一端に接続される電圧比較器と、電圧比較器の
出力が入力され、その出力は前記第1および第3のトラ
ンジスタのゲート端子に接続される充放電回路とから構
成される。
入力端子に接続された第1の抵抗と第1のトランジスタ
とからなる第1の分圧器と、第1の抵抗と第1のトラン
ジスタの交点に接続された増幅器と、+端子が増幅器の
出力端子に接続され、−端子が第3の抵抗と第3のトラ
ンジスタと基準電圧から構成される第3の分圧器の第3
の抵抗の一端に接続される電圧比較器と、電圧比較器の
出力が入力され、その出力は前記第1および第3のトラ
ンジスタのゲート端子に接続される充放電回路とから構
成される。
【0013】さらに、本発明の自動レベル制御回路は、
入力端子に接続された第1の抵抗と第1のトランジスタ
とからなる第1の分圧器と、第1の抵抗と第1のトラン
ジスタの交点に接続された増幅器と、増幅器の出力に接
続される第2の抵抗と第2のトランジスタとから構成さ
れる第2の分圧器と、+端子が第2の抵抗と第2のトラ
ンジスタの交点に接続され、−端子が第3の抵抗と第3
のトランジスタと基準電圧から構成される第3の分圧器
の第3の抵抗の一端に接続された電圧比較器と、電圧比
較器の出力が入力され、その出力は前記第1、第2およ
び第3のトランジスタのゲート端子に接続される充放電
回路とから構成される。
入力端子に接続された第1の抵抗と第1のトランジスタ
とからなる第1の分圧器と、第1の抵抗と第1のトラン
ジスタの交点に接続された増幅器と、増幅器の出力に接
続される第2の抵抗と第2のトランジスタとから構成さ
れる第2の分圧器と、+端子が第2の抵抗と第2のトラ
ンジスタの交点に接続され、−端子が第3の抵抗と第3
のトランジスタと基準電圧から構成される第3の分圧器
の第3の抵抗の一端に接続された電圧比較器と、電圧比
較器の出力が入力され、その出力は前記第1、第2およ
び第3のトランジスタのゲート端子に接続される充放電
回路とから構成される。
【0014】さらに、発明の自動レベル制御回路は、R
1を抵抗1の抵抗値、RQ1をNチャネルトランジスタ
Q1のオン抵抗値、R2を抵抗8の抵抗値、RQ2をN
チャネルトランジスタQ2のオン抵抗値とすると、(R
1,RQ1)と(R2,RQ2)の組み合わせを、RQ
1/(R1+RQ1)=n{R2/(R2+RQ2)}
となるように設定し、nを変化させるように構成され
る。
1を抵抗1の抵抗値、RQ1をNチャネルトランジスタ
Q1のオン抵抗値、R2を抵抗8の抵抗値、RQ2をN
チャネルトランジスタQ2のオン抵抗値とすると、(R
1,RQ1)と(R2,RQ2)の組み合わせを、RQ
1/(R1+RQ1)=n{R2/(R2+RQ2)}
となるように設定し、nを変化させるように構成され
る。
【0015】さらに、発明の自動レベル制御回路は、R
1を抵抗1の抵抗値、RQ1をNチャネルトランジスタ
Q1のオン抵抗値、R3を抵抗10の抵抗値、RQ3を
NチャネルトランジスタQ3のオン抵抗値とすると、
(R1,RQ1)と(R3,RQ3)の組み合わせを、
RQ1/(R1+RQ1)=n{R3/(R3+RQ
3)}となるように設定し、nを変化させるように構成
される。
1を抵抗1の抵抗値、RQ1をNチャネルトランジスタ
Q1のオン抵抗値、R3を抵抗10の抵抗値、RQ3を
NチャネルトランジスタQ3のオン抵抗値とすると、
(R1,RQ1)と(R3,RQ3)の組み合わせを、
RQ1/(R1+RQ1)=n{R3/(R3+RQ
3)}となるように設定し、nを変化させるように構成
される。
【0016】さらに、発明の自動レベル制御回路は、R
1:抵抗1の抵抗値、RQ1:Nチャネルトランジスタ
Q1のオン抵抗値、R2:抵抗8の抵抗値、RQ2:N
チャネルトランジスタQ2のオン抵抗値、R3:抵抗1
0の抵抗値、RQ3:NチャネルトランジスタQ3のオ
ン抵抗値とすると、(R1,RQ1)、(R2,RQ
2)および(R3,RQ3)の各組み合わせを適切な値
に変化させることを特徴とする自動レベル制御回路。
1:抵抗1の抵抗値、RQ1:Nチャネルトランジスタ
Q1のオン抵抗値、R2:抵抗8の抵抗値、RQ2:N
チャネルトランジスタQ2のオン抵抗値、R3:抵抗1
0の抵抗値、RQ3:NチャネルトランジスタQ3のオ
ン抵抗値とすると、(R1,RQ1)、(R2,RQ
2)および(R3,RQ3)の各組み合わせを適切な値
に変化させることを特徴とする自動レベル制御回路。
【0017】
実施の形態1.図1は、本発明の実施の形態1の自動レ
ベル制御回路を示す図である。図2は、本発明の実施の
形態1の自動レベル制御回路の各部の特性を示す図であ
る。以下に図1および図2を用いて本発明の実施の形態
1の自動レベル制御回路の動作を説明する。
ベル制御回路を示す図である。図2は、本発明の実施の
形態1の自動レベル制御回路の各部の特性を示す図であ
る。以下に図1および図2を用いて本発明の実施の形態
1の自動レベル制御回路の動作を説明する。
【0018】入力電圧Vi(図2(a))は抵抗1とト
ランジスタQ1によって分圧され、増幅器3に入力され
(図2(b))、増幅器3の出力(図2(c))は抵抗
2とトランジスタQ2とから構成される第2の分圧器に
入力される。この第2の分圧器の出力(図2(d))
は、電圧比較器4に入力され基準電圧Vrefと比較され
る。電圧比較器4の出力Vfは、充放電回路5を介しN
チャネルトランジスタQ1およびQ2のゲート電圧(図
2(g))を制御し、それによって第1の分圧器および
第2の分圧器の分圧比を変え、増幅器3の入力電圧およ
び電圧比較器4への入力電圧を制御する。
ランジスタQ1によって分圧され、増幅器3に入力され
(図2(b))、増幅器3の出力(図2(c))は抵抗
2とトランジスタQ2とから構成される第2の分圧器に
入力される。この第2の分圧器の出力(図2(d))
は、電圧比較器4に入力され基準電圧Vrefと比較され
る。電圧比較器4の出力Vfは、充放電回路5を介しN
チャネルトランジスタQ1およびQ2のゲート電圧(図
2(g))を制御し、それによって第1の分圧器および
第2の分圧器の分圧比を変え、増幅器3の入力電圧およ
び電圧比較器4への入力電圧を制御する。
【0019】図1においては、従来の回路に、さらに、
増幅器3と電圧比較器4の間に抵抗8およびNチャネル
トランジスタQ2を設けた点に特徴がある。Nチャネル
トランジスタQ2のゲート電圧(図2(g))は、充放
電回路5によって制御され、従来のNチャネルトランジ
スタQ1と同様の動作をする。電圧比較器4の+側入力
端子に入力される増幅器3の出力Voは、抵抗8、Nチ
ャネルトランジスタQ2によって分圧され、電圧比較器
4の+端子に入力する電圧Vdは、 Vd=Vo{RQ2/(R2+RQ2)} (2) ここで、R2:抵抗8の抵抗値、RQ2:Nチャネルト
ランジスタQ2のオン抵抗値である。ここで、抵抗R
2,トランジスタQ2のオン抵抗値RQ2によって決定
される増幅器3の出力電圧VOの減衰比RQ2/(R2
+RQ2)と、R1,RQ1によって決定される入力電
圧Viの減衰比RQ1/(R1+RQ1)が次の式
(3)を満足するように設計される。 RQ1/(R1+RQ1)=n{RQ2/(R2+RQ2)}(3)
増幅器3と電圧比較器4の間に抵抗8およびNチャネル
トランジスタQ2を設けた点に特徴がある。Nチャネル
トランジスタQ2のゲート電圧(図2(g))は、充放
電回路5によって制御され、従来のNチャネルトランジ
スタQ1と同様の動作をする。電圧比較器4の+側入力
端子に入力される増幅器3の出力Voは、抵抗8、Nチ
ャネルトランジスタQ2によって分圧され、電圧比較器
4の+端子に入力する電圧Vdは、 Vd=Vo{RQ2/(R2+RQ2)} (2) ここで、R2:抵抗8の抵抗値、RQ2:Nチャネルト
ランジスタQ2のオン抵抗値である。ここで、抵抗R
2,トランジスタQ2のオン抵抗値RQ2によって決定
される増幅器3の出力電圧VOの減衰比RQ2/(R2
+RQ2)と、R1,RQ1によって決定される入力電
圧Viの減衰比RQ1/(R1+RQ1)が次の式
(3)を満足するように設計される。 RQ1/(R1+RQ1)=n{RQ2/(R2+RQ2)}(3)
【0020】このような系の動作は、出力電圧が基準電
圧を越えない、つまり、Vi・Gv<Vrefのときは、電
圧比較器4の出力Vfがアース電位にあるので、R1<
<RQ1、R2<<RQ2となり、RQ1/(R1+R
Q1)=RQ2/(R2+RQ2)=1となるので、式
(1)より、VoはほぼVi・Gvとなる。一方、出力電
圧が基準電圧を越える、つまりVi・Gv>Vrefのとき
は、電圧比較器4の+側入力と−側入力は同値となるよ
うに動作するため、以下の式(4)、(5)の関係が成
り立つ。 Vo=Vi{RQ1/(R1+RQ1)}Gv (4) Vref=Vo{RQ2/(R2+RQ2)} (5) 式(2)、(3)および(4)より、出力電圧VOは、
以下の式(6)で与えられる。 Vo=SQR(n・Vref・Gv・Vi) (6) ここで、SQRは平方根を意味する記号である。
圧を越えない、つまり、Vi・Gv<Vrefのときは、電
圧比較器4の出力Vfがアース電位にあるので、R1<
<RQ1、R2<<RQ2となり、RQ1/(R1+R
Q1)=RQ2/(R2+RQ2)=1となるので、式
(1)より、VoはほぼVi・Gvとなる。一方、出力電
圧が基準電圧を越える、つまりVi・Gv>Vrefのとき
は、電圧比較器4の+側入力と−側入力は同値となるよ
うに動作するため、以下の式(4)、(5)の関係が成
り立つ。 Vo=Vi{RQ1/(R1+RQ1)}Gv (4) Vref=Vo{RQ2/(R2+RQ2)} (5) 式(2)、(3)および(4)より、出力電圧VOは、
以下の式(6)で与えられる。 Vo=SQR(n・Vref・Gv・Vi) (6) ここで、SQRは平方根を意味する記号である。
【0021】式(6)よりVi・Gv>Vrefの領域では
出力電圧Voは入力電圧Viの平方に比例し、Viの大き
さに応じ、Voが変化する。さらにnの値を変えること
で変化量を変えることが可能である。
出力電圧Voは入力電圧Viの平方に比例し、Viの大き
さに応じ、Voが変化する。さらにnの値を変えること
で変化量を変えることが可能である。
【0022】以上説明したように、実施の形態1の自動
レベル制御回路の入出力特性は(図2(c)に示すよう
になり、出力電圧が基準電圧レベルを越えない領域で
は、入力電圧Viが増幅器3の増幅度Gvで増幅された
Vi・Gvの信号が出力され、出力電圧が基準電圧レベ
ルを越える領域では、増幅器の出力電圧が飽和するのを
防ぐよう電圧レベルを制限しながらも、入力信号Viお
よびGvの平方根に比例した音のレベルを出力でき、そ
れによって入力信号が大きくなるにも関わらず出力信号
が飽和する違和感を減少させることが可能である。
レベル制御回路の入出力特性は(図2(c)に示すよう
になり、出力電圧が基準電圧レベルを越えない領域で
は、入力電圧Viが増幅器3の増幅度Gvで増幅された
Vi・Gvの信号が出力され、出力電圧が基準電圧レベ
ルを越える領域では、増幅器の出力電圧が飽和するのを
防ぐよう電圧レベルを制限しながらも、入力信号Viお
よびGvの平方根に比例した音のレベルを出力でき、そ
れによって入力信号が大きくなるにも関わらず出力信号
が飽和する違和感を減少させることが可能である。
【0023】実施の形態2.図3は、本発明の実施の形
態2の自動レベル制御回路を示す図である。図4は、本
発明の実施の形態2の自動レベル制御回路の各部の特性
を示す図である。以下に図3および図4を用いて本発明
の実施の形態2の自動レベル制御回路の動作を説明す
る。
態2の自動レベル制御回路を示す図である。図4は、本
発明の実施の形態2の自動レベル制御回路の各部の特性
を示す図である。以下に図3および図4を用いて本発明
の実施の形態2の自動レベル制御回路の動作を説明す
る。
【0024】図3においては、電圧比較器4の−側入力
側に抵抗10とNチャネルトランジスタQ3との並列回
路が設けられる点に特徴がある。Nチャネルトランジス
タQ3のゲート電圧Vg(図4(g))は、充放電回路
5によって制御され、NチャネルトランジスタQ1と同
様の動作をする。電圧比較器4の−側入力に入力される
電圧Ve(図4(e))は、抵抗10の抵抗R3とNチ
ャネルトランジスタQ3のオン抵抗RQ3によって分圧
され、次式(7)のように得られる。 Ve={R3/(R3+RQ3)}・Vref (7) ここで、R3:抵抗10の抵抗値、RQ3:Nチャネル
トランジスタQ3のオン抵抗値である。電圧比較器4
は、+側入力と−側入力が同じ値になるよう動作するた
め、この自動レベル制御回路の出力電圧Voは、式
(8)で表される。 Vc=Vd=Vo={R3/(R3+RQ3)}・Vref (8) NチャネルトランジスタQ3のオン抵抗RQ3は、図9
に示すように、ゲート電圧Vg(図4(g))が小さい
ほど大きくなり、ゲート電圧Vgが大きいほど小さくな
るので、ゲート電圧Vgの大きさに応じて、比較電圧V
e(図4(e))は変化する。このような回路の特性を
以下の3つの領域で考える。
側に抵抗10とNチャネルトランジスタQ3との並列回
路が設けられる点に特徴がある。Nチャネルトランジス
タQ3のゲート電圧Vg(図4(g))は、充放電回路
5によって制御され、NチャネルトランジスタQ1と同
様の動作をする。電圧比較器4の−側入力に入力される
電圧Ve(図4(e))は、抵抗10の抵抗R3とNチ
ャネルトランジスタQ3のオン抵抗RQ3によって分圧
され、次式(7)のように得られる。 Ve={R3/(R3+RQ3)}・Vref (7) ここで、R3:抵抗10の抵抗値、RQ3:Nチャネル
トランジスタQ3のオン抵抗値である。電圧比較器4
は、+側入力と−側入力が同じ値になるよう動作するた
め、この自動レベル制御回路の出力電圧Voは、式
(8)で表される。 Vc=Vd=Vo={R3/(R3+RQ3)}・Vref (8) NチャネルトランジスタQ3のオン抵抗RQ3は、図9
に示すように、ゲート電圧Vg(図4(g))が小さい
ほど大きくなり、ゲート電圧Vgが大きいほど小さくな
るので、ゲート電圧Vgの大きさに応じて、比較電圧V
e(図4(e))は変化する。このような回路の特性を
以下の3つの領域で考える。
【0025】(1)Vi・Gv<Vref、つまり、R<<
RQ1およびR3<<RQ3のとき(Viが小信号
時)、Vo=0となる。
RQ1およびR3<<RQ3のとき(Viが小信号
時)、Vo=0となる。
【0026】(2)Vi・Gv>Vrefで、R1はほぼR
Q1,R3はほぼRQ3のとき(Viが中信号時)、Vo
はほぼVi・Gv/2=Vref/2となる。
Q1,R3はほぼRQ3のとき(Viが中信号時)、Vo
はほぼVi・Gv/2=Vref/2となる。
【0027】(3)Vi・Gv>Vrefで、R1>>RQ
1およびR3>>RQ3のとき(Viが大信号時)、Vo
はほぼVrefとなる。
1およびR3>>RQ3のとき(Viが大信号時)、Vo
はほぼVrefとなる。
【0028】以上説明したように、上記の3点をつなぐ
と、自動レベル制御回路の入出力特性は図4に示すよう
に、全領域でなだらかな曲線を描き、全領域にわたって
音の大小が確保でき、大信号入力時でも最大出力電圧は
Vrefの値に制限され、出力電圧が飽和するのを防ぐこ
とができる。
と、自動レベル制御回路の入出力特性は図4に示すよう
に、全領域でなだらかな曲線を描き、全領域にわたって
音の大小が確保でき、大信号入力時でも最大出力電圧は
Vrefの値に制限され、出力電圧が飽和するのを防ぐこ
とができる。
【0029】また、(R1,RQ1)と(R3,RQ
3)の組み合わせを、 RQ1/(R1+RQ1)=n{R3/(R3+RQ3)} (9) と設定し、nを変えることで曲線のカーブ特性を変える
ことができる。
3)の組み合わせを、 RQ1/(R1+RQ1)=n{R3/(R3+RQ3)} (9) と設定し、nを変えることで曲線のカーブ特性を変える
ことができる。
【0030】実施の形態3.図5は、本発明の実施の形
態3の自動レベル制御回路を示す図である。図6は、本
発明の実施の形態3の自動レベル制御回路の各部の特性
を示す図である。以下に図5および図6を用いて本発明
の実施の形態3の自動レベル制御回路の動作を説明す
る。
態3の自動レベル制御回路を示す図である。図6は、本
発明の実施の形態3の自動レベル制御回路の各部の特性
を示す図である。以下に図5および図6を用いて本発明
の実施の形態3の自動レベル制御回路の動作を説明す
る。
【0031】図5は、図1の回路と図3の回路を組み合
わせた回路によって構成される。実施の形態3において
は、増幅器3と電圧比較器4の間に抵抗8およびNチャ
ネルトランジスタQ2を設け、電圧比較器4の−側入力
に抵抗10とNチャネルトランジスタQ3との並列回路
を設けたことに特徴がある。実施の形態3の回路におい
ては、NチャネルトランジスタQ1、Q2およびQ3の
ゲート電圧(図5(g))は、充放電回路5によって同
時に制御される。
わせた回路によって構成される。実施の形態3において
は、増幅器3と電圧比較器4の間に抵抗8およびNチャ
ネルトランジスタQ2を設け、電圧比較器4の−側入力
に抵抗10とNチャネルトランジスタQ3との並列回路
を設けたことに特徴がある。実施の形態3の回路におい
ては、NチャネルトランジスタQ1、Q2およびQ3の
ゲート電圧(図5(g))は、充放電回路5によって同
時に制御される。
【0032】電圧比較器4の−側入力に入力される電圧
Veは、抵抗10の抵抗R3とNチャネルトランジスタ
Q3のオン抵抗RQ3によって分圧することによって、
次式(10)のように得られる。 Ve={R3/(R3+RQ3)}・Vref (10) ここで、R3:抵抗10の抵抗値、RQ3:チャネルト
ランジスタQ3のオン抵抗値である。電圧比較器4は、
+側入力と−側入力が同じ値になるよう動作するため、
この電圧比較器4の入力電圧Vd(=出力電圧Vc)
は、式(11)のように表される。 Vd=Ve={R3/(R3+RQ3)}・Vref (11) さらに、この自動レベル制御回路の出力電圧Voは、入
力電圧Viを抵抗1およびNチャネルトランジスタQ1
から構成される第1の分圧器、増幅器3および抵抗8お
よびNチャネルトランジスタQ2から構成される第2の
分圧器を通すことによって得られる。以下にこの過程を
式(12)〜(14)によって示す。
Veは、抵抗10の抵抗R3とNチャネルトランジスタ
Q3のオン抵抗RQ3によって分圧することによって、
次式(10)のように得られる。 Ve={R3/(R3+RQ3)}・Vref (10) ここで、R3:抵抗10の抵抗値、RQ3:チャネルト
ランジスタQ3のオン抵抗値である。電圧比較器4は、
+側入力と−側入力が同じ値になるよう動作するため、
この電圧比較器4の入力電圧Vd(=出力電圧Vc)
は、式(11)のように表される。 Vd=Ve={R3/(R3+RQ3)}・Vref (11) さらに、この自動レベル制御回路の出力電圧Voは、入
力電圧Viを抵抗1およびNチャネルトランジスタQ1
から構成される第1の分圧器、増幅器3および抵抗8お
よびNチャネルトランジスタQ2から構成される第2の
分圧器を通すことによって得られる。以下にこの過程を
式(12)〜(14)によって示す。
【0033】増幅器3入力電圧Vbは、 Vb=Vi・{RQ1/(R1+RQ1)} (12) 増幅器3の出力電圧Vcは、 Vc=Vb・Gv (13) 電圧比較器4の入力電圧Vdは、 Vd=Vo=Vc・{RQ2/(R2+RQ2)} (14) 式の簡略化のために、RQ1/(R1+RQ1)=X
1、RQ2/(R2+RQ2)=X2、R3/(R3+
RQ3)=X3と置くと、式(12)(13)から Vc=X1・Vi・Gv (15) 従って、式(14)(15)から Vd=Vo=X1・X2・Vi・Gv (16) 一方、式(11)から Ve=X3・Vref (17) NチャネルトランジスタQ1、Q2およびQ3のオン抵
抗RQ1、RQ2およびRQ3は、図9に示すように、
ゲート電圧Vgが小さいほど大きくなり、ゲート電圧V
gが大きいほど小さくなるので、ゲート電圧Vgの大き
さに応じて比較する電圧Vdは変化する。このような回
路の特性を実施の形態2と同様に以下の3つの領域で考
える。
1、RQ2/(R2+RQ2)=X2、R3/(R3+
RQ3)=X3と置くと、式(12)(13)から Vc=X1・Vi・Gv (15) 従って、式(14)(15)から Vd=Vo=X1・X2・Vi・Gv (16) 一方、式(11)から Ve=X3・Vref (17) NチャネルトランジスタQ1、Q2およびQ3のオン抵
抗RQ1、RQ2およびRQ3は、図9に示すように、
ゲート電圧Vgが小さいほど大きくなり、ゲート電圧V
gが大きいほど小さくなるので、ゲート電圧Vgの大き
さに応じて比較する電圧Vdは変化する。このような回
路の特性を実施の形態2と同様に以下の3つの領域で考
える。
【0034】(1)Vi・Gv<Vref、つまり、R1<
<RQ1、R2<<RQ2およびR3<<RQ3(Vi
が小信号時)、X1=X2=1、X3=R3/(R3+
RQ3)となり、R3を適切な値にすることによりX3
の値を決めることができる。式(16)、(17)か
ら、Vo=Vi・GvでかつVo<X3・Vrefとなる。こ
れは、Vdの最大値がVeとなるからである。
<RQ1、R2<<RQ2およびR3<<RQ3(Vi
が小信号時)、X1=X2=1、X3=R3/(R3+
RQ3)となり、R3を適切な値にすることによりX3
の値を決めることができる。式(16)、(17)か
ら、Vo=Vi・GvでかつVo<X3・Vrefとなる。こ
れは、Vdの最大値がVeとなるからである。
【0035】(2)Vi・Gv>Vrefで、R1はほぼR
Q1,R2はほぼRQ2およびR3はほぼRQ3のとき
(Viが中信号時)、X1=X2=X3=1/2となる
ので、式(16)、(17)から、VOはほぼVi・Gv
/4、かつVe=Vref/2となる。
Q1,R2はほぼRQ2およびR3はほぼRQ3のとき
(Viが中信号時)、X1=X2=X3=1/2となる
ので、式(16)、(17)から、VOはほぼVi・Gv
/4、かつVe=Vref/2となる。
【0036】(3)Vi・Gv>Vrefで、R1>>RQ
1、R2>>RQ2およびR3>>RQ3のとき(Vi
が大信号時)となるので、式(16)からVo=Vi・G
v/(R1・R2)、かつ式(17)から、Ve=Vre
fとなるので、Voは、実施の形態2と比べR1・R2で
除算した値になり、かつそのVoの最大値はVrefの値に
なる。従って、実施の形態3の回路においては、実施の
形態2の回路よりも曲線のカーブをなだらかにすること
ができる。
1、R2>>RQ2およびR3>>RQ3のとき(Vi
が大信号時)となるので、式(16)からVo=Vi・G
v/(R1・R2)、かつ式(17)から、Ve=Vre
fとなるので、Voは、実施の形態2と比べR1・R2で
除算した値になり、かつそのVoの最大値はVrefの値に
なる。従って、実施の形態3の回路においては、実施の
形態2の回路よりも曲線のカーブをなだらかにすること
ができる。
【0037】上述のように、自動レベル制御回路の出力
特性は図6(d)に示すように、なだらかな曲線を描
き、入力信号が小さい時から大きくなるまでの全領域に
わたって出力レベルが飽和しないようにでき、しかも入
力レベルに応じて出力レベルが変化するようにできる。
なお、大信号入力時でも最大出力電圧はVrefの値に制
限され、出力電圧が飽和するのを防ぐことができる。
特性は図6(d)に示すように、なだらかな曲線を描
き、入力信号が小さい時から大きくなるまでの全領域に
わたって出力レベルが飽和しないようにでき、しかも入
力レベルに応じて出力レベルが変化するようにできる。
なお、大信号入力時でも最大出力電圧はVrefの値に制
限され、出力電圧が飽和するのを防ぐことができる。
【0038】また、(R1,RQ1)、(R2,RQ
2)および(R3,RQ3)の組み合わせを変化させる
ことによって、曲線の特性を変えることができる。
2)および(R3,RQ3)の組み合わせを変化させる
ことによって、曲線の特性を変えることができる。
【0039】
【発明の効果】以上説明したように、本発明の自動レベ
ル制御回路においては、出力電圧のレベルが制限されて
いる領域(Vd=Vi・Gv>Vref)においては、出力
電圧レベルを制限はするが、入力レベルに応じて出力レ
ベルが多少変化し、入力レベルが大きくなっても、出力
レベルを飽和しないようにし、これによって出力レベル
の飽和から生じる違和感を減少させることができる。
ル制御回路においては、出力電圧のレベルが制限されて
いる領域(Vd=Vi・Gv>Vref)においては、出力
電圧レベルを制限はするが、入力レベルに応じて出力レ
ベルが多少変化し、入力レベルが大きくなっても、出力
レベルを飽和しないようにし、これによって出力レベル
の飽和から生じる違和感を減少させることができる。
【0040】本発明の自動レベル制御回路においては、
分圧され、その分圧された電圧が増幅器に入力され、そ
の増幅器の出力は、第2の分圧器入力され、その第2の
分圧器の出力は電圧比較器の+端子に接続され、電圧比
較器の−端子には基準電圧に接続され、その電圧比較器
の出力は充放電回路の入力端子に供給され、充放電回路
の出力によって第1および第2のトランジスタのゲート
端子を制御するので、出力電圧が基準電圧レベルを越え
ない領域では、増幅器3の増幅度で増幅された信号が出
力され、出力電圧が基準電圧レベルを越える領域では、
出力電圧が飽和することなくかつ入力電圧レベルに応じ
た音の大小レベルが得られ、違和感を減少させることが
可能である。
分圧され、その分圧された電圧が増幅器に入力され、そ
の増幅器の出力は、第2の分圧器入力され、その第2の
分圧器の出力は電圧比較器の+端子に接続され、電圧比
較器の−端子には基準電圧に接続され、その電圧比較器
の出力は充放電回路の入力端子に供給され、充放電回路
の出力によって第1および第2のトランジスタのゲート
端子を制御するので、出力電圧が基準電圧レベルを越え
ない領域では、増幅器3の増幅度で増幅された信号が出
力され、出力電圧が基準電圧レベルを越える領域では、
出力電圧が飽和することなくかつ入力電圧レベルに応じ
た音の大小レベルが得られ、違和感を減少させることが
可能である。
【0041】さらに、本発明の他の自動レベル制御回路
においては、入力信号は、入力端子に接続された第1の
分圧器によって分圧され、その分圧された電圧が増幅器
に入力され、その増幅器の出力は電圧比較器4の+端子
に入力され、一方、電圧比較器の−端子は第3の分圧器
に接続され、その電圧比較器の出力は充放電回路の入力
端子に供給され、充放電回路の出力によって第1および
第3のトランジスタのゲート端子を制御するので、入出
力特性はなだらかな曲線を描き、全領域にわたって音の
大小が確保でき、大信号入力時でも最大出力電圧はVre
fの値に制限され、出力電圧が飽和するのを防ぐことが
できる。
においては、入力信号は、入力端子に接続された第1の
分圧器によって分圧され、その分圧された電圧が増幅器
に入力され、その増幅器の出力は電圧比較器4の+端子
に入力され、一方、電圧比較器の−端子は第3の分圧器
に接続され、その電圧比較器の出力は充放電回路の入力
端子に供給され、充放電回路の出力によって第1および
第3のトランジスタのゲート端子を制御するので、入出
力特性はなだらかな曲線を描き、全領域にわたって音の
大小が確保でき、大信号入力時でも最大出力電圧はVre
fの値に制限され、出力電圧が飽和するのを防ぐことが
できる。
【0042】さらに、本発明の自動レベル制御回路は、
入力信号は、第1の分圧器によって分圧され、その分圧
された電圧が増幅器に入力され、その増幅器の出力は、
第2の分圧器に入力され、その第2の分圧器の出力は電
圧比較器の+端子に接続され、一方、電圧比較器の−端
子は第3の分圧器に接続され、その電圧比較器の出力は
充放電回路の入力端子に供給され、充放電回路の出力に
よって第1、第2および第3のトランジスタのゲート端
子を制御するので、入出力特性はなだらかな曲線を描
き、全領域にわたって音の大小が確保でき、大信号入力
時でも最大出力電圧はVrefの値に制限され、出力電圧
が飽和するのを防ぐことができる。
入力信号は、第1の分圧器によって分圧され、その分圧
された電圧が増幅器に入力され、その増幅器の出力は、
第2の分圧器に入力され、その第2の分圧器の出力は電
圧比較器の+端子に接続され、一方、電圧比較器の−端
子は第3の分圧器に接続され、その電圧比較器の出力は
充放電回路の入力端子に供給され、充放電回路の出力に
よって第1、第2および第3のトランジスタのゲート端
子を制御するので、入出力特性はなだらかな曲線を描
き、全領域にわたって音の大小が確保でき、大信号入力
時でも最大出力電圧はVrefの値に制限され、出力電圧
が飽和するのを防ぐことができる。
【0043】さらに、発明の自動レベル制御回路は、
(R1,RQ1)と(R2,RQ2)の組み合わせを、
RQ1/(R1+RQ1)=n{R2/(R2+RQ
2)}となるように設定し、nを変化させることができ
る。
(R1,RQ1)と(R2,RQ2)の組み合わせを、
RQ1/(R1+RQ1)=n{R2/(R2+RQ
2)}となるように設定し、nを変化させることができ
る。
【0044】さらに、発明の自動レベル制御回路は、
(R1,RQ1)と(R3,RQ3)の組み合わせを、
RQ1/(R1+RQ1)=n{R3/(R3+RQ
3)}となるように設定し、nを変えることで曲線の特
性を変えることができる。
(R1,RQ1)と(R3,RQ3)の組み合わせを、
RQ1/(R1+RQ1)=n{R3/(R3+RQ
3)}となるように設定し、nを変えることで曲線の特
性を変えることができる。
【0045】さらに、(R1,RQ1)、(R2,RQ
2)および(R3,RQ3)の各組み合わせを変化させ
ることによって、曲線の特性を変えることができる。
2)および(R3,RQ3)の各組み合わせを変化させ
ることによって、曲線の特性を変えることができる。
【図1】 本発明の実施の形態1の自動レベル制御回路
を示す図である。
を示す図である。
【図2】 本発明の実施の形態1の自動レベル制御回路
の各部の特性を示す図である。
の各部の特性を示す図である。
【図3】 本発明の実施の形態2の自動レベル制御回路
を示す図である。
を示す図である。
【図4】 本発明の実施の形態2の自動レベル制御回路
の各部の特性を示す図である。
の各部の特性を示す図である。
【図5】 本発明の実施の形態3の自動レベル制御回路
を示す図である。
を示す図である。
【図6】 本発明の実施の形態3の自動レベル制御回路
の各部の特性を示す図である。
の各部の特性を示す図である。
【図7】 従来の自動レベル制御回路を示す図である。
【図8】 従来の自動レベル制御回路の各部の特性を示
す図である。
す図である。
【図9】 Nチャネルトランジスタの入出力レベル特性
を示す図である。
を示す図である。
【図10】 充放電回路の詳細な回路を示す図である。
1 抵抗(抵抗値R1) 3 増幅器 4 電圧比較器 5 充放電回路 6 コンデンサ 8 抵抗(抵抗値R2) 10 抵抗(抵抗値R3) Vref 基準電圧 Q1 Nチャネル形MOSトランジスタ(オン抵抗値R
Q1) Q2 Nチャネル形MOSトランジスタ(オン抵抗値R
Q2) Q3 Nチャネル形MOSトランジスタ(オン抵抗値R
Q3)
Q1) Q2 Nチャネル形MOSトランジスタ(オン抵抗値R
Q2) Q3 Nチャネル形MOSトランジスタ(オン抵抗値R
Q3)
Claims (6)
- 【請求項1】 入力端子に接続された第1の抵抗と第1
のトランジスタとからなる第1の分圧器と、 前記第1の抵抗と第1のトランジスタの交点に接続され
た増幅器と、 前記増幅器の出力に接続される第2の抵抗と第2のトラ
ンジスタとから構成される第2の分圧器と、 +端子が前記第2の抵抗と第2のトランジスタの交点に
接続され、−端子が基準電圧に接続される電圧比較器
と、 前記電圧比較器の出力が入力され、その出力は前記第1
および第2のトランジスタのゲート端子に接続される充
放電回路と、を有することを特徴とする自動レベル制御
回路。 - 【請求項2】 入力端子に接続された第1の抵抗と第1
のトランジスタとからなる第1の分圧器と、 前記第1の抵抗と第1のトランジスタの交点に接続され
た増幅器と、 +端子が前記増幅器の出力端子に接続され、−端子が第
3の抵抗と第3のトランジスタと基準電圧から構成され
る第3の分圧器の第3の抵抗と第3のトランジスタの交
点に接続された電圧比較器と、 前記電圧比較器の出力が入力され、その出力は前記第1
および第3のトランジスタのゲート端子に接続される充
放電回路と、を有することを特徴とする自動レベル制御
回路。 - 【請求項3】 入力端子に接続された第1の抵抗と第1
のトランジスタとからなる第1の分圧器と、 前記第1の抵抗と第1のトランジスタの交点に接続され
た増幅器と、 前記増幅器の出力に接続される第2の抵抗と第2のトラ
ンジスタとから構成される第2の分圧器と、 +端子が前記第2の抵抗と第2のトランジスタの交点に
接続され、−端子が第3の抵抗と第3のトランジスタと
基準電圧から構成される第3の分圧器の第3の抵抗の一
端に接続された電圧比較器と、 前記電圧比較器の出力が入力され、その出力は前記第
1、第2および第3のトランジスタのゲート端子に接続
される充放電回路と、を有することを特徴とする自動レ
ベル制御回路。 - 【請求項4】 請求項1記載の自動レベル制御回路にお
いて、 (R1,RQ1)と(R2,RQ2)の組み合わせを、 RQ1/(R1+RQ1)=n{R2/(R2+RQ
2)}となるように設定し、nを変化させることを特徴
とする自動レベル制御回路。ここで、R1:抵抗1の抵
抗値、RQ1:NチャネルトランジスタQ1のオン抵抗
値、R2:抵抗8の抵抗値、RQ2:Nチャネルトラン
ジスタQ2のオン抵抗値である。 - 【請求項5】 請求項2記載の自動レベル制御回路にお
いて、 (R1,RQ1)と(R3,RQ3)の組み合わせを、 RQ1/(R1+RQ1)=n{R3/(R3+RQ
3)}となるように設定し、nを変化させることを特徴
とする自動レベル制御回路。ここで、R1:抵抗1の抵
抗値、RQ1:NチャネルトランジスタQ1のオン抵抗
値、R3:抵抗10の抵抗値、RQ3:Nチャネルトラ
ンジスタQ3のオン抵抗値である。 - 【請求項6】 請求項3記載の自動レベル制御回路にお
いて、 (R1,RQ1)、(R2,RQ2)および(R3,R
Q3)の各組み合わせを変化させることを特徴とする自
動レベル制御回路。ここで、R1:抵抗1の抵抗値、R
Q1:NチャネルトランジスタQ1のオン抵抗値、R
2:抵抗8の抵抗値、RQ2:Nチャネルトランジスタ
Q2のオン抵抗値、R3:抵抗10の抵抗値、RQ3:
NチャネルトランジスタQ3のオン抵抗値である。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7180122A JPH0936682A (ja) | 1995-07-17 | 1995-07-17 | 自動レベル制御回路 |
US08/566,911 US5651073A (en) | 1995-07-17 | 1995-12-04 | Automatic level control circuit for restricting sound level |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7180122A JPH0936682A (ja) | 1995-07-17 | 1995-07-17 | 自動レベル制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0936682A true JPH0936682A (ja) | 1997-02-07 |
Family
ID=16077810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7180122A Pending JPH0936682A (ja) | 1995-07-17 | 1995-07-17 | 自動レベル制御回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5651073A (ja) |
JP (1) | JPH0936682A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011203481A (ja) * | 2010-03-25 | 2011-10-13 | Yamaha Corp | カラオケ装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09214257A (ja) * | 1996-01-30 | 1997-08-15 | Fujitsu Ltd | 動作点補償方式 |
DE19630406C1 (de) * | 1996-07-26 | 1998-01-29 | Sgs Thomson Microelectronics | Filterschaltung und damit ausgerüsteter Audiosignalprozessor |
US6140868A (en) * | 1999-03-09 | 2000-10-31 | Lucent Technologies, Inc. | Master tuning circuit for adjusting a slave transistor to follow a master resistor |
US6271727B1 (en) | 1999-08-06 | 2001-08-07 | Rf Micro Devices, Inc. | High isolation RF power amplifier with self-bias attenuator |
WO2011159349A1 (en) | 2010-06-14 | 2011-12-22 | Audiotoniq, Inc. | Hearing aid system |
US9167339B2 (en) | 2010-07-07 | 2015-10-20 | Iii Holdings 4, Llc | Hearing damage limiting headphones |
US8515110B2 (en) | 2010-09-30 | 2013-08-20 | Audiotoniq, Inc. | Hearing aid with automatic mode change capabilities |
US8976981B2 (en) | 2010-10-07 | 2015-03-10 | Blackberry Limited | Circuit, system and method for isolating a transducer from an amplifier in an electronic device |
EP2439850A1 (en) * | 2010-10-07 | 2012-04-11 | Research in Motion Limited | Circuit, system and method for isolating a transducer from an amplifier in an electronic device |
US10687150B2 (en) | 2010-11-23 | 2020-06-16 | Audiotoniq, Inc. | Battery life monitor system and method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59140727A (ja) * | 1983-01-31 | 1984-08-13 | Fujitsu Ltd | 周波数変換方式 |
US4718119A (en) * | 1984-08-27 | 1988-01-05 | Motorola Inc. | AGC circuit including a precision voltage clamp and method |
US5045809A (en) * | 1989-08-31 | 1991-09-03 | Samsung Electronics Co., Ltd. | Automatic gain control (AGC) circuit for a trunk interface in a private branch exchange (PBX) |
-
1995
- 1995-07-17 JP JP7180122A patent/JPH0936682A/ja active Pending
- 1995-12-04 US US08/566,911 patent/US5651073A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011203481A (ja) * | 2010-03-25 | 2011-10-13 | Yamaha Corp | カラオケ装置 |
Also Published As
Publication number | Publication date |
---|---|
US5651073A (en) | 1997-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4291354B2 (ja) | デシベル−線形出力電圧を有する増幅段 | |
KR20010047751A (ko) | 씨모스 가변이득 앰프 및 그 제어 방법 | |
KR20110028087A (ko) | Cmos 가변 이득 증폭기 | |
JP2001516180A (ja) | 伝送路終端インピーダンスを有するラインレシーバ回路 | |
JPH0936682A (ja) | 自動レベル制御回路 | |
US8902013B2 (en) | Dynamic range compression circuit and class D amplifier | |
US7876154B2 (en) | Variable gain amplifier having linear-in-dB gain characteristic | |
US6353344B1 (en) | High impedance bias circuit | |
US6405164B1 (en) | Audio compression circuit and method | |
WO2005050834A1 (ja) | Am中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路 | |
US20040119536A1 (en) | Variable gain amplifier | |
JP2778540B2 (ja) | 対数増幅回路 | |
US7038542B2 (en) | Variable gain amplifier | |
US20040239426A1 (en) | Operational amplifier generating desired feedback reference voltage allowing improved output characteristic | |
JPH11340753A (ja) | 演算増幅器 | |
US5028882A (en) | Multiple output operational amplifier | |
JPH08265074A (ja) | 自動利得制御回路 | |
JPH03192907A (ja) | 増幅器 | |
JP3229051B2 (ja) | アナログコンパンダ回路 | |
US5438288A (en) | High differential output impedance setter | |
EP0043699A1 (en) | Operational amplifier | |
JP3747247B2 (ja) | ガンマ補正回路 | |
JPH09219629A (ja) | 演算増幅器 | |
JP2982326B2 (ja) | 直流帰還増幅器 | |
JPS5870609A (ja) | 演算増幅回路 |