KR20010047751A - 씨모스 가변이득 앰프 및 그 제어 방법 - Google Patents

씨모스 가변이득 앰프 및 그 제어 방법 Download PDF

Info

Publication number
KR20010047751A
KR20010047751A KR1019990052110A KR19990052110A KR20010047751A KR 20010047751 A KR20010047751 A KR 20010047751A KR 1019990052110 A KR1019990052110 A KR 1019990052110A KR 19990052110 A KR19990052110 A KR 19990052110A KR 20010047751 A KR20010047751 A KR 20010047751A
Authority
KR
South Korea
Prior art keywords
voltage
variable gain
transistor
amplifier
current
Prior art date
Application number
KR1019990052110A
Other languages
English (en)
Other versions
KR100356022B1 (ko
Inventor
송원철
오창준
정희범
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019990052110A priority Critical patent/KR100356022B1/ko
Priority to US09/490,732 priority patent/US6259321B1/en
Publication of KR20010047751A publication Critical patent/KR20010047751A/ko
Application granted granted Critical
Publication of KR100356022B1 publication Critical patent/KR100356022B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45458—Indexing scheme relating to differential amplifiers the CSC comprising one or more capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 CMOS 고주파 가변이득 앰프에 관한 것으로, 특히 고주파에서의 특성이 우수하면서 가변 특성도 넓은 앰프에 관한 것이다.
본 발명은 다수개의 가변이득 앰프 셀이 직렬 연결로 구성되어 넓은 범위의 이득 가변을 가능하게 하는 앰프부와, 상기 앰프부의 가변이득 앰프 셀의 제어전압을 생성하여 출력하는 제어전압 발생부로 구성한다. 본 발명은 넓은 가변 특성을 위해 가변이득 앰프 셀을 구성하는 입력 차동 MOS 트랜지스터의 포화영역과 선형영역을 모두 사용하여 입력신호가 작을 때는 포화영역에서 동작시켜 좋은 이득을 얻게 하고, 입력신호가 크면 선형영역에서 동작케 하여 이득을 줄이면서 왜곡특성이 우수하도록 한다. 또한 이득 제어전압에 대해 이득이 지수함수적인 특성을 갖게 하여 동작의 편리성을 갖는다.

Description

씨모스 가변이득 앰프 및 그 제어 방법 {CMOS variable gain amplifier and control method therefor}
본 발명은 CMOS 고주파 가변이득 앰프에 관한 것으로, 특히 고주파에서의 특성이 우수하면서 이득 가변 특성도 넓은 CMOS 가변이득 앰프 및 그 제어 방법에 관한 것이다.
최근 들어 이동통신 서비스의 급성장과 더불어 무선 휴대기기의 대중화가 이루어 졌으며, 이에 따라 기기의 저렴화 및 소형화가 활발히 연구되고 있다.
이동중의 무선 신호는 기지국(base station)과의 거리와 각종 방해물로 인하여 그 신호의 크기가 수시로 바뀐다. 따라서 이를 보정해 주기 위해 가변이득 앰프가 필요하다.
가변이득 앰프는 여러 가지가 있으나, 대표적으로는 도 1과 도 2에 나타낸 두 가지로 볼 수 있다.
도 1의 가변이득 앰프는 Vip, Vin을 통하여 입력 전압이 가해지면 트랜지스터(M51, M52)에 의해 전류로 바뀌고, 이 전류가 전류원(I11, I12) 및 트랜지스터(M53)로 구성된 부하에 가해져 출력 전압을 나타내게 된다. 이때, 양 출력(Von, Vop) 사이의 트랜지스터(M53)의 게이트에 제어전압(Vcon)을 가해 주면 이 전압에 따라 트랜지스터(M53)의 드레인-소오스간 저항이 달라지게 된다. 즉 출력 저항이 바뀌어져 이득을 가변할 수 있게 된다.
이 회로의 장점은 고주파에서의 가변동작 특성이 우수하다는 것 인데, 이는 차동 입력 트랜지스터(differential pair : M51, M52)의 소오스 연결점인 C점이 가상 접지점(virtual ground)으로서 이곳에 발생하는 어떠한 크기의 기생 커패시터(C11)도 가변 동작에 영향을 미치지 않기 때문이다.
그러나 이 회로는 입력에 수백 mV이상의 전압이 가해지면 입력 트랜지스터 M51 혹은 M52가 도통상태에서 벗어나면서 출력에 큰 왜곡을 발생시키는 단점이 있다. 즉 큰 입력에는 사용할 수 없는 구조가 되는 것이다.
한편 도 2는 다른 형태의 가변 이득앰프로서 동작전압 범위면에서 유리하다. 도 2의 구조는 도 1과 유사하나 제어전압(Vcon)에 따라 변하는 능동 저항(active resistor)의 역할을 하는 트랜지스터(M63)이 입력 쌍을 이루는 트랜지스터(M61, M62)의 소오스 사이에 연결되어 있다.
이의 동작은 입력전압이 작을 경우에는 제어전압(Vcon)을 높여 트랜지스터(M63)의 저항을 줄이게 되어 이득이 증가한다. 또한 입력이 작으므로 왜곡도 마찬가지로 적다. 반대로 입력이 클 경우에는 제어전압(Vcon)을 낮추어 입력 트랜지스터(M61, M62) 사이의 소오스 저항을 키운다. 그러면 입력에 큰 저항으로 인한 일종의 부궤환이 걸리게 되며 이득은 낮아지고 출력은 감소한다. 이때 큰 입력에 대해 부궤환이 걸림으로 해서 상대적으로 왜곡은 적어지게 된다.
그러나 여기에도 단점이 존재하는데 그것은 높은 동작 주파수에서는 이득 감소 특성에 문제가 발생된다.
상세하게 설명을 하면, 저주파에서는 기생 성분에 따른 문제가 거의 없지만 고주파에서는 심각한 영향을 주게 된다.
도 2에서 트랜지스터 M63 및 M64, M65의 드레인 및 소오스에는 접지와의 사이에 기생 커패시터 성분(C21, C22)이 존재하게 된다. 고주파에서 큰 입력전압이 가해져 제어전압은 낮아지고, 트랜지스터 M63의 드레인과 소오스 사이의 저항이 커지면, 트랜지스터 M61과 M62의 소오스 전류는 점차 기생 커패시터 성분 C21, C22를 통하여 흐르게 된다. 이것은 입력 트랜지스터의 입장에서 임피던스(impedance)가 작아지는 효과가 있다.
이 때문에 원하는 이득 감소를 얻을 수 없게 한다. 즉 도 2는 저주파에서는 우수한 특성을 얻을 수 있으나 고주파에서는 원하는 넓은 범위의 이득 감소 특성을 얻을 수 없는 것이다. 따라서 동작 주파수 영역이 좁아 진다.
본 발명의 목적은 상술한 바와 같은 종래 CMOS 가변이득 앰프에서의 입력의 크기와 동작 주파수에서 나타나는 제한적인 특성을 극복하여, 넓은 입력 범위와 양호한 고주파 동작 특성을 갖는 CMOS 가변이득 앰프 및 그 제어 방법을 제공하는 데 있다.
도 1은 종래의 대표적인 가변이득 앰프의 회로도
도 2는 종래 다른 형태의 가변이득 앰프 회로도
도 3은 본 발명에 의한 가변이득 앰프의 전체 회로 구성도
도 4는 본 발명에 적용된 가변이득 앰프 셀의 상세 회로도
도 5는 본 발명에 적용된 지수함수 전압 발생기의 상세 회로도
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 앰프부 110 ∼ 130 : 가변이득 앰프 셀
200 : 제어전압 발생부 210 : 지수함수 전압 발생기
211 : 제어전압 변환부 212 : 지수함수 전압 생성부
213 : 베이스 전압 생성부 220 : 가변이득 앰프 셀
230 : 전류원 240 : OP 앰프
상술한 목적을 달성하기 위한 본 발명은 바이폴라(bipolar) 소자에 비해 저속동작 특성을 가지나 제조 비용이 저렴하고 디지털 회로와의 집적화가 용이한 CMOS 소자를 이용하여 가능한 최대 범위의 고주파에서 동작이 가능하고, 넓은 범위의 입력 전압에도 왜곡이 적은 새로운 형태의 고주파 가변이득 앰프로서, 제어 입력 전압에 따라 출력 이득이 지수함수 형태를 갖는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세하게 설명한다.
본 발명의 가변이득 앰프 제어 방법은 다수개의 가변이득 앰프 셀로 구성된 CMOS 가변이득 앰프에서, 입력전압에 따라 외부에서 조절되는 제어전압에 의해 가변이득 앰프 셀의 CMOS 소자 동작점이 선형영역 또는 포화영역으로 제어되어 연속가변이 가능하도록 한다.
도 3은 상기한 가변이득 앰프 제어 방법을 구현한 본 발명의 CMOS 가변이득 앰프의 전체 회로도이다.
도면에서 보듯이, 그 구성은 크게 넓은 범위의 이득 가변을 가능하게 하는 앰프부(100)와, 앰프부(100)를 제어하는 전압을 발생시키는 제어전압 발생부(control voltage generator : 200)로 이루어진다.
그리고, 상기 앰프부(100)는 다수개(예: 3개)의 가변이득 앰프 셀(110∼130)이 직렬연결(cascade connection)되어 구성된다.
또한, 상기 제어전압 발생부(200)는 제어 입력전압에 따라 지수함수형태의 전압을 만들어 내는 지수함수 전압 발생기(210)와, 상기 지수함수 전압발생기(210)의 출력 전압을 증폭하는 가변이득 앰프 셀(220)과, 상기 가변이득 앰프 셀(220)의 출력 노드에 연결되어 출력 전압을 상쇄하는 방향으로 전류를 공급하는 전류원(230)과, 상기 전류원(230)에 의해 상쇄된 전압을 입력받아 상기 가변이득 앰프 셀들(110∼130, 220)의 제어전압을 생성하는 OP 앰프(240)로 이루어진다.
먼저, 본 발명의 가변이득 앰프를 구성하는 가변이득 앰프 셀에 대해 도 4를 참조하여 상세하게 설명한다.
도 4는 본 발명에 적용된 가변이득 앰프 셀에 대한 상세 회로도이다.
도면에서 보듯이, 가변이득 앰프 셀은 상기 앰프부(100)의 가변이득 앰프 셀은, 입력전압이 가해지는 두 입력 차동 트랜지스터(M1, M2)로 이루어진 입력 차동앰프와, 상기 입력 차동 트랜지스터(M1, M2)의 소오스에 공통으로 드레인이 접속된 트랜지스터(M5)로 이루어져 바이어스 전류를 조절하는 바이어스 전류 조절부와, 상기 입력 차동 트랜지스터(M1, M2)의 드레인에 각각의 소오스가 접속되고, 공통으로 접속된 게이트에 제어전압(Vcon) 단자가 접속된 트랜지스터(M3, M4)로 이루어져 상기 입력 차동 트랜지스터(M1, M2)의 선형영역과 포화영역에 걸쳐 동작점을 제어하는 동작점 제어부, 및 상기 트랜지스터(M3, M4)의 드레인에 각각 접속되어 그 접속점에서 출력전압(Von, Vop)이 걸리도록 하는 부하저항(R1, R2)으로 이루어진다.
여기서 도 1과 마찬가지로 가상 접지점 D에 연결되는 기생 커패시터 C1은 D점이 가상 접지점이므로 이득 가변에 따른 주파수 특성에 영향을 끼치지 않는다.
또한 상기 제어 트랜지스터(M3, M4)는 동작점을 제어해 주는 역할과 더불어 소오스가 입력 차동 트랜지스터(M1, M2)의 드레인에 직렬연결 됨으로써 출력 이득에 의한 밀러 효과(Miller effect)를 차단하여 주파수 특성을 유리하게 해주는 역할도 한다.
이와 같은 가변이득 앰프 셀은 제어전압(Vcon)에 따라 입력 차동앰프의 두 트랜지스터(M1, M2)의 드레인-소오스간 전압을 변화시킴으로써, 선형영역과 포화영역으로 이동하며 동작되도록 하여 이득을 조절하여 준다.
증폭하고자 하는 외부 입력신호 Vip, Vin의 바이어스 전압은 입력 차동 트랜지스터(M1, M2)의 바이어스 전압으로 인가되고, 가변이득 앰프 셀의 출력의 공통 바이어스전압(common mode voltage) Von, Vop는 다음단의 가변이득 앰프 셀의 바이어스 전압이 된다. 따라서 다수개의 가변이득 앰프 셀들을 직렬 연결하는 경우 따로 바이어스를 가해줄 필요가 없는 장점이 된다.
가변이득 앰프 셀의 바이어스 전류를 조절하는 전압 Vn은 제어전압 Vcon에 따라 입력 차동 트랜지스터(M1, M2)의 바이어스 상태가 변하여 D점의 전위가 바뀌어도 트랜지스터 M5에 일정한 전류가 흐르도록 한다. 이렇게 바이어스 전류를 일정하게 하는 것은 고주파에서의 주파수 특성이 열화되는 것을 막아 주기 위해서이다.
만약 큰 입력이 들어오면, 증폭이득을 감소시키기 위해 낮은 외부 제어전압(Vc)이 제어전압 발생부(200)의 입력에 가해지고 이에 따라 출력되는 가변이득 앰프 셀의 제어전압(Vcon)은 낮게 조절될 것이다.
제어전압(Vcon) 낮아지면 입력 차동 트랜지스터(M1, M2)의 드레인 전압이 낮아지면서 선형영역에 들어가고, 이득은 감소하면서 왜곡 특성은 개선되는 결과를 가져온다. 즉, 큰 입력에서는 가변이득 앰프 셀의 제어 전압(Vcon)이 낮아지도록 외부에서 제어전압(Vc)을 조절해 주면 입력 차동 트랜지스터(M1, M2)의 동작점을 선형영역에 두어 적은 왜곡으로 동작하는 범위를 넓혀 준다.
반면에 작은 입력이 가해지면, 증폭이득을 증가시키기 위해 높은 외부 제어전압(Vc)이 제어전압 발생부(200)의 입력에 가해지고 이에 따라 출력되는 가변이득 앰프 셀의 제어전압(Vcon)은 높게 조절될 것이다. 제어전압(Vcon)이 높아지면 입력 차동 트랜지스터(M1, M2)가 포화 영역에 머물면서 왜곡 특성은 좁아지나 입력 전압이 작아 신호 왜곡의 문제는 적으며, 이득은 커진다.
이때 외부 제어전압(Vc)의 생성은 각기 적용되는 시스템의 특성에 따라 다르게 설정된다.
결과적으로 본 발명의 가변이득 앰프 셀의 특성은 고주파에서 가변 이득 특성의 열화도 적고, 또한 입력전압의 크기에 따라 입력 차동트랜지스터(M1, M2)를 포화 영역과 선형영역 사이에서 적절히 동작 시켜 왜곡 특성을 개선시키는 것이다.
이하, 상술한 이득가변 앰프 셀의 제어전압을 생성하는 제어전압 발생부(200)의 동작을 설명한다.
지수함수 전압 발생기(210)에서는 외부 제어 전압(Vc)에 따라 출력에 역지수함수 전압(Voe)을 발생시키며, 이 전압(Voe)이 이득가변 앰프 셀(220)의 입력에 가해진다. 그러면 이득가변 앰프 셀(220)은 이에 따른 전압을 출력하게 되는데, 이 출력 노드에는 일정 크기의 전류원(230)이 연결되어 출력 전압을 상쇄하는 방향으로 전류가 흐르게 되어 있다. 따라서 OP 앰프(240)에는 전류원(230)에 의해 상쇄된 전압(Vov)이 가해지게 된다.
그리고, OP 앰프(240)의 출력은 가변이득 앰프 셀(220)의 제어전압(Vcon)이 된다. 이 제어전압(Vcon)은 OP 앰프(240)의 입력전압(Vov)이 0 볼트(정상상태 입력으로 실제는 아주 미소한 값을 갖는다)가 되도록 가변이득 앰프 셀(220)의 이득을 조절하는 것이다. 이것은 다시 말하면 가변이득 앰프 셀(220)의 이득이 지수함수 형태가 되는 것이다.
이를 수식을 이용하여 좀더 자세히 설명하면 다음과 같다. 주어진 입력 전압 Vc에 대해 지수함수 전압 발생기(210)의 출력전압(Voe)은 수학식 1과 같다.
여기서, K1, K2는 회로에 따른 상수이다.
한편 가변이득 앰프 셀(220)의 이득을 Av, 그 출력 전압을 Vov라 하고, 전류원(230)이 가변이득 앰프 셀(220) 내의 출력 저항에 흐름으로써 상쇄되는 전압 크기를 Vk라 하면 그 관계는 수학식 2와 같이 표현할 수 있다.
그런데, 정상동작 상태에서 OP 앰프(240)의 입력 전압(Vov)이 0볼트가 되도록 가변이득 앰프 셀(220)의 제어전압(Vcon)이 생성되므로, 사실은 가변이득 앰프 셀(220) 자체만의 출력 전압은 어떤 일정한 값(Vk)으로 고정되는 것이다.
즉, OP 앰프(240)의 입력 전압(Vov) = 0 이 되고, 이를 정리하면 수학식 3과 같다.
수학식 3에서 Av에 대해 정리하면 수학식 4와 같다.
수학식 4를 보면 가변이득 앰프 셀(220)의 이득은 입력 제어전압(Vc)에 대해 지수함수 형태가 됨을 알 수 있다.
한편 앰프부(100)는 3개의 동일한 이득가변 앰프 셀(110∼130)이 직렬 연결(cascade connection)되어 있으므로 앰프부(100)의 전체 이득은 수학식 5와 같이 주어진다.
수학식 5에서 보듯이 전체 이득도 역시 입력 제어전압(Vc)에 대해 지수함수 형태가 됨을 알 수 있다.
도 5의 지수함수 전압 발생기(210)에 대해 설명한다.
도면에서 보듯이, 본 발명에 적용된 지수함수 전압 발생기(210)는 외부 제어전압(Vc)을 내부 신호처리에 적당한 크기로 변환해 주는 제어전압 변환부(211), 상기 제어전압 변환부(211)의 출력을 내부 바이폴라 트랜지스터의 에미터에 공급받아 지수함수 전압을 생성하는 지수함수 전압 생성부(212) 및 상기 지수함수 전압 생성부(212)의 바이폴라 트랜지스터의 베이스 전압을 공급하는 베이스 전압 생성부(213)로 이루어진다. 그리고, 상기 제어전압 변환부(211)는 저항(R3, R4)에 의해 출력 전압(V1)의 크기가 조절되는 OP 앰프(OP1)로 구성된다.
상기 지수함수 전압 생성부(212)는 상기 제어전압 변환부(211)의 출력 전압에 대해 전압 폴로어(voltage follower)를 구성하는 OP 앰프(OP2), 트랜지스터(M13, 14)와; 상기 트랜지스터(M13, M14)의 소오스 전압을 에미터에 인가 받고, 또 베이스 전압 생성부(213)로부터 베이스 전압을 인가 받아 에미터에 지수함수 전류를 발생시키는 바이폴라 트랜지스터(Q1)와; 상기 트랜지스터(M13)의 드레인전류에 대해 전류미러를 형성하는 트랜지스터(M6, M7)와, 상기 트랜지스터(M6)의 드레인을 통해 흐르는 소싱전류(sourcing current)와 트랜지스터(M14)의 드레인을 통해 흐르는 싱킹전류(sinking current)를 각각 지수형태의 전압으로 변환하는 저항(R5, R6)으로 이루어진다.
또한, 상기 베이스 전압 생성부(213)는 외부 기준 전압에 대해 전압 폴로어를 구성하는 OP 앰프(OP3), 트랜지스터(M15)와; 상기 트랜지스터(M15)의 소오스전압을 에미터에 인가받아 상기 지수함수 전압 생성부(212)의 바이폴라 트랜지스터의 베이스 전류를 생성하는 바이폴라 트랜지스터(Q2)와; 전류원(Ir)에 대해 전류 미러를 형성하는 트랜지스터(M11, M10)와; 상기 트랜지스터(M10)의 드레인 전류의 변화에 따라 바이폴라 트랜지스터(Q2)의 베이스 전압을 조절하는 트랜지스터 M12의 게이트 단자와 소오스 단자를 두 입력단자하여 OP 앰프를 구성하는 트랜지스터 M12, M9, M8, M16 및 M17로 이루어진다.
이와 같이 구성되는 본 발명의 지수함수 전압발생기(210)의 기본 원리는 바이폴라 트랜지스터의 에미터와 베이스 사이에 전압을 가하면 그 전류는 지수함수 형태를 갖는 현상을 이용한 것이다. 즉 바이폴라 트랜지스터에서 출력 전류와 에미터-베이스 사이의 전압 관계는 수학식 6과 같다.
여기서, IE는 에미터 전류이고, IS는 포화전류이며, VBE는 베이스-에미터간 전압이고, VT는 문턱전압이다.
먼저, 외부에서 가해지는 입력 제어전압의 범위를 내부에 알맞게 조절할 필요가 있다. 제어전압 변환부(211)의 OP 앰프(OP1)는 인버터 형태로서 저항 R3, R4의 크기를 조절하여 전압의 극성을 바꾸면서 출력 전압(V1)의 크기를 조절한다.
이때 OP 앰프(OP1)의 Vip 단자에는 정전압 Vr 이 연결되어 있어 출력의 평균 DC 레벨은 여기에 맞추어 진다. OP 앰프(OP1)의 출력 전압 V1이 OP 앰프(OP2)를 거쳐 트랜지스터 M13 및 M14의 게이트에 가해지며, 트랜지스터 M13, M14의 소오스 전압이 OP 앰프(OP2)에 부궤환 되어 바이폴라 트랜지스터(Q1)의 에미터에는 V1 크기의 전압이 가해진다.
마찬가지의 원리로 바이폴라 트랜지스터(Q2)의 에미터에는 전압 Vr이 가해지게 된다. 바이폴라 트랜지스터(Q2)의 바이어스 전류는 Ir로 정해지는데, 이것은 다이오드 형태로 연결된 트랜지스터 M11의 드레인에 외부 전류원에서 정전류 Ir을 흘려주고, M10과 M11이 전류미러(current mirror) 형태이므로 M10의 드레인에도 같은 크기의 전류 Ir이 흐르게 되기 때문이다.
만약 바이폴라 트랜지스터(Q2)의 에미터에 Ir 보다 적은 전류가 흐르게 되면 M12의 게이트 전압이 높아지게 된다. 이로 인해 M12의 드레인 전류가 M9, M8, M16, M17을 거쳐 흘러, 바이폴라 트랜지스터(Q1, Q2)의 베이스 전압인 vb를 낮추어줌으로써 바이폴라 트랜지스터(Q2)의 에미터에 흐르는 전류가 Ir이 되도록 한다. 이 크기는 외부 제어 전압 Vc가 Vr의 크기일 때의 바이폴라 트랜지스터(Q1)의 전류를 결정해 주는 것이다.
제어 전압 Vc가 바뀜에 따라 제어전압 변환부(211)의 출력 전압 V1이 변하며, 이것이 바이폴라 트랜지스터(Q1)의 에미터 전압에 변화를 주어 Q1의 에미터에는 지수함수 전류가 흐르게 된다.
바이폴라 트랜지스터(Q1)에 흐르는 전류의 크기는 바이폴라 트랜지스터(Q2)의 2배이며, 따라서 V1=Vr일 때 2*Ir 전류가 흐르게 된다. 따라서 M13, M14에는 각각 Ir이 흐른다. M13의 드레인전류는 M6, M7의 전류미러를 통해 M6의 드레인에서 소싱전류(sourcing current)를 흘려주고, M14는 같은 크기의 싱킹전류(sinking current)를 흘려준다. 이 두 전류는 저항 R5, R6을 통하여 각각 정전압 Vb에 연결되어 있다. 상기의 두 전류가 지수함수 형태이므로 출력 전압(Vop, Von) 역시 지수함수 형태가 된다.
상술한 바와 같이 본 발명은 CMOS 소자의 최대 동작 주파수까지 넓은 가변 이득 특성을 유지하는, 성능이 뛰어난 중간주파수용 가변이득 앰프를 제작할 수 있다. 또한 본 발명의 가변이득 앰프는 CMOS 소자를 이용하므로 이동통신 기기의 제조원가 절감과 소형화를 이룰 수 있는 장점을 가진다.
이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (8)

  1. 동일한 이득을 갖는 다수개의 가변이득 앰프 셀이 넓은 범위의 이득 가변을 연속적으로 가능하도록 직렬 연결로 구성된 앰프부(100)와;
    입력전압(Vin, Vip)에 따라 조절된 외부 제어전압(Vc)에 의해 상기 앰프부(100)의 이득이 가변되도록 가변이득 앰프 셀 제어전압(Vcon)을 생성하여 출력하는 제어전압 발생부(200)를 포함하여 구성되는 것을 특징으로 하는 CMOS 가변이득 앰프.
  2. 제1항에 있어서,
    상기 앰프부(100)의 가변이득 앰프 셀은,
    입력전압이 가해지는 두 입력 차동 트랜지스터(M1, M2)로 이루어진 입력 차동앰프와;
    상기 입력 차동 트랜지스터(M1, M2)의 소오스에 공통으로 드레인이 접속된 트랜지스터(M5)로 이루어져 바이어스 전류를 조절하는 바이어스 전류 조절부와;
    상기 입력 차동 트랜지스터(M1, M2)의 드레인에 각각의 소오스가 접속되고, 공통으로 접속된 게이트에 제어전압(Vcon) 단자가 접속된 트랜지스터(M3, M4)로 이루어져 상기 입력 차동 트랜지스터(M1, M2)의 선형영역과 포화영역에 걸쳐 동작점을 제어하는 동작점 제어부; 및
    상기 트랜지스터(M3, M4)의 드레인에 각각 접속되어 그 접속점에서 출력전압(Von, Vop)이 걸리도록 하는 부하저항(R1, R2)을 포함하는 것을 특징으로 하는 CMOS 가변이득 앰프.
  3. 제1항 또는 제2항에 있어서,
    상기 제어전압 발생부(200)는 제어 입력전압에 따라 지수함수적인 전압을 만들어 내는 지수함수 전압발생기(210)와; 상기 지수함수 전압발생기(210)의 출력 전압을 증폭하는 가변이득 앰프 셀(220)과; 상기 가변이득 앰프 셀(220)의 출력 노드에 연결되어 출력 전압을 상쇄하는 방향으로 전류를 공급하는 전류원(230)과; 상기 전류원(230)에 의해 상쇄된 전압을 입력받아 상기 가변이득 앰프 셀들의 제어 전압을 생성하는 OP 앰프(240)를 포함하여 구성되는 것을 특징으로 하는 CMOS 가변이득 앰프.
  4. 제3항에 있어서,
    상기 지수함수 전압 발생기(210)는 외부 입력 제어전압(Vc)을 내부 신호처리에 적당한 크기로 변환해 주는 제어전압 변환부(211)와; 상기 전압 변환부(211)의 출력을 내부 바이폴라 소자의 에미터에 공급하여 지수함수 전압을 생성하는 지수함수 전압 생성부(212); 및 상기 지수함수 전압 생성부(212)의 바이폴라 소자의 베이스 전압을 결정해 주는 베이스 전압 생성부(213)를 포함하여 구성되는 것을 특징으로 하는 CMOS 가변이득 앰프.
  5. 제4항에 있어서,
    상기 제어전압 변환부(211)는 저항(R3, R4)에 의해 출력 전압(V1)의 크기가 조절되는 OP 앰프(OP1)를 포함하는 것을 특징으로 하는 CMOS 가변이득 앰프.
  6. 제4항에 있어서,
    상기 지수함수 전압 생성부(212)는 상기 제어전압 변환부(211)의 출력 전압에 대해 전압 폴로어를 구성하는 OP 앰프(OP2), 트랜지스터(M13, 14)와; 상기 트랜지스터(M13, M14)의 소오스 전압을 에미터에 인가 받고, 또 베이스 전압 생성부(213)로부터 베이스 전압을 인가 받아 에미터에 지수함수 전류를 발생시키는 바이폴라 트랜지스터(Q1)와; 상기 트랜지스터(M13)의 드레인전류에 대해 전류미러를 형성하는 트랜지스터(M6, M7)와; 상기 트랜지스터(M6)의 드레인을 통해 흐르는 소싱전류와 트랜지스터(M14)의 드레인을 통해 흐르는 싱킹전류를 각각 지수형태의 전압으로 변환하는 저항(R5, R6)을 포함하는 것을 특징으로 하는 CMOS 가변이득 앰프.
  7. 제4항에 있어서,
    상기 베이스 전압 생성부(213)는 외부 기준 전압에 대해 전압 폴로어를 구성하는 OP 앰프(OP3), 트랜지스터(M15)와; 상기 트랜지스터(M15)의 소오스전압을 에미터에 인가 받아 상기 지수함수 전압 생성부(212)의 바이폴라 트랜지스터의 베이스 전류를 생성하는 바이폴라 트랜지스터(Q2)와; 전류원으로부터 일정한 드레인 전류를 공급받는 트랜지스터(M11)와; 상기 트랜지스터(M11)와 전류 미러를 형성하는 트랜지스터(M10); 및 트랜지스터(M12)의 게이트 단자와 소오스 단자를 두 입력단자로 하여 OP 앰프를 구성하여, 상기 트랜지스터(M10)의 드레인 전류의 변화에 따라 바이폴라 트랜지스터(Q2)의 베이스 전압을 조절하는 트랜지스터 M12, M9, M8, M16 및 M17을 포함하는 것을 특징으로 하는 CMOS 가변이득 앰프.
  8. 다수개의 가변이득 앰프 셀로 구성된 CMOS 가변이득 앰프에서, 입력전압에 따라 외부에서 조절되는 제어전압에 의해 가변이득 앰프 셀의 CMOS 소자 동작점이 선형영역 또는 포화영역으로 제어되어 연속가변이 가능하도록 하는 것을 특징으로 하는 CMOS 가변이득 앰프 제어 방법.
KR1019990052110A 1999-11-23 1999-11-23 씨모스 가변이득 앰프 및 그 제어 방법 KR100356022B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990052110A KR100356022B1 (ko) 1999-11-23 1999-11-23 씨모스 가변이득 앰프 및 그 제어 방법
US09/490,732 US6259321B1 (en) 1999-11-23 2000-01-25 CMOS variable gain amplifier and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990052110A KR100356022B1 (ko) 1999-11-23 1999-11-23 씨모스 가변이득 앰프 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20010047751A true KR20010047751A (ko) 2001-06-15
KR100356022B1 KR100356022B1 (ko) 2002-10-18

Family

ID=19621339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052110A KR100356022B1 (ko) 1999-11-23 1999-11-23 씨모스 가변이득 앰프 및 그 제어 방법

Country Status (2)

Country Link
US (1) US6259321B1 (ko)
KR (1) KR100356022B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744319B2 (en) 2001-12-13 2004-06-01 Hynix Semiconductor Inc. Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same
KR100501187B1 (ko) * 2003-02-19 2005-07-18 삼성전기주식회사 전류미러를 이용한 가변 이득 증폭기
KR100599449B1 (ko) * 2004-12-20 2006-07-12 한국전자통신연구원 Ｃｍｏｓ 가변 이득 증폭기
KR100613141B1 (ko) * 2002-07-19 2006-08-17 인티그런트 테크놀로지즈(주) 선형성이 개선된 가변 이득 증폭기
KR100669995B1 (ko) * 2004-06-30 2007-01-16 강근순 디지털 입력의 증감에 따라 전압 이득이 지수적으로 증감하는 가변이득 증폭기
KR100714616B1 (ko) * 2005-06-23 2007-05-07 삼성전기주식회사 지수 함수 발생기 및 이를 이용한 가변 이득 증폭기
KR100730609B1 (ko) * 2005-02-01 2007-06-21 삼성전자주식회사 지수 함수 발생 장치
KR100870431B1 (ko) * 2007-03-31 2008-11-26 주식회사 하이닉스반도체 반도체 소자

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW442652B (en) * 2000-09-11 2001-06-23 Asia Optical Co Inc Optical receiver circuit of laser range-finder
US6563382B1 (en) * 2000-10-10 2003-05-13 International Business Machines Corporation Linear variable gain amplifiers
KR100400766B1 (ko) * 2000-12-01 2003-10-08 주식회사 하이닉스반도체 지수 함수 발생 회로
EP1271768A1 (en) * 2001-06-19 2003-01-02 u- blox-ag Analog base band unit for a RF receiver
US6788113B2 (en) * 2001-06-19 2004-09-07 Fujitsu Limited Differential signal output apparatus, semiconductor integrated circuit apparatus having the differential signal output apparatus, and differential signal transmission system
US6724235B2 (en) * 2001-07-23 2004-04-20 Sequoia Communications BiCMOS variable-gain transconductance amplifier
US7171170B2 (en) 2001-07-23 2007-01-30 Sequoia Communications Envelope limiting for polar modulators
US6985703B2 (en) 2001-10-04 2006-01-10 Sequoia Corporation Direct synthesis transmitter
US6624699B2 (en) * 2001-10-25 2003-09-23 Broadcom Corporation Current-controlled CMOS wideband data amplifier circuits
US20030098744A1 (en) * 2001-11-29 2003-05-29 Seiichi Banba Variable gain differential amplifier and multiplication circuit
US6583667B1 (en) 2001-12-20 2003-06-24 Institute Of Microelectronics High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic
JP3874247B2 (ja) * 2001-12-25 2007-01-31 株式会社ルネサステクノロジ 半導体集積回路装置
US7489916B1 (en) 2002-06-04 2009-02-10 Sequoia Communications Direct down-conversion mixer architecture
US6838939B2 (en) * 2003-04-29 2005-01-04 Intel Corporation Amplifier apparatus, method, and system
US7805115B1 (en) * 2003-06-02 2010-09-28 Analog Devices, Inc. Variable filter systems and methods for enhanced data rate communication systems
US6812771B1 (en) * 2003-09-16 2004-11-02 Analog Devices, Inc. Digitally-controlled, variable-gain mixer and amplifier structures
US7450915B1 (en) * 2003-12-27 2008-11-11 Sequoia Communications Smart transmitter system
US7496338B1 (en) * 2003-12-29 2009-02-24 Sequoia Communications Multi-segment gain control system
US7609118B1 (en) 2003-12-29 2009-10-27 Sequoia Communications Phase-locked loop calibration system
US7522017B1 (en) 2004-04-21 2009-04-21 Sequoia Communications High-Q integrated RF filters
JP2007538448A (ja) * 2004-05-17 2007-12-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 増幅器のためのプロップノイズ回避
US7672648B1 (en) 2004-06-26 2010-03-02 Quintics Holdings System for linear amplitude modulation
US7183832B1 (en) * 2004-08-30 2007-02-27 Marvell International, Ltd Level shifter with boost and attenuation programming
KR100668364B1 (ko) 2004-12-10 2007-01-16 한국전자통신연구원 가변 이득 증폭기
US7548122B1 (en) 2005-03-01 2009-06-16 Sequoia Communications PLL with switched parameters
US7479815B1 (en) 2005-03-01 2009-01-20 Sequoia Communications PLL with dual edge sensitivity
US7675379B1 (en) 2005-03-05 2010-03-09 Quintics Holdings Linear wideband phase modulation system
US7595626B1 (en) 2005-05-05 2009-09-29 Sequoia Communications System for matched and isolated references
US7598811B2 (en) * 2005-07-29 2009-10-06 Broadcom Corporation Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
KR100648380B1 (ko) 2005-12-12 2006-11-24 한국전자통신연구원 가변 이득 증폭기
US20070205200A1 (en) * 2006-03-02 2007-09-06 Brain Box Concepts Soap bar holder and method of supporting a soap bar
CN101496285A (zh) 2006-05-16 2009-07-29 巨杉通信公司 用于直接调频系统的多模式压控振荡器
US7679468B1 (en) 2006-07-28 2010-03-16 Quintic Holdings KFM frequency tracking system using a digital correlator
US7522005B1 (en) 2006-07-28 2009-04-21 Sequoia Communications KFM frequency tracking system using an analog correlator
US7894545B1 (en) 2006-08-14 2011-02-22 Quintic Holdings Time alignment of polar transmitter
US7920033B1 (en) 2006-09-28 2011-04-05 Groe John B Systems and methods for frequency modulation adjustment
US7683851B2 (en) * 2007-03-19 2010-03-23 Broadcom Corporation Method and system for using a single transformer for FM transmit and FM receive functions
KR20090029474A (ko) * 2007-09-18 2009-03-23 삼성전기주식회사 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기
KR100990088B1 (ko) 2008-07-25 2010-10-29 충북대학교 산학협력단 지수함수 발생기 및 이를 이용한 가변 이득 증폭 장치
US7889006B1 (en) * 2009-09-23 2011-02-15 Maxim Integrated Products, Inc. dB-linear process-independent variable gain amplifier
US10084516B2 (en) * 2016-05-11 2018-09-25 Huawei Technologies Canada Co., Ltd. Antenna sub-array beam modulation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459555A (en) 1982-01-24 1984-07-10 National Semiconductor Corporation MOS Differential amplifier gain control circuit
US4816772A (en) * 1988-03-09 1989-03-28 Rockwell International Corporation Wide range linear automatic gain control amplifier
US5043675A (en) * 1989-11-20 1991-08-27 Analog Devices, Inc. Difference amplifier employing input attenuator network and powered by a single polarity power supply
US5793239A (en) * 1995-06-29 1998-08-11 Analog Devices, Inc. Composite load circuit
US5880631A (en) 1996-02-28 1999-03-09 Qualcomm Incorporated High dynamic range variable gain amplifier
US5880637A (en) * 1997-05-05 1999-03-09 Motorola, Inc. Low-power operational amplifier having fast setting time and high voltage gain suitable for use in sampled data systems
US6011437A (en) * 1998-05-04 2000-01-04 Marvell Technology Group, Ltd. High precision, high bandwidth variable gain amplifier and method
JP2000031763A (ja) * 1998-07-14 2000-01-28 Fujitsu Ltd 可変利得回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744319B2 (en) 2001-12-13 2004-06-01 Hynix Semiconductor Inc. Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same
KR100613141B1 (ko) * 2002-07-19 2006-08-17 인티그런트 테크놀로지즈(주) 선형성이 개선된 가변 이득 증폭기
KR100501187B1 (ko) * 2003-02-19 2005-07-18 삼성전기주식회사 전류미러를 이용한 가변 이득 증폭기
KR100669995B1 (ko) * 2004-06-30 2007-01-16 강근순 디지털 입력의 증감에 따라 전압 이득이 지수적으로 증감하는 가변이득 증폭기
KR100599449B1 (ko) * 2004-12-20 2006-07-12 한국전자통신연구원 Ｃｍｏｓ 가변 이득 증폭기
KR100730609B1 (ko) * 2005-02-01 2007-06-21 삼성전자주식회사 지수 함수 발생 장치
KR100714616B1 (ko) * 2005-06-23 2007-05-07 삼성전기주식회사 지수 함수 발생기 및 이를 이용한 가변 이득 증폭기
KR100870431B1 (ko) * 2007-03-31 2008-11-26 주식회사 하이닉스반도체 반도체 소자

Also Published As

Publication number Publication date
US6259321B1 (en) 2001-07-10
KR100356022B1 (ko) 2002-10-18

Similar Documents

Publication Publication Date Title
KR100356022B1 (ko) 씨모스 가변이득 앰프 및 그 제어 방법
US5343164A (en) Operational amplifier circuit with slew rate enhancement
US20070170991A1 (en) Variable gain circuit
KR20010042366A (ko) 와이드다이내믹레인지 가변이득 증폭기
JPH01311608A (ja) 電圧電流変換回路
EP1686686A1 (en) Am intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit, and semiconductor integrated circuit thereof
EP0730345B1 (en) Variable gain circuit
JPH04233306A (ja) 線形ｃｍｏｓ出力段
EP1435693A1 (en) Amplification circuit
KR20020056830A (ko) 증폭기
US7038542B2 (en) Variable gain amplifier
KR100416168B1 (ko) 전력 증폭기
KR100609683B1 (ko) 온도 보상이 가능한 ｃｍｏｓ지수함수 발생기 회로
JPH11340753A (ja) 演算増幅器
KR20080061480A (ko) Ｃｍｏｓ 가변 이득 증폭기
JP4489438B2 (ja) 改良形の調整可能な利得制御システムおよびその方法
US7126425B2 (en) Voltage control circuit for common mode voltage and method for controlling the same
US5028882A (en) Multiple output operational amplifier
KR100475405B1 (ko) 보상회로를 갖는 가변이득증폭기
US6879204B1 (en) Exponential conversion circuit
KR100499856B1 (ko) 가변 이득 증폭기
JP4867066B2 (ja) 増幅回路
US5438288A (en) High differential output impedance setter
KR100668455B1 (ko) 가변 이득 증폭기
US20030169112A1 (en) Variable gain amplifier with low power consumption

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140827

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160826

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 18