KR20090029474A - 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기 - Google Patents

넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기 Download PDF

Info

Publication number
KR20090029474A
KR20090029474A KR1020070094746A KR20070094746A KR20090029474A KR 20090029474 A KR20090029474 A KR 20090029474A KR 1020070094746 A KR1020070094746 A KR 1020070094746A KR 20070094746 A KR20070094746 A KR 20070094746A KR 20090029474 A KR20090029474 A KR 20090029474A
Authority
KR
South Korea
Prior art keywords
current
gain
wide
amplifier
variable gain
Prior art date
Application number
KR1020070094746A
Other languages
English (en)
Inventor
듕쿼황
김응주
이상국
이정선
최봉락
김홍봉
Original Assignee
삼성전기주식회사
한국정보통신대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 한국정보통신대학교 산학협력단 filed Critical 삼성전기주식회사
Priority to KR1020070094746A priority Critical patent/KR20090029474A/ko
Priority to US12/210,670 priority patent/US20090072905A1/en
Priority to GB0816936A priority patent/GB2453036A/en
Priority to CNA2008102118939A priority patent/CN101394157A/zh
Publication of KR20090029474A publication Critical patent/KR20090029474A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 CMOS 소자로 구현되고 사전에 설정된 지수 함수를 통해 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기에 관한 것이다.
본 발명의 가변 이득 증폭기는 입력 신호를 이득 조정 신호에 따라 차동 증폭하는 차동 증폭부와, 사전에 설정된 바이어스 전류에 따라 설정되는 근사 지수 함수에 의해 상기 이득 조정 신호를 제공하여 상기 차동 증폭부의 이득을 조정하는 이득 조정부를 포함한다.
Figure P1020070094746
가변 이득 증폭기(Variable Gain Amplifier;VGA), 이득 변동(Gain Variation), 대역폭(Bandwidth), 근사 지수 함수(Approximated Exponential Equation)

Description

넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기{VARIABLE GAIN AMPLIFIER HAVING WIDE GAIN VARIATION AND WIDE BANDWIDTH}
본 발명은 가변 이득 증폭기에 관한 것으로 보다 상세하게는 CMOS 소자로 구현되고 사전에 설정된 지수 함수를 통해 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기에 관한 것이다.
가변이득 증폭기(Variable Gain Amplifier: VGA)는 디스크 드라이브, 보청기, 의료기기, 통신기기 등과 같은 다양한 전자 장치에 필요한 변동 가능한 이득(gain)을 제공하는데 사용된다. 상기 전자 장치들에서 사용되는 신호의 크기(amplitude)는 매우 큰 폭으로 변동될 필요가 있을 수 있으므로, 가능한 넓은 범위의 이득 변동이 요구된다. 예를 들어, 코드분할다중접속(Code Division Multiple Access: CDMA) 통신 시스템은 약 80dB의 이득 변동 폭을 요구하고 있다. 즉, dB 스케일에서, 이득이 선형적으로 형성되는 구간이 넓어야 한다.
dB 스케일에 선형적인 가변 이득을 갖는 증폭기는 지수적인 전류-전압 관계를 제공하는 바이폴라 트랜지스터를 적용함으로써 쉽게 얻을 수 있다. 그러나, CMOS 트랜지스터는 포화 모드에서 제곱법칙에 따르는 전류-전압 특성 또는 거의 선 형적인 전류-전압 특성을 가지므로 CMOS 기반 가변이득 증폭기에서는 dB 스케일에 선형적인 가변이득 증폭기를 구현하는 것이 힘들다. 따라서 CMOS 기반 가변이득 증폭기는 그 이득이 근사화된 지수 방정식을 갖도록 구현된다.
종래에 알려진 상기 근사화된 지수 방정식으로는 하기 수학식 1과 수학식2가 있다. 수학식 1은 근사화된 테일러 급수 전개(Taylor series expansion)인 테일러 근사함수(Taylor approximation function)이고, 수학식 2는 의사지수 함수(Pseudo-exponential function)이다.
Figure 112007067542623-PAT00001
Figure 112007067542623-PAT00002
상기 수학식 1 및 수학식 2에 의한 dB 스케일의 곡선이 도 1에 도시된다. 도 1을 참조하면, 상기 수학식 1 및 수학식 2는 각각 약 12 및 15 dB의 범위에서 ±0.5 dB 미만의 선형성 오차(이상적인 지수함수(도 1의 점선)와의 오차)를 갖는다. 즉, 수학식 1은 12 dB 가량의 dB-선형성 구간을 가지며, 수학식 2는 15 dB 가량의 dB-선형성 구간을 갖는다. 즉, 수학식 1 및 수학식 2에 따른 이득을 갖는 가변이득 증폭기는 그 이득을 각각 12 dB 및 15 dB 범위에서만 변동이 가능하다.
도 2는 상기 수학식 2가 적용된 종래의 가변이득 증폭기의 일례를 도시한다. 도 2에 도시된 바와 같이, 종래의 가변이득 증폭기는 두 개의 MOS트랜지스터(M21, M22)를 포함하는 차동 증폭부(21), 상기 차동 증폭부(21)의 출력단에 각각 연결된 다이오드연결(diode-connected) 부하부(22)로 이루어진다. 도 2에 도시된 종래의 가변이득 증폭기의 차동 이득은 gm - M21 , M22×Rout과 같다. 여기서, gm - M21 , M22는 입력 차동쌍(M21, M22)의 트랜스컨덕턴스이고, Rout은 출력 임피던스이다. 이 종래의 가변이득 증폭기의 출력은 다이오드연결 부하이기 때문에, Rout은 1/gm - M23 , M24에 비례한다. 여기서 gm - M23 , M24는 다이오드연결 부하(M23, M24)의 트랜스컨덕턴스이다. 트랜스컨덕턴스는 바이어스 전류의 함수이므로, 이득 변동은 입력쌍(M21, M22)과 부하(M23, M24)의 바이어스 전류를 제어함으로써 얻을 수 있다. 도 2에 도시된 종래의 가변이득 증폭기의 이득은 하기 수학식 3과 같다.
Figure 112007067542623-PAT00003
상기 수학식 3은 수학식 2에 기재된 의사 지수 방정식과 유사하다. 즉, 도 2에 도시된 종래의 가변이득 증폭기는 수학식 2를 기반으로 설계된 가변이득 증폭기로서, 결과적으로 ±0.5 dB 미만의 선형성 오차를 갖는 범위로 15 dB만 제공할 수 있다.
이러한 종래의 가변이득 증폭기의 좁은 이득 변동폭을 확대하기 위해, 통상 적으로 가변이득 증폭기는 다중 스테이지로 구현되어 왔으며, 그 결과 더 많은 전력을 소모하게 되고 더 큰 칩 영역을 필요로 하게 되며 낮은 잡음특성 및 낮은 선형성을 가져오는 문제가 발생하였다. 특히, 더 많은 이득 스테이지가 사용될수록 노이즈 특성 및 선형성은 더 나빠지게 되는 문제가 있다.
한편, 도 2에 도시된 회로의 주파수 응답을 고려하면, 가변이득 증폭기의 대역폭은 입력 폴(pole) 및 출력 폴에 의해 결정된다. 출력 부하가 다이오드 연결의 트랜지스터이므로, 출력 폴은 주로 트랜지스터(M23, M24)의 바이어스 전류에 의존한다. 낮은 이득으로 설정되는 경우, I0(1-x) 및 대역폭은 확장된다. 그러나 높은 이득으로 설정되는 경우 I0(1-x)는 감소하고 대역폭은 감소된다. 입력 폴은 입력 캐패시턴스의 함수이다. 도 2에서 MOS트랜지스터(M21)의 입력단에서 전체 캐패시턴스는 게이트와 소스 사이의 캐패시턴스(CGS)와 게이트와 드레인 사이의 캐패시턴스(CGD)의 밀러곱(Miller multiplication)을 더한 것, 즉 CGS+(1+|Av|)CGD와 같다. 결과적으로 입력 폴은 이득에 비례하며, 따라서 높은 이득으로 설정될 때 대역폭은 현저하게 감소하는 문제점이 있다.
따라서, 당 기술 분야에서는 적은 양의 바이어스 전류와 작은 칩 면적을 소모할 수 있도록 이득을 제공하는 스테이지의 수를 감소시킬 수 있으면서도 넓은 이득 변동폭을 가지며, 높은 이득에서도 넓은 대역폭을 제공할 수 있는 가변이득 증 폭기가 요구되고 있다.
상술한 문제점을 해결하기 위해, 본 발명의 목적은 CMOS 소자로 구현되고 사전에 설정된 지수 함수를 통해 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기를 제공하는 것이다.
본 발명의 가변 이득 증폭기는 입력 신호를 이득 조정 신호에 따라 차동 증폭하는 차동 증폭부와, 사전에 설정된 바이어스 전류에 따라 설정되는 근사 지수 함수에 의해 상기 이득 조정 신호를 제공하여 상기 차동 증폭부의 이득을 조정하는 이득 조정부를 포함하는 것을 특징으로 한다.
본 발명의 일 실시형태에 따르면, 상기 근사 지수 함수는
Figure 112007067542623-PAT00004
(여기서, k, a는 상기 바이어스 전류에 의해 결정되는 상수, x는 독립 변수)일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 이득 조정부는 사전에 설정된 조정 신호의 전류 레벨을 상기 조정 신호의 전류 레벨과 다른 전류 레벨을 갖는 상기 이득 조정 신호의 전류 레벨로 변환하는 전류 변환기를 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 이득 조정부는 외부로부터의 제어 신호의 전압 레벨을 상기 조정 신호의 전류 레벨로 변환하는 전압-전류 변환기와, 상기 전압-전류 변환기에 사전에 설정된 바이어스 전류를 공급하는 바이어스 회로를 더 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 전류 변환기는 사전에 설정된 구동 전원을 공급하는 구동 전원단과 접지단 사이에 서로 직렬 연결된 적어도 둘의 증폭 소자를 각각 가지며 서로 병렬 연결된 복수의 증폭 유닛과, 상기 구동 전원단과 상기 접지단 사이에 상기 증폭 유닛과 병렬 연결되고, 복수의 증폭 소자가 상기 증폭 유닛으로부터의 전류를 미러링하는 전류 제곱 유닛을 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 전압-전류 변환기는 사전에 설정된 구동 전원을 공급하는 구동 전원단과 접지단 사이에 서로 병렬 연결되는 복수의 증폭 소자를 구비하여 상기 조정 신호의 전압 레벨을 전류 레벨로 변환하는 레벨 변환 회로와, 상기 레벨 변환회로와 접지단 사이에 서로 병렬 연결되는 복수의 증폭 소자를 구비하여 상기 레벨 변환 회로로부터의 전류를 미러링하는 전류 미러 회로를 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 바이어스 회로는 사전에 설정된 구동 전원으로부터의 전류를 미러링하여 상기 바이어스 전류를 공급하는 바이어스 소자 와, 상기 바이어스 전류를 증폭하는 캐스코드 증폭 소자를 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 차동 증폭부는 상기 입력 신호의 입력단의 캐패시턴스를 조절하여 동작 주파수 대역폭을 증가시키는 캐스코드 입력단과, 상기 차동 증폭부의 출력단에 연결되어 출력단의 캐패시턴스를 조절하여 동작 주파수 대역폭을 증가시키는 능동 인덕티브 부하를 더 포함할 수 있다.
본 발명에 따르면 새롭게 제안한 하기의 수학식 4의 근사 지수 함수를 채용하여 가변이득 증폭기를 구현함으로써 단일 스테이지에서 최대 약 65 dB의 넓은 선형 이득 변동 구간을 확보할 수 있는 효과가 있다.
더하여, 본 발명에 따르면 가변이득 증폭기의 이득이 높게 설정되는 경우에도 대역폭이 좁아지는 것을 방지할 수 있는 효과가 있다.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 3은 본 발명의 가변 이득 증폭기의 구성도이다.
도 3을 참조하면, 본 발명의 가변 이득 증폭기(100)는 이득 조정부(110)와 차동 증폭부(120)를 포함할 수 있다.
이득 조정부(110)는 사전에 설정된 근사 지수 함수에 따라 차동 증폭부(120)의 이득을 조정한다.
이에 따라, 이득 조정부(110)는 외부로부터의 제어 신호가 전류 신호인 경우 이를 사전에 설정된 전류 레벨로 변환하는 전류 변환기(112)를 포함하며, 상기 제어 신호가 전압 신호인 경우 전압 레벨을 전류 레벨로 변환하는 전압-전류 변환기(111)와 전압-전류 변환기(111)에 사전에 설정된 바이어스 전류를 공급하는 바이어스 회로(113)를 더 포함한다.
도 5는 본 발명의 가변 이득 증폭기에 채용된 전류 변환기의 회로도이다.
도 5를 참조하면, 본 발명의 가변 이득 증폭기(100)에 채용된 전류 변환기(112)는 복수의 증폭 유닛(112a)과 전류 제곱 유닛(112b)을 포함한다.
복수의 증폭 유닛(112a) 및 전류 제곱 유닛(112b)은 사전에 설정된 구동 전원(VDD)을 공급하는 구동 전원단과 접지단 사이에 서로 병렬 연결된다.
복수의 증폭 유닛(112a)는 복수의 증폭 소자(M51, M52, M53, M54)를 포함하며, 증폭소자(M51)와 증폭소자(M53)는 서로 직렬 연결되고, 증폭소자(M52)와 증폭소자(M54)는 서로 직렬 연결되며, 증폭 유닛(M51, M53)과 증폭 유닛(M52, M54)는 서로 병렬 연결된다.
전류 제곱 유닛(112b)은 복수의 증폭 소자(M55, M56, M57, M58, M59, M510)를 포함하며, 증폭 소자(M55)의 게이트는 증폭 유닛(112a)의 증폭 소자(M51, M52)의 게이트와 연결되며, 증폭소자(M56)와 증폭소자(M57)는 서로의 게이트가 연결된다. 또한, 증폭 소자(M58)은 증폭 소자(M56)과 캐스코드(Cascode) 연결되고, 증폭 소자(M59)와 증폭 소자(M510)는 서로의 게이트가 연결된다.
도 6은 본 발명의 가변 이득 증폭기에 채용된 차동 증폭부의 일례를 도시한 회로도이다.
도 6을 참조하면, 본 발명의 가변 이득 증폭기(100)에 채용된 차동 증폭부(120)는 복수의 증폭 소자(M61 내지 M610) 및 공통 모드 피드백 블럭(Common Mode Feedback Block;CMFB)을 포함한다.
증폭소자(M65, M66)의 각 게이트에는 입력신호(Vin+, Vin-)가 입력된다.
증폭소자(M61, M62)는 상기 구동전원단과 접지단 사이에 위치하여 증폭소자(M65, M66)과 각각 직렬 연결된다. 증폭소자(M61, M62)와 증폭소자(M65, M66) 사이에는 공통 모드 피드백 블럭(CMFB)와 증폭소자(M63, M64)가 연결된다. 증폭소자(M63, M64)의 각 소스단으로부터 증폭된 출력 신호(Vout, Vout-)가 출력된다.
출력신호의 출력단에는 각각 증폭 소자(M67, M68)이 각각 연결되고, 증폭 소자(M69)는 게이트단을 통해 조정신호(Ctrl1)이 입력되고, 증폭소자(M610)의 드레인은 증폭소자(M67, M68)의 소스단과 연결되며 게이트단을 통해 조정신호(Ctrl2)를 입력받는다.
도 7은 본 발명의 가변 이득 증폭기에 채용된 차동 증폭부의 다른 일례를 도시한 회로도이다.
도 7을 참조하면, 본 발명의 가변 이득 증폭기에 채용된 차동 증폭부(120)의 다른 일례로, 능동 인덕티브 부하(121)와 캐스코드 입력단(122)가 더 포함될 수 있다.
능동 인덕티브 부하(121)는 서로 병렬 연결된 증폭 소자(M71, M72, M75, M76), 캐패시터(C) 및 전류원 (I91)을 포함할 수 있다. 능동 인덕티브 부하(121)는는 출력신호(Vout+, Vout-)의 출력단에 각각 연결될 수 있다.
캐스코드 입력단(122)은 입력 신호(Vin+, Vin-))의 입력단을 캐스코드 방식으로 구성할 수 있으며, 증폭소자(M79, M711)의 게이트에는 바이어스 전원(VBIAS)이 입력될 수 있으며, 증폭소자(M79, M711)에 각각 캐스코드 연결된 증폭소자(M710, M712)의 게이트단에 입력 신호(Vin+, Vin-)가 각각 입력될 수 있다.
도 8은 본 발명의 가변 이득 증폭기에 채용된 전압-전류 변환기의 회로도이다.
도 8을 참조하면, 본 발명의 가변 이득 증폭기에 전달되는 제어 신호가 전압 신호인 경우 전압-전류 변환기(111)를 채용할 수 있다. 전압-전류 변환기(111)는 전류 변환 회로(111a)와 전류 미러 회로(111b)를 포함할 수 있다.
전류 변환 회로(111a)는 복수의 증폭 소자(M81 내지 M88)를 포함하며, 전류 미러 회로(111b)는 서로 게이트단이 연결되어 전류를 미러링하는 복수의 증폭 소자(M89, M810, M811, M812)를 포함한다.
전류 변환 회로(111a)의 복수의 증폭 소자(M83, M84, M85, M86, M87, M88)는 상기 구동 전원단과 접지단 사이에 각각 병렬 연결되고 증폭 소자(M81, M82)는 증폭 소자(M85, M86)과 각각 직렬 연결된다. 증폭 소자(M81, M82)의 게이트에는 외부 로부터의 제어신호의 전압(V81, V82)이 인가되고, 증폭소자(M83, M88)의 드레인단으로부터 사전에 설정된 전압 레벨을 갖는 신호(+Ictrl, -Ictrl)가 출력된다.
전류 미러 회로(111b)는 전류 변환 회로(111a)와 접지단 사이에 직렬 연결되고, 증폭 소자(M89)의 게이트는 증폭 소자(M811)의 게이트와 연결되고, 증폭 소자(M810)의 게이트는 증폭 소자(M812)의 게이트와 연결된다.
도 9는 본 발명의 가변 이득 증폭기에 채용된 바이어스 회로의 회로도이다.
도 9를 참조하면, 본 발명의 가변 이득 증폭기에 채용된 바이어스 회로(113)는 바이어스 유닛(113a)와 캐스코드 증폭 유닛(113b)를 포함한다.
바이어스 유닛(113a)은 상기 구동 전원단과 접지단사이에 서로 병렬연결된 복수의 증폭 소자(M93, M94, M95)를 포함하고, 증폭 소자(M93, M94, M95)의 각 게이트는 서로 공통 연결되어 전류를 미러링하여 사전에 설정된 바이어스 전류(Ibias, Io)를 공급한다.
캐스코드 증폭 유닛(113b)은 상기 바이어스 유닛(113a)와 접지단 사이에 직렬 연결되고, 캐스코드 연결되어 바이어스 전류(Ibias)를 증폭하는 증폭 소자(M91, M92)를 포함한다.
이하, 도면을 참조하여 본 발명의 작용 및 효과에 대하여 상세히 설명하도록 한다.
상기 도 1을 통해 설명한 전술한 종래의 함수에 따라 구현된 가변이득 증폭기의 문제를 해결하기 위해, 본 발명은 새로운 근사 지수 함수를 제안한다. 하기 수학식 4는 본 발명에서 제안하는 새로운 근사 지수 함수이다.
Figure 112007067542623-PAT00005
상기 수학식 4에서 k 및 a는 상수이고, x는 독립 변수이다. 도 4는 k값의 변화에 따른 상기 수학식 4의 dB 스케일의 그래프이다. 도 4에 도시된 바와 같이, k=1인 경우, 수학식 4는 ±0.5 dB 미만의 선형성 오차를 갖는 약 20 dB의 선형 구간을 제공한다. k 값이 1 보다 작은 경우, 상기 수학식 4에 따른 dB 선형 구간은 급격하게 향상되며, k=0.55인 경우 65 dB 이상의 dB 선형 구간을 제공할 수 있다. 도 1에 도시된 상기 수학식 1과 수학식 2에 따른 선형 구간과 비교할 때, 본 발명에서 적용하는 상기 수학식 4를 이용한 경우 가변이득 증폭기의 이득변동폭의 dB 선형 구간이 50 내지 55 dB 향상될 수 있다. 따라서, 상기 수학식 4를 적용한 가변이득 증폭기는 한 스테이지의 가변이득 증폭기에서 65 dB 이상의 dB-선형 이득을 제공할 수 있으며, 이는 종래의 수학식 1 및 수학식 2를 적용한 한 스테이지의 가변 이득 증폭기와 비교할 때 dB 선형 이득 변동이 매우 향상될 수 있다.
도 5는 본 발명의 가변 이득 증폭기(100)에 채용된 전류 변환기(112)의 회로 도이다.
도 5를 참조하면, 전류 변환기(112)의 증폭 소자(M51 내지 M510)는 포화 영역에서 바이어스된다. 조정 신호(Ctrl1, Ctrl2)는 차동 증폭부(120)에 전달되며, 전류(Ictrl)은 이후에 상세히 설명하도록 한다. 증폭 소자(M55)의 드레인 전류(Isq)는 입력 전류(Ictrl)와 다음과 같은 수학식 5의 관계를 갖는다.
Figure 112007067542623-PAT00006
여기서, Io는 바이어스 전류를 뜻한다. 전류(Isq)는 증폭 소자(M51)과 증폭 소자(M52)간의 미러링에 의한 전류와 바이어스 전류(Ibias-2Io)의 합으로 나타낼 수 있다. 이에 따라, 전류(Ictrl1, Ictrl2)는 다음과 같은 수학식6의 관계를 갖는다.
Figure 112007067542623-PAT00007
Figure 112007067542623-PAT00008
상기 수학식 6에서, 전류(Ictrl1, Ictrl2)는 조정 신호의 전류(Ictrl)이며, 수학식 4에 근사할 수 있다. 상술한 전류(Ictrl1, Ictrl2)는 차동 증폭부(120)의 이득을 조정한다.
도 6의 차동 증폭부(120)는 공통으로 소스단이 연결된 증폭소자(M65, M66)과 다이오드 연결 부하인 증폭 소자(M67,M68)을 구비한다. 공통 모드 피드백 블럭(CMFB)은 출력 DC 전압(Vout+, Vout-)의 사전에 설정된 전압 레벨로 유지한다.
한편, 상기 수학식 3과 유사하게, 본 발명의 가변이득 증폭기의 이득은 하기 수학식 7과 같이 결정될 수 있다.
Figure 112007067542623-PAT00009
상기 수학식 7에서, gm - M65 , M66는 공통 소스단 연결된 증폭소자(M65, M66)의 트랜스컨덕턴스이며, gm - M67,68는 다이오드연결 부하의 증폭소자(M67, M68)의 트랜스컨덕턴스이다. 또한, (W/L)M65 , 66는 증폭소자(M65, M66)의 넓이와 폭의 비이며, (W/L)M67 ,68은 다이오드 연결 부하의 증폭소자(M67, M68)의 넓이와 폭의 비이다.
상기 수학식 7에서 (W/L)M65 ,66=(W/L)M67 ,68라 가정하고, 상기 수학식 5과 수학식 6을 수학식 7에 대입하면 본 발명의 가변이득 증폭기의 이득은 하기 수학식 8과 같이 표현할 수 있다.
Figure 112007067542623-PAT00010
상기 수학식 8에서, M=(W/L)M65 ,66/(W/L)M67 ,68이고, a=1/IBIAS, k=IBIAS/4Io이다. 즉, 본 발명에 따른 가변이득 증폭기는 본 발명에서 제안하는 근사 지수 함수인 수학식 4와 같은 형태를 갖는다. 상기 수학식 8에서 k, IBIAS, Io는 증폭소자(M65, M66, M67, M68)의 물리적 특성에 의해 결정된 고정된 값이므로 가변이득 증폭기의 이득 조정부(110)로부터의 전류를 k=0.55가 되도록 조정하면, 즉 조정 신호의 전류(Ictrl)을 조정하여 전류(IBIAS)가 2.2Io와 같아지도록 조절하면 가변이득 증폭기의 이득은 단일 증폭 스테이지지만 도 4에서 도시한 것과 같이 65 dB 이상의 선형 변동 구간을 제공할 수 있게 된다.
도 7을 참조하면, 본 발명의 가변이득 증폭기에 포함된 차동증폭부(120)는 능동 인덕티브 부하(121)와 캐스코드 입력단(122)가 형성된다.
상기 능동 인덕티브 부하(121)는 상기 제1 출력단(Vout+) 및 제2 출력단(Vout-)에 각각 연결된다
능동 인덕티브 부하(121)의 동작을 살펴보면, 증폭소자(M72)는 부하로 동작 된다. 증폭소자(M71)는 부하로 동작되는 증폭소자(M72)와 상호 부궤환을 구성한다. 또한, 캐패시터(C)는 제1 출력단(Vout+)이 "제로(zero)"를 갖게 하여 주파수 특성을 향상시킨다. 즉, 가변이득 증폭기의 대역폭을 확장시킨다. 따라서, 캐패시터(C)의 크기를 조절하면 원하는 동작 주파수에서 원하는 이득을 얻을 수 있다. 이러한 동작은 증폭소자(M75, M76), 전류원(91) 및 캐패시터(C)에 의해 동일하게 이루어져제2 출력단(Vout-)이 "제로(zero)"를 갖게 하여 주파수 특성을 향상시킨다.
캐스코드 입력단(122)에서, 증폭소자(M79, M710, M711, M712) 각각의 폭(W)과 길이(L)의 비가 모두 동일하게 설정하면(즉, (W/L)M79=(W/L)M710=(W/L)M711=(W/L)M712로 설정하면), 제1,2 입력단(Vin+, Vin-)으로부터 증폭소자(M711, M712)의 드레인단 까지의 차동 이득(gm - M711/gm - M79)이 1이 된다. 따라서 밀러곱(Miller multiplication)이 최소화되고 그 결과 입력 캐패시턴스는 최소값에 이른다. 결과적으로, 입력폴이 더 높은 주파수로 이동함으로써 가변이득 증폭기가 동작하는 대역폭은 더욱 증가하게 된다.
이와 같이, 본 발명은 넓은 단일 스테이지를 통해 최대 65 dB의 넓은 선형 이득 변동 구간을 확보할 수 있으며, 이득이 커지더라도 주파수 대역이 협소해지는 것을 방지할 수 있다.
한편, 본 발명의 가변 이득 증폭기(100)의 이득 조정부(110)는 전압-전류 변 환기(111)과 바이어스 회로(113)를 더 포함할 수 있다.
도 8을 참조하면, 전압-전류 변환기(111)의 증폭 소자(M81 내지 M812)는 포화 영역에서 바이어스된다. 여기서 입력 전압(V81, V82)는 VBIAS ± VCTRL/2이며, VBIAS는 사전에 설정된 DC 바이어스 전압을 뜻하고, VCTRL는 조정 신호의 전압 레벨을 뜻한다. 전압-전류 변환기(111)에 변환된 조정 신호의 전류 레벨(Ictrl) 다음과 같은 수학식9로 나타낼 수 있다.
Figure 112007067542623-PAT00011
여기서, ID1, ID2, V83, Vth는 각각 증폭소자(M81, M82)의 드레인 전류, 소스 및 문턱전압을 뜻한다.
한편, 도 9를 참조하면, 본 발명의 이득 조정부(110)에 채용된 바이어스 회로(113)의 증폭소자(M93)는 트라이어드 영역(Triode Region)(VDS <<2(VGS - VTH)에서 동작한다. 전류(Io, IBIAS)는 도 5의 전류 변환기(112)로부터 공급된다. 이때, k=0.55로 설정하면 가변 이득 증폭기(100)의 이득 범위는 넓어지며, 이때 전류(IBIAS)는 다음과 같은 수학식10과 같이 나타낼 수 있다.
Figure 112007067542623-PAT00012
상술한 수학식8, 수학식9 및 수학식10에 k=IBIAS/4Io를 적용하면 가변 이득 증폭기(100)의 이득은 하기의 수학식 11과 같이 나타낼 수 있다.
Figure 112007067542623-PAT00013
여기서, a=(VBIAS-V83-VTH)/(V91-VTH)VDS 이며, x=Vctrl이다. 이때, VBIAS-V83=V91로 설정하면 가변 이득 증폭기(100)의 이득은 다음의 수학식12와 같이 계산될 수 있다.
Figure 112007067542623-PAT00014
이때, a=1/VDS 이며, x=Vctrl이다.
상술한 바와 같이, 본 발명의 가변 이득 증폭기(100)는 새로운 근사 지수 함수에 근거하여 이득을 조정함으로써 넓은 이득 변동폭 및 대역폭을 가질 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
도 1은 종래의 가변 이득 증폭기의 이득변동폭에 적용된 근사화된 지수함수들을 도시한 그래프이다.
도 2는 종래의 가변 이득 증폭기의 일례를 도시한 회로도이다.
도 3은 본 발명의 가변 이득 증폭기의 구성도이다.
도 4는 본 발명의 가변 이득 증폭기의 이득변동폭에 적용된 근사화된 지수함수 그래프이다.
도 5는 본 발명의 가변 이득 증폭기에 채용된 전류 변환기의 회로도이다.
도 6은 본 발명의 가변 이득 증폭기에 채용된 차동 증폭부의 일례를 도시한 회로도이다.
도 7은 본 발명의 가변 이득 증폭기에 채용된 차동 증폭부의 다른 일례를 도시한 회로도이다.
도 8은 본 발명의 가변 이득 증폭기에 채용된 전압-전류 변환기의 회로도이다.
도 9는 본 발명의 가변 이득 증폭기에 채용된 바이어스 회로의 회로도이다.
<도면의 주요 부호에 대한 상세한 설명>
110...이득 조정부 111...전압-전류 변환기
112...전류 변환기 113...바이어스 회로
120...차동 증폭부

Claims (8)

  1. 입력 신호를 이득 조정 신호에 따라 차동 증폭하는 차동 증폭부; 및
    사전에 설정된 바이어스 전류에 따라 설정되는 근사 지수 함수에 의해 상기 이득 조정 신호를 제공하여 상기 차동 증폭부의 이득을 조정하는 이득 조정부
    를 포함하는 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기.
  2. 제1항에 있어서,
    상기 근사 지수 함수는
    Figure 112007067542623-PAT00015
    (여기서, k, a는 상기 바이어스 전류에 의해 결정되는 상수, x는 독립 변수)인 것을 특징으로 하는 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기.
  3. 제1항에 있어서, 상기 이득 조정부는
    사전에 설정된 조정 신호의 전류 레벨을 상기 조정 신호의 전류 레벨과 다른 전류 레벨을 갖는 상기 이득 조정 신호의 전류 레벨로 변환하는 전류 변환기를 포함하는 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기.
  4. 제3항에 있어서, 상기 이득 조정부는
    외부로부터의 제어 신호의 전압 레벨을 상기 조정 신호의 전류 레벨로 변환 하는 전압-전류 변환기; 및
    상기 전압-전류 변환기에 상기 바이어스 전류를 공급하는 바이어스 회로
    를 더 포함하는 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기.
  5. 제3항에 있어서, 상기 전류 변환기는
    사전에 설정된 구동 전원을 공급하는 구동 전원단과 접지단 사이에 서로 직렬 연결된 적어도 둘의 증폭 소자를 각각 가지며 서로 병렬 연결된 복수의 증폭 유닛; 및
    상기 구동 전원단과 상기 접지단 사이에 상기 증폭 유닛과 병렬 연결되고, 복수의 증폭 소자가 상기 증폭 유닛으로부터의 전류를 미러링하는 전류 제곱 유닛
    을 포함하는 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기.
  6. 제4항에 있어서, 상기 전압-전류 변환기는
    사전에 설정된 구동 전원을 공급하는 구동 전원단과 접지단 사이에 서로 병렬 연결되는 복수의 증폭 소자를 구비하여 상기 조정 신호의 전압 레벨을 전류 레벨로 변환하는 레벨 변환 회로; 및
    상기 레벨 변환회로와 접지단 사이에 서로 병렬 연결되는 복수의 증폭 소자를 구비하여 상기 레벨 변환 회로로부터의 전류를 미러링하는 전류 미러 회로
    를 포함하는 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기.
  7. 제4항에 있어서, 상기 바이어스 회로는
    사전에 설정된 구동 전원으로부터의 전류를 미러링하여 상기 바이어스 전류를 공급하는 바이어스 유닛; 및
    상기 바이어스 전류를 증폭하는 캐스코드 증폭 유닛
    를 포함하는 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기.
  8. 제1항에 있어서, 상기 차동 증폭부는
    상기 입력 신호의 입력단의 캐패시턴스를 조절하여 동작 주파수 대역폭을 증가시키는 캐스코드 입력단; 및
    상기 차동 증폭부의 출력단에 연결되어 출력단의 캐패시턴스를 조절하여 동작 주파수 대역폭을 증가시키는 능동 인덕티브 부하
    를 더 포함하는 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기.
KR1020070094746A 2007-09-18 2007-09-18 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기 KR20090029474A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070094746A KR20090029474A (ko) 2007-09-18 2007-09-18 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기
US12/210,670 US20090072905A1 (en) 2007-09-18 2008-09-15 Variable gain amplifier having wide gain variation and wide bandwidth
GB0816936A GB2453036A (en) 2007-09-18 2008-09-16 Wide range variable gain CMOS amplifier circuit providing dB-linear gain control
CNA2008102118939A CN101394157A (zh) 2007-09-18 2008-09-18 具有宽增益变化和宽带宽的可变增益放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070094746A KR20090029474A (ko) 2007-09-18 2007-09-18 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기

Publications (1)

Publication Number Publication Date
KR20090029474A true KR20090029474A (ko) 2009-03-23

Family

ID=39930244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070094746A KR20090029474A (ko) 2007-09-18 2007-09-18 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기

Country Status (4)

Country Link
US (1) US20090072905A1 (ko)
KR (1) KR20090029474A (ko)
CN (1) CN101394157A (ko)
GB (1) GB2453036A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101594119B (zh) * 2009-06-26 2011-11-02 华东师范大学 可变增益放大器的弱信号读出电路设计方法
CN102064778B (zh) * 2009-11-16 2013-04-10 杭州士兰微电子股份有限公司 可调增益放大器
US20110177789A1 (en) * 2010-01-20 2011-07-21 Wang Chi Cheng Low noise amplifier and the uses thereof
US8922923B2 (en) 2011-03-01 2014-12-30 Seagate Technology Llc Interleaved automatic gain control for asymmetric data signals
CN102355216B (zh) * 2011-08-01 2014-01-15 四川和芯微电子股份有限公司 具有折叠结构的吉尔伯特单元
CN103490737A (zh) * 2013-08-29 2014-01-01 苏州苏尔达信息科技有限公司 一种新型指数可变增益放大电路
US10236851B2 (en) * 2016-11-17 2019-03-19 Mediatek Inc. Wide bandwidth variable gain amplifier and exponential function generator
CN108563274B (zh) * 2018-03-16 2019-12-20 苏州大学 一种连续可调分贝线性可变增益电路结构
CN109828240A (zh) * 2019-03-21 2019-05-31 中国电子科技集团公司第三十八研究所 一种模拟基带电路及77GHz汽车雷达
CN110191254B (zh) * 2019-05-17 2023-10-31 东莞康佳电子有限公司 一种基于超高清视频信号处理的增益电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100356022B1 (ko) * 1999-11-23 2002-10-18 한국전자통신연구원 씨모스 가변이득 앰프 및 그 제어 방법
US7443241B2 (en) * 2005-11-28 2008-10-28 Via Technologies Inc. RF variable gain amplifier
KR100735547B1 (ko) * 2006-08-18 2007-07-04 삼성전자주식회사 데시벨 선형 특성을 가진 가변 이득 증폭기
JP4859738B2 (ja) * 2007-04-16 2012-01-25 ルネサスエレクトロニクス株式会社 可変利得回路

Also Published As

Publication number Publication date
GB2453036A (en) 2009-03-25
CN101394157A (zh) 2009-03-25
US20090072905A1 (en) 2009-03-19
GB0816936D0 (en) 2008-10-22

Similar Documents

Publication Publication Date Title
KR20090029474A (ko) 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변 이득 증폭기
US6744319B2 (en) Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same
US7088180B2 (en) Programmable gain current amplifier
US7990218B2 (en) Db-linear process-independent variable gain amplifier
US6011437A (en) High precision, high bandwidth variable gain amplifier and method
US3947778A (en) Differential amplifier
US8102209B2 (en) CMOS variable gain amplifier
EP1715579B1 (en) Analogue multiplier
EP1931027A1 (en) Variable gain amplifier and its control method
EP1006648A2 (en) Active compensating capacitive multiplier
JPS63501912A (ja) 多重チャンネル自動利得制御増幅器の較正及び等価方法
KR100714555B1 (ko) 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변이득 증폭기
US20070262818A1 (en) Variable gain amplifier with gain adjusting circuit
US7443240B2 (en) AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit
KR100664309B1 (ko) 가변 이득 차동 증폭기, 이에 사용되는 가변 축퇴 임피던스조절장치, 및 가변 축퇴 임피던스 조절 방법
US6919761B2 (en) Wideband variable gain amplifier with high linearity operating in switch mode
KR20050034596A (ko) 증폭 회로
US7456692B2 (en) Gain variable amplifier
JPH0573285B2 (ko)
US5990744A (en) Wide band process independent gain controllable amplifier stage
KR20040011741A (ko) 보상회로를 갖는 가변이득증폭기
KR100613141B1 (ko) 선형성이 개선된 가변 이득 증폭기
KR100450755B1 (ko) 고선형성 및 고이득을 갖는 트랜스컨덕터 증폭기
US6864748B2 (en) Differential current amplifier with common mode rejection and high frequency boost
KR100282713B1 (ko) 이동통신단말기의 자동이득제어용 가변이득증폭 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
N231 Notification of change of applicant