-
Die Erfindung bezieht sich auf eine Vorladungsschaltung eines
Busses für integrierten Speicher. Sie findet Anwendung auf alle
Arten von Speichern und insbesondere auf die in Halbleiterchips
integrierten Speicher, die Bipolartransistoren und
Feldeffekttransistoren enthalten. Sie ist an Feldeffekttransistoren des
MOS-Typs (Metall-Oxid-Halbleiter) desselben Typs oder
kom-plementären Typs gut angepaßt. Die folgende Beschreibung bezieht
sich in einem erläuternden Beispiel auf die BiCMOS-(Bipolar-
Komplementär-MOS)-Technologie.
-
Das Lesen und Schreiben aus einer bzw. in eine Speicherzelle
erfolgt im allgemeinen über einen oder zwei Busse während in
einem Taktsignal enthaltener Lese- bzw. Schreibphasen. Derzeit
ist es üblich, der Schreibphase und/oder der Lesephase eine
Phase des Vorladens des oder der Busse vorhergehen zu lassen.
Die Vorladungsphasen sind im Taktsignal enthalten. Aus Gründen
der Bequemlichkeit wird ein einziger Bus betrachtet. Das Ziel
der Vorladung ist, den Bus auf ein vorgegebenes Potential zu
legen, das üblicherweise gleich einem Versorgungspotential ist.
Das Schreiben und das Lesen erfolgen je nach dem in eine
Speicherzelle zu schreibenden oder aus einer Zelle gelesenen
binären Zustand durch Aufrechterhalten der vorgegebenen Spannung
des Busses oder durch Entladen des Busses. Die Vorladung
erfolgt gewöhnlich durch wenigstens einen Feldeffektransistor,
wenn der Bus einen kleinen kapazitiven Wert besitzt. Indessen
erfordert die schnelle Vorladung eines Busses, der einen
verhältnismäßig hohen kapazitiven Wert besitzt, beispielsweise
mehr als 1 pF, die Verwendung eines Bipolartransistors. Dieser
Transistor ist mit seinem Kollektor am hohen
Versorgungspotential Vcc und mit seinem Emitter an den Bus angeschlossen. Seine
Basis ist über entsprechende Drain-Source-Pfade von zwei MOS-
Transistoren des komplementären Typs, die an ihren Gates das
Taktsignal empfangen, an Vcc bzw. an Masse angeschlossen.
Außerhalb der Vorladungsphase ist der an Masse angeschlossene
MOS-Transistor im Durchlaßzustand, um die Entladung der Basis
des Bipolartransistors sicherzustellen. Die Vorladungsphase
sperrt diesen Transistor und versetzt den anderen
MOS-Transistor in den Durchlaßzustand. Dieser MOS-Transistor erzeugt für
den vom Versorgungspotential Vcc ausgegebenen Strom einen Pfad,
um den Durchlaßzustand des Bipolartransistors zu steuern. Das
Ende der Vorladungsphase des Taktsignals unterbricht den
Strompfad und steuert den Durchlaßzustand des anderen
MOS-Transistors, um die Basis des Bipolartransistors zu entladen.
-
Diese Vorladungsschaltung weist mehrere Nachteile auf. Die
durch diese Schaltung bewirkte Vorladung des Busses endet
normalerweise dann, wenn sich die Vorladungsschaltung ausreichend
an die Versorgungsspannung Vcc annähert, um den
Bipolartransistor zu sperren oder schwach leitend zu machen. Unter diesen
Umständen hängt die Dauer der Vorladung hauptsächlich vom
kapazitiven Wert des Busses und von der Durchlaßkapazität des durch
das Taktsignal vorgesteuerten MOS-Transistors für die
Versorgung der Basis des Bipolartransistors ab. Es ist wohlbekannt,
daß ein Feldeffekttransistor eine von den
Herstellungsbedingungen abhängige große Streuung seiner
Strom-Spannungs-Kennlinien aufweist, die bis zu einem Verhältnis von mehr als 3
reichen. Daraus folgt, daß eine Vorladungsschaltung des Standes
der Technik keinerlei Einstellung der Vorladungsspannung
ermöglicht und daß die Steuerung dieser Spannung durch die Dauer
des Taktsignals wegen der großen Streuung der Kennlinien des
Feldeffekttransistors, der den Durchlaßzustand des
Versorgungsstrompfades der Basis des Bipolartransistors steuert, nicht
wirksam ist.
-
Aus dem Dokument US-A-4873673 ist ebenfalls eine
Vorladungsschaltung eines Speicherbusses bekannt, der einen Transistor
enthält, der durch ein Taktsignal gesteuert wird und der den
Bus mit einem Versorgungspotential verbindet. Die
Steuerelektrode dieses Transistors ist mit den zwei
Versorgungspotentialen über zwei entsprechende Feldeffekttransistoren des
komplementären
Typs verbunden, deren Gates mit dem Ausgang eines an
den Bus angeschlossenen Schwellenwertverstärkers verbunden
sind. Andererseits ist aus dem Dokument US-A-4813020 eine
Schaltung bekannt, die Feldeffekttransistoren mit einem
Bipolartransistor kombiniert, der dazu vorgesehen ist, einen hohen
Strom durchzulassen und der somit die schnelle Ladung eines
Busses mit hohem kapazitivem Wert ermöglichen würde. Indessen
kann die Kombination dieser beiden Dokumente die Nachteile der
im ersten erwähnten Dokument beschriebenen Vorladungsschaltung
nicht beseitigen.
-
Die Erfindung beseitigt diese Nachteile mittels einer
Vorladungsschaltung, die die Einstellung der Vorladungsspannung
eines Speicherbusses auf einen vorgegebenen Wert während der
Vorladungsphase des Taktsignals ermöglicht.
-
Gemäß der Erfindung besitzt eine Vorladungsschaltung eines
Speicherbusses die Merkmale, die im Anspruch 1 definiert sind.
-
Die Merkmale und Vorteile der Erfindung gehen aus der folgenden
Beschreibung hervor, die beispielhaft und mit Bezug auf die
Figuren der beigefügten Zeichnungen gegeben wird.
-
In den Zeichnungen:
-
- zeigt Fig. 1 ein Ausführungsbeispiel einer
Vorladungsschaltung gemäß der Erfindung; und
-
- zeigt Fig. 2 verschiedene Wellen, die die Funktionsweise
der in Fig. 1 gezeigten Vorladungsschaltung erläutern.
-
In Fig. 1 enthält die Vorladungsschaltung 10 eines
Speicherbusses 11 einen Bipolartransistor Q, der durch ein Taktsignal φ
gesteuert wird. Die Vorladungsschaltung 10 ist in
BiCMOS-Technologie hergestellt. Die n-MOS-Transistoren sind mit N
bezeichnet, während die p-MOS-Transistoren mit P bezeichnet sind. In
der Vorladungsschaltung 10 ist der Bipolartransistor Q mit
seinem
Emitter an einem Punkt A an den Bus 11 angeschlossen und
mit seinem Kollektor an das Versorgungspotential Vcc
angeschlossen. Seine Basis bildet den Punkt B der
Vorladungsschaltung 10. Das Taktsignal φ wird in die Gates von zwei
Transistoren N1, P1 eingegeben. Der Drain des Transistors P1 ist mit dem
Versorgungspotential Vcc verbunden, während seine Source mit
dem Punkt B verbunden ist. Die Source des Transistors N1 ist
mit Masse verbunden, während sein Drain an den Punkt B
angeschlossen ist.
-
Gemäß der Erfindung ist die Basis B des Bipolartransistors Q
über zwei Transistoren P2, N2, deren Gates mit dem Ausgang c
eines an den Bus 11 angeschlossenen Schwellenwertverstärkers 12
verbunden sind, mit dem Versorgungspotential Vcc bzw. mit Masse
verbunden. Mit anderen Worten, die Drain-Source-Pfade der
Transistoren P1 und P2 sind zwischen der Basis B des
Bipolartransistors Q und dem Versorgungspotential Vcc in Serie geschaltet,
während die Drain-Source-Pfade der Transistoren N1 und N2
zwischen der Basis B des Bipolartransistors Q und Masse
parallelgeschaltet sind. Der Schwellenwertverstärker 12 ist aus zwei
Invertierern 12a, 12b aufgebaut. Der Invertierer 12a ist mit
seinem Eingang an den Punkt A des Busses 11 angeschlossen und
weist einen Schwellenwert Ta auf. Der Invertierer 12b ist mit
seinem Eingang an den Ausgang des Invertierers 12a
angeschlossen und weist einen Schwellenwert Tb auf.
-
Die Vorladungsschaltung 10 enthält außerdem vier Transistoren
N3, P3, N4, P4, deren Drain-Source-Pfade zwischen dem
Versorgungspotential Vcc und Masse in Serie geschaltet sind. Der
Transistor P3 ist mit seiner Source an das Potential Vcc
angeschlossen, während sein Gate das Taktsignal φ empfängt. Der
Transistor N3 ist mit seiner Source an Masse angeschlossen,
während sein Gate das komplementäre Taktsignal φ* empfängt. Die
Drains der Transistoren P4 und N4 sind im Punkt A des Busses 11
vereinigt. Ihre Gates sind miteinander und ebenfalls mit dem
Punkt A des Busses 11 vereinigt, derart, daß die Transistoren
N4 und P4 Dioden bilden. Ihre Strom-Spannungs-Kennlinien sind
auf gemeinsame Abzissenachsen (Spannung) bezogen und besitzen
als jeweiligen Ursprung die Spannungspunkte 0 Volt und Vcc. Die
beiden Kennlinien der zwei Dioden schneiden sich in einem
Punkt, dessen Abszisse die Spannung im Punkt A bestimmt. Die
gegenseitige Dimensionierung der Transistoren N4 und P4 ist so
bestimmt, daß sie dem Punkt A das gewünschte
Vorladungspotential Vp des Busses 11 verleihen. Die Transistoren N4 und P4
bilden somit eine Vorspannungsschaltung 13.
-
Die Funktion der Vorladungsschaltung 10 wird nun mit Bezug auf
das Zeitablaufdiagramm von Fig. 2 beschrieben, das Wellen der
Taktsignale φ und φ* und der Signale in den Punkten A, B und c
der Vorladungsschaltung 10 zeigt. In dem gezeigten Beispiel
enthält das Taktsignal φ eine Vorladungsphase φ1 und eine
Ausführungsphase (Schreiben oder Lesen) φ2. Die Vorladungsphase
beginnt im Zeitpunkt t1. Vor dem Zeitpunkt t1 besitzt das
Taktsignal φ den logischen Zustand 1. Es wird angenommenn, daß der
logische Zustand 1 dem Versorgungspotential Vcc = +5 Volt
entspricht. Die Eingabe des Taktsignals φ in die
Vorladungsschaltung 10 sperrt daher die Transistoren P1 und P3 und versetzt
den Transistor N1 in den Durchlaßzustand. Die Sperrung des
Transistors P1 verhindert, daß der Bipolartransistor Q leitend
ist. Der Durchlaßzustand des Transistors N1 gewährleistet die
Abführung der an der Basis des Bipolartransistors Q
akkumulierten Ladungen zur Masse. Folglich beträgt das Potential im Punkt
B 0 Volt. Es wird andererseits angenommen, daß das Potential im
Punkt A des Busses 11 im Anfangszustand 0 Volt beträgt. Dieses
Potential wird über den Verstärker 12 zum Punkt C übertragen,
so daß der Transistor N2 gesperrt ist und der Transistor P2 im
Durchlaßzustand ist. Indessen kann er wegen der Sperrung von P1
keinen Strom leiten.
-
Im Zeitpunkt t1 nimmt das Taktsignal φ den logischen Zustand 0
an, das der Vorladungsphase φ1 entspricht. Die Eingabe des
Taktsignals φ in die Vorladungsschaltung 10 im Zeitpunkt t1
versetzt die Transistoren P1 und P3 in den Durchlaßzustand und
sperrt den Transistor N1. Der Durchlaßzustand der Transistoren
P1 und P2 und der Sperrzustand der Transistoren N1 und N2
ermöglichen die Einleitung eines hohen Stroms in die Basis des
Bipolartransistors Q. Das hohe Leitungsvermögen des
Bipolartransistors Q erhöht das Potential des Punkts A des Busses 11
schnell. Es wird angenommen, daß die gewünschte
Vorladungsspannung Vp des Busses 11 gleich 2,5 Volt beträgt. Unter diesen
Umständen wird dem Schwellenwert Ta des Invertierers 12a des
Verstärkers 12 vorteilhaft ein Wert verliehen, der etwas unterhalb
von Vp liegt und beispielsweise 2,3 Volt beträgt. Der
Schwellenwert Tb des Invertierers 12b liegt oberhalb des
Schwellenwerts Ta, vorzugsweise bei Vp. Unter diesen Umständen bleibt
der Punkt C bei 0 Volt. Andererseits werden die Transistoren P3
und N3 im Zeitpunkt t1 leitend. Folglich lädt ein durch die
Transistoren P3 und P4 fließender Strom somit den Bus 11.
Indessen ist die Ladung des Busses über diese Transistoren
wesentlich langsamer als diejenige über den Transistor Q. Im
Zeitpunkt t2 erreicht das Potential des Punkts A den
Schwellenwert Ta = 2,3 Volt. Bei diesem Wert nimmt der Ausgang des
Invertierers 12a erneut den Zustand "0" an. Das Potential im
Punkt C kippt daher auf +5 Volt, derart, daß der Transistor P2
sperrt und der Transistor 2 leitet. Der Durchlaßzustand des
Bipolartransistors Q wird daher im Zeitpunkt t2 plötzlich
unterbrochen. Die Vorspannungsschaltung 13 lädt fortgesetzt langsam
den Bus 11. Die Dimensionierung der als Dioden geschalteten
Transistoren N4, P4 ist so festgelegt, daß die Spannung im
Punkt A bei der gewünschten Vorladungsspannung Vp = 2,5 Volt
stabilisiert ist. Die Vorspannungsschaltung 13 verhindert auch
parasitäre Oszillationen, die die plötzliche Beendigung des
Durchlaßzustandes des Bipolartransistors Q hervorrufen könnten.
Das Potential des Punkts A ist daher kurze Zeit nach dem
Zeitpunkt t2 und bis zum Ende der Vorladungsphase im Zeitpunkt t3
auf die gewünschte Vorladungsspannung Vp stabilisiert. In
diesem Zeitpunkt beginnt die Lese- oder Schreibphase φ2, die dem
logischen Zustand 1 des Taktsignals φ entspricht. Unter diesen
Umständen sind die Transistoren P1, P3 und N3 im Sperrzustand
und ermöglichen je nach logischem Zustand, der dem Bus 11
während
der Schreib- oder Lesephase entspricht, das Halten der
Ladung oder die Entladung des Busses 11.
-
Es ist anzumerken, daß der Durchlaßzustand des Transistors N2
zwischen den Zeitpunkten t2 und t3 zur Entladung der Basis des
Bipolartransistors Q während seiner Unterbrechungsperiode
beiträgt. Der Transistor N1 könnte daher weggelassen werden. Seine
Beibehaltung kann einzig wegen der elektrostatischen Entladung
außerhalb der Vorladungsphase φ1 gerechtfertigt werden.
Außerdem ist klar, daß die Vorspannungsschaltung 13 eine andere Form
als die beschriebene, die durch den Spannungsteiler N4, P4
gebildet ist, besitzen kann.
-
Andererseits ist wichtig, daß die Gates der Transistoren N2 und
P2 an den Ausgang C des Verstärkers 12 angeschlossen sind. Wenn
beispielsweise das Gate des Transistors N2 an den Punkt A
angeschlossen wäre, würde die zunehmende Erhöhung des Potentials an
diesem Punkt ausgehend vom Zeitpunkt t1 den Transistor N2 mehr
und mehr leitend machen. Folglich würde ein zunehmend größerer
Teil des durch die Transistoren P1 und P2 fließenden Stroms zur
Masse umgeleitet, so daß der Transistor Q immer weniger leitend
würde. Daraus würde eine viel längere Vorladungsdauer t2-t1
folgen. Eine komplexe zusätzliche Schaltung wäre notwendig, um
diese Dauer zu reduzieren. Die Vorladungsvorrichtung gemäß der
Erfindung bietet den Vorteil, sehr einfach zu sein und eine
sehr kurze Vorladungsdauer zu erhalten.
-
Es ist anzumerken, daß das Vorhandensein von vier Transistoren
N3, P3 und N4, P4 nicht notwendig ist. Bei ihrem Fehlen könnte
der Schwellenwert Ta auf die gewünschte Vorladungsspannung Vp
eingestellt sein. Die vier zusätzlichen Transistoren bieten den
Vorteil, eine gute Stabilität des Betriebs der
Vorladungsschaltung 10 und der Vorladungsspannung Vp sicherzustellen.