DE68920118T2

DE68920118T2 - Josephson-Speicherschaltung.

Info

Publication number: DE68920118T2
Application number: DE68920118T
Authority: DE
Inventors: Seigo Kotani
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-10-24
Filing date: 1989-10-20
Publication date: 1995-05-11
Anticipated expiration: 2009-10-21
Also published as: EP0366530B1; EP0366530A2; DE68920118D1; JPH0834061B2; EP0366530A3; JPH02116090A; US4974205A

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft allgemein eine Josephson-Speicherschaltung, welche Josephson-Übergänge enthält, die als Speicherzellen dienen.
Kürzlich ist eine integrierte Schaltung entwickelt worden, welche einen Niob-(Nb)-Josephson-Übergang nutzt. Ein logisches Gatter, welches ein Josephson-Element nutzt, gestattet einen hochschnellen Schaltbetrieb mit niedrigem Leistungsverbrauch. Somit kann ein hochschneller Prozessor durch Josephson-Übergänge erhalten werden. Weil logische Gatter so konfiguriert sind, daß mit höherer Geschwindigkeit arbeiten, ist auch eine Speicherschaltung erforderlich, die mit hoher Geschwindigkeit arbeitet.
Bezugnehmend auf Fig. 1 ist dort eine herkömmliche Josephson-Speicherschaltung dargestellt, die als eine einzige Speicherzelle dient. Daten werden einer Schreibschaltung 10 zugeführt zu der gleichen Zeit wie eine Schreibadresse dorthin zugeführt wird. Die zugeführten Daten werden als ein Strom gehalten, welcher in einer supraleitenden geschlossenen Schleife 10a zirkuliert, die einen Josephson- Übergang enthält. Das Vorhandensein und Nichtvorhandensein des zirkulierenden Stroms entspricht den Daten "1" bzw. "0". Eine Leseschaltung 11 ist magnetisch gekoppelt an die supraleitende geschlossene Schleife 10a und eine Leseadreßleitung 12. Die Leseschaltung 11 führt eine UND-Operation durch in einem ersten Zustand, wo es den zirkulierenden Strom gibt, und einem zweiten Zustand, wo eine Leseadresse an die Leseadreßleitung 12 angelegt wird. Wenn die UND-Logik erfüllt ist, schaltet die Leseschaltung 11 ihren Zustand um und liest Daten aus von der Schreibschaltung 10. Eine Speicherzellenanordnung ist gebildet durch eine große Anzahl von Speicherschaltungen, die jeweils die in Fig. 1 gezeigte Struktur haben.
Eine Speicherzellenanordnung wie oben beschrieben ist ausgebildet auf einem Chip unabhängig oder mit Logikgattern einer Speicherperipherieschaltung. In jedem Falle ist eine große Zahl von Speicherschaltungen auf einem Chip ausgebildet. Um die Streuung bei verschiedenen Parametern in Bezug auf die Speicherschaltungen zu berücksichtigen und die Speicherschaltung stabil arbeiten zu lassen, muß jede der Speicherschaltungen einen großen Betriebsbereich haben.
Jedoch werden Daten in der Schreibschaltung 10 durch die Leseschaltung 11 ausgelesen auf der Basis der UND-Logik, wie vorher beschrieben. Dies ist weiter beschrieben unter Bezugnahme auf Fig. 2. Fig. 2 ist eine graphische Darstellung einer Schwellwertcharakteristik der Leseschaltung 11. Die horizontale Achse der graphischen Darstellung repräsentiert einen Eingangssignalstrom, und die vertikale Achse derselben repräsentiert einen Vorspannungsstrom, der durch eine Leseleitung 13 geht. Ein schraffierter Bereich repräsentiert einen supraleitenden Zustand und ein Bereich außerhalb des schraffierten Bereichs repräsentiert einen Zustand mit endlichem Widerstand. Die Leseschaltung 11 schaltet von dem supraleitenden Zustand in den Zustand mit endlichem Widerstand, wenn der Vorspannungsstrom in dem Zustand mit endlichem Widerstand gleich ib wird, und ein Eingangssignalstrom für die Leseschaltung 11 wird gleich 2ia in dem Zustand mit endlichem Widerstand. Der Eingangssignalstrom entspricht der Summe des zirkulierenden Stroms ia und des Leseadreßstroms ia. Das heißt, die Leseschaltung 11 muß das Vorhandensein des Eingangssignalstroms 2ia mit dem dorthin zugeführten Vorspannungsstrom ib von anderen Zuständen diskriminieren. Es folgt, daß die Leseschaltung 11 einen kleinen Betriebsbereich hat in Bezug auf eine Fluktuation des Vorspannungsstroms und eine Fluktuation von jeweils dem zirkulierenden Strom und dem Leseadreßstrom. Somit hat die Leseschaltung 11 häufig Fehlfunktionen. Für ein weiteres Beispiel eines RAM unter Verwendung eines gekoppelten SQUID kann Bezug genommen werden auf IBM Technical Disclosure Bulletin Vol. 27, No. 2, Juli 1984.

ZUSAMMENFASSUNG DER ERFINDUNG

Dementsprechend ist es ein allgemeines Ziel der vorliegenden Erfindung, eine verbesserte Josephson-Speicherschaltung zu schaffen, bei welcher die vorgenannten Nachteile ausgeschlossen sind.
Ein spezifischeres Ziel der vorliegenden Erfindung ist es, eine Josephson-Speicherschaltung zu schaffen, die einen vergrößerten Betriebsbereich hat, so daß sie genau arbeiten kann, selbst wenn der Vorspannungsstrom oder der Eingangssignalstrom fluktuiert.
Die obigen Ziele der vorliegenden Erfindung können erreicht werden durch eine Josephson-Speicher-Schaltung, die getrieben wird durch erste, zweite und dritte Taktsignale, enthaltend eine Schreibschaltung, welche Daten hält als ein zirkulierender Strom, der in einer supraleitenden geschlossenen Schleife zirkuliert, die einen Josephson-Übergang enthält. Die zu haltenden Daten werden dorthin zugeführt durch eine Datenleitung mit Zeitgabe des dritten Taktsignals. Eine erste ODER-Schaltung wird versorgt mit einer Vorspannung von einer Lesevorspannungsleitung mit Zeitgabe des zweiten Taktsignals und empfängt ein magnetisch gekoppeltes Signal des Zirkulierenden-Strom-Signals. Die erste ODER-Schaltung hat einen Joephson-Übergang, welcher durch den zirkulierenden Strom auf einen Zustand mit endlichem Widerstand geschaltet wird. Eine zweite ODER-Schaltung wird versorgt als eine Vorspannung mit Ausgangsdaten von der ersten ODER-Schaltung mit Zeitgabe des zweiten Taktsignals und empfängt ein magnetisch gekoppeltes Leseadreßsignal van einer Leseadreßleitung mit Zeitgabe des dritten Taktsignals. Die zweite ODER-Schaltung hat einen Josephson-Übergang, welcher durch das Leseadreßsignal auf einen Zustand mit endlichem Widerstand geschaltet wird. Eine dritte ODER- Schaltung wird versorgt mit einer Vorspannung von einer Leseleitung mit Zeitgabe des zweiten Taktsignals und empfängt magnetisch gekoppelte Ausgangsdaten von der zweiten ODER- Schaltung. Die dritte ODER-Schaltung hat einen Josephson- Übergang, welcher geschaltet wird auf einen Zustand mit endlichem Widerstand durch die Ausgangsdaten, die von der zweiten ODER-Schaltung zugeführt werden. Die Daten, die in der Schreibschaltung gehalten sind, werden von dort ausgelesen und zu der Leseleitung überführt durch die ersten, zweiten und dritten ODER-Schaltungen in dieser Reihenfolge.
Zusätzliche Ziele und Vorteile und die Merkmale der vorliegenden Erfindung werden ersichtlich aus der folgenden detaillierten Beschreibung, wenn man diese im Zusammenhang mit den begleitenden Zeichnungen liest.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Schaltungsdiagramm einer herkömmlichen Josephson-Speicherschaltung;
Fig. 2 ist eine graphische Darstellung einer Schwellencharakteristik der in Fig. 1 gezeigten Leseschaltung;
Fig. 3 ist ein Blockdiagramm eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 4 ist ein Schwingungsformdiagramm van ersten, zweiten und dritten Taktsignalen, die bei der in Fig. 3 gezeigten Konfiguration verwendet werden;
Fig. 5 ist ein Schaltungsdiagramm der in Fig. 3 gezeigten Konfiguration;
Fig. 6 ist eine graphische Darstellung einer Schwellencharakteristik einer ODER-Schaltung, verwendet bei dem Ausführungsbeispiel; und
Fig. 7 ist ein Blockdiagramm einer Josephson-Speichereinrichtung, die eine Speicherzellenanordnung und eine Logikschaltung enthält.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Es wird eine Beschreibung gegeben von einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung mit Bezugnahme auf Fig. 3 und 4.
Eine Schreibschaltung 21 wird versorgt mit Daten von einer Datenleitung 20 und einer Schreibadresse von einer Schreibadreßleitung 22 mit Zeitgabe eines dritten Taktsignals &sub3;, wie in Fig. 4(C) gezeigt. Die zugeführten Daten werden in die Schreibschaltung 21 geschrieben. Das heißt, die Schreibschaltung 21 hält die geschriebenen Daten als einen zirkulierenden Strom auf einer supraleitenden geschlossenen Schleife 21a, die einen Josephson-Übergang enthält. Eine erste ODER-Schaltung 23 wird versorgt mit einer Vorspannung von einer Lesevorspannungsleitung 24 durch einen Widerstand R1 mit Zeitgabe eines zweiten Taktsignals &sub2;, wie in Fig. 4(B) gezeigt, welche verschieden ist von der des Taktsignals &sub3; zur Verwendung beim Datenschreiben. Der Zustand der Schaltung ODER-Schaltung 23 wird geschaltet durch das Vorhandensein des zirkulierenden Stroms, der in der supraleitenden geschlossenen Schleife 21a zirkuliert. Eine zweite ODER-Schaltung 25 wird versorgt, als eine Vorspannung, mit Ausgangsdaten, die zugeführt werden von der ersten ODER-Schaltung 23 durch einen Widerstand R2, und einer Leseadresse auf einer Leseadreßleitung 26 mit Zeitgabe eines ersten Taktsignals &sub1;, wie in Fig. 4(A) gezeigt, welche verschieden ist von der Zeitgabe &sub3; zur Verwendung beim Datenschreiben. Der Zustand der zweiten ODER-Schaltung 25 wird umgeschaltet, wenn die Leseadresse dorthin zugeführt wird mit der dorthin zugeführten Vorspannung. Eine dritte ODER-Schaltung 27 wird versorgt mit einer Vorspannung von einer Leseleitung 28 mit Zeitgabe des Taktsignals &sub2; Die dritte ODER-Schaltung 27 hat einen Josephson-Übergang, dessen Zustand umgeschaltet wird durch Ausgangsdaten, die zugeführt werden van der zweiten ODER-Schaltung 25 über einen Widerstand R3. Die von der Schreibschaltung 21 ausgelesenen Daten werden der Leseleitung 28 zugeführt durch die ersten, zweiten und dritten ODER-Schaltungen 23, 25 und 27. Die Taktsignale &sub1;, &sub2; und &sub3; sind gleichstromvorgespannte alternierende Signale, welche gegenseitig um 120º außer Phase sind. Das erste Taktsignal &sub1; führt das zweite Taktsignal &sub2; an um eine Phase von 120º, und das zweite Taktsignal &sub2; führt das dritte Taktsignal &sub3; an um eine Phase van 120º.
Ein wesentliches Merkmal der in Fig. 3 gezeigten Konfiguration ist es, daß in der Schreibschaltung 21 gespeicherte Daten ausgelesen werden auf der Basis von ODER-Operationen in den ersten, zweiten und dritten ODER-Schaltungen 23, 25 und 27. Mit dieser Struktur ist es möglich, einen großen Betriebsbereich zu erhalten. Zusätzlich ist es möglich zu verhindern, daß die Speicherschaltung fehlfunktioniert, weil die ersten, zweiten und dritten ODER-Schaltungen 23, 25 und 27 mit einer Zeitgabe arbeiten, die von der Zeitgabe verschieden ist, die beim Datenschreiben verwendet wird.
Eine weitere Beschreibung wird gegeben von dem Ausführungsbeispiel unter Bezugnahme auf Fig. 5, welches ein äquivalentes Schaltungsdiagramm des in Fig. 3 gezeigten Ausführungsbeispiels ist.
Bezugnehmend auf Fig. 5 ist die mit der Datenleitung 20 gekoppelte Schreibschaltung 21 gebildet durch eine supraleitende Quanteninterferenzeinrichtung mit drei Übergängen (abgekürzt als SQUID) mit einem kritischen Strom gleich 0,4 mA. Die Schreibadreßleitung 22 ist magnetisch gekoppelt mit der Schreibschaltung 21. Daten und Schreibadresse werden der Schreibschaltung 21 zugeführt mit der Zeitgabe des Taktsignals &sub3;. Wenn der Datenwert "1" der Schreibschaltung 22 mit Zeitgabe des Taktes &sub3; zugeführt wird, schaltet der Josephson-Übergang in der Schreibschaltung 21 van dem supraleitenden Zustand in den Zustand mit endlichem Widerstand. Diese Änderung des Zustands erzeugt den vorgenannten zirkulierenden Strom, welcher in der supraleitenden geschlossenen Schleife 21a zirkuliert. Wenn der Datenwert "0" der Schreibschaltung 21 mit der Zeitgabe des Taktsignals &sub3; zugeführt wird, zirkuliert in der supraleitenden geschlossenen Schleife 21a kein Strom, weil der Josephson-Übergang in dem supraleitenden Zustand ist. Wenn ein in der supraleitenden geschlossenen Schleife 21a gehaltener Datenwert "1" neu geschrieben wird, so daß er durch einen Datenwert "0" ersetzt wird, wird die Schreibadresse der Schreibschaltung 21 zugeführt durch die Schreibadreßleitung 22 bei Vorhandensein des zirkulierenden Stroms. Somit wird der Josephson-Übergang in der Schreibschaltung 21 umgeschaltet auf den Zustand mit endlichem Widerstand, und der zirkulierende Strom nimmt in einem Moment auf Null ab. Daher wird der Datenwert "0" in der Schreibschaltung 21 gehalten.
Die erste ODER-Schaltung 23 wird gebildet durch eine supraleitende Quanteninterferenzeinrichtung mit zwei Übergängen mit einem kritischen Strom von 0,2 mA, was dem zirkulierenden Strom gleich ist, welcher in der supraleitenden geschlossenen Schleife 21a zirkuliert. Die erste ODER-Schaltung 23 ist magnetisch gekoppelt mit der supraleitenden geschlossenen Schleife 21a, und wird versorgt mit der Lesevorspannung von der Lesevarspannungsleitung 24 durch den Widerstand R1 mit Zeitgabe des Taktsignals &sub2; Der Wert des Vorspannungsstroms einer Standardlogikschaltung ist gleich 0,4 mA, und ein Verbindungswiderstand zwischen der Standardlogikschaltung und einer Stromversorgungsschiene ist gleich 60 Ohm. Unter diesem Gesichtspunkt ist der Wert des Widerstands R1 gleich 120 Ohm eingestellt, zum Beispiel.
Die erste ODER-Schaltung 23 schaltet ihren Zustand mit zeitlicher Lage des Taktsignals &sub2;, wenn der in der Schreibschaltung 21 gehaltene Datenwert "1" ist und der zirkulierende Strom in der supraleitenden geschlossenen Schleife 21a vorliegt. Zu dieser Zeit wird der Josephson- Übergang der ersten ODER-Schaltung 23 umgeschaltet auf den Zustand mit endlichem Widerstand, und somit wird ein Datenwert "1" auf der Seite des Widerstands R2 ausgegeben. Das heißt, die erste ODER-Schaltung 23 ist eine ODER-Schaltung mit einem Eingang, der der in der Schreibschaltung 21 gehaltene Datenwert zugeführt wird.
Es ist vorzuziehen, daß der Wert des Widerstands R2 so klein wie möglich eingestellt wird, um zu verhindern, daß der durch diesen hindurch fließende Strom gedämpft wird. Die untere Grenze des Widerstandswertes des Widerstandes R2 basiert auf einem Lastwiderstand, welcher eine Spannung erzeugt, die es ihm ermöglicht, daß er in der Lage ist, stabil den Zustand der ersten ODER-Schaltung 23 zu schalten. Der Wert des Widerstands R2 wird eingestellt, daß er gleich 8 Ohm ist, zum Beispiel. Der Widerstand R2 mit einem Widerstandswert von 8 Ohm erzeugt eine Spannung von 1 mV für 60 % Vorspannung. In diesem Falle ist die Größe der Dämpfung aufgrund des Vorhandenseins des Widerstands R2 ungefähr 6 %, was die zweite ODER-Schaltung 25 nicht daran hindert, korrekt zu arbeiten.
Die zweite ODER-Schaltung 25 wird gebildet durch eine supraleitende Quanteninterferenzeinrichtung mit zwei Übergängen, die einen kritischen Strom von 0,2 mA hat. Die zweite ODER-Schaltung 25 wird versorgt mit einem Ausgangssignal (Daten), das von der ersten ODER-Schaltung 23 über den Widerstand R2 abgeleitet wird, und ist magnetisch gekoppelt mit der Leseadreßleitung 26. Die Leseadresse wird zugeführt mit der zweiten ODER-Schaltung 25 mit Zeitgabe des Taktsignals &sub1;. Die zweite ODER-Schaltung 25 wird vorgespannt durch einen von der ersten ODER-Schaltung 23 über den Widerstand R2 zugeführten Datenwert "1". In diesem Zustand, wenn die Leseadresse der zweiten ODER-Schaltung 25 von der Leseadreßleitung 26 zugeführt wird, schaltet sie ihren Zustand in den Zustand mit endlichem Widerstand. Dadurch wird ein Datenwert "1" von der zweiten ODER-Schaltung 25 ausgegeben und der dritten ODER-Schaltung 27 durch den Widerstand R3 zugeführt, welcher eingestellt ist, daß er 8 Ohm beträgt, zum Beispiel. Die Taktsignale &sub1; und &sub2; sind um 120º außer Phase und sind gleichstromvargespannt. Somit können die ersten und zweiten ODER-Schaltungen 23 und 25 ihre Zustände während der überlappenden Perioden umschalten. Es gibt keinen Stromverbrauch in der Leseadreßleitung 26, weil die Leseadreßleitung 26 magnetisch gekoppelt ist mit der zweiten ODER-Schaltung 25. Somit ist es möglich, eine Anzahl van Speicherschaltungen, die in der Richtung der Ausdehnung der Leseadreßleitung 26 angeordnet sind, mit Leistung zu versorgen, ohne das Leseadreßsignal zu verstärken. Das heißt, eine serielle Adressierung in Bezug auf die angeordneten Speicherschaltungen ist möglich, ohne das Leseadreßsignal auf der Leseadreßleitung 26 zu verstärken.
Die dritte ODER-Schaltung 27 wird gebildet durch eine modifizierte variable Schwellenlogik (abgekürzt als MVTL) mit hoher Eingangsempfindlichkeit. Dies beruht auf dem Umstand, daß die Eingangssignale bezüglich der ODER-Schaltungen 23 und 25, das heißt der zirkulierende Strom und die Leseadreßsignale groß sind, während das Eingangssignal bezüglich der dritten ODER-Schaltung 27 klein ist, weil das Ausgangssignal der zweiten ODER-Schaltung 25 durch den Widerstand R3 gedämpft und der dritten ODER-Schaltung 27 zugeführt wird. Wie in Einzelheit später beschrieben werden wird, sind eine Anzahl von dritten ODER-Schaltungen jeweils mit der gleichen Struktur wie die dritte ODER-Schaltung 27 in der Leseleitung 28 vorgesehen, so daß sie in Serie geschaltet sind. Die dritte ODER-Schaltung 27 wird vorgespannt mit Zeitgabe des Taktsignals &sub2;. In diesem Zustand, wenn ein Datenwert "1" der dritten ODER-Schaltung 27 von der zweiten ODER-Schaltung 25 durch den Widerstand R3 zugeführt wird, schaltet die dritte ODER-Schaltung 27 ihren Zustand von dem supraleitenden Zustand in den Zustand mit endlichem Widerstand. Somit erscheint ein Datenwert "1" auf der Leseleitung 28.
Fig. 6 ist eine graphische Darstellung einer Schwellencharakteristik von jeder der ersten und zweiten ODER-Schaltungen 23 und 25. Jede der ersten und zweiten ODER-Schaltungen 23 und 25 schaltet ihren Zustand um, wenn ein Vorspannungsstrom ib und ein einzelner Eingangssignalstrom ia dorthin zugeführt werden. Somit ist der Betriebsbereich von einer solchen ODER-Operation beträchtlich größer als der vorgenannten UND-Operation, bei welcher die Leseschaltung 11 ihren Zustand schaltet, wenn zwei Eingangssignalströme dorthin zugeführt werden. Die dritte ODER-Schaltung 27 hat auch einen großen Betriebsbereich. Somit wird die in Fig. 5 gezeigte Speicherschaltung nicht durch eine Fluktuation des Vorspannungsstroms und eine Fluktuation des Eingangssignalstroms beeinflußt, so daß die in Fig. 5 gezeigte Speicherschaltung vor einer Fehlfunktion bewahrt wird. Es sei bemerkt, daß die Leistung hauptsächlich durch den Widerstand R1 verbraucht wird und es gibt einen geringfügig größeren Stromverbrauch, verglichen mit der Schaltung nach dem Stand der Technik. Jedoch sollte es geschätzt werden, daß die Einrichtung eines stabilen Betriebs der Speicherschaltungen attraktiv ist, selbst bei Vorhandensein einer leichten Zunahme des Stromverbrauchs.
Bezugnehmend auf Fig. 7 ist eine auf einem Chip ausgebildete Josephson-Speichereinrichtung dargestellt. Die Josephson-Speichereinrichtung enthält eine Speicheranordnung 31, einen Adreßdecoder 32, eine Fühlerschaltung 33 und eine Logikschaltung 34. Die Speicheranordnung 31 ist aufgebaut aus einer Anzahl von Speicherschaltungen MC (Zellen), die in einem Array angeordnet sind. Jede der Speicherschaltungen MC ist von der gleichen Struktur wie die in Fig. 5 gezeigte Speicherschaltung. Der Adreßdecoder 32 wird versorgt mit einem Adreßsignal (zum Beispiel vier Bit) von einer externen Einrichtung (nicht gezeigt) oder der Logikschaltung 34.
In dem Falle, wo das Adreßsignal aus vier Bit besteht, erzeugt der Adreßdecoder 32 16 decodierte Adreßbits, welche den jeweiligen Leseadreßleitungen 26 zugeführt werden. Eine ODER-Schaltung 35 ist verbunden mit einem Ende von jeder der Leseadreßleitungen 26. Die ODER-Schaltung 35 schaltet ihren Zustand mit Zeitgabe des Taktsignals &sub2;. Der Ausgang der ODER-Schaltung 35 ist verbunden mit einem Eingang einer UND-Schaltung 36, welche versorgt wird mit einem Lese/Schreib-Schaltsignal R/W von einer externen Schaltung. Die UND-Schaltung 36 schaltet ihren Zustand mit zeitlicher Lage des Taktsignals &sub3;. Der Ausgang der UND-Schaltung 36 ist verbunden mit dem entsprechenden Schreibadreßleitung 22.
Die Fühlerschaltung 33 enthält Widerstände R11, R12 und eine ODER-Schaltung 37, welche alle für jede der Leseleitungen 28 vorgesehen sind. Die Werte der Widerstände R11 und R12 sind auf 60 Ohm bzw. 8 Ohm eingestellt, zum Beispiel. Der Knoten der Widerstände R11 und R12 ist verbunden mit einem Ende der entsprechenden Leseleitung 28, welcher anderes Ende mit Masse verbunden ist. Der Widerstand R11 ist vorgespannt durch das Taktsignal &sub2;. Der Widerstand R11 ist durch das Taktsignal &sub2; vargespannt. Die ODER-Schaltung 37, welche mit dem Widerstand R12 verbunden ist, schaltet ihren Zustand mit Zeitgabe des Taktsignals &sub2;. Der Ausgang der ODER-Schaltung 37 wird der Logikschaltung 34 zugeführt. Wenn alle die zu der Leseleitung 28 in Serie geschalteten ODER-Schaltungen 27 in dem supraleitenden Zustand sind, fließt Strom durch die ODER-Schaltungen 27 von der Leitung des Taktsignals &sub2;, und kein Strom fließt durch den Widerstand R12. Wenn irgendeine der ODER-Schaltungen 27 in den Zustand mit endlichem Widerstand geschaltet wird, wird der Strom von der Leitung in zwei Komponenten geteilt, von denen eine zu den Seriegeschalteten ODER-Schaltungen 27 geleitet wird, und die andere Komponente durch den Widerstand R12 zu der ODER-Schaltung 37 geleitet wird. Dadurch schaltet die ODER-Schaltung 37 ihren Zustand van dem supraleitenden Zustand in den Zustand mit endlichem Widerstand, so daß sie die Logikschaltung 34 das Auftreten van Daten auf der Leseleitung 28 wissen läßt. Dies erfolgt mit Zeitgabe des Taktsignals &sub2;.
Die Logikschaltung 34 arbeitet mit Zeitgabe des Taktsignals &sub3;. Das heißt, mit Zeitgabe des Taktsignals &sub3; verarbeitet die Logikschaltung 34 von der Fühlerschaltung 33 mit Zeitgabe des Taktsignals &sub2; gefühlte Daten und gibt durch Datenverarbeitung erhaltene Daten aus. Die Daten werden den Speicherzellen MC mit Zeitgabe des Taktsignals &sub3; zugeführt. In diesem Falle, wenn das Lese/Schreib-Schaltsignal ein Schreiben von Daten anzeigt, wird die von dem Adreßdecoder 32 zugeführte Leseadresse durch die ODER-Schaltung 35 zu der UND-Schaltung 36 transferiert. Dann wird die transferierte Leseadresse als eine Schreibadresse mit Zeitgabe des Taktsignals &sub3; der Schreibadreßleitung 26 zugeführt. Somit können die Daten in der Speicherzelle MC neu geschrieben werden. Der Datenausgang von der Logikschaltung 34 kann verwendet werden als ein Adreßsignal, daß dem Adreßdecoder 32 zuzuführen ist. Wie oben beschrieben, wird das Datenlesen ausgeführt mit einer Zeitgabe, welche verschieden ist von der Zeitgabe des Datenschreibens. So kann das Auftreten eines Rennens verhindert werden.
Alternativ ist es möglich, die erste, zweite und dritte ODER-Schaltung 23, 25 und 27 durch Verwendung einer supraleitenden Quanteninterferenzeinrichtung mit drei Übergängen zu konfigurieren.
Die vorliegende Erfindung ist nicht beschränkt auf die vorgenannten Ausführungsbeispiele, und Variationen und Modifaktionen können vorgenommen werden, ohne von dem Bereich der vorliegenden Erfindung abzuweichen.

Claims

1. Josephson-Speicherschaltung, die durch erste, zweite und dritte Taktsignale ( &sub1;, &sub2;, &sub3;) getrieben wird, enthaltend eine Schreibeinrichtung (21) zum Halten von Daten als ein zirkulierender Strom, der in einer einen Josephson- Übergang enthaltenden supraleitenden geschlossenen Schleife (21a) zirkuliert, wobei die Daten dorthin zugeführt werden über eine Datenleitung (20) mit Zeitgabe des dritten Taktsignals ( &sub3;), dadurch gekennzeichnet, daß die Josephson- Speicherschaltung enthält:

eine erste ODER-Schaltung (23), die versorgt wird mit einer Vorspannung von einer Lesevorspannungsleitung (24) mit Zeitgabe des zweiten Taktsignals ( &sub2;) und ein magnetisch gekoppeltes Zirkulierender-Strom-Signal aufnimmt, wobei die erste ODER-Schaltung einen Josephson-Übergang aufweist, welcher durch das Zirkuliender-Strom-Signal auf einen Zustand mit endlichem Widerstand geschaltet wird;

eine zweite ODER-Schaltung (25), die als eine Vorspannung versorgt wird mit Ausgangsdaten von der ersten ODER-Schaltung mit Zeitgabe des zweiten Taktsignals und ein magnetisch gekoppeltes Leseadreßsignal von einer Leseadreßleitung (26) mit Zeitgabe des ersten Taktsignals ( &sub1;) aufnimmt, wobei die zweite ODER-Schaltung einen Josephson- Übergang aufweist, welcher durch das Leseadreßsignal auf einen Zustand mit endlichem Widerstand geschaltet wird; und

eine dritte ODER-Schaltung (27), die mit einer Vorspannung von einer Leseleitung (28) mit Zeitgabe des zweiten Taktsignals versorgt wird und magnetisch gekoppelte Ausgangsdaten von der zweiten ODER-Schaltung aufnimmt, wobei die dritte ODER-Schaltung einen Josephson-Übergang aufweist, welcher durch die von der zweiten ODER-Schaltung zugeführten Ausgangsdaten auf einen Zustand mit endlichem Widerstand geschaltet wird,

wobei die in der Schreibschaltung gehaltenen Daten van dort ausgelesen und zu der Leseleitung durch die ersten, zweiten und dritten ODER-Schaltungen in dieser Reihenfolge transferiert werden.

2. Josephson-Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie weiterhin enthält: einen Widerstand (R1), welcher die erste ODER-Schaltung (23) mit der Lesevorspannungsleitung (24) verbindet, und daß die zu der ersten ODER-Schaltung zuzuführende Vorspannung von der Lesevorspannungsleitung über den Widerstand dorthin zugeführt wird.

3. Josephson-Speicherschaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß sie weiterhin enthält: einen Widerstand (R2), welcher die zweite ODER-Schaltung (25) mit der ersten ODER-Schaltung (23) verbindet, und daß die von der ersten ODER-Schaltung gelieferten Ausgangsdaten der zweiten ODER-Schaltung über den Widerstand zugeführt werden.

4. Josephson-Speicherschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß sie weiterhin enthält: einen Widerstand (R3), welcher die dritte ODER-Schaltung (27) mit der zweiten ODER-Schaltung (25) verbindet, und daß die von der zweiten ODER-Schaltung zugeführten Ausgangsdaten der dritten ODER-Schaltung durch den Widerstand zugeführt werden.

5. Josephson-Speicherschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste ODER-Schaltung (23) mit der supraleitenden geschlossenen Schleife (21a) magnetisch gekoppelt ist, und daß die zweite ODER-Schaltung (25) mit der Leseadreßleitung (26) magnetisch gekoppelt ist.

6. Josephson-Speicherschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß jede der ersten und zweiten ODER-Schaltungen (23, 25) eine supraleitende Quanteninterferenzeinrichtung mit zwei Übergängen enthält.

7. Josephson-Speicherschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die dritte ODER-Schaltung (27) eine modifizierte variable Schwellenlogikeinrichtung enthält.

8. Josephson-Speicherschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die ersten, zweiten und dritten Taktsignale ( &sub1;, &sub2;, &sub3;) gegenseitig um 180º außer Phase sind.

9. Josephson-Speicherschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das erste Taktsignal ( &sub1;) das zweite Taktsignal ( &sub2;) um eine Phase von 120º anführt, und das zweite Taktsignal das dritte Taktsignal ( &sub3;) um eine Phase von 120º anführt.

10. Josephson-Speicherschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Schreibeinrichtung (21) eine supraleitende Quanteninterferenzeinrichtung mit drei Übergängen enthält.

11. Josephson-Speicherschaltung nach einem der Ansprüche 3 bis 10, dadurch gekennzeichnet, daß der Widerstand (R2), welcher die zweite ODER-Schaltung (25) mit der ersten ODER- Schaltung (23) verbindet, einen Widerstand hat, welcher es der ersten ODER-Schaltung gestattet, ihren Zustand stabil zu schalten.