JPH0767077B2 - ジョセフソン論理装置 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 本発明は順序動作を行なうジョセフソン論理装置におい
て、 ３相以上の多相電源を、正弦波に直流を加算した波形と
することにより、 マージンを大きくしたものである。

〔産業上の利用分野〕

本発明はジョセフソン論理装置に係り、特に多段接続さ
れたジョセフソン論理回路に対して３相以上の多相の電
源を印加し、順序動作を行なわせるジョセフソン論理装
置に関する。

順序動作を行なうジョセフソン論理装置において、多相
電源方式はラッチ回路を簡単にするために有効である。
これは、通常ジョセフソン論理ゲートの電流−電圧特性
がヒステリシス特性を有していて、それ自体が信号保持
機能を有するためである。このため、２相電源方式は数
種類の提案がなされており、また３相電源方式は原理的
にレーシングが生じないので、ラッチ回路が不要である
という利点がある。

しかし、相数が増えるため、上記の多相電源方式では、
従来のようなトランス・レギュレータを用いて台形波状
の波形を作る電源回路は面積が増える。このため、外部
から印加される電源波形は波形整形することなくそのま
ま利用して、かつ、論理回路のマージンが小さくならな
い技術が必要とされる。

〔従来の技術〕

３相ないし3n相（ただし、ｎは正の整数）の正弦波でジ
ョセフソン論理回路を駆動する駆動方式が従来より知ら
れている（例えば、K.H.Lofstrom et al.IEEE Trans.M
agn.Mag−13,No.1,pp597−600（1977））。

第４図は従来のジョセフソン論理装置の一例のブロック
図を示す。同図中、交流電圧源1,2及び３より取り出さ
れた交流電源電圧＃1,＃２及び＃３は位相が120゜ずつ
順次にずれた正弦波である。

一方、入力端子４に入来した入力信号は多段接続された
ジョセフソン論理回路５−1,5−2,5−3,5−4,…の初段
のジョセフソン論理回路５−１に供給される。ここで、
ジョセフソン論理回路５−１〜５−４の各々は多数個の
ジョセフソン論理ゲートや超伝導インダクタ，抵抗など
を用いて所望の論理演算結果が得られる構成とされてお
り、ジョセフソン論理ゲートのバイアス電流Igは交流電
源電圧と位相同期して変化し、またその出力電流は次段
のジョセフソン論理ゲートへ入力電流Icとして入力され
る。

ここでは、例えばジョセフソン論理回路５−２の入力初
段のORゲートを構成するジョセフソン論理ゲート（ジョ
セフソン論理回路５−3,5−4,…の入力初段のジョセフ
ソン論理ゲートも同様）のしきい値特性は第５図のバイ
アス電流（Ig）対入力電流（Ic）特性上においてａで示
す如く、原点に関して対称な特性を示す。このジョセフ
ソン論理ゲートの入力が“0"の場合は、その動作点の軌
跡は第５図にｂで示す如く、Ig軸上を上下し、ゲートの
最大バイアス電流Imを越さないように正弦波振幅を選ん
でおく限り、ゲートはスイッチしない（出力は“0"）。

一方、入力が“1"の場合はバイアス電流Igは入力電流Ic
に比し120゜の位相遅れがあるので、動作点のIg−Ic面
上で楕円形となり、その楕円形の軌跡が第５図に示すし
きい値特性ａを越える（Ig,Icの絶対値がしきい値より
大となる）ことにより、ジョセフソン論理ゲートは電圧
状態にスイッチする（出力“1"）。

組合せ論理回路であるジョセフソン論理回路５−1,5−
2,5−3,5−4,…に各々前記３相の交流電源電圧＃1,＃2,
＃3,＃1,…が印加される。ジョセフソン論理回路５−１
が正の電源電圧＃１により動作をしてその論理出力が得
られている間に、120゜位相遅れのある交流電源電圧＃
２が正となり、ジョセフソン論理回路５−２が動作をし
てジョセフソン論理回路５−１の出力を入力信号として
受け、それに対する所定の論理動作を行う。ジョセフソ
ン論理回路５−２より出力が取り出されている間に、交
流電源電圧＃３が正となり、ジョセフソン論理回路５−
３が入力信号に対して所定の論理動作を行なう。以下、
上記と同様にして順序動作が行なわれる。

〔発明が解決しようとする問題点〕

上記の従来のジョセフソン論理装置は入力が“1"の場
合、動作点の軌跡が前記しきい値特性の外に出る必要が
ある。この条件の数値的目安を得るため、Ig＝Icの直線
上でしきい値特性ａを越す場合を考える。この直線上で
のしきい値が0.4Imであるものとすると、正弦波状電源
電圧による正弦波状バイアス電流の振幅がImの場合、動
作点の軌跡は入力が“1"の場合、第５図にC1で示す如き
楕円形になりIg＝Icの直線上で0.5Imの点を通る。

また、上記正弦波状バイアス電流の振幅が0.8Imの場
合、動作点の軌跡は第５図にC2で示す如く、Ig＝Icの直
線上で0.4Imを通る。ジョセフソン論理ゲートの最大バ
イアス電流はImであるから、正弦波状電圧の最大値は第
５図に示す軌跡C1が得られるときであり、またバイアス
電流Igのしきい値は0.4Imであるから、正弦波状電源電
圧の最小値は第５図に示す軌跡C2が得られるときであ
り、これより小なる振幅の場合はしきい値を越さず、ジ
ョセフソン論理ゲートはスイッチしない。

従って、正常動作のための電源電圧の振幅は、バイアス
電流の振幅で0.8Im〜Imの範囲となる。この電源電圧の
振幅範囲がマージンであり、製造時の各種バラツキに対
する許容度を示す。しかし、このマージンは上記したよ
うに従来装置では0.8Im〜Imの範囲にすぎず、マージン
が小であるという問題点があった。

また、６相の電源電圧によって駆動される従来のジョセ
フソン論理装置内のジョセフソン論理ゲートのしきい値
特性は第６図にｄで示す如くになり、また入力“0"のと
きの動作点の軌跡は同図にｅで示す如くになる。更に入
力“1"のときの動作点の軌跡は、上記と同様の考察から
第６図に示す如く、最大でf1,最小でf2となり、正常動
作の電源電圧の振幅範囲はバイアス電流の振幅が0.46Im からImまでの範囲となり、３相の場合よりも広い。

しかしながら、６相電源駆動方式では、１段当りの順序
動作に最低６ゲートを通過する必要があり、論理動作に
よってはゲート数が不要に多くなるという問題点があっ
た。

また、多相の交流電源と直流電流とを加算した後、複数
のジョセフソン接合を直列接続した電圧レギュレータに
より一定の値にクランプして台形波とし、ジョセフソン
論理回路を駆動する従来装置では交流電流の位相ずれの
許容度が低くレーシング発生のおそれがあるという問題
があった。

本発明は上記の点に鑑み創作されたもので、広マージン
で動作可能なジョセフソン論理装置を提供することを目
的とする。

〔問題点を解決するための手段〕

本発明のジョセフソン論理装置は、多段接続され順次に
動作する複数のジョセフソン論理装置と、上記複数のジ
ョセフソン論理装置の隣接するｍ（ただし、ｍは３以上
の整数）個毎に順次接続されて電源電圧を供給するｍ個
の電圧源とよりなり、上記ｍ個の電圧源は、位相が360
゜/mずつ異なる正弦波に直流電圧が重畳された脈流であ
り、最小値がジョセフソン論理ゲートを電圧零にリセッ
トするリセット電流値以下で最大値がジョセフソン論理
ゲートの最大バイアス電流以下の電源電圧を発生し、複
数のジョセフソン論理回路を順次動作せしめる。

〔作用〕

多段接続された複数のジョセフソン論理回路には、交流
電源電圧に直流電圧が加え合わされた電源電圧が印加さ
れるため、ジョセフソン論理回路内のジョセフソン論理
ゲートの動作点の軌跡は、入力“1"のときバイアス電流
Ig対入力電流Ic特性上において楕円形となり、かつ、そ
の長軸と短軸の交点である中心点が１象限又は第３象限
に位置する楕円形となる。

ｍ相の電源電圧によって駆動される複数のジョセフソン
論理回路は、順番に正の電源電圧が印加されるので、順
序動作を行なう。

〔実施例〕

第１図は本発明になるジョセフソン論理装置の一実施例
のブロック図を示す。同図中、第４図と同一構成部分に
は同一符号を付してある。第１図において、交流電圧源
７よりの交流電源電圧と直流電圧源８よりの直流電源電
圧とが夫々加算された電圧が電源電圧＃Ａとしてジョセ
フソン論理回路５−1,5−4,…に印加される。同様に、
交流電圧源９の出力交流電源電圧に直流電圧源10よりの
直流電源電圧が重畳された電源電圧＃Ｂはジョセフソン
論理回路５−２等に印加され、交流電圧源11の出力交流
電源電圧に直流電圧源12よりの直流電源電圧が重畳され
た電源電圧＃Ｃはジョセフソン論理回路５−３等に印加
される。

ここで、交流電圧源7,9及び11の出力交流電源電圧は互
いに振幅が等しい正弦波で、かつ、位相が順次に120゜
異なるように設定されてある。また、直流電圧源8,10及
び12の出力直流電源電圧は上記交流電圧源7,9及び11の
出力正弦波状電圧の振幅に等しい正の直流電圧を夫々発
生出力する。従って、上記の電源電圧＃A,＃Ｂ及び＃Ｃ
は第１図の右側に示す如き波形となる。更に、上記電源
電圧＃A,＃Ｂ及び＃Ｃの最大値は、ジョセフソン論理回
路５−１〜５−４内の各ジョセフソン論理ゲートの最大
のバイアス電流Imより大とならないように設定されてお
り、かつ電源電圧＃A,＃Ｂ及び＃Ｃの最小値はジョセフ
ソン論理ゲートを電圧零にリセットするリセット電流値
I_min以下となるように設定されている。

上記のジョセフソン論理ゲートは第２図（Ａ）に13で示
す如く、前段のジョセフソン論理回路から取り出された
電流が入力電流Icとして供給されると共に、電源電圧＃
Ａ〜＃Ｃのうちのいずれか一の電源電圧により正の正弦
波状のバイアス電流Igが抵抗（図示せず）を介して供給
される。入力電流Icが“1"のときは、バイアス電流Igは
入力電流Icに対して位相が120゜遅れる。

ここで、ジョセフソン論理ゲート13が例えばジョセフソ
ン論理回路５−1,5−2,5−3,5−4,…のうち、２段目以
降のジョセフソン論理回路の入力初段のジョセフソン論
理ゲートとすると、そのしきい値特性は第２図（Ｂ）に
示すバイアス電流対入力電流特性上においてｇで示す如
くなる（これは第５図に示したしきい値特性ａと同じで
あり、第２図（Ｂ）では第３象限のしきい値特性は図示
を省略してある。）。

このジョセフソン論理ゲート13の入力が“0"の場合は、
その動作点の軌跡は第２図（Ｂ）にｈで示す如く、バイ
アス電流Ig軸の０からImよりやや小なる値までの範囲を
上下する。これにより、ジョセフソン論理ゲート13は入
力が“0"のときは電圧状態へスイッチすることはなく、
超伝導状態を保持する。すなわち、電源電圧＃Ａ〜＃Ｃ
の最大値は、バイアス電流IgがIm以下となるような値に
選定される。そうでないと、入力が“0"であるにも拘ら
ず、出力が“1"となってしまうからである。

一方、入力が“1"の場合は、第５図と共に説明したよう
に、上記動作点の軌跡は楕円形となり、かつ、電源電圧
＃Ａ〜＃Ｃは０以上の電圧であるため、バイアス電流Ig
は負になることはなく、第２図（Ｂ）のIg−Ic特性面上
第１象限に軌跡が位置する。また、この入力が“1"の場
合の動作点の軌跡は最大で第２図（Ｂ）にi1で示す如く
なり、最小でi2で示す如くなる。すなわち、第５図と同
様にIg＝Icの直線上でのしきい値が0.4Imであるものと
し、ジョセフソン論理ゲート13の最大バイアス電流Igが
Imであるものとすると、バイアス電流Igの最大値がImと
なるような最大値をもつ電源電圧入力時は、動作点の軌
跡は入力が“1"の場合、第２図（Ｂ）にi1で示す如き楕
円形になり、Ig＝Icの直線上で0.75Imの点を通る。

これに対し、入力“1"の動作点の軌跡のうち、Ig＝Icの
直線上で、0.4Imの点を通る軌跡は第２図（Ｂ）にi2で
示す如くになり、その軌跡i2のバイアス電流Igの最大値
は0.53Imとなる。従って、正常動作のための電源電圧の
振幅はバイアス電流の振幅で0.53ImからImの振幅が得ら
れる範囲であり、これは第４図に示した従来の振幅範囲
0.8Im〜Imに比べ大である。従って、本実施例によれ
ば、従来の第４図に示した装置よりも広マーシンであ
る。しかも、本実施例によれば、第４図と同様にして順
序動作を行なうことができる。

また、交流電圧源7,9及び11の出力する交流電源電圧は
正弦波で位相が順序120゜異なるため、論理回路５−1,5
−2,5−３夫々の活性状態が互いに異なるタイミングと
なり、レーシングの発生を防止できる。

次に本発明の実施例につき説明するに、第３図は本発明
を６相電源駆動方式に適用した場合のしきい値特性と動
作点軌跡を示す。同図においては、ｊはしきい値特性
で、前記したしきい値特性a,d,gと同一の特性である。
また、入力が“0"のときのジョセフソン論理ゲートの動
作点の軌跡は第３図にｋで示す如く、バイアス電流Ig軸
上０からImの範囲内を上下する。また、入力が“1"のと
きのジョセフソン論理ゲートの動作点の軌跡は、正常動
作を行なうときの電源電圧が最大振幅の場合はl1で示す
如き楕円形を示し、最小振幅の場合はl2で示す如き楕円
形を示す。電源電圧が最小振幅の場合の動作点の軌跡l2
において、バイアス電流Igの最大値は0.43Imとなる。

従って、本実施例における電源電圧振幅範囲は、バイア
ス電流Igが0.43Im〜Imの範囲であり、これは従来の第６
図にした0.46Im〜Imに比べ大であり、広マージンが得ら
れる。本実施例の場合は、互いに位相が60゜（＝360゜/
6）ずつ異なり、かつ、正弦波の振幅に等しい値の正の
直流電圧が正弦波形の電源電圧に重畳された６相の電源
電圧が、複数のジョセフソン論理回路に対して６回路を
単位として順次に印加されることにより、順序動作が行
なわれる。

なお、本発明は上記実施例に限定されるものではなく、
例えば重畳する直流電源電圧は交流電源電圧の振幅より
小であってもよく、また交流電源電圧の振幅より大であ
っても、ジョセフソン論理ゲートがリセットするために
十分であればよい。更に、しきい値特性は原点を中心と
して対称であるから、直流電源電圧の極性は負でもよ
い。従って、ジョセフソン論理ゲートの動作点の軌跡
は、入力が“1"の場合は楕円形の長軸と短軸との交点
（中心点）がIg−Ic特性面上の第１象限又は第３象限に
位置せしめられる。

ここで、第１図に示す論理回路５−１〜５−３、・・・
夫々が動作する時間を活性時間Taと呼ぶ。論理回路５−
1,5−2,5−３夫々の出力信号を論理回路５−2,5−3,5−
４夫々に与えるためには、交流電源7,9,11の出力交流の
周期をＴとすると、T/3＜Taとして隣接する論理回路の
活性時間を重複させなければならない。またレーシング
を避けるためにはTa＜2T/3として隣接する３個の論理回
路の活性時間が重複しないようにしなければならない。
つまりT/3＜Ta＜2T/3でなければならない。

上記活性時間Taに関する条件T/3＜Ta＜2T/3は、T/3と2T
/3との中心値T/2に対しT/3,2T/3夫々までの33％の許容
度がある。つまり、電源電圧＃A,＃B,＃Ｃの位相ずれに
対する許容度は±33％である。

これに対し、交流電流と直流電流とを加算してレギュレ
ータでクランプした台形波で駆動する従来装置では、３
相の台形波の位相ずれの許容度は上記と同様にして±33
％である。しかし、電圧レギュレータに供給する交流電
流の正弦波振幅の変動と電圧レギュレータの負荷線及び
しきい値特性の変動によって台形波の位相が変化する。
これらの変動について例えば±10％の許容度を与え回路
設計を行うとすれば、交流電流の位相ずれに対する許容
度は残り±23％となり、本実施例に対して許容度が低
い。更に台形波駆動の従来装置では複数個のジョセフソ
ン接合を直列接続した電圧レギュレータを低温側に設け
なけらばならないため、低温側の回路構成が複雑であ
る。

〔発明の効果〕

上述の如く、本発明によれば、交流電圧に直流電圧を重
畳してなる電源電圧により、多段接続された複数のジョ
セフソン論理回路を駆動することにより、ジョセフソン
論理回路内のジョセフソン論理ゲートの入力“1"のとき
の動作点の軌跡を、長軸と短軸との交点がIg−Ic特性面
上の第１象限又は第３象限に位置する楕円形となるよう
にしたので、同じ多相電源駆動方式のジョセフソン論理
装置に比し広マージンとすることができ、３相電源駆動
方式の場合は６相電源駆動方式に比し、不要なゲート数
を少なくすることができる等の特長を有するものであ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、 第２図（Ａ），（Ｂ）は夫々第１図図示ブロック中の要
部の動作説明図及びしきい値特性と動作点軌跡を示す
図、 第３図は本発明のしきい値特性と動作点軌跡の他の実施
例を示す図、 第４図は従来装置の一例を示すブロック図、 第５図は第４図図示ブロック図のしきい値特性と動作点
軌跡を示す図、 第６図は従来装置のしきい値特性と動作点軌跡の他の例
を示す図である。 図において、 ４は入力端子、 ５−１〜５−４はジョセフソン論理回路、 7,9,11は交流電圧源、 8,10,12は直流電圧源、 Igはバイアス電流、 Icは入力電流である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】多段接続され順次に動作する複数のジョセ
   フソン論理回路（５−１〜５−4,…）と、 上記複数のジョセフソン論理回路の隣接するｍ（ただ
   し、ｍは３以上の整数）個毎に順次接続されて電源電圧
   を供給するｍ個の電圧源（７〜12）とよりなり、 上記ｍ個の電圧源は、位相が360゜/mずつ異なる正弦波
   に直流電圧が重畳された脈流であり、最小値がジョセフ
   ソン論理ゲートを電圧零にリセットするリセット電流値
   以下で最大値がジョセフソン論理ゲートの最大バイアス
   電流以下の電源電圧を発生し、 該複数のジョセフソン論理回路を順次動作せしめるよう
   構成したことを特徴とするジョセフソン論理装置。