DE60203032T2

DE60203032T2 - Integrierte Halbleiterschaltung

Info

Publication number: DE60203032T2
Application number: DE60203032T
Authority: DE
Inventors: Takayuki 1-1-1 Kamei; Yukihiro 1-1-1 Urakawa
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-09-25
Filing date: 2002-09-25
Publication date: 2006-04-13
Anticipated expiration: 2022-09-26
Also published as: EP1296154B1; EP1296154A3; DE60203032D1; US20030061555A1; EP1296154A2; CN1187826C; JP2003098225A; CN1411065A

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltung mit einem Abtastpfad.
Zugehöriger Stand der Technik
Wie in 8 gezeigt, ist gewöhnlich in einer integrierten Halbleiterschaltung 30, die eine Vielzahl derselben Logikschaltkreise 3a, 3b, 3c und 3d einschließt, wie zum Beispiel einem Graphikprozessor, ein Prüfpfad (Abtastpfad) 35 vorgesehen, der (nicht gezeigte) Latch-Schaltungen der Logikschaltkreise 3a, 3b, 3c und 3d in Serie verbindet, so dass die Logikschaltkreise geprüft werden können. In dem Test wird ein erstes serielles Prüfmuster erstellt und an einen Prüfeingangsanschluss 31 der integrierten Halbleiterschaltung 30 eingegeben zum Einstellen eines Wertes in den Latch-Schaltkreisen. Dann wird der Takt um Eins fortschreiten lassen, um den Wert der Logikschaltkreise zu ändern. Daraufhin wird der Wert der Latch-Schaltkreise von dem Prüfausgangsanschluss 37 der integrierten Halbleiterschaltung 30 ausgegeben und mit einem erwarteten Wert verglichen. Wenn der ausgegebene Wert sich von dem erwarteten Wert unterscheidet, kann ein Fehler der integrierten Halbleiterschaltung 30 erfasst werden. Auf diese Weise ist es möglich, einen Test mit einer geringen Anzahl von Prüfanschlüssen 31, 37 auszuführen und automatisch ein Eingangsmuster und einen erwarteten Wert zu erzeugen.
Jedoch, da die Größe von zu prüfenden Logikschaltkreisen zunimmt, führt dies dazu, dass es mehr Zeit erfordert, einen Test auszuführen, wenn alle Latch-Schaltkreise in Serie über einen einzelnen Prüfpfad verbunden sind. Ferner nimmt die Größe der Prüfmuster und der Umfang der erwarteten Werte zu, hierdurch den Speicher der Prüfeinrichtung erschöpfend, in dem die Prüfmuster gespeichert sind. Um dieses Problem zu lösen wird in einer in 9 gezeigten integrierten Halbleiterschaltung 40 ein Auswähler bzw. Selektor 44 vorgesehen zum Verzweigen des den Prüfeingangsanschluss 41 und den Prüfausgangsanschluss 47 verbindenden Prüfpfads in Prüfpfade 45a und 45b, die parallel durch die Logikschaltkreise 3a, 3b, 3c und 3d verlaufen. Wenn ein Test für die integrierte Halbleiterschaltung 40 ausgeführt wird, wird der zu prüfende Pfad durch Eingeben eines Auswahlsignals an den Selektor 44 umgeschaltet. Dann wird ein Prüfmuster eingegeben.
In der in 9 gezeigten integrierten Halbleiterschaltung 40 ist es möglich, die Größe des Prüfmusters zu reduzieren, hierdurch die zu dem Speichern des Prüfmusters erforderliche Kapazität des Speichers reduzierend, da das Eingangsmuster und der erwartete Wert für jeden der Prüfpfade eingegeben werden (d.h. für jeden der Logikschaltkreise).
Jedoch sollten in der in 9 gezeigten integrierten Halbleiterschaltung alle Pfade sequenziell geprüft werden. Daher ist es nicht möglich, die für den Test erforderliche Zeit zu reduzieren.
EP-A-0 073 602 offenbart ein System, das eine Vielzahl von parallel replizierten Subsystemen umfasst, deren Ausgänge zwischen einer Vielzahl von Wählern zum Bereitstellen einer einzelnen konsolidierten Ausgangsgröße kombiniert werden, und eine Subsystemausgangsgrößenkoinzidenzprüfvorrichtung zum Sicherstellen der Integrität der konsolidierten Ausgangsgröße, wobei die Koinzidenzprüfvorrichtung ein Gerät in jedem Subsystemkanal umfasst, verbunden zum Empfangen der Ausgangsgrößen aller Kanäle und eingerichtet zum Ausführen einer Koinzidenzprüffunktion und zum Bereitstellen einer Ausgangsgröße zum Betreiben eines Fehlerindikators in dem Falle des Fehlens an Koinzidenz mit der Mehrheit, und ein Gerät zum Kombinieren der Fehleranzeigen, die sich auf jedes Subsystem beziehen zum Bereitstellen einer einzelnen konsolidierten Ausgangsgröße, die die Integrität jedes Subsystemkanals erklärt. Ferner wird ein Koinzidenzprüfblock vorgeschlagen, der eingerichtet ist zum Erzeugen von Ausgangsgrößen in Entsprechung zu jedem der Subsysteme, welche Ausgangsgrößen einen ersten Zustand annehmen, wenn das jeweilige Subsystem mit der Mehrheit übereinstimmt oder die Subsysteme einstimmig sind, und einen zweiten Zustand, wenn sie nicht mit der Mehrheit übereinstimmt. EP-A-0 073 602 betrifft keine integrierte Halbleiterschaltung.
RESÜMEE DER ERFINDUNG
Es ist ein Ziel der vorliegenden Erfindung, eine integrierte Halbleiterschaltung bereitzustellen, die zuverlässig innerhalb einer kurzen Prüfzeit geprüft werden kann. Die Chip-Größe eines Teils einer auf einer zu prüfenden integrierten Schaltung erforderlichen Einrichtung sollte klein gehalten werden.
Um diese Ziele zu erreichen, stellt die Erfindung eine integrierte Halbleiterschaltung mit den Merkmalen bereit, wie sie im Patentanspruch 1 definiert sind. Bevorzugte Ausführungsformen sind Gegenstand von Unteransprüchen.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Es zeigt:
1 ein Blockdiagramm des Aufbaus einer integrierten Halbleiterschaltung gemäß der ersten Ausführungsform, nicht alle erforderlichen Merkmale der vorliegenden Erfindung zeigend;
2 ein Blockdiagramm des Aufbaus einer integrierten Halbleiterschaltung gemäß der zweiten Ausführungsform, nicht alle erforderlichen Merkmale der vorliegenden Erfindung zeigend;
3 ein Blockdiagramm des Aufbaus einer integrierten Halbleiterschaltung gemäß der dritten Ausführungsform der vorliegenden Erfindung;
4 ein Blockdiagramm des Aufbaus einer integrierten Halbleiterschaltung gemäß der vierten Ausführungsform, nicht alle erforderlichen Merkmale der vorliegenden Erfindung zeigend;
5 ein Schaltungsdiagramm des Aufbaus eines Komparators der integrierten Halbleiterschaltung der vierten Ausführungsform;
6 ein Blockdiagramm des Aufbaus einer integrierten Halbleiterschaltung gemäß der fünften Ausführungsform, die nicht alle erforderlichen Merkmale der vorliegenden Erfindung zeigt;
7 ein Blockdiagramm des Aufbaus einer integrierten Halbleiterschaltung gemäß der sechsten Ausführungsform, nicht alle erforderlichen Merkmale der vorliegenden Erfindung zeigend;
8 ein Blockdiagramm des Aufbaus einer konventionellen integrierten Halbleiterschaltung; und
9 ein Blockdiagramm des Aufbaus einer anderen konventionellen integrierten Halbleiterschaltung.
BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Nachstehend werden die Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
(Erste Ausführungsform)
1 zeigt den Aufbau einer integrierten Halbleiterschaltung gemäß der ersten Ausführungsform, nicht alle erforderlichen Merkmale der vorliegenden Erfindung zeigend. Eine integrierte Schaltung 1 dieser Ausführungsform schließt einen Prüfeingangsanschluss 2 ein, denselben Aufbau habende zu prüfende Schaltkreise, z.B. Logikschaltungen 3a, 3b, 3c und 3d, einen Komparator 5, einen Prüfausganganschluss 7 und Prüfpfade 4a und 4b. Ein über den Prüfeingangsanschluss 2 eingegebenes Prüfmuster wird zu jeder der Logikschaltungen 3a, 3b, 3c und 3d über den Prüfpfad 4a gesendet. Ferner wird die Prüfausgangsgröße jeder der Logikschaltungen 3a, 3b, 3c und 3d an den Komparator 5 über den Prüfpfad 4b gesendet. Demnach ist der Prüfpfad verzweigt in durch die Logikschaltungen 3a, 3b, 3c und 3d verlaufende Pfade.
Der Komparator 5 wählt aus, ob das Prüfergebnis irgendeiner der Logikschaltungen 3a, 3b, 3c und 3d oder das Ergebnis des Vergleichs des Prüfergebnisses der Logikschaltungen 3a, 3b, 3c und 3d über die Prüfpfade 4b ausgegeben werden sollte basierend auf einer Eingangsgröße des Vergleichsmodus. Die Ausgangsgröße des Komparators 5 wird nach außen über den Prüfaeungangsanschluss 7 der integrierten Halbleiterschaltung 1 ausgegeben.
Als nächstes wird der Betrieb der integrierten Halbleiterschaltung 1 gemäß der ersten Ausführungsform zum Zeitpunkt des Ausführens einer Prüfung beschrieben. Zuerst wird der in den Komparator 5 einzugebende Vergleichsmodus eingestellt auf den "Wähle irgendeinen der Prüfpfade und gib die Prüfausgangsgröße des ausgewählten Prüfpfades unverändert aus". Dann wird auf dieselbe Weise, wie in dem Fall der in 9 gezeigten konventionellen integrierten Halbleiterschaltung eine Prüfung vorgenommen. Das heißt, die von dem Prüfausgangsanschluss gesendete Prüfausgangsgröße wird außerhalb mit einem erwarteten Ausgangswert verglichen. Es ist möglich, zu bestimmen, ob es einen Fehler in dem ausgewählten Prüfpfad (Logikschaltung) gibt oder nicht. Wenn der Prüfpfad als fehlerhaft bestimmt wird, wird die integrierte Schaltung 1 als defekt bestimmt. Wenn in dem Prüfpfad keinerlei Fehler erfasst worden ist, wird die folgende Prüfung vorgenommen.
Der Vergleichsmodus wird eingestellt auf "Ausgabe des Vergleichsergebnisses", und dann wird ein Prüfmuster eingegeben. Da die Prüfpfade 4a und 4b verzweigt sind, um durch die Logikschaltungen 3a, 3b, 3c und 3d zu verlaufen, sollten die Prüfausgangsgrößen der Logikschaltungen 3a, 3b, 3c und 3d dieselben sein für dasselbe Prüfmuster, das von dem Prüfeingabeanschluss 2 der integrierten Halbleiterschaltung 1 eingegeben wird, wenn alle Logikschaltungen 3a, 3b, 3c und 3d normal sind. Demgemäß ist es nicht erforderlich, alle Prüfpfade mit dem erwarteten Wert zu vergleichen, wenn die Ausgangsgrößen der Prüfpfade, die durch die Logikschaltungen 3a, 3b, 3c und 3d verlaufen, in dem Komparator miteinander verglichen werden.
Wenn es demnach eine Vielzahl von Schaltungen (beispielsweise Logikschaltungen) mit demselben Aufbau in einer integrierten Halbleiterschaltung gibt, ist es möglich, alle Schaltungen während derselben Zeitperiode zu prüfen, wie der, die erfordert wird, zum Prüfen zweier Schaltungen. Darüber hinaus, wenn der Vergleichsmodus ausgewählt ist, ist es nicht erforderlich, einen erwarteten Wert vorzubereiten. Demgemäß ist es möglich, die Kapazität des das Prüfmuster speichernden Speichers zu sparen.
(Zweite Ausführungsform)
Als nächstes wird der Aufbau einer integrierten Halbleiterschaltung gemäß der zweiten Ausführungsform, die nicht alle erforderlichen Merkmale der vorliegenden Erfindung zeigt, in 2 dargestellt. Eine integrierte Halbleiterschaltung 1A dieser Ausführungsform wird erreicht durch Ersetzen des Komparators 5 der integrierten Halbleiterschaltung 1 der ersten Ausführungsform, die in 1 gezeigt ist, durch einen Komparator 5A. Der Komparator 5A wird abgestimmt zum gleichzeitigen Vergleichen eines eingegebenen erwarteten Ausgangswertes und der von den Logikschaltungen 3a, 3b, 3c und 3d gesendeten Prüfausgangsgrößen zum Bestimmen, ob der eingegebene erwartete Ausgangswert und die Prüfausgangsgrößen dieselben sind oder nicht, und zum Ausgeben der Vergleichsergebnisse. Es ist möglich, das Prüfen aller Logikschaltungen 3a, 3b, 3c und 3d gleichzeitig vorzunehmen durch Eingeben des Prüfmusters in den Komparator 5A zur gleichen Zeit wie die Prüfausgangsgrößen von den Logikschaltungen 3a, 3b, 3c und 3d in den Komparator 5A eingegeben werden. Auf diese Weise ist es möglich, die für die Prüfung erforderliche Zeit ferner zu reduzieren, verglichen mit der ersten Ausführungsform. Zudem ist es auch möglich, die Kapazität des das Prüfmuster speichernden Speichers zu reduzieren.
(Dritte Ausführungsform)
Als nächstes wird der Aufbau einer integrierten Halbleiterschaltung der dritten Ausführungsform der vorliegenden Erfindung in 3 gezeigt. Eine integrierte Halbleiterschaltung 1B dieser Ausführungsform wird erreicht durch Ersetzen des Komparators 5 der integrierten Halbleiterschaltung 1 der in 1 gezeigten ersten Ausführungsform durch einen Komparator 5B, und durch erneutes Hinzufügen eines Vergleichsausgangsanschlusses 9. Der Komparator 5B ist derart aufgebaut, dass der Prüfpfadausgang einer ausgewählten der Logikschaltungen (der Logikschaltung 3a in 3) von dem Prüfausgangsanschluss 7 unverändert ausgegeben wird und dass die Prüfausgangsgröße der Logikschaltungen 3a, 3b, 3c und 3d gleichzeitig verglichen werden und das Vergleichsergebnis nach außen über den Vergleichsausgangsanschluss 9 ausgegeben wird.
In der integrierten Halbleiterschaltung 1B dieser Ausführungsform vergleicht eine externe Prüfeinrichtung die Prüfpfadausgangsgrößen und den erwarteten Wert und sie überwacht auch die Vergleichsausgänge. Demnach kann die Anzahl an Prüfungen von zwei in der ersten Ausführungsform auf eine reduziert werden, hierdurch die für die Prüfung erforderliche Zeit weiter verkürzend. Sicherlich ist es auch möglich, die Speicherkapazität, die zum Speichern des Prüfmusters erforderlich ist, zu reduzieren.
(Vierte Ausführungsform)
Als nächstes wird der Aufbau einer integrierten Halbleiterschaltung gemäß der vierten Ausführungsform, die nicht alle erforderlichen Merkmale der vorliegenden Erfindung zeigt, in 4 beschrieben. Eine integrierte Halbleiterschaltung 1C dieser Ausführungsform wird erhalten durch Ersetzen des Komparators 5 der integrierten Halbleiterschaltung 1 der in 1 gezeigten ersten Ausführungsform durch einen Komparator 5C, neu eine Speicherschaltung 6 hinzufügend, und Schaltschaltungen 8a, 8b, 8c und 8d für die Logikschaltungen 3a, 3b, 3c und 3d vorsehend. Der Komparator 5C vergleicht einen erwarteten Ausgangswert und die Prüfausgangsgrößen der Logikschaltungen 3a, 3b, 3c und 3d, bestimmt ob alle dieselben sind oder nicht und gibt das Vergleichsergebnis nach außen über den Prüfausgangsanschluss 7 aus, wie in dem Fall des Komparators 5A der zweiten Ausführungsform. Ferner speichert der Komparator 5C das Vergleichsergebnis in der Speicherschaltung 6. 5 zeigt ein Beispiel des spezifischen Aufbaus des Komparators 5C in dieser Ausführungsform. Wie in 5 gezeigt, schließt der Komparator 5C dieser Ausführungsform Exklusiv-ODER-Gatter 21a, 21b, 21c bzw. 21d ein und ein ODER-Gatter 23. Die Exklusiv-ODER-Gatter 21i (i = a, b, c, d) bestimmen, ob oder nicht der erwartete Ausgangswert und die Prüfausgangsgröße von der Logikschaltung 3i sich jeweils entsprechen. Die Ausgangsgrößen der Exklusiv-ODER-Gatter 21a, 21b, 21c und 21d werden zu dem ODER-Gatter 23 gesendet und auch zu der Speicherschaltung 6. Zusätzlich wird die Ausgangsgröße des ODER-Gatters 23 zu dem Prüfausgangsanschluss 7 gesendet.
In den ersten bis dritten Ausführungsformen wird ein Vergleich vorgenommen zum Bestimmen, ob oder nicht alle Prüfausgangsgrößen einander entsprechen. Demgemäß wird, selbst wenn nur eine Logikschaltung einen Fehler aufweist, der gesamte Chip als defekt bestimmt.
Um dies zu vermeiden, sind die Speicherschaltung 6 und die Schaltschaltungen 8a, 8b, 8c und 8d in dieser Ausführungsform vorgesehen. Die Speicherschaltung 6 ist ein nicht-flüchtiger Speicher, der die von dem Komparator 5C gesendeten Signale überwacht und speichert, ob irgendein Übereinstimmungsfehler auftritt (d.h., das Vorhandensein oder Nichtvorhandensein eines Fehlers) für jede der Logikschaltungen 3a, 3b, 3c und 3d während der Prüfung. Nachdem die Prüfung beendet worden ist, wird das, was in der Speicherschaltung 6 gespeichert ist, an die Schaltschaltungen 8a, 8b, 8c und 8d ausgegeben, die für die Schaltungen 3a, 3b, 3c und 3d vorgesehen sind. Die Schaltschaltungen 8a, 8b, 8c und 8d empfangen Information von der Speicherschaltung 6 über das Vorhandensein oder Nichtvorhandensein eines Fehlers in den entsprechenden Logikschaltungen. Wenn es einen Fehler in irgendeiner der Logikschaltungen gibt, wird die Logikschaltung unwirksam geschaltet, beispielsweise durch Stoppen der der Logikschaltung zugeführten Taktsignale.
Wenn eine integrierte Halbleiterschaltung eine Logikschaltung mit einem defekten Abschnitt einschließt, wird der gesamte Chip in den ersten und dritten Ausführungsformen als defekt bestimmt. Jedoch kann eine solche integrierte Schaltung in dieser Ausführungsform als eine integrierte Halbleiterschaltung angesehen werden, die eine unwirksam gemachte bzw. gesperrte Logikschaltung mit einem defekten Abschnitt einschließt. Demgemäß ist die integrierte Halbleiterschaltung 1C dieser Ausführungsform wirksam, wenn die zu prüfenden Schaltungen (beispielsweise Logikschaltungen) ersetzbar sind.
Wie in dem Fall der ersten Ausführungsform kann mit der integrierten Halbleiterschaltung dieser Ausführungsform die für die Prüfung erforderliche Zeit reduziert werden und die Kapazität des das Prüfmuster speichernden Speichers kann reduziert werden.
(Fünfte Ausführungsform)
Der Aufbau einer integrierten Halbleiterschaltung gemäß der fünften Ausführungsform, die nicht alle erforderlichen Merkmale der vorliegenden Erfindung zeigt, ist in 6 gezeigt. Eine integrierte Halbleiterschaltung 1D dieser Ausführungsform wird durch redundantes Hinzufügen einer zu prüfenden Logikschaltung 3r zu der integrierten Halbleiterschaltung 1C der in 4 gezeigten vierten Ausführungsform erhalten. Die redundante Logikschaltung 3r wird gesperrt bzw. unwirksam gemacht, wenn es keinen defekten Abschnitt in den anderen Logikschaltungen 3a, 3b, 3c und 3d gibt. Als ein Ergebnis einer auf dieselbe Weise durchgeführten Prüfung wie der für die in 4 gezeigte vierte Ausführungsform, sperrt die Speicherschaltung 6, wenn eine der Logikschaltungen 3a, 3b, 3c und 3d, z.B. 3a, defekt ist, die Logikschaltung 3a, in welcher es einen Fehler gibt, und aktiviert die redundante Logikschaltung 3r. Wenn die Prüfung abgeschlossen ist, und die integrierte Halbleiterschaltung betrieben wird, arbeitet die redundante Logikschaltung 3r als Ersatz für die defekte Logikschaltung 3a.
In der in 4 gezeigten vierten Ausführungsform wird die Performance der gesamten integrierten Halbleiterschaltung verschlechtert, wenn eine zu prüfende Schaltung es verfehlt, in geeigneter Weise zu arbeiten. Wenn jedoch in der in 6 gezeigten fünften Ausführungsform die Anzahl der als fehlerhaft erkannten Logikschaltungen Eins ist, wird die Performance bzw. Leistungsfähigkeit der gesamten Halbleiterschaltung nicht verschlechtert, da die defekte Logikschaltung ersetzt wird durch die redundante Logikschaltung 3r.
Auch in dieser Ausführungsform ist es möglich, die für die Prüfung erforderliche Zeit zu reduzieren und es ist möglich, die Kapazität des das Prüfmuster speichernden Speichers zu verringern.
(Sechste Ausführungsform)
Der Aufbau einer integrierten Halbleiterschaltung der sechsten Ausführungsform, die nicht alle erforderlichen Merkmale der vorliegenden Erfindung zeigt, ist in 7 gezeigt. Eine integrierte Halbleiterschaltung 1E der sechsten Ausführungsform wird erreicht durch Hinzufügen einer Unterbrechungsschaltung 11, die logisch zwischen den zu prüfenden Schaltungen während des Prüfbetriebs hindurchgeführten Signale trennt, wenn es die zu prüfenden Logikschaltungen 3a, 3b, 3c und 3d verbindende Signalleitungen gibt.
Wenn die Logikschaltungen 3a, 3b, 3c und 3d mit Signalleitungen verbunden sind, und die Verbindung von Signalleitungen zwischen einem Logikschaltungspaar sich unterscheidet von der Verbindung von Signalleitungen zwischen einem anderen Paar, gibt es einen Fall, in dem irgendeine zu prüfende Logikschaltung unterschiedlich im Ansprechen auf das eingegebene Prüfmuster arbeitet. Beispielsweise sei in dem Fall der 7 angenommen, dass die Signalleitungen in derselben Weise zwischen den Logikschaltungen 3a und 3b verbunden sind, und zwischen den Logikschaltungen 3c und 3d, aber die Signalleitungen nicht in derselben Weise zwischen den Logikschaltungen 3b und 3c verbunden sind, wenn dasselbe Prüfmuster zu allen Logikschaltungen eingegeben wird, die sich ergebenden Ausgangsgrößen unterschiedlich sind, obwohl es keinen Fehler in den zu prüfenden Logikschaltungen gibt. In einem solchen Fall ist der Vergleich der Logikschaltungen nicht einfach und leicht, wie in dem Fall der ersten Ausführungsform.
Um dieses Problem zu lösen, ist eine logisch die Verbindungen zwischen den Logikschaltungen trennende Trennschaltung 10 vorgesehen, wie in 7 gezeigt. Auf diese Weise werden die zu prüfenden Logikschaltungen 3a, 3b, 3c und 3d logisch unabhängig von einander während des Prüfens. Demnach ist es möglich, dieselbe Ausgangsgröße zu erhalten, die mit derselben Eingangsgröße des Prüfmusters zu vergleichen ist, wenn es keinen Fehler gibt. Es sollte bemerkt werden, dass eine Trennschaltung 8 in derselben Weise wie in dieser Ausführungsform in die integrierte Halbleiterschaltungen der zweiten bis fünften Ausführungsformen ausgeführt werden kann.
In den ersten bis sechsten oben beschriebenen Ausführungsformen waren die zu prüfenden Schaltungen Logikschaltungen. Jedoch kann die vorliegende Erfindung auch angewendet werden auf andere Schaltungen als Logikschaltungen.
Wie oben beschrieben, ist es gemäß der vorliegenden Erfindung möglich, die für eine Prüfung erforderliche Zeit zu reduzieren, verglichen mit den konventionellen Fällen.
Zusätzliche Vorteile und Modifikationen werden Fachleuten leicht ersichtlich. Demnach ist die Erfindung in ihrem breiteren Aspekt nicht auf die spezifischen Details beschränkt und repräsentative hier gezeigte und beschriebene Ausführungen. Entsprechend können verschiedenartige Modifikationen vorgenommen werden, ohne vom Schutzbereich der Erfindung, wie er in den beiliegenden Ansprüchen definiert ist, abzuweichen.

Claims

Integrierte Halbleiterschaltung (1B), umfassend: eine Vielzahl von zu prüfenden Schaltkreisen (3a, 3b, 3c, 3d), von denen jeder dieselbe Struktur hat; jeweils für einen der zu prüfenden Schaltkreise (3a, 3b, 3c, 3d) vorgesehene Prüfpfade (4a, 4b); einen Komparator (5B), der über die Prüfpfade (4a, 4b) von den zu prüfenden Schaltkreisen (3a, 3b, 3c, 3d) gesendete Prüfausgangsgrößen empfängt, die Prüfausgangsgrößen vergleicht, und bestimmt, ob die Prüfausgangsgrößen miteinander übereinstimmen oder nicht, wobei der Komparator (5B) einen ersten Ausganganschluss (9) umfasst zum Ausgeben eines Ergebnisses der Prüfung und einen zweiten Ausgangsanschluss (7) zum direkten Ausgeben einer von einem vorbestimmten der zu prüfenden Schaltkreise (3a, 3b, 3c, 3d) gesendeten Prüfausgangsgröße.
Integrierte Halbleiterschaltung (1B) nach Anspruch 1, wobei der Komparator (5B) die von den zu prüfenden Schaltkreisen (3a, 3b, 3c, 3d) gesendeten Prüfausgangsgrößen mit einem erwarteten Wert vergleicht, und bestimmt, ob die Prüfausgangsgrößen mit den erwarteten Wert übereinstimmen.
Integrierte Halbleiterschaltung (1B) nach Anspruch 2, außerdem umfassend: einen Speicherschaltkreis (6), der Vergleichsergebnisse des Komparators (5B) in Bezug darauf, ob die von den zu prüfenden Schaltkreisen (3a, 3b, 3c, 3d) gesendeten Prüfausgangsgrößen mit dem erwarteten Wert übereinstimmen, speichert; Schaltschaltkreise von denen jeder für einen zu prüfenden Schaltkreis (3a, 3b, 3c, 3d) vorgesehen ist, bestimmend, ob mindestens einer der zu prüfenden Schaltkreise (3a, 3b, 3c, 3d) defekt ist oder nicht basierend auf einer Ausgangsgröße des Speicherschaltkreises, und in dem Fall, in dem es einen defekten zu prüfenden Schaltkreis (3a; 3b; 3c; 3d) gibt, den defekten zu prüfenden Schaltkreis (3a; 3b; 3c; 3d) schaltend, damit er unwirksam ist.
Integrierte Halbleiterschaltung (1B) nach Anspruch 3, außerdem einen Resonanzschaltkreis (3r) umfassend mit der selben Struktur wie die zu prüfenden Schaltkreise (3a, 3b, 3c, 3d), wobei der Resonanzschaltkreis (3r) den zu prüfenden Schaltkreis (3a; 3b; 3c; 3d) ersetzt, der während der Prüfung als defekt bestimmt worden ist.
Integrierte Halbleiterschaltung (1B) nach Anspruch 1, ferner einen die Verbindung zwischen irgendwelchen zwei der zu prüfenden Schaltkreise (3a, 3b, 3c, 3d) während der Prüfung logisch trennenden Trennschaltkreis umfassend.