DE2400161C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1.

Einige bekannte Rechnersysteme haben Anordnungen für die Änderung der Konfiguration von wesentlichen physikalischen Einheiten in einem modularen Rechnersystem benutzt, und zwar durch Hinzufügen und Wegnehmen von Speichermoduln zu bzw. von dem System für Wartungszwecke. In diesen Systemen werden manuell betätigbare Schalter dazu benutzt, das System entweder in gesonderte isolierte Untersysteme zu gliedern oder Einrichtungen für die Modifizierung der Adressenzuteilung an den Speichermoduln vorzusehen, so daß das Modul eine Wartung erfahren könnte, ohne daß das System abgeschaltet würde.

Obwohl die obigen bekannten Systeme Einrichtungen für eine Neuzusammenstellung eines Systems zum Zweck der Überprüfung bereitstellen, ohne die normalen Rechneroperationen zu stören, erfordern derartige Systeme jedoch noch die Festlegung der Systemkonfiguration durch einen Operator, der manuell betätigbare Schalter betätigt. Damit sind diese Systeme den Operatorfehlern ausgesetzt, die durch unbeabsichtigte Operator-Ausfallvorgänge hervorgerufen werden. Darüber hinaus können die bisher bekannten Systeme keine Einrichtungen bereitstellen für eine automatische Abtrennung von fehlerhaften Moduln und für eine automatische Anschaltung sämtlicher derartiger Moduln im sogenannten Off-Line-Betrieb für eine anschließende Überprüfung oder einen Ersatz, ohne daß die Arbeitsweise des übrigen Teiles des Systems gestört wird.

Andere bekannte Systeme haben die Neuzusammenstellung bestimmter physikalischer Moduln dadurch ermöglicht, daß redundante oder doppelte Moduln verwendet wurden. Wenn ein Fehler aufgetreten ist, würde eine Bedienperson bzw. ein Operator normalerweise die doppelten Moduln einsetzen. Diese Systeme sind jedoch teuer, und zwar insofern, als die Moduln oder Einheiten die Hauptsystembauteile doppelt vorsehen lassen. Darüber hinaus ist auch hierbei die Bedienperson erforderlich, um den Modulaustausch einzuleiten, was Fehlern durch unbeabsichtigte Auswahlvorgänge ausgesetzt ist.

Durch die deutsche Offenlegungsschrift 15 24 856 ist ein Speicherverfahren bekannt geworden, das ohne Änderung von Programmadressen auch mit einer Anzahl defekter, willkürlich verteilter Speicherzellen betrieben werden kann. Die schaltungsmäßige Realisierung zeigt einen sogenannten "21/2D"-Speicher, bei dem sowohl das Lesen als auch das Schreiben von Information aus dem bzw. in den Speicher im sogenannten Halbstrombetrieb erreicht wird, wie es bei Magnetkernspeichern üblich ist. Die gesamte Speicherorganisation und -ansteuerung ist durch diese Betriebsart bestimmt und ist nicht auf die heutigen modernen Halbleiterspeicher-Organisationsformen übertragbar. Es kommt dabei ein Verfahren zum Betrieb eines wortadressierten Speichers zur Anwendung mit defekten Speicherzellen. Für alle Wortadressen sind sogenannte statusanzeigende Speicherelemente vorgesehen, in denen von defekten Speicherelementen herrührende Fehlersignale abspeicherbar sind. Beim Adressieren eines Wortes wird zunächst das dem Wort zugeordnete statusanzeigende Speicherelement abgefragt und daraufhin in Abhängigkeit vom abgefragten Fehlerstatussignal eine Adreßmodifikationsschaltung aktiviert, die - sofern ein fehlerbehafteter Adreßplatz abgefragt werden soll - statt des adressierten Adreßplatzes einen anderen Adreßplatz in geordneter Aufeinanderfolge auswählt.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1 zu schaffen, mit welcher eines oder mehrere als fehlerhaft arbeitend erkannte Speichermodule von dem Speichersystem weggeschaltet werden können unter Sicherstellung der raschen Weiterbetreibbarkeit des ganzen Speichersystems in Verbindung mit der Datenverarbeitungsanlage, wobei nach einer Rekonfiguration der übrigen fehlerfrei arbeitenden Speichermodule ein neuer kontinuierlicher fortlaufender Adressenraum gebildet wird und eine Einschränkung des Gesamtumfangs des Adressenraumes durch die weggeschalteten fehlerhaften Speichermodule grundsätzlich an seinem oberen Ende vorgenommen wird.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale, daß nämlich eine der Anzahl der Speichermodule entsprechende Anzahl von Modul-Adressen-Einstelleinrichtungen vorgesehen ist, deren erste Modul-Adressen-Einstelleinrichtung einen der Anzahl der in Betrieb befindlichen Speichermodule entsprechenden Satz von Eingangsadressensignalen zugeführt enthält, wobei die Modul- Adressen-Einstelleinrichtungen so in Reihe geschaltet sind, daß sie jeweils als Eingangsadressensignale Ausgangsadressensignale der vorhergehenden Modul-Adressen-Einstelleinrichtung erhalten und jede Modul-Adressen-Einstelleinrichtung die empfangenen Eingangsadressensignale so modifiziert, daß Ausgangsadressensignale erzeugt werden, die dem Teiladressenraum des zugehörigen Speichermoduls entsprechen und dem zugehörigen Speichermodul zugeführt werden; weiterhin sind von dem Fehlerstatusspeicher gesteuerte Verknüpfungseinrichtungen vorgesehen, die - im Fehlerfall durch ein Befehlssignal ausgelöst - Sperrsteuersignale an diejenige Modul-Adressen-Einstelleinrichtung abgeben, die einem fehlerhaften Speichermodul zugehörig ist, so daß diese Modul-Adressen-Einstelleinrichtung derart eingestellt wird, daß das Modifizieren der Eingangsadressensignale unterbleibt, so daß dem dem fehlerhaften Speichermodul im Adressenraum nachfolgenden Speichermodul der Teiladressenraum zugewiesen wird, der dem fehlerhaften Speichermodul zugewiesen war und daher das Abschalten des fehlerhaften Speichermoduls und das Rekonfigurieren der verbleibenden Speichermodule vorgenommen werden kann.

Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Anhand von Zeichnungen werden nachstehend Ausführungsbeispiele der Erfindung näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm ein die vorliegende Erfindung umfassendes System.

Fig. 2 zeigt in größeren Einzelheiten Teile von in Fig. 1 dargestellten Speicherschnittstellenschaltungen.

Fig. 2a zeigt in größeren Einzelheiten Schaltungen eines in Fig. 2 dargestellten Adressenschaltungsbereichs.

Fig. 2b zeigt in größeren Einzelheiten Schaltungen eines in Fig. 2 dargestellten Zeitsteuergenerators und Phasenschaltungsteiles.

Fig. 2c und 2d zeigen in weiteren Einzelheiten Schaltungen eines Modul-Neuzusammenstellungs-Verknüpfungsschaltungsbereichs gemäß Fig. 2.

Fig. 2e zeigt in weiteren Einzelheiten Schaltungen eines in Fig. 2 dargestellten Modulauswahlbereichs.

Fig. 2f zeigt in weiteren Einzelheiten Schaltungen eines in Fig. 2 dargestellten Modulfreigabelogikbereichs.

Fig. 2g zeigt in weiteren Einzelheiten Schaltungen eines Paritätsprüflogikschaltungsbereichs gemäß Fig. 2.

Fig. 2h zeigt in weiteren Einzelheiten Schaltungen eines Daten-Verriegelungsverstärkerschaltungsbereichs gemäß Fig. 2.

Fig. 2i zeigt in weiteren Einzelheiten Schaltungen eines Modul-Anzeigezustandsbereichs gemäß Fig. 2.

Fig. 2j zeigt in weiteren Einzelheiten Schaltungen eines Schreib-Datenlogikbereichs gemäß Fig. 2.

Fig. 3 zeigt in einem Wartungssteuerfeld enthaltene Schaltungen.

Fig. 4a zeigt einen Teil einer in Fig. 1 dargestellten Zentraleinheit für die Verarbeitung von bestimmten Fehlerprüfbedingungen.

Fig. 4b zeigt Schaltungen in der Zentraleinheit gemäß Fig. 1 für die Feststellung eines nicht vorhandenen Fehlerprüfzustands.

Fig. 5a bis 5h zeigen den durch das Speichersystem gemäß Fig. 1 unter bestimmten festgelegten Bedingungen bereitgestellten Adressenraum.

Im folgenden sei die bevorzugte Ausführungsform der Erfindung näher erläutert. In Fig. 1 ist in Blockdiagrammform ein Datenverarbeitungssystem gezeigt, welches die Anordnung gemäß der Erfindung enthält. Wie dargestellt, enthält das System eine Verarbeitungseinrichtung bzw. einen Prozessor 10 für eine variable Länge besitzende Zeichen und ein Hauptspeichersystem 20. Der Prozessor 10 sei von herkömmlichem Aufbau; er kann z. B. die Form der Zentraleinheit haben, die in der US-PS 33 31 056 angegeben ist.

Das Hauptspeichersystem 20 ist so organisiert, daß es zwei Reihen von Speicherbanken 22-1 und 22-2 enthält. Die Speicherbank 22-1 enthält materiell gesehen Gruppen von vier Speichermoduln 24-1 bis 24-4, und die Speicherbank 22-1 enthält die Einheiten 26-1 bis 26-4. Jede der Banken stellt einen adressierbaren Speicherplatz von insgesamt 65 536 36-Bit-Worten bereit. Jede Einheit enthält vier zeichenbreite Speichermoduln, was zu insgesamt 65 536 Neun-Bit-Zeichen des adressierbaren Speicherraumes in Schritten von 16 384 Zeichen führt. In jeder Spalte wird jede Gruppe der Speichermoduln N0 bis N7 unabhängig durch Zeit- und Steuerschaltungen betrieben, die in unterschiedlichen Einschüben 29-1 bis 29-8 enthalten sind, welche, wie dargestellt, in den Speicherschnittstelleneinrichtungen 28-1 bis 28-4 enthalten sind.

Jede Schnittstelleneinrichtung ist mit der Zentraleinheit bzw. Verarbeitungseinrichtung 10 über einen Bereich eines örtlichen 36-Bit-Speicherregisters (nicht gezeigt) verbunden. Jede Schnittstelleneinrichtung ermöglicht den Zugriff zu einem Zeichenspeicherplatz eines bezeichneten Speichermoduls eines Einschubs. Dies bedeutet, daß die Speicherschnittstelleneinrichtung für eine Spalte die dabei vorgesehenen Einschübe mit den notwendigen Eingangszeitsteuersignalen, Adressensignalen, Informations- und Steuersignalen für die Adressierung eines Zeichenspeicherplatzes innerhalb eines der Moduln N0 bis N7 über einen Satz von Leitern versorgt, die in einer entsprechenden Sammelleitung der Sammelleitungen 30-1 bis 30-4 enthalten sind; außerdem dient die Zuführung der betreffenden Signale zum Auslesen des Inhalts und Abgabe an einen weiteren Satz von Leitern, die in derselben Sammelschiene enthalten sind, wobei das Auslesen während eines Leseoperationszyklus erfolgt. Während eines Schreiboperationszyklus wird anstelle des Einschreibens desselben Inhalts, der ausgelesen worden ist, in den Speicherplatz, die an den anderen Satz von Leitern abgegebene Information in den adressierten Speicherplatz eingeschrieben. Diese Anordnung ermöglicht der Zeichenverarbeitungseinrichtung 10, einen Zugriff bis zu vier Zeichen gleichzeitig auszuführen, und zwar zusätzlich zu der Herabsetzung der effektiven Speicherzugriffszeit pro Zeichen. Gemäß der Erfindung speisen die Moduln eines ersten Einschubs in jeder Schnittstelleneinrichtung die Moduln des nächsten Einschubs mit Modulnnummer-Adresseninformationssignalen, und zwar über ein entsprechendes Kabel der Kabel 32-1 bis 32-4. Die Modulnummern-Signale werden außerdem von dem letzten Modul jeder Spalte (das ist das Modul N7) über ein entsprechendes Kabel der Kabel 34-1 bis 34-4 zu der Zentraleinheit 10 hin geleitet. Dies ermöglicht der Zentraleinheit 10 festzustellen, wenn die Adressensignale den zur Verfügung stehenden maximalen Speicheradressenraum bzw. -platz überschreiten.

In Fig. 2 sind in Blockdiagrammform die Elemente dargestellt, die in dem Speichereinschub 29-1 gemäß Fig. 1 enthalten sind. Diese Elemente enthalten die Anordnung gemäß der Erfindung sowie diejenigen Elemente, welche den normalen Betrieb einer Gruppe von vier Moduln steuern. Die übrigen Einschübe 29-2 bis 29-8 enthalten den Schaltungsanordnungen des Einschubs 29-1 entsprechende Schaltungsanordnungen, weshalb die Schaltungsanordnungen der betreffenden übrigen Einschübe nicht weiter beschrieben werden.

Wie aus Fig. 2 hervorgeht, enthält die Speichereinschub- Schnittstelleneinrichtung 29-1 als Hauptbauteil die Bereiche 202 bis 216, die in der dargestellten Weise angeordnet sind. Die verschiedenen Zeitsteuersignale, Steuersignale, Adressensignale und Datensignale werden zwischen dem Einschub 29-1 und der Zentraleinheit 10 über herkömmliche Kabeltreiber-Empfangsschaltungen übertragen, die in den Blöcken 218-1 bis 218-3 enthalten sind. Die Zeitsteuersignale, Auswahlsignale, Adressensignale und Datensignale werden zwischen dem Speichereinschub 24-1 und den verschiedenen Bereichen der vier Speichermoduln des Einschubs, wie dies in Fig. 2 gezeigt ist, übertragen.

Jedes der Moduln N0 bis N3 enthält einen Koinzidenzstrom- Kernspeicher in der Form zweier 8192 Neun-Bit-Zeichen- Stapelspeicher herkömmlichen Aufbaus. Außerdem enthält jedes Speichermodul Zeitsteuer- bzw. Takt- und Steuerschaltungen, Adressenpufferschaltungen, Auswahlschaltungen, Leseverstärkerschaltungen, Sperrschaltungen und Schnittstellenschaltungen, die für den Zugriff zu einem Speicherplatz von 16 358 Neun-Bit-Zeichen-Speicherplätzen erforderlich sind, um entweder ein Neun-Bit-Datenzeichen einzuschreiben oder um ein Neun-Bit-Datenzeichen aus einem adressierten Zeichenspeicherplatz auszulesen.

Bei der bevorzugten Ausführungsform der Erfindung ist jedem der vier Speichermoduln N0 bis N3 gemäß Fig. 1 individuell eine Einstelleinheit einer entsprechenden Anzahl von Einstelleinheiten 210-1 bis 210-1 d zugeordnet, die in dem Block 210 enthalten sind. Während des normalen Betriebs arbeitet jede Einstelleinheit in der Weise, daß sie eine Verknüpfungsadresse zur Bezeichnung ihres zugehörigen Moduls erzeugt sowie für den Zugriff zu dem Modul. Wie noch im einzelnen erläutert werden wird, erzeugt jede Einstelleinheit die Verknüpfungsadresse dadurch, daß sie einen Satz von Adressensignale modifiziert, die ihren Eingangsanschlüssen zugeführt werden, und daß sie die modifizierten Adressensignale an einen Satz von Ausgangsanschlüssen abgibt. Die Einstelleinheiten der Moduln sind in Reihe geschaltet, so daß die Einstelleinheit eines Moduls die Adressensignale modifiziert, die sie von der Einstelleinheit eines vorhergehenden Moduls empfängt. Außerdem gibt die betreffende Einstelleinheit die modifizierten Adressensignale an die Einstelleinheit eines nachfolgenden Moduls ab. Bei einer Ausführungsform empfängt die Einstelleinheit des Moduls 1 einen Satz von bestimmten Adressen, welche die betreffende Einheit dazu benutzt, die erste Verknüpfungsadresse zu erzeugen. Die Einstelleinheit des Moduls 4 gibt die Adressensignale an ihrem Satz von Ausgangsanschlüssen entweder an die Zentraleinheit oder an eine weitere Einstelleinheit ab, wie dies erläutert wird.

Darüber hinaus gibt jede der Einstelleinheiten die modifizierten Adressensignale an ihr zugehöriges Modul ab, in welchem die betreffenden Adressensignale beim Zugriff in dem betreffenden Modul verwendet werden. Insbesondere werden die modifizierten Adressensignale einer entsprechenden Modulauswahlschaltung einer Vielzahl von Modulauswahlschaltungen zugeführt, die in dem Block 206 gemäß Fig. 2 enthalten sind. Jede dieser Schaltungen arbeitet, wie hier erläutert werden wird, in der Weise, daß sie ihre zugehöriges Modul für einen Zugriff veranlaßt, wenn eine Bezeichnung durch die vier Adressenbits hoher Wertigkeit des 16-Bit-Adressencodes vorliegt, der von dem Zentralsteuerwerk erzeugt wird. Die in dem Block 214 enthaltenden Schaltungen arbeiten in der Weise, daß sie festzustellen gestatten, ob jedes der Speichermoduln eine minimale Standardgröße an Zuverlässigkeit erfüllt. Diese Feststellung erfolgt dadurch, daß eine Paritätsprüfung bezüglich der Information vorgenommen wird, zu der ein Zugriff von dem jeweiligen Modul erfolgt. Auf das Auftreten eines Fehlers hin schalten die Schaltungen des Blocks 214 eine der Speicherschaltungen, die in dem Bereich 212 enthalten sind. Wenn der Wunsch auftreten sollte, das System von fehlerhaften Moduln "freizugeben", veranlaßt ein Befehlssignal die in dem Blcok 208 enthaltenen Verknüpfungsschaltungen, Steuersignale an die Einstelleinheiten derjenigen Moduln abzugeben, die durch den Bereich 212 als fehlerhaft bezeichnet worden sind. Diese Signale sperren jede der Einstelleinheiten hinsichtlich der Modifizierung der Adressensignale, die an ihre Eingangsanschlüsse angelegt worden sind. Dieselben Steuersignale werden außerdem den Modulauswahlschaltungen des Blocks 206 zugeführt; sie verhindern, daß die betreffenden Auswahlschaltungen auf die Adressensignale reagieren, die von dem Zentralsteuerwerk her zugeführt worden sind.

Im folgenden seien die in Fig. 2 dargestellten Bereiche näher betrachtet. Aus Fig. 2a ergibt sich, daß der Adressenschaltungsbereich 202 eine Anzahl von Speicherschaltungen 202-1 bis 202-14 enthält, deren jede eine Verriegelungsverstärkerschaltung enthält, welche der Schaltung 202-17 entspricht. Jede Verriegelungsschaltung ist so ausgelegt, daß sie ein Bit der 14 Bits niederer Ordnung zu speichern vermag, die von der Zentralsteuereinheit 10 her aufgenommen werden. Wie in Fig. 2 gezeigt, werden die Ausgangssignale MAD0111 bis MAD1411 der Verriegelungsschaltungen 202-1 bis 202-14 parallel an die vier Moduln abgegeben, und zwar für einen Zugriff zu dem Inhalt eines Zeichenspeicherplatzes innerhalb eines ausgewählten Speichermoduls.

Nunmehr sei die Arbeitsweise der Speicherschaltung 202-1 betrachtet. Die Verriegelungsverstärkerschaltung 202-17 schaltet in den Binärzustand 1 um, wenn ein Eingangsdatensignal MAD01 und ein Zeitsteuersignal MTMRT3 jeweils als binäres 1-Signal auftreten. Die Schaltung 202-17 wird im Binärzustand 1 durch das Haltesignal MTMRT solange gehalten, bis ein Zeitsteuersignal MTMRT1A wieder in den Binärzustand 1 gebracht wird. Das Signal MTMRT1A veranlaßt, wenn es im Binärzustand 1 ist, eine Gatterinverterschaltung 202-15, das Haltesignal MTMRT in ein Null-Signal zu überführen. Außerdem veranlaßt das betreffende Signal eine Gatterinverterschaltung 202-16, das Signal MTMRT3 in ein binäres 1-Signal zu überführen. Wenn das Signal MAD01 ein binäres Null-Signal ist, schaltet im Gegensatz dazu die Verriegelungsschaltung 202-17 bei einem Binärzustand 1 um in einen Binärzustand Null, wenn das Signal MTMRT1B in ein Binärsignal 1 überführt wird.

Das Zeitsteuersignal MTMRT1A (sowie weitere Signale) wird von dem Zeitsteuergenerator- und Phasenschaltungsbereich 204 abgeleitet bzw. gewonnen, der in weiteren Einzelheiten in Fig. 2b gezeigt ist. Dieser Schaltungsbereich liefert die Grundzeitsignale für jedes der Speichermoduln während eines Lese- oder Schreiboperationszyklus, und zwar auf ein Eingangszeitsteuersignal MARG01R hin, das von dem Zentralsteuerwerk 10 erzeugt wird.

Normalerweise sind die Signale MTDLA3, MTDLB1, MTDLB2B und MTDLB2C binäre Null-Signale. Wenn das Signal MARG01R in ein Binärsignal 1 übergeführt wird, wird das Signal MTDLA2 von dem Binärzustand 1 in den Binärzustand überführt. Diese Zustandsänderung in dem Signal MTDLA2 wird durch eine Verzögerungsleitung 204-2 um einen bestimmten Betrag verzögert und dann an eine Gatterinverterschaltung 204-3 abgegeben. Nach der Verzögerung führt die Inverterschaltung 204-3 das Signal MTDLA3 in ein Binärsignal 1 über, welches die Verriegelungsschaltung 204-4 veranlaßt, das Signal MTDLB1 in ein Binärsignal 1 umzuschalten. Die Signale MPR012 und MTDLB4C sind zu diesem Zeitpunkt beides 1-Signale. Da das Signal MTDLB4A normalerweise ein binäres 1-Signal ist, ist die Gatterverstärkerschaltung 204-7 durch die Signale MTDLB4A und MTDLB1 freigegeben; sie führt ein Setz-Rückstell- Signal MTMRT1A in den Binärzustand 1 über. Dieses Signal wird den Adressen- bzw. Datenverriegelungsschaltungen gemäß Fig. 2a und 2h zugeführt. Wenn das Signal MTMRT1A in den Binärzustand 1 umschaltet, bewirkt es eine Triggerung einer monostabilen Taktschaltung 204-24, wodurch das Signal MSTEN11 in ein Null-Signal überführt wird. Dieses Signal wird sämtlichen Speichermodulen zugeführt, um den Beginn eines Speicherzyklus zu signalisieren. Wenn das Signal MTMRT1A vom Binärzustand 0 in den Binärzustand 1 umschaltet, veranlaßt es die Adressenschaltungen gemäß Fig. 2a, neue Adressenbits für die Speicherung aufzunehmen. Gleichzeitig bewirkt das Signal MTMRT1A eine Zurückstellung der Datenverriegelungsschaltungen gemäß Fig. 2h in ihre Binärzustände 0.

Die Zustandsänderung des Signals MTDLB1 wird mit Hilfe einer zweiten Verzögerungsleitung 204-5 verzögert, woraufhin das Signal MTDLB2B von dem Null-Zustand in den 1-Zustand übergeführt wird. Dieses Signal gibt die Gatter 204-8 und 204-12 frei, wodurch die Signale MRCHIAB und MRCHICD in Binärsignale 1 umgeschaltet werden. Die Zusatzänderung bezüglich des Signals MRCHICD triggert eine monostabile Schaltung 204-14, die ein 290-Nanosekungen-Impulssignal MRCHI11 liefert. Der Ausgangsanschluß der monostabilen Schaltung 204-14 ist mit einem Eingangsanschluß der Gatter 204-8 und 204-12 verbunden, um den betreffenden Gattern das Signal MRCHI11 zuzuführen, welches die Dauer festlegt, während der die Signale MRCHIAB und MRCHICD in den Binärzuständen 1 verbleiben. Die Signale MRCHIAB und MRCHICD werden den Speichermoduln A bis D zugeführt; sie bestimmen die Dauer des Leseteiles des Speicherzyklus.

Wenn das Signal MRCHIAB in ein binäres 1-Signal umschaltet, triggert es eine monostabile Schaltung 204-22. Die Negation des Signals von der Schaltung 204-16 her verhindert das Einstellen der Verriegelungsschaltung 204-4 und hält die Verriegelungsschaltung in ihrem Zustand solange fest, bis ein nächster Speicherzyklus eingeleitet wird. Am Ende von 200 Nanosekunden wird das Signal MTDLB4C in den Null-Zustand gebracht, wodurch die Verriegelungsschaltung 204-4 in den Null-Zustand zurückgestellt wird.

Wenn die monostabile Schaltung 204-14 zündet, triggert sie eine erste monostabile Paritätsprüf-Schaltung 204-28, die nach 350 Nanosekunden dann eine weitere, mit ihr in Reihe geschaltete monostabile Paritäts-Schaltung 204-30 zündet bzw. ansteuert. Das 450-Nanosekunden-Signal MPCHK31 legt die Zeitspanne fest, während der eine Paritätsprüfung bezüglich der Daten vorgenommen wird, die von einem ausgewählten Speichermodul der Speichermoduln während eines Speicherzyklus gelesen worden sind. Auf die 290-Nanosekunden-Zeitspanne hin, die durch die monostabile Schaltung 204-14 bestimmt ist, werden die beiden in Reihe geschalteten monostabilen Schaltungen 204-16 und 204-18 nacheinander getriggert, wodurch ein Schreibbefehlssignal MWCHI10 erzeugt wird. Dieses Signal wird zu sämtlichen Speichermoduln hingeleitet; es legt das Schreibintervall eines Speicherzyklus fest.

Im folgenden sei der Modul-Neuzusammenstellungs-Logikschaltungsbereich 210 näher betrachtet. Der aus Fig. 2c und 2d hervorgehende Bereich enthält die Einstelleinheiten 210-1 a bis 210-1 d für jedes der Speichermoduln 1 bis 4. Die Einheiten jedes Speichermoduls sind, wie dargestellt, in Kette geschaltet. Abgesehen von der ersten Einheit definiert jede Einheit die der nächsten Einheit in der Kette zugehörige Adresse in der hier beschriebenen Weise. Außerdem sind, wie dargestellt, die Ausgangsanschlüsse F0 bis F3 jeder der Einstelleinheiten über eine entsprechende Inverterschaltung der Gruppen von Inverterschaltungen der Blöcke 210-6 a bis 210-6 d mit dem Modulauswahlbereich gemäß Fig. 2e verbunden.

Jede der Einstelleinheiten 210-1 a bis 210-1 d enthält eine Addierschaltung und eine Vergleichsschaltung in der dargestellten Zusammenschaltung. Jede dieser Schaltungen 210-4 a bis 210-4 d und 210-2 a bis 210-2 d ist von herkömmlichem Aufbau.

Die in den Fig. 2c und 2d gezeigten Addierschaltungen bzw. Vergleichsschaltungen führen auf die beiden Sätze von Eingangssignalen hin eine Rechen- bzw. Vergleichsoperation aus.

Die Kreise an den Anschlüssen der Addierer- und Vergleicherschaltungen bezeichnen eine Invertierungsoperation, die auf die Zuführung von Signalen an den betreffenden Anschlußklemmen hin ausgeführt wird. Dadurch ist der interne Betrieb dieser Schaltungen kompatibel gemacht mit den Eingangssignalen, wie dies im einzelnen noch erläutert werden wird.

Wie in Fig. 2c und 2d gezeigt, empfängt jede der Vergleichsschaltungen 210-4 a bis 210-4 d eine Eingangsadresse von in einem Block 212 enthaltenen Verbindungsdraht- und Inverterschaltungen. Die Verbindungsdrähte JP9 bis JP12 sind so verdrahtet, daß die Maximaladresse festgelegt ist, die irgendein Modul haben kann. Mit anderen Worten ausgedrückt heißt dies, daß die maximale Anzahl von Speichermodulen festgelegt ist, die in einer Spalte betrieben werden kann. Jede der Vergleicherschaltungen 210-4 a bis 210-4 d vergleicht die den Anschlußklemmen A0 bis A3 zugeführte Maximaladresse mit einer zweiten bestimmten Adresse, deren Adreßsignale von den Verbindungsdrähten JP1 bis JP8 abgeleitet sind, welche durch die Inverterschaltungen, die in einem Block 214 enthalten sind, invertiert und an die Anschlußklemmen B0 bis B3 der Vergleichsschaltungen abgegeben werden. Die zweite Adresse stellt die Anzahl der Moduln an einer bestimmten Stelle innerhalb der Speicherschnittstelleneinrichtung dar, die zu diesem Zeitpunkt betrieben sind.

Das Ergebnis des durch die jeweilige Vergleichsschaltung ausgeführten Vergleichs legt fest, ob die zugehörige Addierschaltung die erhaltene Summe modifizieren oder zu dieser eine 1 hinzuaddieren soll, und zwar durch Addieren der Adressenbitmuster an ihrem Eingangsanschlußklemmenpaar A0 bis A3 und B0 bis B3. Die zweite Gruppe der Addierereingangsanschlüsse bzw. -Anschlußklemmen B0 bis B3 ist so geschaltet, daß die betreffenden Anschlüsse eine positive Spannung aufnehmen, die kennzeichnend ist für eine binäre 1. Da die diesen Anschlüssen zugeführten Signale invertiert werden, geben die Eingänge B0 bis B3 jedes Addierers eine feste Adresse entsprechend einem insgesamt aus Nullen bestehenden Bit-Muster als zweite Größe ab, auf die hin von der Addiererschaltung eine Rechenoperation ausgeführt wird.

Bei Fehlen eines positiven Vergleichsergebnisses von irgendeiner der Vergleicherschaltungen 210-4 a bis 210-4 d treten die Signale M1BLK bis M4BLK, die von den Inverterschaltungen 210-6 a bis 210-6 d erzeugt werden, normalerweise als binäre 1-Signale auf. Demgemäß erzeugt jede Addiererschaltung an ihrem Ausgangsanschluß F0 bis F3 Signale der Summe der den Eingangsanschlüssen A0 bis A3 und B0 bis B3 zugeführten Adressenbitmuster. Die Summe entspricht dem Adressenbitmuster, das den Eingangsanschlüssen A0 bis A3 zugeführt worden ist, zuzüglich einer 1, da nämlich die Eingangsanschlüsse B0 bis B3 jeder Addiererschaltung auf das Muster 000 festgesetzt sind. Wenn eine Vergleicherschaltung einen positiven Vergleich feststellt, führt sie ein entsprechendes Signal der Signale MAMX1 bis MAMX4 in den Binärzustand 1 über, was dazu führt, daß ein Signal der Signale M1BLK bis M4BLK in eine Null überführt wird. Wenn kein Übertragseingangssignal vorhanden ist, erzeugt jeder Addierer eine Summe an den Anschlüssen F0 bis F3, die dem Adressenbitmuster, welches den Eingangsanschlüssen A0 bis A3 zugeführt worden ist, entspricht. Die Summe wird ihrerseits als eine Eingangsgröße dem Addierer der nächsten Einstelleinrichtung zugeführt. Gleichzeitig führt die Einstelleinheit ein entsprechendes Signal der Signale M10FL3 bis M40FL3 in einen Zustand über, der die Modulauswahlschaltungen gemäß Fig. 2e daran hindert, auf die Adressenauswahlsignale zu reagieren, die über die Schaltungen der Blöcke 210-6 a bis 210-6 d zugeführt werden.

Dadurch, daß ein Addierer daran gehindert ist, die den Anschlüssen A0 bis A3 zugeführten Eingangssignale zu modifizieren, und dadurch, daß die Auswahlschaltungen gesperrt sind, ist auf wirksame Weise das zugehörige Modul von dem System abgetrennt. Dieselbe beschriebene Abtrennoperation bzw. Modulabschaltoperation tritt auch dann auf, wenn irgendeines der Signale M10FL1 in den Binärzustand 1 übergeführt wird. Diese Signale werden von dem Modul-Freigabelogikschaltungsbereich gemäß Fig. 2 in Übereinstimmung mit bestimmten hier beschriebenen Prüfkriterien erzeugt; sie leiten automatisch die Neueinstellung des Speichersystems gemäß Fig. 1 im Bedarfsfall ein.

Im folgenden sei kurz die normale Betriebsweise des Modul- Neueinstellungs-Logikschaltungsteiles 210 anhand verschiedener Beispiele erläutert. Es sei darauf hingewiesen, daß die Vergleicher- und Addiererschaltungen der Blöcke 210-1 a, 210-1 b, 210-1 c und 210-1 d als negative Logik arbeiten, bei der eine binäre 1 gleich einem Null-Volt-Signal ist und bei der eine binäre Null gleich einem positivem Spannungssignal ist. Die einzigen Ausnahmen hiervon bilden das Signal A = B am Ausgangsanschluß der Vergleicherschaltung und die Cn-Signale am Eingangsanschluß der Addiererschaltung. Daher werden sämtliche Angaben bezüglich Bitmustersignale, die in diese Schaltungen eingeführt werden oder die diese Schaltungen verlassen, abgesehen von den den Anschlüssen A = B oder Cn zugeführten Signale, in Ausdrücken der negativen Logik gemacht werden (dies bedeutet, daß Erdpotential = binäre 1 und daß ein positives Signal eine binäre Null ist). Die Schaltungen der Blöcke 212 und 214 sind Inverterschaltungen, welche die den Vergleicher- und Addiererschaltungen zugeführten Signale von der positiven Logik (bei der eine binäre Null einer Spannung von Null Volt und eine binäre 1 einer positiven Spannung entspricht) in eine negative Logik für die Eingabe an die Vergleicher- und Addiererschaltungen umsetzen. Die Schaltungen der Blöcke 210-6 a, 210-6 b, 210-6 c und 210-6 d sind Inverterschaltungen, die dazu benutzt werden, die Signale von der positiven Logik in eine mit dem übrigen Teil des Systems kompatible Form umzusetzen.

Es sei angenommen, daß das Modul 1 das erste Modul innnerhalb des Untersystems ist, weshalb dem betreffenden Modul durch seine Einstelleinrichtung 210-1 a eine Adresse 0000 zugeteilt wird. Da diese Adresse der um 1 erhöhten Eingangsadresse entspricht, sind die Verbindungsdrähte JP1 bis JP8 nicht für die Verwendung beschaltet, so daß die Eingangsadresse 1111 an die Addiererschaltung 210-2 a geliefert wird. Den Speichermodulen 2, 3 und 4 werden durch ihre entsprechenden Einstelleinrichtungen 210-1 b, 210-1 c bzw. 210-1 d die Adressen 0001, 0010 bzw. 0011 zugeteilt. Darüber hinaus sei angenommen, daß die maximale zulässige Adressenbitkonfiguration, die das Speichersystem haben kann, 48K beträgt, wobei die Größe K = 1024 Bytes des Speicherraumes bzw. -platzes ist. Die Verbindungsdrähte JP9 bis JP12 sind so geschaltet, daß eine Eingangsadressenbitkonfiguration von 0010 der jeweiligen Vergleicherschaltung zugeführt wird. Dies heißt, daß die Verbindungsdrähte JP9, JP10 und JP12 mit Masse verbunden sind. Da jedes Speichermodul eine Speicherkapazität von 16K besitzt, sind nicht mehr als drei Speichermoduln erforderlich, um in der Schnittstelleneinrichtung betrieben zu werden. Die Verbindungsdrähte JP13 und JP14 sind vorgesehen, um die Anwendung von sämtlichen sechzehn möglichen Codesignalen zu ermöglichen, wenn die Schnittstelleneinrichtung sämtliche sechzehn Speichermodulen enthält. Dies erfordert dann die Anwendung sämtlicher sechzehn Codes. Wenn sämtliche sechzehn Moduln enthalten sind, ist der Verbindungsdraht JP13 des Blockes 210-8 des ersten Moduls mit Masse verbunden, und der Verbindungsdraht JP14 des Blockes 210-8 des sechzehnten Moduls ist angeschlossen. Dies ermöglicht, das durch den Vergleicher 210-1 a des ersten Speichermoduls erzeugte Ergebnis zu überlaufen. Da lediglich drei Moduln erforderlich sind, bleiben die Verbindungsdrähte JP13 und JP14 unverbunden.

Die Verbindungsdrahtanschlüsse bei jeder der Inverterschaltungen des Blocks 210-8 "hängen frei", weshalb den Inverterschaltungen eine binäre 1 zugeführt wird, die zur Folge hat, daß die Signale M1AD1 bis M1AD4 zu binären Null-Signalen werden. Die Addiererschaltung 210-2 a und die Vergleicherschaltung 210-4 a invertieren, wie erwähnt, das ihren entsprechenden Anschlußklemmensätzen zugeführte Bitmuster. Da das den Anschlußklemmen B3 bis B0 der Vergleicherschaltung 210-4 a zugeführte Bitmuster 1111 nicht mit dem Bitmuster 0010 übereinstimmt, welches den Anschlußklemmen A3-A0 zugeführt worden ist, wird ein Eintragssignal M1BLK als binäres 1-Signal abgegeben. Die Addiererschaltung 210-2 a erhöht das Eingangsadressenbitmuster 1111 um 1 und gibt die Summe an den Ausgangsanschlüssen F0 bis F3 ab.

Das Bitmuster wird den Eingangsanschlüssen A0 bis A3 der Addiererschaltung 210-2 b und den Eingangsanschlüssen B0 bis B3 der Vergleicherschaltung 210-4 b der Einstelleinrichtung 210-1 b zugeführt. Außerdem wird das Bitmuster (negative Logik) den Inverterschaltungen des Blockes 210-6 a zugeführt, was dazu führt, daß das Adressenbitmuster (positive Logik) den in Fig. 2e dargestellten Auswahlschaltungen des Moduls 1 zugeführt wird. Darüber hinaus werden die Signale M10FL3 und MAMX1 an die Auswahlschaltungen des Moduls 1 weitergeleitet. Der Zustand dieser Signale bestimmt, ob das Modul auszuwählen ist oder nicht. Wenn das Modul in Betrieb ist und die maximal zulässige Adresse nicht überschritten ist, sind unter normalen Bedingungen die Signale M10FL3 und MAMX1 binäre Null-Signale.

In den Modulauswahlschaltungen wird, wie hier beschrieben, das von der jeweiligen Einstelleinheit angegebene Adressenmuster mit dem von der Zentraleinheit empfangenen Adressenmuster der vier oberen Stellen verglichen, und das Modul wird dann ausgewählt, wenn ein positiver Vergleich zwischen den Vergleichsgrößen vorliegt. Somit legt die erste Einstelleinheit 210-1 a durch Festlegung des Adressenmusters, welches zu den Auswahlschaltungen für einen Vergleich mit dem von der Zentraleinheit erzeugten Muster zu leiten ist, die Adressenzuteilung für das Modul 1 fest.

Da kein positiver Vergleich von der Vergleicherschaltung 210-4 b der zweiten Einstelleinheit 210-1 b festgestellt wird
(das heißt A3-A0 = 1 und B3-B0 = ),
erhöht die Addiererschaltung 210-2 b das Eingangsbitmuster um 1 und erzeugt die Summe von 1 an ihren Ausgangsanschlüssen F3 bis F0. Diese Summe wird sodann sowohl der Vergleicherschaltung 210-4 c als auch der Addiererschaltung 210-2 c der dritten Einstelleinrichtung 210-1 c des Speichermoduls 3 zugeführt. Das Bitmuster 1 (negative Logik), das von der Einstelleinrichtung 210-1 b geliefert wird, wird durch die Inverterschaltungen des Blockes 210-6 c invertiert, um es mit der positiven Logik des übrigen Teiles des Systems kompatibel zu machen. Das resultierende Bitmuster 1 (positive Logik) wird zu den Auswahlschaltungen des Moduls 2 zusammen mit den Signalen M20FL3 und MAMX2 hingeleitet. Demgemäß können die Auswahlschaltungen für das Modul 2 lediglich auf das Adressenmuster 1 (positive Logik) ansprechen.

Das Bitmuster 1 (negative Logik) wird sodann den Eingangsanschlüssen A0 bis A3 der Addiererschaltung 210-2 c der dritten Einstelleinheit bzw. -einrichtung 210-1 c zugeführt. Da kein positiver Vergleich durch die Vergleicherschaltung 210-4 c festgestellt wird
(das heißt A3-A0 = 1 und B3-B0 = 1),
erhöht die Addiererschaltung 210-2 c ebenfalls das Eingangsadressenmuster um 1 und gibt die Summe 1 an die Ausgangsanschlüsse F3 bis F0 ab. Das Bitmuster 1 wird sodann an die Vergleicherschaltung 210-4 d und an die Addiererschaltung 210-2 d der vierten Einstelleinrichtung 210-1 d abgegeben. Auch hier wird dasselbe Bitmuster durch die Inverter des Blockes 216-1 c komplementiert, um eine Darstellung des Bitmusters 1 für die positive Logik zu erhalten. Ferner wird das betreffende Bitmuster den Auswahlschaltungen des Moduls 3 zusammen mit den Signalen M30FL3 und MAMX3 zugeführt.

Die Vergleicherschaltung 210-4 d führt auf die Feststellung eines positiven Vergleichs zwischen den den Eingangsanschlüssen A0 bis A3 und B0 bis B3 zugeführten Bitmustern
(das heißt A3 bis A0 = 1 und B3-B0 = 0010)
das Signal M4BLK in ein binäres Null-Signal über. Dies veranlaßt die Addiererschaltung 210-2 d der vierten Einstelleinrichtung 210-1 d, das Eingangsbitmuster zu ihren Ausgangsanschlüssen F0 bis F3 ohne eine Modifikation zu übertragen. Das nicht modifizierte Adressenmuster 1 wird dann entweder an die Zentraleinheit oder an die Einstelleinrichtung eines weiteren Speichermoduls abgegeben.

Darüber hinaus wird das von der Einstelleinrichtung 210-1 d abgegebene Bitmuster 0010 durch die Inverterschaltungen des Blockes 210-6 d komplementiert, um als Bitdarstellung 1 für die positive Logik aufzutreten. Außerdem wird das betreffende Bitmuster an die Auswahlschaltungen des Moduls 4 zusammen mit den Signalen M40FL3 und MAMX4 abgegeben. Da ein positiver Vergleich zwischen dem Maximaladressenmuster und dem Bitmuster von der Einstelleinheit 210-1 c her vorhanden war, sind die beiden Signale M40FL3 und MAMX4 binäre Einsen. Diese Signale veranlassen die Auswahlschaltungen des Moduls 4, die Zentraleinheit daran zu hindern, einen Speicherplatz innerhalb des Speichermoduls zu adressieren.

Es sei darauf hingewiesen, daß mit einem 4-Bit-Adressenmuster bis zu sechzehn Speichermoduln in Reihe geschaltet sein können. Bei der vorliegenden Ausführungsform sind Speichermoduln in Stufen von 64K (4 Speichermoduln) verbunden, wobei jede Speicherstufe materiell in einem Einschub untergebracht ist. Bei dem insbesondere dargestellten System weist jede Schnittstelleneinrichtung zwei Einschübe auf. Die Moduleinstelleinrichtung des vierten Moduls des jeweiligen Schnittstelleneinschubs sind über eine entsprechende Sammelschiene der Sammelschienen 32-1 bis 32-4 in Reihe geschaltet. Das von der Addiererschaltung 210-2 d abgegebene 4-Bit-Adressencodemuster wird über die Sammelschiene zu der Addiererschaltung der Einheit-Einstelleinrichtung des erstenSpeichermoduls des zweiten Einschubs übertragen. In dem zweiten Einschub sind die den Verbindungsleitungen JP2, JP4, JP6 und JP8 entsprechenden Verbindungsleitungen weggelassen bzw. entfernt und die Verbindungsleitungen JP1, JP3, JP5 und JP7 sind eingesetzt, um nämlich das Bitmuster von der Einstelleinrichtung 210-1 d des ersten Einschubs zu empfangen. Außerdem sind die Verbindungsleitungen JP9 bis JP12 so angeordnet, daß die maximal zulässige Adresse festgelegt ist, die die Speichermoduln annehmen können.

Bei der Anordnung der betreffenden Ausführungsform sind die nächsten vier Adressen 1, 11, 11 bzw. 111 durch die Einstelleinrichtungen den nächsten vier Speichermodulen des zweiten Einschubs zugeteilt. Das von der Addiererschaltung der Einstelleinrichtung des vierten Speichermoduls des zweiten Einschubs erzeugte 4-Bit-Adressencodemuster wird über eine entsprechende Sammelschiene der Sammelschienen 34-1 bis 34-4 zu der Zentraleinheit hin übertragen.

Im folgenden sei der Speichermodul-Auswahlschaltungsbereich 206 näher betrachtet. Der Bereich 206, wie er in Fig. 2e gezeigt ist, enthält die Auswahlschaltungen für jedes der Speichermoduln 1 bis 4. Dabei sind lediglich die Auswahlschaltungen, die in einem Block 206-1 a enthalten sind, für das Speichermodul 1 näher gezeigt, da nämlich die übrigen Auswahlschaltungen für die Moduln 2 bis 4 denselben Schaltungsaufbau haben; sie unterscheiden sich voneinander lediglich durch das bestimmte Signal, das jeweils verarbeitet wird. Dies ist dadurch veranschaulicht, daß die Signale bezeichnet sind, die von den Blöcken 206-1 a und 206-1 d aufgenommen werden.

Aus Fig. 2e dürfte ersichtlich sein, daß der Block 206-1 a einen Vergleicherschaltungsteil bzw. -Bereich 206-4 enthält, der so ausgelegt ist, daß er die vier Adressenbit höherer Wertigkeit (die Signale MAD1810 bis MAD1510) mit den vier Bit-Adressensignalen (M1AD410 bis M1AD110), die vom Block 210-6 a in Fig. 2c erzeugt werden, vergleicht. Der Vergleicherbereich enthält Inverterschaltungen 206-5, 206-10, 206-13 und 206-16 sowie UND- Glieder 206-6 bis 206-9, 206-11, 206-12, 206-14 und 206-15. Diese Verknüpfungsglieder sind in der dargestellten Weise angeordnet.

Wenn die Auswahlschaltung für das Modul 1 einen positiven Vergleich feststellt, wird das in der Verriegelungsschaltung 206-18 enthaltene UND-Glied 206-20 aktiviert, ferner wird die Verriegelungsschaltung gesetzt, und außerdem wird das Signal M1SEL10 in ein 1-Signal überführt. Das Setzen der Verriegelungsschaltung 206-18 wird ferner auf die Freigabe eines UND-Gliedes 206-26 hin veranlaßt, wenn ein Haltesignal M1HLD10 sich im Binärzustand 1 befindet. Normalerweise sind die beiden Signale M10FL3 und MAMX1 im Binärzustand 0, was das Setzen der Verriegelungsschaltung 206-18 in den Binärzustand 1 ermöglicht, wenn ein positiver bzw. 1-Vergleich zwischen den beiden Adressensignalsätzen vorliegt.

Wenn eines der Signale M10FL3 oder MAMX1 durch den Modul- Neuzusammenstellungsbereich 210 in den Binärzustand 1 übergeführt wird, wird das Haltesignal M1HLD10 in ein Null- Signal übergeführt. Dies verhindert seinerseits das Setzen der Verriegelungsschaltung 206-18 in den Binärzustand 1, wenn ein positiver Vergleich zwischen den beiden Adressensignalsätzen vorhanden ist. Demgemäß wird ein Speicherplatz, der durch die niederwertigen 14-Bit-Adressensignale bezeichnet ist, welche von der Zentraleinheit an das Speichermodul abgegeben worden sind, nicht adressiert, es sei denn, das Signal M1SEL10 tritt als Binärsignal 1 auf.

Im folgenden sei der Modul-Freigabelogikschaltungsbereich 208 näher betrachtet. Aus Fig. 2f dürfte hervorgehen, daß der Bereich 208 eine Vielzahl von Verriegelungsschaltungen 208-1 bis 208-4 enthält, und zwar jeweils eine für jedes der entsprechenden Speichermoduln 1 bis 4. Jede Verriegelungsschaltung wird vom Binärzustand Null in den Binärzustand 1 umgeschaltet, wenn ihr zugehöriges Modul die minimalen Standardanforderungen bezüglich der Zuverlässigkeit erfüllt hat, was durch die Prüfanordnung festgelegt bzw. bestimmt wird. Dies wird bei Vorhandensein eines Prüfzustands signalisiert (z. B. dann, wenn das Signal M1CHK10 ein binäres 1-Signal ist). Wenn ein Befehl eingeleitet worden ist (das heißt das Signal MPURG0T ein binäres 1-Signal ist), wird hierdurch das Speichersystem des jeweiligen Moduls freigegeben, welches ausgefallen ist hinsichtlich der Aufrechterhaltung des festgelegten minimalen Operationsstandards.

Anders ausgedrückt heißt dies, daß die Zustände der Signale M1CHK10 bis M4CHK10 jeweils der Einstelleinheit des jeweiligen Speichermoduls den Zustand ihres Moduls anzeigen. Der Zustand bezüglich des jeweiligen Moduls wird durch die Paritätsfehler- Detektorschaltungen gemäß Fig. 2g bestimmt, die noch beschrieben werden. Das Signal MPURG0T wird, wie hier dargestellt, entweder von einer Bedienperson durch die Wartungsfeldverknüpfungsschaltungen gemäß Fig. 3 erzeugt, die das Signal MPUR1T in ein Binärsignal 1 überführt, oder mittels der Zentraleinheit über die Betriebsfortsetzungsschaltungen gemäß Fig. 4a, die das Signal MMPG01 in ein Binärsignal 1 überführen. Wie erwähnt, veranlaßt das Signal MPURG0T sämtliche Speichermoduln, die einen bestimmten Prüfzustand haben, in einen vom Rechnerbetrieb unabhängigen Zustand bzw. in einen sogenannten Off-Line-Zustand überzugehen. Das Signal MMINT0T ist ein Signal, welches dazu benutzt wird, jede der Verriegelungsschaltungen in den Binärzustand Null einzustellen oder zurückzustellen, die eine Anzeige bezüglich eines Prüfzustands speichern. Das Signal MMINT0T wird entweder von einer Bedienperson dadurch erzeugt, daß eine Einleitungs-Drucktaste in dem Steuerfeld betätigt bzw. gedrückt wird, oder durch die Zentraleinheit, wie dies hier beschrieben werden wird. Darüber hinaus kann eine Bedienperson manuell jedes der Speichermoduln mit Hilfe von Schaltern, die in demselben Steuerfeld enthalten sind, in den vom Rechner unabhängigen Betrieb bzw. Off-Line- Betrieb bringen. Wenn eine Bedienperson einen der Schalter in die OFF-Line-Stellung einstellt, wird ein entsprechendes Signal der Signale M1FL bis M4FL gemäß Fig. 2f in ein Binärsignal 1 übergeführt, was seinerseits die entsprechende eine Verriegelungsschaltung der Verriegelungsschaltungen 208-1 bis 208-4 gemäß Fig. 2f in den Binärzustand 1 umschaltet. Wenn das System in Betrieb gesetzt ist, verbleiben die Verriegelungsschaltungen gemäß Fig. 2f der Speichermoduln, die in dem vom Rechnerbetrieb unabhängigen Betrieb gebracht worden sind, im Setzzustand. Diese Anordnungen ermöglicht einer Bedienperson, irgendein Modul in einem unabhängigen Betrieb solange zu halten, bis das betreffende Modul repariert oder ausgetauscht ist.

Im folgenden sei der Paritätsprüf-Logikschaltungsteil 214 näher betrachtet. In Fig. 2g sind die Prüflogikschaltungen gezeigt, die eine minimale Standardgröße an Zuverlässigkeit für jedes Speichermodul der Speichermoduln 1 bis 4 festlegen. Eine Paritätsprüflogikschaltung 214-2, die von herkömmlichem Aufbau ist, führt eine Paritätsprüfung hinsichtlich der herkömmlichen neun Bit umfassenden Datenausgangssignale aus, die aus einem adressierten Speicherplatz eines ausgewählten Moduls in den Daten-Verriegelungsverstärkerschaltungsbereich gemäß Fig. 2h gelesen worden sind. Dies bedeutet, daß die Schaltung 214-2 ein Paritätsprüfbitsignal für die Signale MMSA110 bis MMSA810 erzeugt und das Ergebnis mit dem Signal MMSA910 für die Prüfung auf ungeradzahlige Parität vergleicht.

Im Falle des Vorliegens eines Fehlers führt die Schaltung 214-2 das Signal MMCHK1 in ein Binärsignal 1 über, welches eine UND-Gatter- und Verstärkerschaltung 214-6 in den Binärzustand 1 umschaltet (das heißt, daß das Signal MMCHK3 in ein Binärsignal 1 übergeführt wird), wenn irgendein Speichermodul der Speichermoduln während der durch das Signal MPCHK31 festgelegten Zeitspanne eines Speicherzyklus ausgewählt worden ist (dies heißt, daß das Signal MMSEL10 eine binäre 1 ist). Die Ergebnisse der Prüfoperation, die durch den Zustand des Signals MMCHK3 gegeben sind, werden zu den Schaltungen des Modulzustands-Anzeigebereichs 212 gemäß Fig. 2i hingeleitet. Außerdem wird eine Anzeige derselben Ergebnisse über die Gatter- und Verstärkerschaltung 214-8 zu dem Zentralsteuerwerk hingeleitet, welches umgehend die weitere Verarbeitung ausführen kann, wie dies beschrieben werden wird.

Da bei der hier beschriebenen Anordnung jeweils nur ein Speichermodul für eine Adressierung ausgewählt wird, sind die Fehlerprüfschaltungen des Bereichs 214 so ausgelegt, daß sie gemeinsam von den vier Speichermoduln ausgenutzt werden. Es dürfte ersichtlich sein, daß sich die Prüfanordnung in Abhängigkeit von der Speicherorganisation und dem Umfang der erwünschten Prüfung ändern wird. So kann es zum Beispiel in gewissen Fällen erwünscht sein, andere Feststellverfahren anzuwenden, die den Einsatz von anderen Codes, wie der Hamming-Codes, umfassen, um eine zuverlässige Operation der Speichermoduln eines Systems festzulegen.

Im folgenden sei der Daten-Verriegelungsverstärkerschaltungsbereich 216 näher betrachtet. Entsprechend der Prüfanordnung gemäß Fig. 2g sind die Schaltungen des Bereichs 216 so ausgelegt, daß sie gemeinsam von den vier Moduln eines Einschubs ausgenutzt werden. Wie durch Fig. 2h veranschaulicht, enthält der betreffende Bereich neun Verriegelungsschaltungen 216-1 bis 216-9 für die Speicherung von Bit-Darstellungen eines 9-Bit-Inhalts eines Speicherplatzes eines ausgewählten Moduls. Die Verriegelungsschaltung 216-1 empfängt wie jede der übrigen acht Verriegelungsschaltungen ein Signal, das an eine bestimmte Datenausgabeleitung von jedem der Speichermoduln abgegeben wird (das sind die Signale M1DB1 bis M4DB1), und zwar zusammen mit einem Signal von dem binären Ausgangsanschluß Null der Verriegelungsschaltung (das ist das Signal MMSA1). Die beiden Signale werden in UND-Gliedern 216-10 bis 216-13 der Verriegelungsschaltung 216-1 verknüpfungsmäßig zusammengefaßt. Die Auswahlsignale M1SEL bis M4SEL werden den Verknüpfungsgliedern 216-14 bis 216-17 zugeführt. Wenn ein Modul ausgewählt wird, wird sein entsprechendes Auswahlsignal in den Binärzustand Null übergeführt, während die anderen Signale im Binärzustand 1 verbleiben. Da das Signal MMSA1 ein 1-Signal ist, schaltet eine UND-Gatter- und Inverterschaltung in den Binärzustand 1 um, wenn das an die entsprechende Datenausgabeleitung abgegebene Signal in ein Null-Signal übergeführt wird (so ist zum Beispiel das Signal M1DB1 ein Null-Signal). Normalerweise ist das Signal MDRES des Blockes 216-1 ein binäres 1-Signal, welches bewirkt, daß das Signal MMSA1 in ein Null-Signal umgeschaltet wird. Das Signal MMSA1 wird zu den Verknüpfungsgliedern 216-10 bis 216-13 zurückgeleitet und hält die Verriegelungsschaltung 216-1 im Binärzustand 1 fest. Die Verriegelungsschaltung 216-1 wird in den Nullzustand zurückgestellt, wenn das Setz-Rückstell-Signal MTMRT1A in ein Binärsignal 1 umschaltet. Jede der übrigen Verriegelungsschaltungen arbeitet in einer entsprechenden Weise, um eine Bit-Darstellung einer der übrigen Datenausgabeleitungen zu speichern.

Im folgenden sei der Modulzustand-Anzeigebereich 212 näher betrachtet. Der Bereich 212, der in Fig. 2i veranschaulicht ist, enthält Rückstell-Verknüpfungsschaltungen 212-3 bis 212-4 des Blockes 212-2, Fehlerprüf-Speicherverriegelungsschaltungen 212-11 bis 212-14 des Blockes 212-10 und Anzeige- und Treiberschaltungen des Blockes 212-20. Diese Schaltungen arbeiten in der Weise, daß sie den Zustand jedes der Moduln eines Einschubs anzeigen. Wenn zum Beispiel ein Speichermodul ausgewählt wird, wird ein entsprechendes Modulauswahlsignal der Auswahlsignale M1SEL10 bis M4SEL10 in den Binärzustand 1 überführt. Wenn ein Paritätsfehler auftritt, wird das Signal MMCHK30 in ein Binärsignal 1 übergeführt, wodurch eine entsprechende Verriegelungsschaltung der Verriegelungsschaltungen 212-11 bis 212-14 in den Binärzustand 1 geschaltet wird.

Die mit der umgeschalteten Verriegelungsschaltung verbundene Treiberschaltung führt ein entsprechendes Signal der Signale M1CHK1L bis M4CHK1L auf Erdpotential, wodurch eine der Anzeigelampen 212-26 bis 212-29 zum Aufleuchten gebracht wird.

Die gesetzte Verriegelungsschaltung wird auf Null zurückgestellt, wenn ein Prüflöschsignal bzw. Prüffreigabesignal MCHCL in ein Null-Signal übergeführt wird. Dies geschieht dann, wenn entweder ein Paritätsfehler-Rückstellschalter gedrückt wird (das heißt, daß das Signal MCKRS10 in ein 1-Signal übergeführt wird), oder dann, wenn die Inbetriebsetzungs-Drucktaste gedrückt wird (dies heißt, daß das Signal MMINT0T in ein Binärsignal 1 übergeführt wird).

Nunmehr sei der Schreibdatenlogikbereich 220 betrachtet. Dieser Bereich, wie er aus Fig. 2j hervorgeht, enthält eine Vielzahl von Gatterverstärker- und Inverterschaltungsstufen 220-1 bis 220-9, die derart betrieben werden, daß sie die Ausgangsdatensignale MWD011 bis MWD091 an die Sperrschaltungen der Speichermoduln 1 bis 4 abgeben. Unter der Steuerung eines Schreib-Fehleinsatzsignals MABRT, das von der Zentraleinheit erzeugt wird, werden Datensignale, die aus einem adressierten Speicherplatz eines Speichermoduls ausgelesen worden sind, selektiv wieder in denselben Speicherplatz zurückgespeichert bzw. wieder eingeschrieben. So werden zum Beispiel während eines Schreibteiles eines Lesespeicherzyklus (das heißt dann, wenn das Schreib-Fehleinsatzsignal MABRT3 ein binäres 1-Signal ist) dieselben Datensignale, die von den Speicherleseschaltungen ausgelesen worden sind (z. B. das Signal MMSA11), in den durch die Verknüpfungsschaltungen adressierten Speicherplatz wieder zurückgeschrieben. Wenn das Schreib-Fehleinsatzsignal MABRT3 ein binäres Null-Signal ist, dann werden die von dem Zentralsteuerwerk an die Sammelschiene abgegebenen Datensignale in den adressierten Speichermodul-Speicherplatz eingeschrieben.

Die Stufe 220-1 enthält Gatter- und Inverterschaltungen 220-10 bis 221-12, UND-Glieder 220-16 und 220-17 und eine Verstärkerschaltung 220-18 in der gezeigten Anordnung. Die Arbeitsweise der Verknüpfungsschaltungen bezüglich der Stufe 220-1 ist gegeben entsprechend der Gleichung:
MWD011 = MABRT3 · MMSA11 + MABRT20 · MDB011R.
Die Schaltungen für die übrigen Stufen arbeiten in entsprechender Weise, weshalb sie in Fig. 2j nicht im einzelnen dargestellt sind.

Nunmehr sei die Wartungsfeldschaltung betrachtet. In Fig. 3 sind die hiermit im Zusammenhang stehenden Verknüpfungsschaltungen gezeigt, welche das Signal MPUR10T erzeugen, das die Abtastung der Zustände der Zustandsverriegelungsschaltungen des jeweiligen Speichermoduls des jeweiligen Einschubs einleitet. Wie dargestellt, enthalten die Schaltungen gemäß Fig. 3 einen Ausführungsschalter-Logikschaltungen umfassenden Block 200, einen Betriebsschalter-Decodierschaltungen umfassenden Block 200-10 und einen Abtast-Logikschaltungen umfassenden Block 200-20.

Die Auswahl einer Stellung eines in dem Wartungsfeld untergebrachten Betriebsartschalters veranlaßt die Erzeugung eines 3-Bit-Codes, der die gewünschte Betriebsart auswählt. Insbesondere dann, wenn es ein Programmierer oder Servicepersonal für erforderlich erachtet, den Hauptspeicher "freizugeben", wird der Betriebsartschalter in eine Freigabe-MM-Stellung gebracht. Dies führt dazu, daß die Signale SRM0111S und SRM021S in Binärsignale 1 übergeführt werden. Gleichzeitig wird das Signal SRM031S in ein Null-Signal übergeführt. Die Decodierung dieser Signale durch die UND-Gatter- und Verstärkerschaltung 200-14 schaltet das Signal SPUR1G in ein Binärsignal 1 um, so daß dann, wenn die Bedienperson eine Ausführungs-Drucktaste in dem Wartungsfeld drückt, die UND- Gatter- und Verstärkerschaltung 200-22 des Blockes 200-20 in einen Binärzustand 1 umschaltet. Dies führt zur Erzeugung der "Freigabe"-Signale MPUR10T bis MPUR40T, die an die Speicherschnittstelleneinrichtungen 1 bzw. 4 durch die Gatter- und Verstärkerschaltungen 200-24 bis 200-27 abgegeben werden.

Das Herabdrücken der Ausführungs-Drucktaste führt, in Einzelheiten dazu, daß das Signal SEXEC3 in ein Binärsignal 1 übergeführt wird. Wenn ein weiteres Zeitsteuersignal T2T0310 in ein Binärsignal 1 umschaltet, bewirkt dies die aufeinanderfolgende Umschaltung zweier getakteter Flipflops 200-1 und 200-2 in die Binärzustände 1 auf ein Taktsignal PDA hin. Das Flipflop 200-1 wird in seinem 1-Zustand durch das Eingangssignal T2T03 gehalten. Dieses Signal wird von einer freischwingenden Haupttakteinheit der Zentralsteuereinheit erzeugt. Die Flipflops 200-2 werden nacheinander auf Null zurückgestellt, und zwar auf das Auftreten eines nachfolgenden PDA-Signals, wenn die Ausführungs-Taste losgelassen ist (das Signal SEXEC3 schaltet in ein Null-Signal um) und wenn das Signal T2T031 wieder in ein Binärsignal 1 umgeschaltet ist.

Nunmehr seien die Verknüpfungsschaltungen der Zentraleinheit betrachtet. Bevor die Arbeitsweise der Erfindung beschrieben wird, sei zunächst auf die Fig. 4a und 4b Bezug genommen, in denen gewisse Teile der Zentraleinheit dargestellt sind, die dazu herangezogen werden können, die Anordnung der Erfindung zu steuern.

In Fig. 4a sind die Steuerverknüpfungsschaltungen gezeigt, die in der Zentraleinheit enthalten sind und die zur Verarbeitung eines Speicherparitätsfehlers dienen, wenn die Zentraleinheit in einem "Fortsetzungs-Unterbrechungs-Betrieb" betrieben ist. Diese Betriebsart ermöglicht der Zentraleinheit, das Auftreten von Fehlerzuständen abzufragen, wie solcher Fehlerzustände, die durch Hardwareausfälle hervorgerufen werden, und solcher Fehlerzustände, die der Software zuzuschreiben sind, wobei die betreffenden Fehlerzustände die Arbeitsweise der Zentraleinheit anhalten und dann eine Entscheidung darüber veranlassen, ob ein Anhalten erforderlich ist.

Wie dargestellt, enthalten die Verknüpfungsschaltungen ein eine Fortgangsforderung gespeichert haltendes getaktetes Flipflop 400-1, welches in den Binärzustand 1 auf das Auftreten von Fehlerzuständen hin umschaltet, die durch die Signale MMPED10 und MNEMS10 bezeichnet sind.

Das Signal MMPED10 wird dadurch gewonnen, daß die Prüfsignale von jeder der Speicherschnittstelleneinrichtungen über eine ODER-Schaltung zusammengefaßt werden (so wird z. B. das Signal MMCHKT durch die Paritätsprüfschaltungen (Fig. 2h) der jeweiligen Speicherschnittstelleneinrichtung erzeugt); auf diese Weise wird das Auftreten eines Paritätsfehlers innerhalb jedes Speichermoduls in dem System angezeigt. Das Signal MNEMS10 zeigt an, daß der adressierte Speicherplatz nicht in der festgelegten Speichergröße vorhanden ist, wie dies beschrieben worden ist. Das Signal MNEMS10 schaltet das Flipflop 400-1 in den Binärzustand 1 um, wenn ein Versuch unternommen wird, einen nicht vorhandenen Speicherbereich während einer anderen Verarbeitung als der normalen Verarbeitung zu adressieren, wie z. B. dann, wenn die Zentraleinheit in einem Unterbrechungsbetrieb arbeitet, (d. h. dann, wenn das Signal HBAM01 ein Null-Signal ist), wenn die Zentraleinheit nicht bereits in diese Betriebsart gebracht worden ist (d. h., daß das Signal UCIM ein Binärsignal 1 ist) und ein den Fortsetzungsbetrieb ermöglichender Anzeiger über einen Befehl gesetzt worden ist (d. h., daß das Signal UCIMAI0 ein Binärsignal 1 ist).

Wenn das Flipflop 400-1 in den Binärzustand 1 umschaltet, veranlaßt es ein weiteres Flipflop 400-2 ein Fortsetzungsunterbrechungsbetriebs- Operations-Flipflop 400-4 in den Binärzustand 1 zu schalten, wenn ein von der Zentraleinheit erzeugtes Zeitsteuersignal bzw. Taktsignal CT210 in den Binärzustand 1 umschaltet. Das Flipflop 400-2 wird gesetzt, nachdem die Zentraleinheit einen Befehl während des Unterbrechungsbetriebs ausführt. Dies ermöglicht die Speicherung einer Zustandsinformation vor dem Eintritt in den Fortsetzungs-Verarbeitungsbetrieb. Wenn das Flipflop 400-2 umschaltet, führt es eine bestimmte Adressenbitkonfiguration in ein Steuerspeicheradressenregister der Zentraleinheit ein, und zwar über eine Gatter- und Verstärkerschaltung 400-3. Dies hat seinerseits die Adressierung eines bestimmten Speicherplatzes in dem Steuerspeicher der Zentraleinheit zur Folge, wobei der Inhalt des betreffenden Speicherplatzes mit dem Inhalt des Ablaufprogrammzählers ausgetauscht wird, um auf den Anfang eines ersten Befehls einer Unterroutine für die Verarbeitung des Fehlers Bezug nehmen zu können.

Die Verarbeitung umfaßt die Bestimmung des Fehlertyps und sodann die Entscheidung darüber, welche Maßnahme zu treffen ist. Wenn der Fehler das Ergebnis eines Speicherprüfzustands ist, trifft die Zentraleinheit eine Entscheidung darüber, ob es notwendig ist, den Speicher "freizugeben". Wenn die Zentraleinheit bestimmt, daß eine "Freigabe" erforderlich ist, führt sie einen Befehl aus, der dazu führt, daß das Signal MPURG0T in ein Binärsignal 1 übergeführt wird. Wie in Fig. 4a gezeigt, wird dies während eines Unterbrechungsverarbeitungszyklus vorgenommen, indem das Signal MMPURS10 in ein Binärsignal 1 übergeführt wird.

Die Zentraleinheit wird dann in ihre normale Betriebsart durch einen weiteren Befehl zurückgeführt (z. B. den Befehl: Nimm den normalen Betrieb wieder auf). Dieser Befehl führt das Signal IRNM0I0 in ein Null-Signal während eines Unterbrechungsverarbeitungszyklus über (das heißt dann, wenn das Signal JET3C54 ein Binärsignal 1 ist). Dies bewirkt die Zurückstellung des Flipflops 400-2 in den Null-Zustand und veranlaßt die Adressierung desselben Unterbrechungsspeicherplatzes und den Austausch des Ablaufzählerinhalts, der die Zentraleinheit in ihre vorhergehende Betriebsart zurückführt. Bezüglich weiterer Information im Hinblick auf bestimmte erwähnte Befehlstypen und im Hinblick auf ihre Anwendung in der Zentraleinheit sei auf die Druckschrift "Series 200 Programmers" Reference Manual Models 200 bis 4200 v. 26.2.71 (Bestellnummer 139) hingewiesen.

Es sei im Zusammenhang mit Fig. 4a noch darauf hingewiesen, daß das eine Fortsetzungsforderung speichernde Flipflop 400-1 auch dann in den Binärzustand 1 umgeschaltet wird, wenn ein nicht vorhandener Speicherprüfzustand auftritt (das heißt dann, wenn das Signal MNMCPIA ein Binärsignal 1 ist), vorausgesetzt, daß die Zentraleinheit im Unterbrechungsbetrieb arbeitet (das heißt, daß die Signale HBMA0I0 und PSTOP beide 1-Signale sind). Die hier beschriebene Prüfeinrichtung zur Ermittlung bzw. Prüfung eines nicht vorhandenen Speichers vergleicht eine bezeichnete bzw. zugeteilte Speicheradresse jedes dem Hauptspeicher zugeführten Befehls mit einem Wert der für das System verfügbaren Maximalspeichergröße. Wenn die zugeteilte Adresse gleich diesem Wert ist oder diesen überschreitet, signalisiert die Einrichtung das Vorhandensein eines einen nicht vorhandenen Speicher betreffenden Fehlers, indem das Signal MNMCPIA in ein Binärsignal 1 übergeführt wird.

Nunmehr sei der zur Überprüfung eines nicht vorhandenen Speichers dienende Prüfbereich erläutert. In Fig. 4b sind die Verknüpfungsschaltungen gezeigt, die das Auftreten eines einen nicht vorhandenen Speicher betreffenden Prüffehlers feststellen. Außerdem sind in Fig. 4b die Schaltungen gezeigt, die eine Anzeige hierüber speichern. Der betreffende Bereich enthält eine Anzahl von Vergleicherverknüpfungsschaltungen 400-52 bis 400-55, die von demselben, oben beschriebenen Chip hergestellt sind. Jede Vergleicherschaltung vergleicht unterschiedliche Sätze der 4-Bit- Adressensignale, um zu bestimmen, ob die höherwertigen 4-Bit- Adressensignale von der Zentraleinheit her gleich sind mit irgendeinem der Sätze der Signale oder größer sind als diese Signalsätze.

In Fig. 4b ist gezeigt, daß die Vergleicherschaltungen 400-52 bzw. 400-53 die Sätze der Adressenbits von den ersten beiden Speicherschnittstellen-Einrichtungen und von den letzten beiden Schnittstellen-Einrichtungen her vergleichen. Die Vergleicherschaltung 400-54 vergleicht die beiden Sätze der Adressensignale, die ihr von den Gatterschaltungen übertragen werden, die in den Blöcken 400-50 und 400-70 enthalten sind. Diese Schaltungen sind durch ein Übertrag-Ausgangssignal und durch dessen Komplement (das sind die Signale MNEBC und MNEBC1) von der zugehörigen Vergleicherschaltung her veranlaßt, die niederen Adressensignale der beiden Sätze von Adressensignalen zu einer nächsten Vergleicherschaltung hin zu übertragen. Darüber hinaus wird ein Eintragsignal in jede der Vergleicherschaltungen eingeführt (das heißt, daß das Signal CN in ein Binärsignal 1 übergeführt wird), so daß ein Satz von Signalen zu der nächsten Vergleicherschaltung dann übertragen wird, wenn die beiden verglichenen Signalsätze hinsichtlich des Wertes gleich sind. Die Vergleicherschaltungen führen jeweils einen arithmetischen Vergleich aus, indem eine Subtraktionsoperation ausgeführt wird, was die Gleichung A-B-1 dargestellt ist, wobei A und B den Signalen entsprechen, die den Eingangsanschlüssen A0 bis A3 beziehungsweise B0 bis B3 zugeführt werden.

Die Vergleicherschaltung 400-54 veranlaßt sodann die Gatterschaltungen eines Blockes 400-80, die niederen Signale der beiden Sätze von Signalen, die kennzeichnend sind für die niedrigsten Adressensignale der vier Sätze von Adressensignalen, zu der Vergleicherschaltung 400-55 zu übertragen, und zwar für einen Vergleich mit den Adressensignalen hoher Wertigkeit von dem Speicheradressenregister her.

Wenn ein Versuch unternommen wird, eine Information zu einem Speicherplatz in einem Speichermodul zu übertragen, dessen Nummer gleich der Nummer oder kleiner als die Nummer ist, die durch den Bitinhalt hoher Wertigkeit des Speicheradressenregisters bezeichnet ist, so sperrt die Anordnung eine derartige Übertragung und signalisiert eine Adressenstörung, indem das MNMCPIA-Signal in ein Binärsignal 1 über das UND-Glied 400-82 übergeführt wird. Dies bedeutet, daß dann, wenn die Zentraleinheit das Auftreten der Prüfung gestattet, (das heißt dann, wenn das Signal MNEMS1B ein Binärsignal 1 ist), das Signal MNESC bei Überführung in ein Binärsignal 1 durch die Vergleicherschaltung 400-55 das Signal MNMCPIA in ein Binärsignal 1 während des Leseteiles eines Speicherzyklus umschaltet (das heißt, daß das Signal MWCCY ein 1-Signal ist). Während eines Verarbeitungszyklus (das heißt dann, wenn das Signal CT201 ein 1-Signal ist) wird ein für die Überprüfung eines nicht vorhandenen Speichers vorgesehenes Prüf-Flipflop 400-84 für die Zentraleinheit in den Binärzustand 1 umgeschaltet. Das Flipflop 400-84 wird in den Binärzustand Null auf das Auftreten eines nochfolgenden PDA-Zeitsteuersignals hin zurückgestellt.

Unter Bezugnahme auf die obigen Zeichnungsfiguren sei nunmehr die Arbeitsweise des Speichersystems unter besonderer Bezugnahme auf die Fig. 5a bis 5h beschrieben. In Fig. 5a ist schematisch die Zuteilung der Speichermoduln an die mechanischen Einheiten oder Einschübe in dem Speichersystem gemäß Fig. 1 veranschaulicht.

Die 32 Speichermoduln der Speicherschnittstelleneinrichtungen sind für Adressierungszwecke derart numeriert, daß der Zugriff von vier Zeichenmodulen gleichzeitig ermöglicht ist, und zwar zum parallelen Auslesen von vier aufeinanderfolgenden Zeichen. Dies heißt, daß die Zeichenadressen unter den Moduln der vier Schnittstelleneinrichtungen verschachtelt sind, wie dies veranschaulicht ist. Dies ermöglicht den Zugriff zu irgendwelchen vier Zeichen innerhalb eines einzigen Speicherzugriffszyklus. Wie insbesondere in Fig. 1 gezeigt ist, sind die Zeichenadressen unter den vier Speicherschnittstelleneinrichtungen in zyklischer Weise verschachtelt. So spricht insbesondere die erste Schnittstelleneinrichtung auf Zeichenadressen 0+4 ^M an, wobei M den Wortadressen 0 bis 2¹⁹-1 entspricht. In entsprechender Weise sind den zweiten, dritten und vierten Schnittstelleneinrichtungen die Zeichenadressen

1 + 4 ^M , 2 + 4 ^M bzw. 3 + 4 ^M

zugeteilt.

Den Speichermoduln der jeweiligen Schnittstelleneinrichtung sind die Adressen 0000 bis 0111 durch ihre entsprechenden Einstelleinheiten zugeteilt, wie dies in Fig. 5a angegeben ist. Das letzte Modul innerhalb der jeweiligen Speicherschnittstelleneinrichtung versorgt die Zentraleinheit mit Signalen, die kennzeichnend sind für die Größe oder Anzahl der für den Gebrauch verfügbaren Speichermoduln. Normalerweise entspricht diese Anzahl, wenn sämtliche Moduln für den Gebrauch verfügbar sind, der Signaldarstellung 0111.

In Fig. 5b ist schematisch der während des normalen Betriebs verfügbare Adressenraum veranschaulicht. Wie zuvor erwähnt, bildet jedes Speichermodul eine 16K-Zeichen-Speicherstufe (16 384 Zeichen), was zu einem maximal adressierbaren Speicherraum von 131 072 Zeichen je Schnittstelleneinrichtung oder zu einem Gesamtspeicherraum von 524 288 Zeichen oder Bytes führt. Aus Fig. 5b ergibt sich, daß jeder Zeilen-Bezeichner 16 384 Zeilen von Vier-Zeichen-Worten bezeichnet.

Zum Zwecke einer einfachen Erläuterung sei zunächst angenommen, daß das Speichersystem gemäß Fig. 1 nicht irgendwelche Ersatz- Speichermoduln enthält. Dies bedeutet, daß die der Karte 212 gemäß Fig. 2c entsprechende Verbindungsleitungskarte, die in jedem der Einschübe 1, 3, 5 und 7 enthalten ist, so verdrahtet bzw. beschaltet ist, daß eine maximal verfügbare Modulnummern-Bitkonfiguration von 0111 je Moduleinstelleinheit innerhalb des Speichersystems festgelegt ist.

Es sei bemerkt, daß die Schnittstelleneinrichtung, welche die kleinste Bitkonfiguration von verfügbaren Moduln zurückgibt, die Maximalgrenze für das Speichersystem gemäß Fig. 1 festlegt. Wie in Fig. 5b gezeigt, entspricht die Maximalgrenze einem Speicherplatz mit einer Zeichenadresse, die größer ist als der letzte Speicherplatz des achten Speichermoduls der jeweiligen Schnittstelleneinrichtung (das sind die Moduln 28-31 ind Fig. 5b). Wenn die Anfangswort- Speicherplatzadresse (das ist die Adresse, die den ersten Zeichenspeicherplatz innerhalb der vier aufeinanderfolgenden adressierten Speicherplätze bezeichnet) in dem Speichersystem die Maximalgrenze überschreitet, ruft die Zentraleinheit einen Ausnahmezustand hervor, der zuvor als Prüfung eines nicht vorhandenen Speichers erwähnt worden ist. Wie erwähnt, kann dieser Zustand eine Anfangsunterbrechung oder Stillsetzung der Zentraleinheit hinsichtlich der weiteren Verarbeitung bewirken, und zwar in Abhängigkeit von der Betriebsart, in der die Zentraleinheit zu dem betreffenden Zeitpunkt arbeitet.

Fig. 5c veranschaulicht schematisch den Speicheradressenraum bzw. -Platz, wenn ein Modul ausgefallen ist. Es sei angenommen, daß das Modul 12 (das ist das vierte Modul im zweiten Einschub) ausgefallen ist. Es sei ferner insbesondere angenommen, daß der Paritätsprüflogikschaltungsteil 214 gemäß Fig. 2g einen Paritätsfehler in den Daten festgestellt hat, die von den Leseverstärkern des vierten Speichermoduls gemäß Fig. 2 in den Daten-Verriegelungsschaltungsbereich 216 eingelesen worden sind. Der Fehlerzustand, der sich auf den Betrieb des in Frage kommenden Moduls bezieht, wird als Prüfzustand durch den Modulanzeige-Datenbereich 212 gespeichert. Bezugnehmend auf Fig. 2i sei insbesondere darauf hingewiesen, daß das Auftreten eines Paritätsfehlerprüfzustands bewirkt, daß das Signal MMCHK3 in ein Binärsignal 1 übergeführt wird, was seinerseits dazu führt, daß die Verriegelungsschaltung 212-14 in den Binärzustand 1 gebracht wird. Dies wiederum bewirkt, daß die Anzeigelampe 212-29 des Bereichs 212-20 zum Aufleuchten gebracht wird.

Aus Fig. 5c kann ersehen werden, daß dann, wenn ein Modul ausfällt, die in dem betreffenden Modul und den anderen drei Moduln, die in derselben Reihe bzw. Zeile enthalten sind, wie das fehlerhafte Modul, gespeicherte Information nicht mehr länger als gültig angesehen werden kann. Der Grund hierfür liegt darin, daß der Informationsinhalt der Moduln, die innerhalb derselben Reihe bzw. Zeile liegen wie ein fehlerhaftes Modul, nicht mehr gültig ist, ergibt sich aus einem Zugriff zu einer Information, die in irgendeinem der Moduln innerhalb der betreffenden Reihe gespeichert ist, welche das fehlerhafte Modul 12 enthält. Die oberhalb oder unterhalb der Reihe bzw. Zeile c, welche das fehlerhafte Modul 12 enthält, befindliche Information ist jedoch noch gültig und für einen Zugriff verfügbar.

Fig. 5d zeigt schematisch den Adressenraum bzw. Adressenplatz des Speichersystems gemäß Fig. 1, nachdem die Speichermoduln des Systems automatisch neu zusammengestellt worden sind und bevor das Speichersystem mit einer Information wieder geladen worden ist. Wie erwähnt, kann die Neuzusammenstellung entweder durch eine Bedienperson oder durch die Zentraleinheit eingeleitet werden. In einem Fall leitet die Bedienperson die Speicherneuzusammenstellung dadurch ein, daß sie entweder das fehlerhafte Modul in einen vom Datenverarbeitungssystem unabhängigen Zustand, dem sogenannten Off-Line-Zustand, unter Verwendung eines Steuerschalters in dem das fehlerhafte Modul enthaltenden Einschub bringt, oder daß sie den in dem Wartungsfeld vorgesehenen Betriebsartschalter in die Freigabe- MM-Stellung einstellt und dann die Ausführungs-Drucktaste in demselben Wartungsfeld drückt.

Aus Fig. 2f ergibt sich, daß das von der Datenverarbeitungsanlage unabhängig geschaltete Modul 12 das Signal M4FL00 veranlaßt, in den Binärzustand 1 umzuschalten. Dies wiederum führt dazu, daß die Verriegelungsschaltung 208-4 in den Binärzustand 1 umschaltet, was das Signal M40FL1 veranlaßt, in den Binärzustand 1 umzuschalten. Wenn das Signal M40FL1 als Binärsignal 1 auftritt, bewirkt dies, wie dies aus Fig. 2d hervorgeht, daß die Gatter- und Inverterschaltung 210-6 d das Signal M4BLK in ein Binärsignal Null überführt.

Hierdurch wird die Erzeugung eines Eintragssignals Cn in die Addiererschaltung 210-2 d gesperrt, was die betreffende Schaltung veranlaßt, eine Summe an ihren Ausgangsanschlüssen F0 bis F3 zu erzeugen. Die Summe entspricht dem nicht modifizierten Bitmuster 0010, welches den Addiererschaltungseingangsklemmen A0 bis A3 zugeführt worden ist. Die anderen Einstelleinrichtungen gemäß Fig. 2c und 2d arbeiten in der Weise, daß sie das ihren Eingangsanschlüssen A0 bis A3 zugeführte Bitmuster modifizieren, was dazu führt, daß den Speichermoduln Null, 4, 8, 16, 20, 24 und 28 gemäß Fig. 5c die Moduladressen 0000 bis 0110 zugeteilt werden. Damit dürfte ersichtlich sein, daß das fehlerhafte Modul bewirkt, daß dem nächsten Modul innerhalb seiner Spalte (d. h. R) seine Adresse zugeteilt wird und daß die Gesamtanzahl der Moduln um eins vermindert wird.

Obwohl die Einstelleinrichtung des fehlerhaften Speichermoduls 12 das Adressenbitmuster 0010 zu seinen Modulauswahlschaltungen hin überträgt, welches mit dem Adressenmuster übereinstimmt, das von der Zentraleinheit übertragen worden ist, sind diese Schaltungen durch das Signal M40FL3 daran gehindert, auf diese Adressensignale anzusprechen. Dies heißt, daß dann, wenn das Signal M40FL3 ein Binärsignal 1 ist, die Modulauswahlschaltungen des vierten Moduls (das ist das Modul 4 gemäß Fig. 2d) der Schnittstelleneinrichtung 1 daran gehindert sind, das Auswahlsignal M4SEL10 zu erzeugen, wenn die Auswahlschaltung einen positiven Vergleich zwischen den zugeteilten Adressensignalen und den Adressensignalen feststellt, die von der Zentraleinheit bereitgestellt werden. Deshalb führt die Einstelleinrichtung automatisch das Modul 12 der Schnittstelleneinrichtung 12 aus dem Speichersystem heraus und ersetzt es durch das nächste Modul in der Spalte. Dies führt zu einer Verschiebung der Stellungen der übrigen Moduln, die höhere Adressen haben, um eine Reihenposition in bezug auf den übrigen Teil des Systems, wie dies in Fig. 5d durch die in Klammern gesetzten Zahlen 16, 20, 24 und 28 angedeutet ist.

Da in den übrigen Schnittstelleneinrichtungen keine fehlerhaften Moduln enthalten sind, behalten die Einstelleinheiten der Schnittstelleneinrichtungen dieselben Moduladressenzuteilungen für ihre entsprechenden Moduln bei, wie dies durch die den Moduln der Spalten S, T und U gemäß Fig. 5d zugeteilten Nummern veranschaulicht ist. Da die der Zentraleinheit von der Schnittstelleneinrichtung 1 her übertragene Gesamtzahl von Moduln geringer ist als die der anderen Schnittstelleneinrichtungen, verringert sich die Maximalgrenze des Speicherraums des Speichersystems um 2¹⁶ (65 536) Zeichen, bedingt durch den mit "nicht adressierbar" bezeichneten Raum, wie dies in Fig. 5d veranschaulicht ist.

Wenn ein Versuch unternommen wird, einen Zugriff zu einem 4-Zeichenwort zu erhalten, welches oberhalb der maximalen Speichergrenze liegt (d. h. die Moduln in der Zeile G), dann sperren die Modulauswahlschaltungen des Moduls in der Spalte R (siehe Fig. 2e) die Erzeugung eines Modulauswahlsignals (z. B. M4SEL1). Die Modulauswahlschaltungen der anderen Spalten erzeugen jedoch noch das Auswahlsignal. Die Zentraleinheits-Verknüpfungsschaltungen gemäß Fig. 4b signalisieren jedoch eine Prüfung bezüglich eines nicht vorhandenen Speichers durch Abgabe des Signals MMMCPIA als Binärsignal 1. Aus Fig. 4b dürfte insbesondere ersichtlich sein, daß die Nummernsignale von den Schnittstelleneinrichtungen 1 und 2 durch den Vergleicher 400-52 verglichen werden. Die Nummer mit dem geringsten Wert wird zu der Vergleicherschaltung 400-54 hin über Gatterschaltungen des Blockes 400-60 übertragen, um mit den Ergebnissen einer Vergleichsoperation verglichen zu werden, die durch den Vergleicher 400-53 zwischen den Nummernsignalen der Schnittstelleneinrichtung 3 und 4 ausgeführt worden ist. Die Schaltungen des Blockes 400-70 übertragen das kleinere Signal der beiden Nummernsignale, die durch die Vergleicherschaltung 400-54 verglichen worden sind, für einen Vergleich mit den höherwertigen Bits der Speicheradresse, die von der Zentraleinheit verarbeitet wird.

Wenn die Anfangsadresse, die verarbeitet wird, größer ist als das kleinste der Modulnummernsignale, die von den Speicherschnittstelleneinrichtungen zurückgegeben worden sind, veranlaßt dies die Vergleicherschaltung 400-55, das Übertragsignal MNESC in ein Binärsignal 1 zu überführen, was seinerseits der Zentraleinheit vom Vorliegen eines einen nicht vorhandenen Speicher betreffenden Prüfzustands signalisiert. Wie zuvor erwähnt, sind die Verknüpfungsschaltungen gemäß Fig. 4a in der Weise betrieben, daß sie eine Unterbrechung in der Zentraleinheit- Verarbeitung bewirken. Dies ermöglicht der Zentraleinheit zu bestimmen, welche Maßnahmen im Zuge der Verarbeitung des erwähnten Prüfzustands zu treffen ist. Normalerweise arbeitet die Zentraleinheit in der Weise, daß sie den Zugriff zu dem fehlerhaften Speichermodul verhindert und ein Kennzeichen bezüglich des nicht vorhandenen Fehlerzustands setzt.

Die obige Neuzusammenstellungs-Operation kann, wie erwähnt, automatisch von der Zentraleinheit her eingeleitet werden. Dies heißt, daß die Zentraleinheit so betrieben werden kann, daß sie das Signal MPURG1T in den Binärzustand 1 überführt, wenn sie eine Paritätsfehleranzeige von einer der Speicherschnittstelleneinrichtungen her empfängt. Wenn z. B. der Paritätsprüflogikschaltungsbereich 214 einen Paritätsfehler in dem vierten Modul ermittelt, führt er das Signal MMCHK0T in ein Binärsignal 1 über, was seinerseits das Speicher-Paritätsfehlersignal MMPED10 in ein Binärsignal 1 überführt. Wie erwähnt, wird das Speicherparitätssignal dadurch gewonnen, daß mittels einer ODER-Schaltung (nicht gezeigt) die Prüfsignale von jeder der Speicher-Schnittstelleneinrichtungen verknüpft werden (z. B. das Signal MMCHK0T von jeder Speicher-Schnittstelleneinrichtung).

Wenn die Zentraleinheit in einem Fortsetzungs-Unterbrechungs- Betrieb arbeitet, erzeugt sie auf die Feststellung des Prüfzustands hin ein Unterbrechungsanforderungssignal, welches die betreffende Zentraleinheit veranlaßt, auf einen ersten Befehl in einer Rückgewinnungs- Leitprogrammroutine Bezug zu nehmen. Als Teil der Programmroutine bestimmt die Zentraleinheit den Typ des Korrekturverfahrens, das zur Behandlung des Fehlerzustands erforderlich ist.

Wie an sich bekannt, können verschiedene Verfahrensweisen angewandt werden, um die Auswirkung dieses Ausfalltyps zu vermindern. So könnte z. B. die Zentraleinheit den "unangenehmen" Befehl erneut untersuchen, wenn dies durchführbar ist, wobei die Zentraleinheit nach wiederholten Untersuchungen eine Neuzusammenstellung des Speichers fordern könnte durch Umschalten des Signals MMPURS10 in ein Binärsignal 1. Hierdurch werden automatisch sämtliche fehlerhaften Moduln aus dem Speichersystem "freigegeben", und ferner wird die Neuzusammenstellung der übrigen Speichermoduln zwecks Bildung eines neuen, zusammenhängenden Speicherraumes bewirkt. Dies führt zu dem Adressenraum in der aus Fig. 5d ersichtlichen Anordnung.

Obwohl die in den Moduln 13 bis 27 gespeicherte Information in Fig. 5d als ungültig bezeichnet ist, ist sie nicht ungültig, wenn ein Zugriff zu der Information zeichenweise erfolgt. Da das Modul 12 jedoch automatisch aus dem Adressenraum herausgenommen ist, ist der Adressenraum verkleinert und unter den Moduln 16, 20, 24 und 28 neu verteilt, wobei die Zuteilung der Zeichenadressen sich durch die Neuzusammenstellung geändert hat. Es ist dabei diese Tatsache, die wesentlich dafür ist, daß die Information in den übrigen Moduln ungültig wird. Deshalb ist es als Teil der Wiedergewinnungs-Leitprogrammroutine erforderlich, die Inhalte der Speichermoduln neu zu laden.

Es sei darauf hingewiesen, daß die Zentraleinheit nach erfolgter Fehlerbeseitigung durch Entfernung des fehlerhaften Moduls und Neuzusammenstellung der übrigen Moduln unter Bereitstellung eines zusammenhängenden Adressenraums darüber entscheidet, an welcher Stelle das Programm, das vor dem Ausfall gelaufen ist, wieder in Betrieb genommen wird. Es kann dabei nicht immer möglich sein, einen gesamten Satz von Programmen wieder vom Anfang an zu durchlaufen, und zwar entweder wegen zeitlicher Begrenzungen oder mit Rücksicht darauf, daß die erforderlichen Daten in dem Speicher durch die zuvor ausgeführten Programme modifiziert worden sind. Es hat sich in solchen Fällen als wünschenswert erwiesen, über eine Anzahl von Wiederholungspunkten (z. B. Prüfpunkten) innerhalb des ausgeführten Programms zu verfügen, die automatisch für die Aufbewahrung eines bestimmten Programms und einer bestimmten Zentraleinheits-Zustandsinformation dienen.

Wenn ein Fehler festgestellt wird und wenn die Neuzusammenstellung eingeleitet worden ist, läuft die Zentraleinheit das Programm zu einem vorhergehenden Prüfpunkt zurück, an welchem der Systemzustand bekannt und als gültig angesehen ist. Selbstverständlich werden derartige Rücklauf- bzw. Wiederholungspunkte an der Stelle des obigen Ausfalls von einer Berücksichtigung ausgenommen sein. Das Verfahren kann außerdem die Ausnahme bestimmter Jobs von der Ausführung und die Verzögerung ihrer Ausführung bis zu einem späteren Zeitpunkt erforderlich machen, und zwar als Ergebnis der Verringerung des Speicherraumes.

Verschiedene Verfahren können zur Realisierung der Wiedergewinnung angewandt werden. Einige dieser Verfahren sind in der Zeitschrift "IEEE Transactions on Computers" Volume C-21, Nr. 6, Juni 1972 in dem Artikel "Rollback and Recovery Strategies for Computer Programs" von K. M. Chandy and C. B. Ramamoorthy erläutert.

Fig. 5e zeigt in schematischer Form den Adressenraum nach der Neuzusammenstellung und nach erneuter Ladung des Speichersystems mit einer Information. Fig. 5f veranschaulicht schematisch den Adressenraum nach dem Auftreten eines zweiten Modulausfalls (das ist das Modul 22) und der folgenden Neuzusammenstellung und Neuladung des Speichersystems.

Aus Fig. 5f kann ersehen werden, daß die Neuzusammenstellungsanordnung den Umfang der Verschachtelung in dem System solange nicht vermindert, bis sämtliche Moduln einer bestimmten Schnittstelleneinrichtung (Spalte) als fehlerhaft bestimmt worden sind. Um für den Schutz gegen diesen auftretenden Fehlerfall zu sorgen und um gleichzeitig eine Einrichtung bereitzustellen, die zumindest einen Modulausfall zuläßt, ohne daß die Speicherraumgröße verringert wird, kann der Modul-Neuzusammenstellungslogikschaltungsteil 210 der jeweiligen Speicherschnittstelle so ausgelegt sein, daß er für ein Reserve-Modul vorgesehen ist. Erreicht wird dies dadurch, daß die Verbindungsleitungskarte in dem jeweiligen Modulneuzusammenstellungsbereich derart ausgelegt wird, daß eine maximale Anzahl von Moduln angegeben wird, die um eins kleiner ist als die Anzahl der für den Adressenraum verfügbaren Moduln. So ist z. B. die Verbindungsleitungskarte 210-8 gemäß Fig. 2c innerhalb der Speicherschnittstelleneinrichtung so verdrahtet, daß ein maximaler Nummerncode 0110 auftritt; der normale Adressenraum hat dabei die Form, wie sie in Fig. 5g gezeigt ist. Es sei darauf hingewiesen, daß die Maximalgrenze dem letzten Speicherplatz der Zeile F entspricht.

Für eine leichte Erläuterung sei wieder angenommen, daß das vierte Modul gemäß Fig. 2, das ist das Modul 12, ausgefallen ist und daß die Zentraleinheit festgelegt hat, daß eine Neuzusammenstellung des Speichersystems erforderlich ist. Demgemäß arbeitet die Zentraleinheit in der Weise, daß sie das Steuersignal MMPURS10 in ein Binärsignal 1 überführt, welches das Speichersystem sämtlicher fehlerhaften Moduln "freigibt".

Aus Fig. 5h ergibt sich, daß das fehlerhafte Modul 12 weggenommen und durch das nächste Modul in der Spalte R ersetzt ist und daß die übrigen Moduln in ihrer Stellung in der zuvor beschriebenen Weise verschoben sind. Es sei jedoch darauf hingewiesen, daß das Reserve-Speichermodul der Spalte R hinzugefügt worden ist (d. h., daß die Adresse 0110 durch ihre Einstelleinrichtung zugeteilt worden ist) und daß die maximale Speichergrenze unverändert bleibt. Dies bedeutet, daß vor der Neuzusammenstellung die Einheit-Einstelleinrichtung des Reserve- Speichermoduls durch das System wirksam abgeschaltet ist, und zwar dadurch, daß ihre zugehörige Vergleicherschaltung daran gehindert ist, die an ihre Addiererschaltung abgegebenen Eingangsnummernsignale um 1 zu erhöhen. Ferner ist die betreffende Einstelleinrichtung daran gehindert, ein Modulauswahlsignal für die Auswahl ihres Speichermoduls zu erzeugen. Die Sperrung tritt mit Rücksicht darauf auf, daß die Vergleicherschaltung das Signal MAMX4 in ein Binärsignal 1 überführt, welches verhindert, daß ein Eintragssignal an die Addiererschaltung abgegeben wird. Außerdem sperrt dasselbe Signal seine Modulauswahlschaltungen für die Erzeugung eines Modulauswahlsignals, welches den Zugriff zu einem Speicherplatz in dem Reserve-Modul freigibt.

Unter Berücksichtigung der obigen Ausführungen sei angenommen, daß das vierte Modul gemäß Fig. 2d dem Reserve- Modul entspricht. Es zeigt sich, daß vor der Neuzusammenstellung die Modulnummernsignale, die den Eingangsanschlüssen A0 bis A3 des Vergleichers 210-4 a zugeführt worden sind, mit den Signalen verglichen werden, die den Eingangsanschlüssen B0 bis B3 zugeführt sind. Da die der Vergleicherschaltung über die Anschlüsse B0 bis B3 zugeführten Signale dem Bitmuster 11 entsprechen und da die der Vergleicherschaltung über die Eingangsanschlüsse A0 bis A3 zugeführten Signale dem Bitmuster 11 entsprechen, arbeitet die Vergleicherschaltung 210-4 d in der Weise, daß sie auf den positiven Vergleich hin das Signal MAMX4 in ein Binärsignal 1 überführt, während gleichzeitig das Signal M4BLK in ein Binärsignal 0 übergeführt wird. Das Signal M4BLK stellt somit ein Null- Eintragsignal für seine Addiererschaltung dar, die daran gehindert ist, durch eines der den Eingangsanschlüssen A0 bis A3 zugeführten Signale weiterzuschalten.

Aus Fig. 2e ergibt sich, daß die Signale MAMX4 und M4BLK bewirken, daß ein dem Signal M4HLD1 entsprechendes Haltesignal in ein binäres Null-Signal übergeführt wird, welches die Speicherverriegelungsauswahlschaltung für das vierte Modul am Umschalten in den Binärzustand 1 hindert (dies heißt, daß verhindert ist, daß das Signal M4SEL1 in das Binärsignal 1 umgeschaltet wird).

Auf die Neuzusammenstellung hin sind die Modulnummernsignale, die an die Vergleicherschaltung 210-4 d über die Eingangsanschlüsse B0 bis B3 desselben Reserve-Speichermoduls zugeführt worden sind, jedoch um eins verringert; sie entsprechen nunmehr dem Bitmuster 0101. Deshalb stellt die Vergleicherschaltung 210-4 d keinen positiven Vergleich fest; sie ist nicht imstande, das Signal MAMX4 in ein Binärsignal 1 und das Signal M4BLK in ein Binärsignal 0 zu überführen. Somit arbeitet die Einheit-Einstelleinrichtung 210-1 d des Reservemoduls in der Weise, daß die Adressensignale um 1 erhöht werden, die den Eingangsanschlüssen A0 bis A3 ihrer Addiererschaltung 210-2 d zugeführt werden, und daß die Auswahl ihres Speichermoduls über ihre Speicherauswahlverriegelungsschaltung ermöglicht ist.

Wie oben erwähnt, werden die dem Bitmuster 0110 entsprechenden modifizierten Signale von dem Reservemodul zu der Zentraleinheit übertragen, in der die Verknüpfungsschaltungen gemäß Fig. 4d feststellen, ob die maximal zulässige Adressenraumgrenze überschritten worden ist. Die Adressenzuteilungen zu den Speichermoduln der übrigen Schnittstelleneinrichtungen bleiben dieselben wie in Fig. 5h gezeigt. Es sei darauf hingewiesen, daß ein anschließender Modulausfall innerhalb irgendeiner der übrigen Spalten dazu führt, daß das Reservemodul in die betreffende Spalte miteinbezogen ist.

Aus de 01066 00070 552 001000280000000200012000285910095500040 0002002400161 00004 00947r vorstehenden Erläuterung dürfte ersichtlich sein, daß die Anordnung durch Einbeziehung eines Reservespeichermoduls in die jeweilige Speicherschnittstelleneinrichtung imstande ist, denselben Speicherraum bei Auftreten eines einzigen Speichermodulausfalls in der jeweiligen Schnittstelleneinrichtung aufrechtzuerhalten. Es sei selbstverständlich darauf hingewiesen, daß die Anzahl der Speichermoduln erhöht werden kann, um je nach Bedarf die Systemforderungen zu erfüllen.

Es sei ferner darauf hingewiesen, daß die beschriebene Anordnung auf einfache und wirksame Weise eine Einrichtung darstellt, welche eine bestimmte Größe eines Speicherraumes bzw. Speicherplatzes für ein System garantiert. Darüber hinaus bringt die Erfindung noch den Vorteil mit sich, daß sie sicherstellt, daß die Verschachtelungs-Eigenschaft des Speichersystems durch eine bestimmte Anzahl von Speicherausfällen nicht beeinträchtigt wird.

Claims (3)

1. Schaltungsanordnung für ein aus Speichermodulen aufgebautes Speichersystem (20) einer Datenverarbeitungsanlage mit einer zentralen Verarbeitungseinheit (10), wobei das Speichersystem einen Fehlerstatusspeicher (212) zur Speicherung von Fehlerstatussignalen zur Kennzeichnung fehlerhafter Speichermodule umfaßt, und Einrichtungen aufweist zum Erkennen und Abschalten fehlerhafter Speichermodule während des Betriebes der Datenverarbeitungsanlage und zur Rekonfiguration fehlerfrei arbeitender Speichermodule in einem neuen, sich aus Teiladressenräumen der Speichermodule zusammensetzenden Adressenraum mit einer sequentiellen, lückenlos fortlaufenden Adressenfolge, gekennzeichnet durch

• (a) eine der Anzahl der Speichermodule (N0 bis N7; 22-1, 22-2) entsprechende Anzahl von Modul-Adressen-Einstelleinrichtungen (210; 210-1 a bis 210-1 d), deren erste Modul-Adressen-Einstelleinrichtung einen der Anzahl der in Betrieb befindlichen Speichermodule entsprechenden Satz von Eingangsadressensignalen zugeführt erhält, wobei die Modul-Adressen-Einstelleinrichtungen so in Reihe geschaltet sind, daß sie jeweils als Eingangsadressensignale Ausgangsadressensignale der vorhergehenden Modul-Adressen-Einstelleinrichtung erhalten und jede Modul-Adressen-Einstelleinrichtung die empfangenen Eingangsadressensignale so modifiziert, daß Ausgangsadressensignale erzeugt werden, die dem Teiladressenraum des zugehörigen Speichermoduls entsprechen und dem zugehörigen Speichermodul (N0 bis N7; 22-1, 22-2) zugeführt werden, und durch
• (b) von dem Fehlerstatusspeicher (212) gesteuerte Verknüpfungseinrichtungen (208), die - im Fehlerfall durch ein Befehlssignal ausgelöst - Sperrsteuersignale an diejenige Modul-Adressen-Einstelleinrichtung (210-1 a bis 210-1 d) abgeben, die einem fehlerhaften Speichermodul (N0 bis N7; 22-1, 22-2) zugehörig ist, so daß diese Modul-Adressen-Einstelleinrichtung (210-1 a bis 210-1 d) derart eingestellt wird, daß das Modifizieren der Eingangsadressensignale unterbleibt, so daß dem dem fehlerhaften Speichermodul im Adressenraum nachfolgenden Speichermodul der Teiladressenraum zugewiesen wird, der dem fehlerhaften Speichermodul zugewiesen war und daher das Abschalten des fehlerhaften Speichermoduls und das Rekonfigurieren der verbleibenden Speichermodule vorgenommen werden kann.

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch Adressenvergleichsschaltungen (400), die mit dem Speichersystem (20) und der zentralen Verarbeitungseinheit (10) verbunden sind und die im Zugriff auf eine Speicheradresse, die außerhalb des durch die Rekonfiguration entstandenen neuen Adressenraums liegt, ein Adreßungültigkeitssignal (MNMCP1A-Signal beim UND-Gatter 400-82) generieren, das in der zentralen Verarbeitungseinheit (10) den Abbruch dieses Speicherzugriffs veranlaßt.

3. Schaltungsanordnung nach Anspruch 1 oder 2, gekennzeichnet durch Fehlerdetektoreinrichtungen (214), die mit den Speichermoduln (N0 bis N7; 22-1, 22-2) verbunden sind und bei Vorliegen einer bestimmten Grenzwertbedingung für zuverlässiges Arbeiten eines Speichermoduls (z. B. Prüfung auf Parität) über eine Prüfeinrichtung jedes Mal beim Unterschreiten der Grenzwertbedingungen (z. B. Paritätsfehler) bei einem angewählten Speichermodul ein Prüffehlersignal erzeugen, das anzeigt, daß das angewählte Speichermodul fehlerhaft arbeitet, wobei diese Fehlerdetektoreinrichtungen (214) mit dem Fehlerstatusspeicher (212) verbunden sind, der über die Prüfeinrichtungen der Fehlerdetektoreinrichtungen (214) mit Fehlerstatussignalen beaufschlagbar ist, welche das Auftreten von Prüffehlersignalen, die während des Zugriffs auf eines der Speichermodule (N0 bis N7; 22-1, 22-2) auftreten, anzeigen.