DE2359776A1

DE2359776A1 - Speichermodul zur verwendung in verbindung mit einer datenverarbeitungseinheit

Info

Publication number: DE2359776A1
Application number: DE2359776A
Authority: DE
Inventors: John L Curley; Benjamin S Franklin; John L Manton; Chester M Nibby
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Inc
Priority date: 1972-12-01
Filing date: 1973-11-30
Publication date: 1974-06-12
Also published as: AU6112173A; FR2211693A1; CA991749A; US3814922A; JPS5846800B2; NL7314210A; GB1429708A; AU477331B2; IT997672B; FR2211693B1; DE2359776C2; JPS4988436A

Description

Patentanwalt ■ , . ' . , c München 22, KeimSr. 15.TeJ. 292555 , ' ' v;--_r-,y Postanschrift München 26, Postfaci 4 , . ; - Λ.:.

Minchen, den .30. NOV. 1973

Mein Zeichen; P 1752 . '

Anmelder: Honeywell Information Systems Inc. 200 Smith Street
Waltham/Mass., V. St. A.

Speichermodul zur Verwendung in Verbindung mit einer Datenverarbeitungseinheit .

Die Erfindung bezieht sich generell auf Speichermoduln, die in Verbindung mit einer Datenverarbeitungseinheit verwendet werden; sie betrifft insbesondere eine Anordnung für die Identifizierung und Anwendung einer Fehlerinformation, welche die Vollständigkeit der" in dem Speichermodul verarbeiteten Daten beeinflußt. Die Fehlerinformation wird dazu benutzt, eine unbrauchbare Anordnung zu lokalisieren und die Verfügbarkeit der Bauelemente des Speichermoduls für die Datenverarbeitungseinheit herzustellen.

Fehler, die ihren Ursprung in Speichermoduln haben, welche einer Datenverarbeitungseinheit zugeordnet sind, sind in typischer Weise unter direkter Steuerung seitens der zentralen Verarbeitungseinheit ermittelt und festgestellt

A0982 W10Q6

worden. Seit kurzem haben sich jedoch Halbleiterelemente, und zwar insbesondere' Metalloxid-Halbleiter- (MOS)-KLeniente, für den Einsatz in Speichermoduln als geeignet erwiesen. Der Einsatz von Halbleiterspeicherelementen hat jedoch mit Rücksicht auf die Unbeständigkeitseigenschäft dos opeichermechanismus in großem Ausmai3 die Kompliziertheit der .anordnung gesteigert, die Speicherelementfeidern bzw. -matrizen des Moduls zugeordnet ist. Es ist z.B. erforderlich, durch Aktivieren von geeigneten Schaltungen die in einem 'Halbleiterelement gespeicherte Ladung periodisch wieder herzustellen (oder zu erneuern), um einen Verlust einer in dem betreffenden Speicherelement gespeicherten binären Information zu verhindern. In ähnlicher Weise erfordert eine Lese- oder Schreiboperation eine zusätzliche elektrische Beeinflussung des Halbleiterelements, um" die binäre Information abzulagern oder herauszuführen. Jede zusätzliche elektrische Aktivität des Halbleiterelements steigert die ¥ahrscheinlichkeit der Einführung von falschen Binärsignalen in das Speichermodul. Darüber hinaus wird durch die zunehmende Kompliziertheit der zugehörigen Schaltung, die für die Vornahme der elektrischen* Beeinflussung erforderlich ist, die Anzahl an Bauelementen vergrößert, in denen ein nachteiliger Fehler auftreten kann.

Es ist bereits ein Versuch bekannt, um die Vollständigkeit bzv/, Integrität- einer binären Information in einem relativ gestörten Bereich zu steigern, und zv/ar in Foru der Anwendung einer Fehlerkorrekturcode-Anordnung. (In diesem Zusammenhang sei auf das Buch "^rror Correcting Code" von W. v/esley Peterson and E.J. v/eldon Jr., HIT Press Cambridge, 1972, hingewiesen.) Die B'ehlerkorrekturcοde-Anordnung (hier auch mit ECC bezeichnet) liefert die zu Daten in Beziehung stehenden Datenbits in einer solchen Weise,- daß für bestimmte Arten von Fehlern

U 0 9 8 2 A / 1 0 0 6

—' 3 —

nicht nur das Vorhandensein eines eingeführten Fehlers zu einem späteren Zeitpunkt ermittelt wird, sondern daß auch die Lage des Fehlers in der Datenbasis bzw. Datenbank ableitbar und der betreffende Fehler damit korrigierbar ist. Damit ist die Fehlerkorrekturcode-Anordnimg in der Halbleiterelementmatrix enthalten, um die Vollständigkeit der gespeicherten Information zu verbessern.

Die Arbeitsweise der Fehlerkorrekturcode-Anordnung bei der Korrektur von Fehlern, die in der Speichermatrix erzeugt worden sind,■ überdeckt von der Datenverarbeitungseinheit her entweder allmählich oder abrupt die Verschlechterung des betreffenden Bereiches der Halbleiterelementmatrix oder der zugehörigen Schaltung, weshalb ein Verfahren zur Nachprüfung der Arbeitsweise der Fehlerkorrekturcode-Anordnung durch die Datenverarbeitung erforderlich ist. Während die Fehlerkorrekturcode-Anordnung arbeitet, um einen zufällig auftretenden störenden Fehler zu korrigieren, ist auf der anderen Seite, die Ausführung von aufwendigen Fehlerdiagnosevorgangen auf die Ermittlung, des Fehlers hin nicht nur nicht erforderlich, sondern auch erfolglos. Es ist nämlich erwünscht, zwischen wiederholt auftretenden Fehlern und einem zufällig auftretenden beliebigen Fehler zu unterscheiden.

Ih der Halbleiterelementmatrix bzw. in dem Halbleiterelementfeld sind bestimmte Schaltungsstörungen von solcher Wichtigkeit, daß die Genauigkeit von großen Bereichen der zugehörigen Daten gefährdet und die" Arbeitsweise'der Fehlerkorrekturcode-Anordnung bedeutungslos gemacht wird. Eine solche Schaltungs störung uiui3 Vorrang gegenüber der Ermittelung von anderen fehlererzeugeriden Schaltungen

4 0 9.8 2 4/TO 0.6

erlangen, bezüglich der die Fehlerkorrekturcode-Anordnung ein zufriedenstellendes Hilfsmittel darstellt. In den Speicherfeldern aus Halbleiterelementen führen die Treiber- oder Taktschaltungen die Grundelementbeeinflussung für große Gruppen von Speicherfeldelementen aus. Es ist notwendig» daß eine unmittelbare Feststellung einer Störung dieser Treiberschaltungen erreicht wird. Entweder wird die Schaltung schnell einer Fehlerbeseitigung unterworfen, oder es wird außerdem der betreffende Teil des Speicherfeldes für den Gebrauch durch die Datehverarbeitungseinheit nicht verfügbar gemacht.

Die Erneuerungsanordnung (das sind die Schaltungen zur Wiederherstellung der in den Halbleiterelementen befindlichen nichtbeständigen Information) beeinflußt ferner große Teile der Daten. Somit ist es notwendig, daß die Erneuerungsanordnung richtig arbeitet, wenn das Speichermodul zufriedenstellend arbeiten soll. Es ist jedoch verschiedentlich schwierig, Störungen bzw. Fehler der die Erneuerungsoperation steuernden Verknüpfungsschaltungen von Fehlern zu trennen, die von den Schaltungen ausgehen (wie den Treiberschaltungen), die eigentlich die Er-^V neuerungsoperation ausführen (wie die Treiberschaltungen). Es ist daher erwünscht, ein gesondertes Prüfverfahren zur Überprüfung der Verknüpfungsschaltungen bereitzustellen, welche die,Erneuerung der in den Halbleiterelementen gespeicherten Information steuern.

Es ist ferner erwünscht, Vorkehrungen für Fälle zu treffen, in denen eine Fehler enthaltende Information durch die Datenverarbeitungseinheit an das' Speichermodul

40982A/ 1 006

abgegeben wird. In diesem Fall muß die Datenverarbeitungseinheit vom, Vorhandensein des Fehlers und von der Eigenschaft bzw. Art des Fehlers unterrichtet werden. Eine hinreichende Information muß ferner erhalten werden, um der Datenverarbeitungseinheit zu ermöglichen, aus der verfügbaren Information die Fehlerquelle in dem möglichen Ausmaß zu lokalisieren. .

Die Kapazität des von einer Datenverarbeitungseinheit benötigten Hauptspeichers kann vorschreiben, daß mehr als ein Speichermodul erwünscht ist. Um den Neuaufbau des Systems zu minimisieren,ist es erwünscht, daß die.Anordnung für die Speicherung einer Fehlerinformation als integraler Teil des jeweiligen Speichermoduls ausgebildet wird. Darüber hinaus führt die Verwendung der Wartungsund Verfügbarkeits- bzw. Belegungsanordnung in jedem Speichermodul zu einer tatsächlichen Herabsetzung der Zwischenverbindungen zwischen dem Speichermodul und der Datenverarbeitungseinheit. Ein gewisser Untersuchungsumfang kann durch die Anordnung ausgeführt werden, welche die Information vermindert bzw. auf einen minimalen Wert bringt, welche zu der Datenverarbeitungseinheit zurückzuführen ist.

Der Erfindung liegt daher die Aufgabe zu Grunde, ein verbessertes Speichermodul zu schaffen, welches einer Datenverarbeitungseinheit zugeordnet ist. Ferner soll eine Wartungs- und Verfügbarkeitsanordnung bereitgestellt werden, die eine Information im Hinblick auf Fehler zu identifizieren und zu speichern imstande ist, welche in einem Speichermodul ihren. Ausgang haben. Darüber hinaus soll der Datenverarbeitungseinheit die in der Wartungsund Verfügbarkeitsanordnung ge speicherte Information be-

4 09824/1006

treffend Fehler, die dem Speichermodul zugehörig sind, zugeführt werden,· damit die Datenverarbeitungseinheit in einer geeigneten Weise auf die Schwierigkeit der festgestellten Störung anspricht bzw. reagiert. Ferner soll eine •Hierarchie einer Fehlerinformation aufgestellt werden, die der Datenverarbeitungseinheit mitzuteilen ist, und zwar derart, daß eine Identifizierung der schwerwiegenden Fehler die geeignete Priorität erhält. Darüber hinaus soll eine Anordnung zur automatischen Überprüfung der Verknüpfungsschaltung bereitgestellt werden, welche die Erneuerungsoperation eines Speichermoduls steuert, das in Speicherelementen enthalten ist, die eine nicht-permanente Information speichern. Außerdem soll eine Information bezüglich der Operation der Fehlerkorrekturcode-Anordnung gespeichert werden, um nämlich zu bestimmen, ob eine Verschlechterung in der Leistungsfähigkeit eines Elements der Halbleitermatrix zu verzeichnen ist, und um das fehlerhafte Element zu lokalisieren. Ferner soll eine Fehlerdiagnose- und Verfügbarkeitsinformation für die Datenverarbeitungseinheit bereitgestellt werden, um die Auswirkung von Fehlern, die mit den verschlechterten Speicherelementen verknüpft sind, auf die Datenverarbeitungsoperation zu minimisieren. Schließlich soll die Fehlerinformation, betreffend die in das Speichermodul eingeführten Daten für die Übertragung zu der Datenverarbeitungseinheit festgestellt und aufgezeichnet werden.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Patentanspruch 1 angegebene Erfindung. Gemäß der Erfindung sind ein Wartungszustandsregister und eine zugehörige Anordnung für die Beeinflussung und Speicherung einer Information vorgesehen, welche Fehler erfaßt, die in dem der Datenverarbeitungseinheit zugeordneten Speicher-

AO 98 247 1-0 08

modul festgestellt worden sind. Die in dem Speichermodul festgestellten Fehler werden in vorgeschriebene Stellen des Wartungszustandsregisters eingegeben. Das Vorhandensein und die Art eines festgestellten Fehlers wird der Datenverarbeitungseinheit signalisiert, die in einergeeigneten Weise auf die Art des Fehlers reagiert. Die Datenverarbeitungseinheit besitzt Zugriff zu dem Inhalt des Wartungszustandsregisters, um nämlich den Fehler bzw. die Störung zu lokalisieren und die Verfügbarkeit des Speichermoduls zu bestimmen.

Die in dem Wartungszustandsregister enthaltene Information ermöglicht der Datenverarbeitungseinheit zu bestimmen, ob die Fehlerkorrekturcode-Anordnung eine Korrektur bezüglich eines zufällig auftretenden Fehlers oder eine dauernde Korrektur bezüglich eines fehlerhaften Elements in dem Speichermodul vornimmt. Das Wartungszustandsregister arbeitet in der Weise, daß die einen Fehler einer Treiberschaltung, die für einen großen Teil der Daten entscheidend ist, betreffende Information an die Stelle einer anderen Information tritt.

Das Wartungszustandsregister zeichnet eine Information betreffend Paritätsfehler in den eintreffenden Daten auf, die von der.Datenverarbeitungseinheit an das Speichermpdul abgegeben werden. Die einlaufende Fehlerinformation spezifiziert die Datengruppe, bezüglich der ein Fehler identifiziert worden ist.

Durch die Erfindung wird eine weitere Betriebsart bereitgestellt, bei der die Verknüpfungsschaltungen der An- · Ordnung zugeordnet werden, die für die Erneuerung der in

A0982A/1006

den Speicherelementen enthaltenen nicht-permanenten Daten dient. Die vorliegende Erfindung überprüft die Operation der Verknüpfungsschaltungen unter der Steuerung der Datenverarbeitungseinheit. Eine einen Treiberschaltungsfehler identifizierende Information tritt ebenfalls an die Stelle der Überprüfung der Verknüpfungsschaltungen bei dieser Betriebsart.

An Hand von Zeichnungen wird die Erfindung nachstehend .näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm die Beziehung zwischen einer Datenverarbeitungseinheit, den Elementen eines Speichermoduls und einem Wartungszustandsregister. Fig. 2 zeigt die Definition von 32 Speicherplätzen des Wartungszustandsregisters in einem Fehlerkorrekturcode/Byteparitäts-Be-tr±et>, und zwar mit und ohne Vorliegen eines Taktfehlers, sowie die Definition des Wartungszustandsregisters in einem Erneuerungs-Fehlerdiagnosebetrieb, und zwar mit und ohne Vorliegen eines Taktfehlers. Fig. 3 zeigt die Anordnung von Halbleiterelemente enthaltendai Hatten bei der bevorzugten Ausführungsform der Erfindung.

Fig. 4A zeigt einen Schaltplan von Betriebsart-Feldeinheiten des Wartungszustandsregisters.

Fig. 4B zeigt einen Schaltplan von eine korrigierte Fehlerzählung bzw. einen Fortlauf der Erneuerung betreffenden FeldeinheJGbenjdes Wartungszustandsregisters. Fig. 4C zeigt einen Schaltplan von Fehlerfeldeinheiten des Wartungszustandsregisters.

Fig. 4D zeigt einen Schaltplan von Ausfalleinheit-Lokalisierungsfeldelementen des Wartungszustandsregisters.

409824/100

-9- 2359771

Im folgenden wird eine bevorzugte Ausführungsform der Erfindung erläutert werden. Gemäß Fig. 1 veranlaßt eine Datenverarbeitungseinheit 10, daß eine Information in Form von Binärdaten bzw. Bits an ein Speichermodul 20 abgegeben oder aus diesem herausgesucht bzw. bereitgestellt wird. Die Übertragung der Information erfolgt über eine Hauptdatensammelleitung 40, die zwischen dem Speichermodul und der Datenverarbeitungseinheit 10 vorgesehen bzw. geschaltet ist. Bei der bevorzugten Ausführungsform enthält die Hauptdatensammelleitung 72 Kanäle für die übertragung der Binärdaten. Diese Binärdaten sind jeweils in acht Bytes ä acht Dätenbits und einem Paritätsbit aufgeteilt. Es sei jedoch bemerkt, daß auch andere Anordnungen bzw. Gruppierungen möglich sind. Die Arbeitsweise eines einzelnen Speichermoduls 20 wird im einzelnen erläutert werden. Es sei jedoch bemerkt, daß die Erfindung in gleicher Weise auch auf den Betrieb einer Vielzahl von Speichermoduln, wie dem Speichermodul 70 und dem Speichermodul 80, angewendet wird, und zwar unter der Voraussetzung, daß ein üblicher Anordnungsbeschränkungszugriff zu dem unerwünschten Modul oder, den unerwünschten Moduln während der in

Frage kommenden Zeitspannen ausgeglichen wird.

Die Hauptdatensammelleitung 40 ist in dem Speichermodul mit der Paritäts/Fehlerkorrektureode-Anordnung 21 verbunden. Die Paritäts/Fehlerkorrekturcode-Anordnung 21 prüft die Parität der Daten (d.h. bei der bevorzugten Ausführungsform das 1-Paritätsbit pro Byte), die von der Datenverarbeitungseinheit 10 her kommen. Während des normalen Betriebs codiert die Paritäts/Fehlerkorrekturcode-Anordnung 21 dann die Daten, ersetzt die Paritätsbits durch Fehlerkorrekturcode-Prüfbits und gibt die unter Zugrundelegung des Fehlerkorrekturcodes

4098 24/ TO Q 6

codierten Daten an den in Frage kommenden Speicherplatz in der Speicherelementmatrix 200 über die Batenhauptleitung bzw. -Sammelleitung 30 ab.

In entsprechender Weise werden für Daten, die von der Speicherelementmatrix 200 zu der Datenverarbeitungseinheit 10 zu übertragen sind, codierte Daten aus dem in Frage kommenden Speicherplatz in der Matrix 200 über die Datensammelleitung 30 an die Paritäts/Fehlerkorrekturcode-Anordnung 21 abgegeben. In der Anordnung 21 werden die Daten erforderlichenfalls korrigiert und mit geeigneten Byte-Paritätsbits versehen und an die Hauptdatensammelleitung 40 für die übertragung zu der Datenverarbeitungseinheit 10 abgegeben.

Unter geeigneten Bedingungen kann die Paritäts/Fehlerkorrekturcode-Anordnung 21 ferner in der Weise arbeiten, daß sie die Paritätsbits der einlaufenden Daten überprüft und demgemäß die einlaufenden Daten (mit Paritätsbits) in der Speicherelementmatrix 200 ohne einen Ersatz der Paritätsbits durch Fehlerkorrekturcode-Prüfbits abspeichert. Die Paritäts/Fehlerkorrekturcode-Anordnung 21 kann ferner die Einspeicherung von Daten aus der Datenverarbeitungseinheit 10 in der Speicherelementmatrix 200 ohne eine Paritätsüberprüfung oder Erzeugung von Fehlerkorrekturcode-Prüfbits ermöglichen. Die Operation der Paritäts/Fehlerkorrekturcode-Anordnung 21 wird durch von der Betriebssteueranordnung 45 abgegebene Signale festgelegt, die über die Sammelleitung 46 an die Anordnung 21 abgegeben werden. Die Betriebssteueranordnung 45 wird durch von der Datenverarbeitungseinheit 10 über die Sammelleitung abgegebene Signale gesteuert.

40982471006

- -11 -

Die Datensammelleitung bzw. Datenhauptleitung 28 und die Steuerleitung 29 verbinden ferner die Paritäts/Fehlerkorrekturcode-Anordnung 21 und das Wartungszustandsregister 23. Die Steuerleitung 29 signalisiert dem Wartungszustandsregister 23 die Identifizierung eines Eingabedaten-Fehlers in der Parität der Daten der Hauptdatensammelleitung 40, eines Einzelfehlers in den aus der Speicherelementmatrix 200 herausgeführten, unter Zugrundelegung des Fehlerkorrekturcodes codierten Daten oder eines Mehrfachfehlers in den unter Zugrundelegung des Fehlerkorrekturcodes codierten Daten, die aus der Matrix 200 herausgeführt worden sind. Bei einer Einzelfehlerkorrektur der unter Zugrundelegung des Fehlerkorrekturcodes codierten Daten werden Syndrombits (das sind bei dem Fehlerkorrekturcodeverfahren entwickelte Bits, welche den Bitgruppenfehlerplatz spezifizieren) oder im Falle eines Eingabedatenfehlers Bits, welche die Lage des in Frage kommenden Bytes spezifizieren, welches den durch die Paritäts/Eehlerkorrekturcode-Anordnung festgestellten Paritätsfehler enthält, über die Hauptleitung 28 an das Wartungszustandsregister abgegeben.

Die Datenverarbeitungseinheit 10 ist ferner über die Adressenhauptleitung 42 mit der Adressensteuereinheit bzw.' dem Adressensteuerwerk 32 des Speichermoduls 20 verbunden. Die Adressenhauptleitung 42 enthält bei der bevorzugten Ausführungsform 22 Kanäle, die in drei Gruppen unterteilt sind, deren jede einen Paritätsprüfkanal enthält. Wenn eine Information betreffend die Lage der gewünschten Elemente der Speicherelementmatrix 200 an das Adressensteuerwerk 32 abgegeben wird, wird die Parität jeder der drei Gruppen überprüft, und das Auf-

409 8 24/1006

treten eines Fehlers zusammen mit der Identifizierung der den Fehler enthaltenden Adressenbitgruppe wird über die Hauptleitung 24 dem Wartungszustandsregister 23 signalisiert. Das Adressensteuerwerk 32 ist über die Hauptleitung 48 mit der Speicherelementmatrix 200 verbunden. Auf der Sammelleitung bzw. Hauptleitung 48 auftretende Signale legen die in dem Speichermodul 20 adressierten in Frage kommenden Speicherelemente fest.

Das Adressensteuerwerk 32 ist über die Hauptleitung mit der Treiberschaltungseinheit 33 verbunden. Die Treiberschaltungseinheit 33 ist über die Hauptleitung mit der Speicherelementmatrix 200 verbunden. Bei der bevorzugten Ausführungsform sind die Treiberschaltungen physikalisch auf der Schaltungsplatte mit den zugehörigen Halbleiterspeicherelementen untergebracht. Die in Fig. dargestellte Trennung dient zur Veranschaulichung der Trennung der Funktionen. Die Aktivierung der in Frage kommenden Treiber- (oder Takt-)Schaltungen wird durch die auf der Adressenhauptleitung 42 auftretenden Datensignale bestimmt. Die Adressensignale und zusätzliche Steuersignale, die nicht dargestellt sind, aktivieren die Treiberschaltung, welche eine Gruppe von Speicherelementen in der Matrix 200 einschließlich der adressierten Speicherelemente beeinflußt. Eine Störung bzw. ein Fehler in der Arbeitsweise irgendeiner' der Treiberschaltungen der Einheit 33 wird zusammen mit einer die Lage der fehlerhaften Einheit angebenden Information über die Hauptleitung dem Wartungszustandsregister 23 signalisiert.

409824/100

Die Paritäts/Fehlerkorrekturcode-Anordnung 21 ist ferner über eine Ausblend-Hauptleitung 43 mit der Datenverarbeitungseinheit 10 verbunden. Diese Ausblend-Hauptleitung 43 liefert der Paritäts/Fehlerkorrekturcοde-Anordnung 21 eine Information betreffend die Ausblendung von bestimmten Bereichen bzw. Teilen des Datenwortes. Die über die Ausblend-Hauptleitung 43 abgegebene Dateninformation enthält ein Paritätsbit.. Dieses Paritätsbit wird mit einem Paritätsr bit verglichen, welches von der Paritäts/Fehlerkorrekturcode-Anordnung 21 aus den einlaufenden Daten erzeugt wird. Über die Hauptleitung 29 wird ein Fehler dem Wartungszustandsregister 23 signalisiert.

Die Erneuerungs-Verknüpfungseinheit 25 enthält eine Anordnung zur Aktivierung der Wiederherstellung der in den Halbleiterelementen der Speicherelementmatrix 200 gespeicherten Information. Die Erneuerungs-Verknüpfungseinheit 25 ist über die Hauptleitung 27 mit dem Adressensteuerwerk 32 verbunden; sie bestimmt, welche Gruppe von Halbleiterelementen der Speicherelementmatrix erneuert bzw. aufgefrischt wird sowie wann diese. Wiederherstellung des Sp ei eher zustande stattfinden wird... Die Hauptleitung 28 ist mit dem Wartungszustandsregister 23 verbunden, um eine weiter unten beschriebene Information abzugeben, und zwar zum Zwecke der Bestimmung eines Schaltungsfehlers bzw. einer Schaltungsstörung in der Erneuerungs-Verknüpfungseinheit Die Erneuerungs-Verknüpfungseinheit wird durch einen Teil der Signale von der Datenverarbeitungseinheit 10 her über die Steuerhauptleitung 49 gesteuert. Die Steuerhäuptleitung 49 Ifefert Signale (wie das Eingabe/Ausgabe-ReserYierüngssignal IOCRES), das für die Operation des Speicher-

409 82 A M-O 0 6

moduls 20 erforderlich ist. Die Betriebssteueranordnung ist über die Hauptleitung 31 mit der Erneuerungs-Verknüpfungseinheit 25 verbunden; sie steuert die Betriebsart der Erneuerungs-Verknüpfungseinheit.

Die Betriebsart des Speichermoduls ist durch die Betriebssteueranordnung 45 festgesetzt, die ihrerseits durch Signale gesteuert wird, welche über die Steuerhauptleitung von der Datenverarbeitungseinheit abgegeben werden. Die Hauptleitung 47 enthält bei der bevorzugten Ausführungsform drei Kanäle. Die Betriebssteueranordnung 45 decodiert die auf der Hauptleitung 47 auftretenden Signale und liefert Signale an die in Frage kommenden Bereiche des Speichermoduls 20 durch auf dem vorliegenden Gebiet bekannte Mittel. Die folgenden Betriebsarten sind bei der bevorzugten Ausführungsform verfügbar:

1. Normaler Fehlerkorrekturcodebetrieb

2. Festsetzen einer Fehlerkorrekturcode-Umgehung

3. Fehlersuch-Lesevorgang

4. Eingabe-Fehler, Überlaufen

5. auszuführende Erneuerung/nicht belegte Erneuerungs-Fehlerprüffestsetzung

6. Selbst-Start der Erneuerungs-Fehlerprüffestsetzung

7. Zurückstellen auf normalen Fehlerkorrekturcodebetrieb.

Der Zustand der Betriebssteueranordnung 45 wird dem Yfartungszustandsregister 23 über die Hauptleitung 22 signalisiert.

Der normale Fehlerkorrekturcodebetrieb dient in einer Schreiboperation der Überprüfung der Paritätsprüfbits mit den entsprechenden Bytes bezüglich eines einlaufenden

40982A/1006

2359770

Datenwortes und dem Ersatz der Paritätsprüfbits durch Fehlerkorrekturcode-Prüfbits in der Paritäts/Fehlerkorrekturcode-Anordnung 21.Die resultierendenFehlerkorrekturcode-Prüfbits und die Datenbytes werden in den adressierten Speicherplätzen in der Speicherelementmatrix 200 gespeichert. Bei der Leseoperation in dem normalen Fehlerkorrekturcodebetrieb werden die Fehlerkorrekturcode-Prüfbits und die Datenbytes aus dem adressierten Speicherplatz der Speicherelementmatrix 200 ausgeblendet bzw. herausgeführt, ferner werden erforderlichenfalls die Datenbytes korrigiert, und außerdem werden die Fehlerkorrekturcode-Prüfbits durch Paritätsprüfbits je Dateribyte ersetzt. Das vollständige Datenwort wird an die Datenverarbeitungseinheit 10 abgegeben.

Der Betrieb des Festsetzens einer Fehlerkorrekturcodeumgehung bei der Schreiboperation bewirkt, daß die Paritäts/ Fehlerkorrekturcode-Anordnung 21 die Paritätsprüfbitsmit dem entsprechenden Byte bezüglich eines einlaufenden Datenwortes vergleicht und bei Vorliegen richtiger Paritätsprüfbits das Datenwort in dem adressierten Speicherplatz der Speicherelementmatrix 200 abspeichert, ohne daß die Paritätsprüfbits durch Fehlerkorrekturcode-Prüfbits ersetzt werden* Bei der Leseoperation wird das Datenwort in dem adressierten Speicherplatz direkt an die Datenverarbeitungseinheit 10 abgegeben.

Der Fehlerprüf-Lesebetrieb bewirkt, daß der Inhalt des Wartungszustandsregisters 23 an die Datenhauptleitung 40 für eine Beeinflussung bzw. Behandlung durch die Datenverarbeitungseinheit 10 abgegeben wird. Um diese Übertragung zu erreichen, verbindet die Datenhauptleitung 26

"A 0-9824/ 10Q&

die Hauptdatensammelleitung 40 und das Wartungszustandsregister 23.

Der Eingangs-Fehler-Überlaufbetrieb bewirkt das Einschreiben eines Datenwortes aus der Speicherelementmatrix 200 ohne eine Paritätsprüfung. Paritätsprüfungen werden jedoch bei der bevorzugten Ausführungsform auf die Ausblendsignale und die Adressensignale hin ausgeführt.

Der eine vorzunehmende Erneuerung/niclrtjbelegte Fehlerprüffestsetzung betreffende Betrieb bewirkt, daß .binäre Verknüpfungssignale in in Frage kommende Speicherplätze des Wartungszustandsregisters 23 eingeführt werden, um anzuzeigen, daß einer der beiden Erneuerungs-Fehlerprüfbetriebsarten in dem Speichermodul 20 festgelegt ist. Ferner bewirkt der betreffende Betrieb gesondert eine Anzeige darüber, daß entweder die für die vorzunehmende Erneuerung vorgesehenen Verknüpfungsschaltungen oder die für eine nichtjbelegte Erneuerung vorgesehenen Verknüpfungsschaltungen der Erneuerungs-Verknüpfungseinheit 25 überprüft werden. Der Selbst-Start-Erneuerungsfehlerprüfbetrieb veranlaßt binäre Verknüpfungssignale in in Frage kommenden Speicherplätzen des Wartungszustandsregisters 23, sowohl einen Erneuerungs-Fehlerprüfbetrieb als auch den Umstand anzuzeigen, daß die Selbst-Start-Erneuerungsverknüpfungsschaltungen der Erneuerungs-Verknüpfungseinheit 25 überprüft werden. Die Anwendung dieser drei Erneuerungs-Verknüpfungsschaltungen und die Ausnutzung ihrer entsprechenden Funktionen sind an anderer Stelle näher beschrieben (US-Patentanmeldung, Serial No. 215 736, vom 29.12.71).

40 98 2 4/10Q6

Die Rückkehr zu dem¹ normalen Fehlerkörrektürcödebetrieb bewirkt das Setzen der Elemente in dem Wartuhgszustandsregister 23 und des restlichen Teiles des Speichermoduls 20, wodurch dem Speichermödul 20 öine Operation in der normalen Fehlerkörrekiürcbde-Betriebsärt ermöglicht ist» <

Die Auferlegung einer der beiden Erneuerungs-Fehlerprüfsetzbetriebsarten oder der Fehlerprüf^Lesebetriebsärt bewirkt das Löschen des Inhalts des Wartungszustandsregisters, wodurch Daten beseitigt werden, die für die folgende Operation des Speichermoduls nicht, relevant sind.

Das Wartungszustandsregister 23 ist ferner mit der Datenverärbeitungseinheit Ϊ0 über die Hauptleitung 44 verbunden, über die signalisiert· wird, daß von dem Wartüngszüstandsregister 23 ein Fehler aufgezeichnet worden ist. Bei der bevorzugten Ausführungsform enthält die Hauptleitung 44 drei Kanäle. Der erste Kanal signalisiert eine Einzelblt-Fehlerkorrektur; er tritt lediglich Während der ersten Zählung (d.lw nach dem Löschen) in dem Wartungszustandsregister 23 auf» Dieses Signal zeigt die Korrekturvon Daten durch, die Paritäts/Fehlerkorrekturöode-Ariordnung 21 an. Der Zweite Kanal zeigt der Datenverarbeitungseinheit 10 an, daß eine Schreiböperation in der Speicherelementmatrix 200 aufgehoben Worden ist, und zwar wegen eines Eingangsadressen-Par itätsfehlers, Eingangsäusblend-Päritätsfehlers, Dateneingabe-Päfitätsfehlers oder eines intern erzeugten Schreibfehlers. Das dritte Signal zeigt der Datenverarbeitungseinheit 10 das Auftreten eines wieder kontrollierbaren Fehlers an, wie eines Eingabeda^en-Paritätsfehlers, Ausblenaüngs-Eingabe-Paritätsfehlers, Datenparitätsfehlers oder eines intern erzeugten Schreibfehlers. Der vierte Kanal zeigt das

4098 24/rö Öl

Auftreten eines nicht wieder kontrollierbaren Fehlers in der Treiberschaltungseinheit 33 an. ■■-.-. . .

Im folgenden sei unter Bezugnahme auf Fig. 2 die= Definition jeder der 32 Bitstellen des Wartungszustandsregisters gemäß der bevorzugten Ausführungsform der Erfindung gegeben. Die Bitstelle 00 zeigt ein binäres 1-Verknüpfungssignal an, wenn der das Festsetzen der Fehlerkorrekturcodeumgehung betreffende Betriebszustand in der Be, triebssteueranordnung vorhanden ist. Die Bitstelle 01 speichert ein binäres 1-Verknüpfungssignal , wenn entweder der eine vorzunehmende Erneuerung betreffende Nicht-Bele^-Erneuerungsbetrieb oder der Selbst-Start-Erneuerungsbetrieb in der. Betriebssteueranordnung 45 vorhanden ist.

Die Bitstellen 03, 04, 05 und 06 des Wartungszustandsregisters sind mit den Anschlußklemmen eines 4-Bit-Zählers verbunden; sie bestimmen die in dem Zähler gespeicherte Zahl. Der Zähler bleibt bei der ZäELerstellung 16 stehen, bis er durch eines der oben beschriebenen Signale zurück-, gestellt bzw. gelöscht wird, welche Signale die in dem Wartungszustandsregister enthaltenen Daten löschen. Die Bitstelle 02 enthält ein positives binäres Verknüpfungssignal, wenn die an das Wartungszustandsregister abgegebene Zählerstellungszahl nach einer Löschoperation den Wert 4091. erreicht. Diese Zählerstellung bleibt bis zum Auftreten einer Löschoperation im Register 23. Eine Zählgröße wird dem Zähler und damit dem Wartungszustandsregister jeweils dann zugeführt, wenn die Paritäts/Fehlerkorrektürcode-Anordnung arbeitet, um in der Speicherelementmatrix enthaltene Daten zu korrigieren, wenn die Bitstelle ein. negatives Binärsignal enthält. Wenn die Bitstelle 01 ein

40 9 8 2 4/1Ö 0 6

2353778

positives Binärsignal enthält, wird eine Zählgröße an das Register 23 jeweils dann abgegeben, wenn* die Er-«· t neuerungs-Verknüpfungseinheit 25 ein Erneuerungs-Fortschreitsignal (RGO) abgibt. Das Erneüerungs-Fortschreitsignal (RGO)-wird von der" Erneüerungs-Verknüpfüngsein- ^ heit 25 erzeugt, um den Erneuerungszyklus für eine Gruppe von Elementen in der Speieherelementmatrix 200 zu beginnen bzw.: auszulösen. .- - "

Die Bitstelle bzw. Position 07 des Wartungszustandsregisters speichert ein positives binäres Verknüpfungssignal Im Anschluß an die Korrektur des in den gespeicherten Daten enthaltenen ersten Signalbitfehlers durch die Paritäts/Fehlerkorrekturcode-Anordnung, nachdem das Wartungszustandsregister gelöscht worden ist. Dieses Signal bleibt solange gespeichert, bis das Wartungszustandsre- ♦ gister 23 gelöscht ist. Die Bitstelle bzw. Position 08 enthält ein positives binäres Verknüpfungssignal, nachdem ein Mehrfachbitfe.hler in den gespeicherten Daten festgestellt worden ist. Die Bitstelle 09 enthält ein positives binäres Verknüpfungssignal, wenn die Treiberschaltungseinheit 33 das Auftreten eines Fehlers bestimmt.

Die Bitstellen 10, 11 oder 12. des Wartungszustandsregisters 23 enthalten ein positives binäres Verknüpfungssignal, wenn ein Fehler beim Vergleich zwischen demParitätsbit und den Daten einer entsprechenden Gruppe der drei Gruppen von ....." Adressen-Eingabedatensignalen festgestellt wird. Die Bitstelle bzw. Position, 13.enthält ein positives binäres Ver~. : . knüpfungssignal, wenn eine Paritätsprüfung in den Ausblend-Eingabedaten einen Fehler anzeigt. Dispositionen 14, 15, -16,, 17, 18f 19, 20 oder 21 enthalten ein positives^Verknüpfungs·- ,

409824/10D&,

2359771

signal, wenn eine in der Paritäts/Fehlerkorrekturcode-Anordnung 21 vorgenommene Paritätsprüfung festlegt, daß die der Wartungszustandsregister-Position entsprechenden einlaufenden Byte-Daten in Widerspruch zu dem begleitenden Paritätsbit stehen.

Die Bitstellen 22 bis 31 enthalten binäre Verknüpfungssignale, welche vom Zustand der Position 01 des Wartungszustandsregister 23 und vom Auftreten eines Treiberschaltungsfehlers in der Treiberschaltungseinheit 33 abhängen. Unabhängig vom Zustand der Bitstelle 01 führt die Feststellung eines Treiberschaltungsfehlers zur Einführung von binären VerknüpfungsSignalen in die Bitstelle 22 und/oder in die Bitstelle 23, welche den einen von vier Blöcken von Schaltungsplatten identifiziert, welche den Treiberschaltungsfehler bzw. -die Treiberschaltungsstörung enthalten. Die Bitstellen bzw. Positionen 25 bis 29 enthalten Verknüpfungssignale, die ferner den Fehler auf eine von sechs Schaltungsplatten lokalisieren, welche in dem Block der Schaltungsplatten enthalten sind. Bei Fehlen eines positiven Verknüpfungssignals in der Position 01 und bei Fehlen eines Treiberschaltungsfehlers enthalten die Positionen 22 und 23 eine Binärinformation, welche den Block von Schaltungsplatten identifiziert, die die Daten speichern, welche die Paritäts/Fehlerkorrekturcode-Anordnung 21 durch Fehlerkorrekturcodeverfahren korrigiert hat. Die Positionen 24 bis 31 enthalten die Syndrombits von der Fehlerkorrekturcode-Korrekturanordnung, welche Bits die Lokalisierung des fehlerhaften Datenbits ermöglichen. Die Positionen 24 bis 31 enthalten die Daten für die erst zuvor vorgenommene Korrektur der Daten durch die Paritäts/Fehlerkorrektureode-Anordnung 21; die Information nach der jeweiligen Korrektur ist dabei den vorher-

409824/1006

gehenden Daten überlagert. Wenn jedoch die Bitstelle bzw. Position 01 ein positives binares Veiknüpftings-' signal enthält und wenn kein TreiberÄöhaltungsfehlef aufgetreten ist* enthält entweder die Bitstelle 22 oder die Bitstelle 23 ein positives binäres Verknüpfuhgssignal* durch welches der überprüfte feil der Irneuerüngs-Yerknüpfungseinheit 25 bestimmt 1st, das sind die für eine Vorzunehmende !Erneuerung bzw* Nioht-lelegungs-Erneuerung dienenden Schaltungen öder die Selbst«Start«Erneuerungsschältungen» Die Positionen 24 bis 28 enthalten das AusgängSsignäl eines Ϋ-Zählers der⁴ Erneuerüilge-Verknüpfungseinheit,-welcher Zähler einen Bereich aus 32 Bereiohen identifiziert * in die die Speicherelementmatrijc 200 unterteilt worden ist. Bei dem betreffenden Bereich handelt es sieh um den lereich, der durch die Erneuerungs-Ver« , knüpfüngseinheit 25 während des Fehlerprüfverfahrens adressiert ist.

Im folgenden sei auf Fig* 3 Bezug genommen, in der schematisch die Sgeieherelementmätrix 200 dargestellt ist* bei der . 12 χ 16k Halbleitersp_eicherelemente auf einer typischen MOS-Platte 201 untergebracht sind* Sechs Platten sind in einem Block enthalten, und das Speichermodul enthält vier Blöcke. Der Speicher enthält 64k adressierbare Worte, deren jedes 72 Informationsbits enthält.

Die die Elemente des Wartungszustandsregisters 23 enthaltende Anordnung ist in Figuren 4A, 4B, 4C und 4D gezeigt. Jede dieser Figuren veranschaulicht die Realisierung bezüglich einer ähnlichen Gruppe von Registerpositionen gemäß der bevorzugten Ausführungsförm.

40982471006

Bezugnehmend auf Fig. 4A sei bemerkt, daß die Bitstellen bzw, Positionen 00 und 01 des Registers 23 durch zwei Schaltungen ausgeführt sind. Diese Schaltungen enthalten ein ODER-Verknüpfungsglied 53, ein UND-Verknüpfungsglied 51 und ein UND-Verknüpfungsglied 52. Der AusgangsanscHLjuß des UND-Verknüpfungsgliedes 51 ist mit einem Eingangsanschluß des ODER-Verknüpfungsgliedes 53 verbunden. Ein Eingangsanschluß des UND-Verknüpfungsgliedes 51 ist mit dem Ausgangsanschluß des ODER-Verknüpfungsgliedes 53 verbunden, wodurch die Umwälzung oder Verriegelung eines positiven Verknüpfungssignals in dieser Bitstelle bzw. Position erreicht ist. Der zweite Eingangsanschluß des UND-Verknüpfungsgliedes 51 erhält ein CYRES-Signal. Das Das Zyklus-Rückstellsignal CYRES ist ein Rückstellimpuls, der am Ende des (jeweiligen Speichermodulzyklus des Speichermoduls 20 bei der bevorzugten Ausführungsform erzeugt wird. Die Erzeugung des Zyklusrückstellsignals bewirkt, daß das Signal CYRES zu einem binären Null-Signal wird, wodurch die Umwälzung oder Verriegelung des positiven binären Verknüpfungssignals vom Ausgang des Verknüpfungsgliedes unterbrochen wird. Der Ausgangsanschluß des UND-Verknüpfungsgliedes 52 ist mit dem Eingangsanschluß des ODER-Verknüpfungsgliedes 53 verbunden. Ein Eingangsanschluß des UND-Verknüpfungsgliedes 52 erhält ein Fehler-Taktsignal (ERST), welches ein positives Verknüpfungssignal ist, das für die Betätigung der in Frage kommenden Verknüpfungsglieder erzeugt wird und damit für die Aufzeichnung des Auftretens von Fehlern. Der der Bitposition 00 zugehörigen Schaltung wird das Byte-Paritätsbetriebssignal an dem Eingangsanschluß des UND-Verknüpfungsgliedes 52 zugeführt. Die der Bitposition 01 zugehörige Schaltung erhält das Erneuerungs-Fehlerdiagnosesignal (REFDIAG), d.h. entweder das eine

409824/1006

vorzunehmende Erneuerung bzw. eine Nichtbelegungs-Erneuerungsfehlerprüffestsetzung betreffende Signal oder daß Selbst-Start-Fehlerdiagnosesetzsignal von der mit dem Eingangsanschluß des Verknüpfungsgliedes 52 verbundenen BetriebsSteueranordnung 45. .

Im folgenden sei auf Fig. 4B Bezug genommen, gemäß der die Bitpositionen 03 bis 06 des Wartungszustandsregisters mit den Ausgangsanschlüssen eines 4-Bit-Zählers 57 verbunden sind, während die Bitposition 02 mit dem Endanschluß eines 12-Bit-Zählers 58 verbunden ist. Jeder Zähler weist eine Rückkopplungsschleife auf, um die Zäh-v ler st ellung bei dem maximalen Wert festzuhalten, wenn dieser erreicht ist. Das CLR-Signal löscht die Zähler. Das betreffende Löschsignal CLR wird am Ende eines Fehv lerdiagnose-Lesesignals (DIARD) erzeugt; es bewirkt, daß < der Inhalt des Wartungszustandsregisters 23 an die Sammelleitung 40 abgegeben wird oder daß ein System-Voreinstellungssignal (SYSIN) für die Voreinstellung bei der bevorzugten Ausführungsform verwendet wird.

Im folgenden sei auf Fig. 4C Bezug genommen, in der die Realisierung der Bitpositionen 07 bis 21 des Wartungszustandsregisters gemäß der bevorzugten Ausführungsform gezeigt ist. Jede Bitposition entMlt ein ODER-Verknüpfungsglied 59, ein UWD-Verknüpfungsglied 60 und ein ÜND-Verknüpfungsglied 61. Die Ausgangsanschlüsse der Verknüpfungsglieder 60 und 61 sind mit den Eingangsanschlüssen des Verknüpfungsgliedes 59 verbunden. Ein Ein-.gangsanschluß des UND-Verknüpf ungsgliedes 60 ist mit einem Ausgangsanschluß des Verknüpfungsgliedes 59 verbunden, wodurch ein Umwälz- oder Verriegelungsweg geschaffen ist,

4098247 1006

während ein zweiter Anschluß des UND-Verknüpfungsgliedes 60 das CLR-Signal für die Unterbrechung der Verriegelung und Löschung des Registers erhält. Die Eingangsanschlüsse des UND-Verknüpfungsgliedes 61 erhalten die Signale ERST, REFDIAG und DIAGRD (Fehlerdiagnose-Lesesignal). Darüber hinaus ist das der jeweiligen Registerposition zugeordnete UND-Verknüpfungsglied 61 mit einem Datensignal beaufschlagt. Entsprechend der Bitposition 07 nimmt das Verknüpfungsglied 61 das SINER-Signal von der Paritäts/Fehlerkorrekturcode-Anordnung her auf; entsprechend der Bitposition 08 erfolgt die Aufnahme eines MULER-Signals (Mehrfachfehlersignals) von der Paritäts/Fehlerkorrekturcode-Anordnung^ entsprechend der Position 09 erfolgt die Aufnahme eines DRE-Signal (Treiberschaltungsfehler), wenn irgend ein Fehler und wenn Treiberschaltungsfehler vorhanden sind, wobei die Sternchen jedoch anzeigen, daß für diesen Teil das REFDIAG-Signal nicht an das UND-Glied 61 abgegeben wird. Entsprechend der Position 10 wird ein AIE-1 Signal (Eingangsadressen-Fehlersignal von dem Adressensteuerwerk 32 für die erste Gruppe von Eingangsadressensignalen) von dem Adressensteuerwerk 32 abgegeben. Entsprechend der Position 11 wird ein AIE-2-Signal (Adresseneingangs-Fehlersignal für die zweite Gruppe) abgegeben. Entsprechend der Position 12 wird ein AIE-3-Signal (Adresseneingangsfehlersignal von der Endgruppe) abgegeben; entsprechend der Position 13 wird ein MKER-Signal (Ausblendfehlersignal) von der Paritäts/Fehlerkorrekturcode-Anordnung 21 abgegeben. Entsprechend der Position 14· wird ein DIE-O-Signal (Dateneingangsfehlersignal für das erste Datenbyte) von der Paritäts/Fehlerkorrekturcode-Anordnung 21 abgegeben. Entsprechend den Positionen 15 Ms 21 werden die Signale

409824/1006

- 2p -

DIE-1 bis DIE-7 (Dateneingangsfehlersignale für die Datenbytes 2 bis 8). von der Paritats/Fehlerkorrekturcode-Anordnung 21 abgegeben.

Im folgenden sei auf Fig. 4D Bezug genommen, in der schematisch die anordnungsgemäße Realisierung der Positionen 22 bis 31 des Wartungszustahdsregisters 23 veranschaulicht ist. Jede Position enthält drei Netzwerke, deren Ausgangsanschlüsse 65 miteinander verbu_nden sind. Die Eingangssignale für die drei Netzwerke 66 bestimmen das sich ergebende Ausgangssignal.

Das Netzwerk 66 enthält ein ODER-Verknüpfungsglied 62 sowie UND-Verknüpfungsglieder 63 und 64. Ein Ausgangsanschluß des ODER-Gliedes 62 ist mit einem Eingangsan- ' schluß des UND-Gliedes 64 verbunden. Ein Ausgangsanschluß des UND-Gliedes 64 ist mit einem Eingangsanschluß des ODER-Gliedes 62 verbunden, während ein zweiter Eingangsanschluß des ODER-Gliedes 62 mit einem Ausgangsans&Luß des UND-Gliedes 63 verbunden ist. Die übrigen Eingangsanschlüsse des UND-Gliedes 64 sind für die Aufnahme einer Gruppe von Signalen L(1), L(2) oder L(3) geeignet. Eine Reihe von Signalen B(T)', E(2) oder E(3) gibt die in Frage kommenden Schaltungen frei; diese Signale werden den Eingangsanschlüssen des Verknüpfungsglied.es 63 zugeführt, während einem weiteren Anschluß des Verknüpfungsgliedes 63 ein Signal aus einer geeigneten Gruppe von Signalen zugeführt wird. Das Signal (1), das Signal (2) oder das Signal (3) liefert eine Fehlerlokalisierungsinformation für den'einer Prüfung unterliegenden bestimmten Operationsbetrieb.

409824/1006

Bei dem Operationsbetrieb des Registers 33, welches eine durch die Fehlerkorrekturcode-Anordnung korrigierte Fehler lokalisierende Information speichert, wird die erste Gruppe von Signalen, das Signal (1), verwendet. Die Signale BLK-11 und BLK-12 von dem Adressensteuerwerk kennzeichnen den einen von vier Blöcken, in welchem der Fehler aufgetreten ist. Durch Syndrom-Datenbits SYN-1 bis SYN-8 erfolgt eine Lokalisierung des Fehlers in der Datengruppe. Diese Datenbitsignale werden von der Fehlerkorrekturcode-Anordnung geliefert. Die Freigabesignale E(1), die dem Netzwerk 66 (1) zugeführt werden^ sind die Signale ERST, SINER, 09 (mit 09 ist das verriegelte DRE-Ausgangssignal oder die Position 09 des Wartungszustandsregisters 23 angezeigt), REFDIAG, RGO und DIARD. Der Verriegelungsteil des Netzwerks erhält die Signale, REFDIAG, 09, UEE und SINERPLS , wobei das Einzelfehlerimpulssignal (SINERPLS) ein Impuls ist, der auf das SINER-Signal hin zum Löschen des vorliegenden Inhalts dieses Teiles des Wartungszustandsregisters 23 erzeugt worden ist. Bei der bevorzugten Ausführungsform wird das SINERPLS-Signal durch Verknüpfungselemente bereitgestellt; es sei jedoch bemerkt, daß auch andere Verfahren benutzt werden können, um aktualisierte Daten in den Elementen des Wartungszustandsregisters 23 zu überlagern.

Im Erneuerungs-Fehlerdiagnosebetrieb sind die Signale, nämlich das Signal (2), in geeignete Elemente des Wartungszustandsregisters 23 einzuführen, wobei sie dem Verknüpfungsglied 63 des Netzwerks 66(2) zugeführt werden. Die Signale MR/NBR und SSR sind Betriebsartsignale, die ihren Ausgang in der Betriebssteueranordnung 45 haben. Die Signale Y-1, Y-2, Y-4, Y-8 und Y-16 sind der Inhalt eines der Erneuerungs-

409824/1006

Verknüpfungseinheit 25 zugehörigen Zählers. Dieser Zählerinhalt identifiziert eine Gruppe von 32 Gruppen der Speicherelemente, die auf das laufende RGO-Signal hin erneuert bzw. aufgefrischt werden. Die Freigabesignale E(2) für das Signal (2) sind ERST, RGO, 09 , REFDIAG und DIARD . Die Verriegelungssignale L(2) für REFDIAG, Ö9_f RGQPLS und CLR sowie der Erneuerungs-Sprungimpuls RGOPLS sind durch einen Impuls-zu Beginn des Erneuerungs-Sprungsignals gebildet, und zwar zum Zwecke des Löschens des Inhalts der in Frage kommenden Elemente des Wartungszustandsregisters 23» Es sei bemerkt, daß noch andere Verfahren zum Überlagern von aktualisierten" Daten angewandt werden können,,

Die Signale (3) liefern eine Information zur Lokalisierung von Fehlern in der Treiberschaltungseinheit 33 <> Die Signale BLK-11 und BLK-2n von dem Adressensteuerwerk 32 kenn- » zeichnen den einen der vier Blöcke, in welchem der Fehler aufgetreten istο Die Daten BD-1 bis BD-6 zeigen die in Frage kommende Schaltungsplatte in dem Block von Schaltungsplatten an, in der-der Fehler aufgetreten ist. Die Freigabesignale iür diese Gruppe von Positionen umfassen die Signale DIARD, RTJO\ DRE und ERST. Das Verriegelungssignal ist für diese Informationsgruppe ein Einzelsignal L(3), und zwar für die Position.09 des Wartungszustandsregisters. 23.

Es sei bemerkt, daß auch andere Schaltungen und andere Kombinationen von Signalen benutzt werden können, und zwar in einer solchen Weise, daß die Funktion des Wartungszustandsregisters 23 realisiert wird, ohne daß vom Er-.findungsge danken abgewichen wird.

409824/1006

Im folgenden sei die Arbeitsweise der bevorzugten Ausführungsform erläutert. Auf die Signalisierung über die Betriebssteueranordnung 45 hin, und zwar für einen Fehlerdiag«jiose-Lesevorgang (DIARD), wird der Inhalt des Wartungszustandsregisters zu der Hauptdatensammelleitung 40 zum Zwecke der Untersuchung bzw. Analyse durch die Datenverarbeitungseinheit 10 übertragen. Aus dieser Information kann die Datenverarbeitungseinheit einen Fehlerzustand identifizieren und lokalisieren, wobei der Teil des Speichermoduls als nicht verfügbar angesehen und/oder eine geeignete Instandsetzung eingeleitet werden kann.

Wenn das Fehlereinheit-Lokalisierungsfeld des Wartungszustandsregisters 23 eine Anzeige bezüglich eines Treiberschaltungsfehlers enthält, d.h. ein binäres 1 Signal in der Bitposition 09 vorhanden ist, enthält das Fehlereinheits-Lokalisierungsfeld die Information, welche den Bereich der Treiberschaltungseinheit 33 lokalisiert, in welchem der Fehler aufgetreten ist. Diese Information wird irgendeiner anderen Information in dem Fehlereinheits-Lokalisierungsfeld überlagert, und zwar entweder beim Byte-Paritätsbetrieb (positives binäres Signal in der Bitposition 00) oder im Erneuerungsbetrieb (positives binäres Signal in der Position 01). Die Priorität der Treiberschaltungs-Fehlerinformation ist ein Ergebnis der Bedeutung der Treiberschaltungen für die genaue Operation der Speicherelemente. Darüber hinaus wird ein nicht wieder untersuchbarer Fehler der Datenverarbeitungseinheit signalisiert, um das Auftreten dieses Modulfehlers anzuzeigen.

Bei Vorhandensein eines positiven binären Verknüpfungssignals in der Position 01 dienen die Erneuerungs-Fehler-

409824/1006

diagnosebetriebsarten zur Überprüfung der Bereiche der Erneuerungs-Verknüpfungseinheit 25 bei Fehlen eines Treiberschaltungsfehlers„ Wie oben erwähnt, muß die Erneuerungs-Verknüpfungseinheit ein RGO-Signal unter drei angegebenen Bedingungen erzeugen: Eine vorzunehmende Erneuerung, eine Selbst-Start-Erneuerung und eine Nicht-Belegt-Erneuerung. Die- Erzeugung eines RGO-Signals ruft ferner eine automatische Adressierung eines anderen Speicherelementsätzes hervor» Dieser adressierte Speicherelementsatz ist durch einen Y-Zähler in der Erneuerungs-Verknüpfungseinheit 25 festgelegt; das RGO-Signal läßt den Zähler auf die folgende Stellung vorrücken, wodurch eine zyklische Operation bereitgestellt wird. Um die Operation der Erneuerungs-Verknüpfungseinheit zu prüfen, werden Bedingungen für eine der drei Operationsmethoden von der Datenverarbeitungseinheit an die Erneuerungs-Verknüpfungseinheit abgegeben. Gleichzeitig wird ein binäres Verknüpfungssignal, welches den erzeugten Bedingungen entspricht, entweder in die Position 22 (vorzunehmende Erneuerung/Nicht-Belegt-Erneuerungs-Betrieb) oder in die Position 23 (Selbst-Start-Erneuerungs-Betrieb) eingegeben. Ein Satz oder eine Vielzahl von Sätzen von die Operation des in Frage kommenden Bereichs der Erneuerungs-Verknüpfungseinheit festlegenden Bedingungen werden abgegeben, und die resultierende Anzahl der erzeugten RGO-SIgnale wird in den Positionen 02 bis 06 des. ' Wartungszustandsregisters 23 gezählt. Die Änderung in dem Y-Zähler "und die in den Positionen 02 bis 06 des Registers 23 enthaltene Zählungszahl werden mit der Anzahl verglichen, in der die Bedingungen den Erneuerungs-Verknüpfungseinheiten durch die Datenverarbeitungseinheit 10 auferlegt wurden. Der

409824/1-0 Q-S

Unterschied in diesen drei Zahlen zeigt das Auftreten eines Fehlers sowie die Lage der fehlerhaften Schaltung an. Die Schaltungen werden bei der bevorzugten Ausführungsform solange geprüft, bis sämtliche Operationsmethoden der Erneuerungs-Verknüpfungseinheit bezüglich sämtlicher Positionen überprüft worden sind.

Wenn ein positives binäres Signal im Byteparitätsbetrieb (Position 01) vorhanden ist und wenn ein Treiberschaltungsfehler nicht identifiziert worden ist, und zwar wegen einer Löschung des Registers (die Position 09 enthält nicht ein positives binäres Signal), dann enthält das Fehlereinheits-Lokalisierungsfeld eine Information betreffend den erst unmittelbar zuvor aufgetretenen Signalbitfehler, den die Fehlerkorrekturcode-Anordnung korrigiert hat. Die erste Einzelbitfehlerkorrektur durch die Fehlerkorrekturcode-Anordnung bewirkt, daß ein positives Binärsignal in der Position 01 gespeichert wird. Gleichzeitig wird die erste Einzelbitfehlerkorrektur der Datenverarbeitungseinheit 10 signalisiert. Die ersten Signalbitfehlerkorrekturen und die folgenden Korrekturen werden in den Positionen bis 06 gezählt. Die Positionen 03 bis 06 zeigen bis zu 16 Fehlerzählungen an, und über 16 Fehlerzählungen sind positive Binärsignale in sämtlichen Positionen gespeichert (d.h. der Zähler wird bei der Zähler stellung 16 festgehalten). Wenn die Zählerstellung bzw. die Anzahl der Zählungen den Wert 4096 erreicht, wird ein positives Binärsignal in die Position 02 eingegeben und solange gespeichert, bis das Register gelöscht wird. Diese Information wird in folgender Weise ausgenutzt. Ein Programm in der Datenverarbeitungseinheit 10 überprüft nach erfolgter Signalisierung des Einzelbitfehlers den Inhalt des Wartungszustandsre-

409824/1006

gistersj, und-zwar nach einer geeigneten Zeitspanne» In Abhängigkeit von der Zeitspanne zwischen der Abgabe des Signals an die Datenverarbeitungseinheit 10 zeigt die' · Zählerstellungs die durch die Positionen 02 bis 06 angezeigt wirdj an, daß die Fehlerkorrekturcode-Anordnung entweder eine kleine Anzahl von Fehlern oder eine vergleichsweise große Anzahl von Fehlern korrigiert₉ was eine Herabsetzung der Leistungsfähigkeit des betreffenden Bereichs des Speichers anzeigt« Das Fehlereinheits-Lokalisierungsfeld, welches die Lage des erst kürzlich aufgetretenen Anordnungsfehlers enthält, wird mit größerer Wahrscheinlichkeit statistisch die Lage der fehlerhaften Einheit im Gegen= satz zu der Einheit registrieren«, die einen zufälligen störenden Fehler hervorruft= Bei einer anderen Ausführungsform wird die Lage des ersten Einzelbitfehlers; in dem Wartungszustandsregister 23 abgespeichert« Bei dieser Ausführungsform wird der-erste Fehler als Ergebnis der Ausbreitung aufeinanderfolgender Fehler angesehene

Die übrigen Fehlerfeldpositionen 08 undMO bis 21 sind zuvor im einzelnen beschrieben worden»

409824/1008

Claims

Patentansprüche

Speichermodul zur Verwendung in Verbindung mit einer Datenverarbeitungseinheit, dadurch gekennzeichnet, daß eine Speicherelementmatrix (200) für die Speicherung von Verknüpfungssignalen vorgesehen ist, daß mit der Speicherelementmatrix (200) eine Vielzahl von Treibernetzwerken (33) verbunden ist, welche die Verknüpfungssignale zu beeinflussen gestatten, daß eine Fehlerkorrektureinrichtung (21) vorgesehen ist, die Fehlerkorrekturcodesignale für eine Gruppe der Verknüpfungssignale zu erzeugen imstande ist, wobei diese Fehlerkorrekturcodesignale und die Verknüpfungssignalgruppe anschließend in der Speicherelementmatrix (200) gespeichert werden, daß die Fehlerkorrekturcodeeinrichtung (21) einen Fehler in der gespeicherten Gruppe von Verknüpfungssignalen zu korrigieren gestattet, die durch die gespeicherten Codesignale und die gespeicherte Gruppe von Verknüpf ungssignalen.bestimmt ist, und zwar auf die Herausführung der gespeicherten Gruppe von Verknüpfungssignalen und der Codesignale aus der Speicherelementmatrix (200), wobei die gespeicherten Codesignale und die gespeicherte Gruppe von Verknüpfungssignalen unter Bildung einer Gruppe von Lage-Identifizierungssignalen kombiniert werden, und daß mit der Vielzahl von Treibernetzwerken (33) und der Fehlerkorrektureinrichtung (21) ein Wartungszustandsregister (23) verbunden ist, welches, erste Signale, die das Auftreten und die Lage eines Treibernetzwerkfehlers identifizieren, und zweite Signale, die das Auftreten und die Lage-Identifizierungs-Signale eines Fehlers in der gespeicherten Gruppe von Verknüpf ungssignalen zu identifizieren gestatten, zu speichern vermag.

409824/1006
2. Speichermodul nach Anspruch 1, dadurch gekennzeichnet, daß das Wartungszustandsregister (23) eine Einrichtung zur Zählung von Signalen enthält und Zählsignale zu speichern vermag, die durch die Korrektur von Fehlern bezüglich der Verknüpfungssignalgruppen erzeugt werden.
3« Speichermodul nach Anspruch 2, dadurch gekennzeichnet, daß eine Fehlerdetektoreinrichtung vorgesehen ist, die Fehler in einer Gruppe, von Verknüpfungssignalen festzustellen gestattet, welche in das Speichermodul mittels zugehöriger Paritätsprüfbits angegeben werden_s deren jedes einem bestimmten Teil der Gruppe von Verknüpfungssignalen zugeordnet ist, daß die Prüfeinrichtung mit dem Wartungszustandsregister (23) verbunden ist und daß das Wartungszustandsregister (23) dritte Fehlersignale zu speichern imstande ist» welche das Auftreten und den bestimmten Bereich identifizieren, der den Fehler in der Eingabegruppe von Verknüpfungssignalen enthält.
4. Speichermodul nach Anspruch 3, dadurch gekennzeichnet, daß eine Adressierungseinrichtung (32) vorgesehen ist, die einen ausgewählten Bereich der Speicherelementmatrix (200) zu adressieren gestattet, wobei der ausgewählte Bereich der Sp ei eherne lementmatrix' (200) durch Adressendaten von der Datenverarbeitungseinheit (10) bestimmt ist, daß die Adressierungseinrichtung (32) mit dem Wartungszustandsregister (23) und den Treiberschaltungen (33) verbunden ist und eine Paritätsprüfanordnung enthält, welche die betreffenden Adressendaten zu überprüfen gestattet, und daß die Adressierungseinrichtung (32) zumindest ein fünftes Signal für die Speicherung in dem Wartungszustandsregister (23) auf die Identifizierung eines Fehlers in den Adressendaten hin abgibt.

409824/1006
5. Speichermodul nach Anspruch 4, dadurch gekennzeichnet, daß eine Erneuerungseinrichtung (25) vorgesehen ist, welche die Verknüpfungssignale in der Speicherelementmatrix (200) wieder herzustellen gestattet und die mit der Adressierungseinrichtung (32) und dem Wartungszustandsregister (23) verbunden ist, welches eine die Operation der Erneuerungseinrichtung (25) überprüfende Information speichert, wobei die Erneuerungseinrichtung (25) durch die Datenverarbeitungseinheit (10) gesteuert ist.
6. Speichermodul nach Anspruch 5, dadurch gekennzeichnet, daß das Wartungszustandsregister (23) aus einer Vielzahl von Halbleiterelement-Speichernetzwerken besteht.
7. Speichermodul nach Anspruch 6, dadurch gekennzeichnet, daß die Speicherelementmatrix (200) aus Metalloxid-Halbleiterelementen besteht.
8. Speichermodul nach Anspruch 6, dadurch gekennzeichnet, daß die ersten Signale an die Stelle von anderen Signalen gesetzt werden, die in dem Wartungszustandsregister (23) gespeichert sind, und zwar auf die Identifizierung eines Treiberschaltungsfehlers hin.
9. Speichermodul nach Anspruch 8, dadurch gekennzeichnet, daß das Wartungszustandsregister (23) vierte Signale speichert, die eine Speichermodul-Betriebsart spezifizieren, wobei die Betriebsarten einen normalen Betrieb, einen Betrieb, in welchem die Fehlerkorrektureinrichtung (21) umgangen wird, einen Betrieb, in welchem die Fehlerkorrektureinrichtung (21) und die Prüfeinrichtung umgangen werden, und einen Erneuerungs-Fehlerdiagnosebetrieb umfassen.

409824/1006
10.. Speichermodul zur Verwendung in Verbindung mit einer Datenverarbeitungseinheit_f insbesondere nach einem der Ansprüche 1,bis 9, dadurch gekennzeichnet, daß mit der Datenverarbeitungseinheit (10) ein Wartuhgs» zustandsregister (23) verbunden ist, welches eine Vielzahl von Signalspeichernetzwerken enthält und welches der Batenverarbeitungseinheit (10) ein Auftreten eines Feh* lers signalisiert, daß. eine Fefelerprüf-Korrektureinrichtung (21) vorgesehen ist, welche Paritätsprüfungen bezüglich Untergruppen einer einlaufenden Datengruppe mit zugehörigen ParitätsprüfSignalen vornimmt und welche -die einlaufende Datengruppe mit Fehlerkorrekturcode» Prüf bits versieht sowie abzugebende Daten aus den Fehlerkorrekturcode-Prüfbits korrigiert und Paritätssignale für eine Untergruppe der abzugebenden Daten hinzufügt, wobei das Auftreten und die Lage eines , Fehlers in den abzugebenden Daten einer zweiten Gruppe der Signalspeichernetzwerke signalisiert wird und wobei einen gerade erst aufgetretenen Fehler in den abzugebenden Daten ersetzend© Signale aus einem zuvor korrigierten Fehler bereitgestellt werden, daß mit der Fehlerprüf-Korrektureinrichtung (21) eine Vielzahl von Speicherelementen für die Speicherung der einlaufenden Datengruppe verbunden ist, und daß mit den Speicherelement ten, der Datenverarbeitungseinheit (10) und dem Wartungszustandsregister (23) Treiberschaltungen (33) verbunden sind, welche elektrisch die Speicherelemente auf Steuersignale von der Datenverarbeitungseinheit (10) her_s auf das Auftreten und die Lage eines Fehlers in einer der Treiberschaltungen bezeichnende Signale sowie auf in der zweiten Gruppe von Signalspeichernetzwerken gespeicherte Ersatz-Signale; hin steuern*

409824/1006
11. Speichermodul nach Anspruch 10, dadurch gekennzeichnet, daß das Wartungszustandsregister (23) eine Zählereinrichtung enthält, welche eine Anzahl von in den Gruppen der abgegebenen Daten korrigierten Fehlern zählt, wobei diese Anzahl von Fehlern eine Wahl zwischen einer normalen Operation der Fehlerprüf-Korrektureinrichtung (21) und einem verschlechterten Speicherelement spezifiziert.
12. Speichermodul nach Anspruch 11, dadurch gekennzeichnet, daß zur Steuerung der Wiederherstellung der in dem Speicherelementen gespeicherten Signale eine Erneuerungseinrichtung (25) vorgesehen ist, die mit den Treiberschaltungen und dem Wartungszustandsregister (23) ver- * bunden ist, die außerdem auf Steuersignale von der Datenverarbeitungseinheit (10) her überprüft wird und die in der zweiten Gruppe von Speichernetzwerken gespeicherte Signale auf einen Fehler hin erzeugt, und daß die aus einem Auftreten und einer Lageangabe resultierenden Signale während der Überprüfung eines Fehlers der Steuerschaltungen durch die Erneuerungseinrichtung diejenigen Signale ersetzen, die in der zweiten Gruppe von Speichernetzwerken gespeichert sind.
13. Speichermodul nach Anspruch 12, dadurch gekennzeichnet, daß die einlaufende Datengruppe eine Vielzahl von Datenuntergruppen enthält und daß die erste Gruppe von Speichernetzwerken ferner Signale enthält, die eine der einen Fehler enthaltenden Datenuntergruppen identifizieren.
14. Speichermodul nach Anspruch 13, dadurch, gekennzeichnet, daß eine Adressierungseinrichtung (32) für die Steuerung

409824/1006

einer Adresse einer Gruppe von Speicherelementen entsprechend einer der Datengruppen vorgesehen ist, daß die Adressierungseinrichtung (32) mit der Datenverarbeitungseinheit (10), den Treiberschaltungen und den Speicherelementen verbunden ist und daß die Adressierungseinrichtung" (32) Adressendaten von der Datenverarbeitungseinheit (10) hinsichtlich Fehler überprüft und eine Lage eines Adressendatenfehlers in einer dritten Gruppe von Speichernet'zwerken speichert =
15. Speiche'rmodul nach Anspruch 1.4, dadurch gekennzeichnet, daß die Speicherung einer Fehlerinformation in den Speichernetzwerken die Abgabe eines ersten Signals an die Datenverarbeituögseinheit auf die Korrektur der Ausgangsdatengruppe bewirkt,, daß die Abgabe eines zweiten Signals an die Datenverarbeitungseinheit (10) auf die Feststellung von Fehlern in den einlaufenden Datengruppen bewirkt wird und daß die Abgabe .eines dritten Signals an die Datenverarbeitungseinheit (10) auf die Feststellung des Treiberschaltungsfehlers bewirkt wird.
16. Speichermodul nach Anspruch 9 oder 15, dadurch gekennzeichnet, daß Einrichtungen vorgesehen sind, welche die in dem Wartungszustandsrffgister (23) gespeicherten Signale an die Datenverarbeitungseinheit (10) auf ein Befehlssignal von der Datenverarbeitungseinheit (10) hin abgeben.
17. Speichermodul nach einem der Ansprüche 1 bis 16, mit

einer Speicherelementmatrix, einer Fehierprüfanordnung, einer Fehlerkorrekturcodeanordnung, Treiberschaltungen und einem Adressensteuerwerk, dadurch gekennzeichnet, daß

4Q982A/1-0O6

das Wärtungszustandsregister (23) mit der Datenverarbeitungseinheit (10), der Fehlerkorrektureinrichtung, den Treiberschaltungen und dem Adressensteuerwerk (32) verbunden ist und eine Information zu speichern vermag, die Fehler in den einlaufenden Datensignalen lokalisiert, welche in dem Speicherelement auftreten, und die die Fehler der Treiberschaltungen lokalisierende Information speichert.
18. Speichermodul nach Anspruch 17, dadurch gekennzeichnet, daß zur Unterscheidung zwischen einer normalsn Operation der Fehlerkorrekturcode-Anordnung (21) νω.*: einer eine Korrektur bezüglich eines verschlechterten Speicherelements vornehmenden Operation dienende Einrichtungen vorgesehen sind.
19. Speichermodul zur Verwendung in Verbindung mit einer Datenverarbeitungseinheit, mit einer Speicherelementmatrix und mit Einrichtungen zur Wiederherstellung von in den Speicherelementen gespeicherten Verknüpfungssignalen, insbesondere nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß ein Wartungszustandsregister (23) mit der Datenverarbeitungseinheit (10) und den die Verknüpfungssignale wieder herstellenden Einrichtungen (25) verbunden ist, wobei diese die Verknüpfungssignale wieder herstellenden Einrichtungen (25) unter der Steuerung der Datenverarbeitungseinheit (10) überprüft werden, und daß das Wartungszustandsregister (23) eine Information zu speichern vermag, die Fehler in den die Verknüpfungssignale wieder herstellenden Einrichtungen (25) während der Überprüfung lokalisiert, wobei die Fehler in den die Verknüpfungssignale wieder herstellenden Einrichtungen (25) lokalisierende Information durch

409824/100 6,

eine einen Fehler in der Treiberschaltung lokalisierende Information während der Prüfung ersetzt ist=
20. Speichermodul nach Anspruch -19» dadurch gekennzeichnet, daß die die Verknüpfungssignale wieder herstellenden

. Einrichtungen (25) eine Vielzahl von Betriebsarten zur Wiederherstellung der Verknüpfungssignale umfassen, wobei jede Betriebsart durch eine bestimmte Gruppe von Signalen von der Datenverarbeitungseinheit (to) festgelegt ist und wobei die die Betriebsart identifizierende Information in dem Wartungszustandsregister (23) zusammen mit Fehlersignalen gespeichert wird,,
21. Speichermodul zur Verwendung in Verbindung mit einer Datenverarbeitungseinheit, mit einer Vielzahl von Speicherelementen, einer Adressensteuereinrichtung zur Adressierung einer ausgewählten Gruppe der Speicherelementes, Treiberschaltungen zurBeeinflussung der. Speicherelemente, Paritätsprüfeinrichtungen und einer Fehlerkorrekturcode-Anordnung., insbesondere nach einem der Ansprüche 1 bis 20 j, dadurch gekennzeichnet, daß ein Wartungszustandsregister (23) für die. Speicherung einer Fehlerinformation vorgesehen ist, und daß das Wartungszustandsregister eine Einrichtung zur Abspeicherung einer Information, die das Auftreten und die Lage eines Treiberschaltungsfehlers identifiziert, eine Einrichtung zur Äbspeicherung einer Information, die das Auftreten und die Lage eines durch die Fehlerkorrekturcode=-Anordnung (21) ermittelten Datenfehlers,

• eine Einrichtung zur Zählung und Speicherung einer Information, die die Datenfehler identifiziert, welche

409824/10 06

durch die Fehlerkorrekturcode-Anordnung (21) festgestellt worden sind, eine Einrichtung zur Abspeicherung einer Information, welche das Auftreten einer Gruppe von einen Paritätsfehler enthaltenden einlaufenden Daten sowie die Bezeichnung dieser Gruppe identifiziert, eine Einrichtung zur Abspeicherung einer Information, welche einen Fehler in Adressendaten identifiziert, eine Einrichtung zur Abspeicherung einer . Information, welche eine die Speichermoduloperation gerade steuernde Operationsart identifiziert, und eine Einrichtung zur Übertragung der gespeicherten Fehlerinformation zu der Datenverarbeitungseinheit (10) enthält.
22. Speichermodul nach Anspruch 21, dadurch gekennzeichnet, daß eine Erneuerungseinrichtung (25) vorgesehen ist, welche Signale in den Speicherelementen wieder herzustellen gestattet und daß das Wartungszustandsregister (23) ferner eine Einrichtung enthält, welche eine Information zu speichern gestattet, die das Auftreten und die Lage eines Fehlers .zu identifizieren gestattet, der durch die Erneuerungseinrichtung (25) erzeugt worden ist, und zwar während eines PrüfVorgangs unter der Steuerung der Datenverarbeitungseinheit (10).

409824/1006