DE10257337A1

DE10257337A1 - System und Verfahren zum Speichern von Paritätsinformationen in Sicherungen

Info

Publication number: DE10257337A1
Application number: DE10257337A
Authority: DE
Inventors: Robert Petter; Ulrich Zimmermann
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2001-12-06
Filing date: 2002-12-06
Publication date: 2003-06-26
Also published as: US20030110349A1; US6687170B2

Abstract

Ein System und ein Verfahren zum Bestimmen der Genauigkeit der Zustände von Sicherungen durch Ändern oder Nicht-Ändern des Zustands von zusätzlichen Sicherungen.

Description

Hintergrund der Erfindung

Bei einer Speicherschaltung, wie z. B. einem dynamischen Direktzugriffsspeicher (DRAM, DRRAM = Dynamic Random Access Memory) oder einem feldprogrammierbaren Logikbauelement, ist eine Mehrzahl von Speicherzellen typischerweise in Reihen und Spalten für einen adressierbaren Zugriff angeordnet. Ein DRAM-Chip kann beispielsweise 256 Millionen oder mehr Zellen aufweisen, die in einem Array von Reihen (die durch Wortleitungen aktiviert werden) oder Spalten (die durch Bitleitungen aktiviert werden) angeordnet sind.
Bei einem herkömmlichen DRAM-Chip können eine oder mehrere der Millionen von Zellen des Speicherarrays defekt sein. Um die Notwendigkeit zu vermeiden, einen gesamten DRAM-Chip wegzuwerfen, sind redundante Zellen vorgesehen, die für eine oder mehrere defekte Zellen eingesetzt werden können. Wenn bestimmt wird, dass eine spezielle Zelle in dem Speicherarray defekt ist, wird üblicherweise die gesamte Reihe und Spalte, die die defekte Zelle enthalten, durch eine redundante Reihe und Spalte ersetzt. Hierin wird auf Reihen und Spalten der Zellen als Speicherelemente Bezug genommen.
Ein herkömmliches Verfahren zum Ersetzen eines defekten Speicherelements des Speicherarrays durch ein Ersatzspeicherelement ist mit der Verwendung von Adresssicherungen verbunden. Jedes Ersatzspeicherelement ist typischerweise einer Bank von Sicherungen bzw. Schmelzsicherungen (Fuses) zugeordnet. Die Adresse eines defekten Speicherelements ist in der Sicherungsbank derart gespeichert, dass Aufrufe zu dieser Adresse das redundante Speicherelement, das der Sicherungsbank zugeordnet ist, aktivieren.
Adressen sind typischerweise in der Sicherungsbank durch Trennen oder Beibehalten des Zustands der einzelnen Sicherungen gespeichert. Jede Sicherung innerhalb einer Adresssicherungsbank weist eine schmelzbare Verbindung auf, die durch die Verwendung eines Lasers oder elektrisch durch einen hohen Strom durchgetrennt (oder "durchgebrannt") werden kann. Ein Wert, wie z. B. eine logische Eins (1) oder eine logische Null (0), können der Sicherung abhängig davon zugeschrieben werden, ob die Verbindung verbunden bleibt oder getrennt wird. Wenn ein defektes Speicherelement des Speicherarrays bei der Verwendung adressiert wird, wird ein Vergleich der ankommenden Adresse und der Adresse, die in den Adresssicherungen gespeichert ist, übereinstimmen (es können andere Sicherungen, wie z. B. eine Aktivierungssicherung, vorhanden sein). Dies zeigt, dass auf das Ersatzspeicherelement anstelle des defekten Speicherelements des Speicherarrays zugegriffen werden sollte.
Typische Herstellungsverfahren führen eine Anzahl von Tests und Operationen durch, um defekte Speicherelemente mit redundanten Speicherelementen zu umgehen. Der Chip wird zuerst auf defekte Speicherelemente getestet. Für jedes Speicherelement, das als defekt festgestellt wird, wird zweitens ein redundantes Speicherelement ausgewählt. Eine Laserstation brennt drittens einige, keine oder alle Sicherungen der Sicherungsbank des redundanten Speicherelements durch, um die Adresse des defekten Speicherelements zu identifizieren.
Kommerziell erhältliche Laserstationen tendieren dazu, nicht vollständig genau zu sein. Dem Laser wird es gelegentlich nicht gelingen, eine schmelzbare Verbindung durchzutrennen, die durchgetrennt werden sollte, und derselbe durchtrennt möglicherweise eine Verbindung, die durchgetrennt werden sollte, lediglich teilweise, oder durchtrennt eine Verbindung, die nicht durchgetrennt werden sollte. Es besteht die Tendenz, dass ähnliche Probleme auftreten, und diese können häufiger auftreten, wenn Sicherungen elektrisch durchgebrannt werden. Einige Herstellungsverfahren überprüfen dementsprechend erneut den Chip durch Testen desselben auf defekte Speicherelemente. Dies erhöht jedoch wesentlich den Aufwand und die Verarbeitungszeiten, um einen vollständigen Nach- Schmelz-Test an jedem Chip durchzuführen. Obwohl Verfahren existieren, die physisch die Chips (Dies) nach fehlerhaften Sicherungen abtasten können, besitzen diese Verfahren die Tendenz, insbesondere für DRAMs schwierig zu sein, da DRAMs üblicherweise mehrere Sicherungsbereiche für unterschiedliche Teileinheiten des Chips (Die) enthalten.
Angesichts des Vorhergehenden besteht ein Bedarf im Stand der Technik nach einem System und einem Verfahren, bei denen es möglich ist, schnell zu bestimmen, ob die Sicherungen innerhalb einer Sicherungsbank genau die Informationen darstellen, die dieselben speichern sollen.

Zusammenfassung der Erfindung

Die vorliegende Erfindung befasst sich unter anderem mit diesem Bedarf.
Ein Aspekt der Erfindung sieht ein System zum Bestimmen der Genauigkeit von Adresssicherungen vor. Das System weist einen Speicher, der adressierbare Speicherelemente aufweist, Adresssicherungen, wobei jede Sicherung eine Verbindung in einem verbundenen oder getrennten Zustand aufweist und der zusammengefasste Zustand der Adresssicherungen einen Adresswert identifiziert, eine Paritätssicherung, wobei die Sicherung eine Verbindung in einem verbundenen oder einem getrennten Zustand aufweist und der Zustand der Paritätssicherung einen Paritätswert darstellt, wobei der Paritätswert auf der Adresse eines adressierbaren Speicherelements basiert, jedoch nicht äquivalent zu derselben ist, und einen Ausgang auf, der einen Wert abhängig von dem Adresswert und dem Paritätswert liefert.
Ein weiterer Aspekt der Erfindung ist ein Speicher mit einem Speicher, der adressierbare Speicherelemente aufweist, einer Sicherungsbank, wobei der Zustand eines ersten Satzes der Sicherungen einen ersten Wert definiert, und der Zustand eines zweiten Satzes der Sicherungen einen zweiten Wert basierend auf der Adresse eines defekten Speicherelements definiert, und digitalen Logikschaltungen, die strukturiert und angeordnet sind, um ein Signal zu erzeugen, das anzeigt, ob der Wert, der durch den ersten Satz von Sicherungen definiert ist, sich von der Adresse des defekten Speicherelements unterscheidet, wobei das Signal auf dem Zustand des ersten und des zweiten Satzes von Sicherungen basiert.
Ein noch weiterer Aspekt der Erfindung betrifft ein Verfahren zum Herstellen eines Chips (Die). Dasselbe weist das Liefern der Adresse eines Speicherelements in einem Speicher, das Liefern eines Testwerts abhängig von der Adresse, das Bestimmen, welche Adresssicherungen, wenn überhaupt welche, auf dem Chip (Die) basierend auf der Adresse durchgebrannt werden sollten, das Bestimmen, welche anderen Sicherungen, wenn überhaupt welche, auf dem Chip (Die) basierend auf dem Testwert durchgebrannt werden sollten, das Durchbrennen der Sicherungen basierend auf solchen Bestimmungen, und das Bestimmen der Genauigkeit des Schritts des Durchbrennens von Sicherungen auf, das das Vergleichen des Zustands der Adresssicherungen mit dem Zustand der anderen Sicherungen aufweist.
Ein noch weiterer Aspekt der Erfindung sieht ein System zum Bestimmen vor, ob Informationen, die tatsächlich in einer Vorrichtung gespeichert sind, mit Informationen übereinstimmen, die in der Vorrichtung gespeichert werden sollten. Das System weist eine Mehrzahl von Sicherungen, wobei jede Sicherung einen verbundenen Zustand und einen getrennten Zustand aufweist, wobei ein erster Satz der Sicherungen, derart angeordnet ist, dass der Zustand der Sicherungen in dem ersten Satz die Informationen darstellt, die tatsächlich in der Vorrichtung gespeichert sind, wobei ein zweiter Satz der Sicherungen derart angeordnet ist, dass der Zustand der Sicherungen in dem zweiten Satz Informationen darstellt, die eine Funktion der Informationen sind, die in der Vorrichtung gespeichert werden sollten, und eine Einrichtung zum Vergleichen der Informationen auf, die durch den ersten Satz von Sicherungen dargestellt sind, mit den Informationen, die durch den zweiten Satz von Sicherungen dargestellt sind.
Die Einrichtung zum Vergleichen der Werte, die die Schmelzsicherungszustände darstellen, ist auf keine spezielle Struktur oder Anordnung begrenzt. Dieselbe kann beispielsweise eine verbundene Sammlung von digitalen Logikelementen, eine analoge Schaltung oder einen Prozessor, der Daten gemäß einem Programm manipuliert und überträgt, aufweisen.
Die Verfahren und Systeme sind ähnlicherweise nicht hinsichtlich des Typs der Informationen, der verwendet werden kann, um die Genauigkeit der Informationen zu bestätigen, die in den Sicherungen gespeichert sind, begrenzt. Wenn beispielsweise ein Satz von Sicherungen Informationen darstellt, kann der andere Satz von Sicherungen einen Wert darstellen, der die Parität der Informationen darstellt. Dies kann eine gerade Parität, eine ungerade Parität, einen Hamming-Code oder eine andere Testfunktion aufweisen.
Andere Aspekte, Merkmale, Vorteile, etc. werden Fachleuten offensichtlich, wenn die vorliegende Offenbarung in Verbindung mit den beigefügten Zeichnungen betrachtet wird.

Kurze Beschreibung der Zeichnungen

Zum Zweck des Darstellens der Erfindung sind in den Zeichnungen verschiedene Ausführungsbeispiele gezeigt, wobei jedoch offensichtlich ist, dass die Erfindung nicht auf die gezeigten genauen Anordnungen und Vorrichtungen begrenzt ist.
Fig. 1 ist ein Blockdiagramm eines Systems gemäß einem Ausführungsbeispiel der Erfindung,
Fig. 2 ist ein Blockdiagramm eines Systems gemäß einem Ausführungsbeispiel der Erfindung,
Fig. 3 ist ein schematisches Diagramm eines Systems gemäß einem Ausführungsbeispiel der Erfindung,
Fig. 4 ist ein schematisches Diagramm des Systems von Fig. 3, das exemplarische Werte aufweist, nachdem bestimmte Sicherungen getrennt wurden.

Detaillierte Beschreibung

Ein System 100 gemäß einem Ausführungsbeispiel der Erfindung ist in Fig. 1 gezeigt. Das System 100 weist einen Speicher 110, eine Reihendecodierungsschaltung 130, Reihenredundanzspeicherelemente 120, eine Reihensicherungsbank 150, einen Reihenfehlerausgang 190, eine Reihenadresse 116, eine Spaltendecodierungsschaltung 230, Spaltenredundanzspeicherelemente 220, eine Spaltensicherungsbank 250 und einen Spaltenfehlerausgang 290 auf.
Der Speicher 110 weist ein Array von Speicherelementen in Reihen und Spalten auf. Ein Zugriff zu dem Speicher wird durch Liefern einer Reihenadresse 116 und einer Spaltenadresse 216 gewonnen, die dem gewünschten Speicherelement entsprechen. Die Reihendecodierungsschaltung 130 und die Spaltendecodierungsschaltung 230 aktivieren die Reihen bzw. Spalten des Speichers 110. Die Decodierungsschaltungen 130 und 230 nehmen einen Reihenadresswert 116 bzw. einen Spaltenadresswert 216 als Eingangssignal auf.
Bei dem Fall, dass eine Reihe oder Spalte eines Speicherarrays 110 defekt ist, wird die Decodierungsschaltung die zutreffende Reihe oder Spalte in dem Speicher 110 nicht aktivieren. Vielmehr wird die Decodierungsschaltung eine redundante Reihe oder Spalte in den Reihenredundanzspeicherelementen 120 bzw. Spaltenredundanzspeicherelementen 220 aktivieren.
Die Reihen- und Spaltendecodierungsschaltungen 130 und 230 bestimmen, ob eine redundante Reihe oder Spalte aktiviert werden muss, indem die Reihenssicherungsbank 150 bzw. die Spaltensicherungsbank 250 überprüft werden. Diese Sicherungsbanken speichern die Adressen der Reihen und Spalten, die ersetzt werden sollen.
Fig. 2 stellt eine schematische Ansicht der Reihensicherungsbank gemäß einem Ausführungsbeispiel der Erfindung dar. (Obwohl Abschnitte der verbleibenden Offenbarung auf die Reihendecodierungsschaltung 130, die Reihensicherungsbank 150, den Reihenfehlerausgang 190 und das Reihenredundanzspeicherelement 120 gerichtet sind, ist es offensichtlich, dass die Struktur und die Operationen der Spaltendecodierungsschaltung 230, der Spaltensicherungsbank 250, des Spaltenfehlerausgangs 290 und der Spaltenredundanzspeicherelemente ähnlich sind). Wie es Fachleuten bekannt ist, weist die Adresssicherungsbank 150 eine Bank von Adresssicherungen 310 auf, deren Zustand, wie z. B. geschmolzen oder nicht geschmolzen, gemeinsam die Adresse einer Reihe in dem Speicher 110 identifiziert.
Die Reihensicherungsbank 150 weist ferner eine oder mehrere Paritätssicherungen 320 auf. Wie im Folgenden erörtert, wird der Zustand der Paritätssicherung(en) 320 verwendet, um zu bestimmen, ob der Zustand der Adresssicherungen 310 genau die Informationen darstellt, die gespeichert werden sollen.
Adress-Schmelzsicherungszwischenspeicher 330 und Paritätssicherungszwischenspeicher 340 sind mit Adresssicherungen 310 bzw. einer Paritätssicherung(en) 320 verbunden. Die Sicherungszwischenspeicher geben einen Wert aus, der den Zustand der zugeordneten Sicherung widerspiegelt. Wenn beispielsweise eine Sicherungsverbindung getrennt ist, kann der Wert des zugewiesenen Zwischenspeichers bzw. Latchs "1" sein, während, wenn die Sicherungsverbindung verbunden ist, der Wert des Zwischenspeichers desselben dann "0" sein kann. Die Zwischenspeicher sind ferner mit der Decodierungsschaltung 130 und einer Paritätsauswertungseinrichtung 350 verbunden und geben ihre Werte zu denselben aus.
Die Paritätsauswertungseinrichtung 350 weist eine Schaltungsanordnung auf, um einen Ausgangswert zu liefern, der auf dem Zustand der Adresssicherungen und der Paritätssicherungen basiert. Die Schaltungsanordnung kann einen Prozessor und einen Satz von Befehlen aufweisen, der einen Ausgangswert abhängig von dem Zustand der Adresssicherungen und der Parität berechnet. Dieselbe kann ferner analoge Schaltungen aufweisen. Es ist jedoch besonders vorteilhaft, wenn die Paritätsauswertungseinrichtung 350 eine Logikschaltung aufweist, die Zwischenspeicherwerte als Eingangssignale aufnimmt.
Fig. 3 stellt ein schematisches Diagramm der Reihensicherungsbank 150 gemäß einem Ausführungsbeispiel der Erfindung dar. Obwohl es Fachleuten offensichtlich ist, dass viele Typen von Sicherungen verwendet werden können, werden die Adresssicherungen 311-314 und die Paritätssicherung 320 als einen Streifen eines leitfähigen Materials zwischen zwei Kontakten aufweisend betrachtet. Lediglich für den Zweck der Erörterung werden die Adresssicherungen 311-314 ferner derart betrachtet, dass dieselbe eine 4-Bit-Adresse einer defekten Reihe in dem Speicher 110 speichern können und speichern sollen (wobei offensichtlich ist, dass eine solche Adresse wahrscheinlich größer als 4 Bit ist und dass die Sicherungsbank andere Adressen oder andere Informationen als Adressen identifizieren kann). Ein Laser kann verwendet werden, um diese Streifen durchzutrennen und den Zustand der Schmelzsicherung zu ändern. Die Sicherungen sind mit einer Schaltungsanordnung verbunden, um ein Signal zu liefern, um anzuzeigen, ob die zugeordneten Sicherungen, wie z. B. die Zwischenspeicher 331-334, verbunden oder getrennt sind. Die Paritätsschmelzsicherung 320 ist ähnlich mit dem Zwischenspeicher 340 verbunden.
Die Ausgänge der Zwischenspeicher 331-334 und 340 sind ihrerseits mit der. Paritätsauswertungseinrichtung 350 verbunden. Bei einem Ausführungsbeispiel, das in Fig. 3 gezeigt ist, weist eine Paritätsauswertungseinrichtung 350 eine Sammlung von digitalen Logikelementen auf, die eine gerade Paritätsprüfung bilden. Jeder Zwischenspeicher 331-334 gibt beispielsweise ein Signal zu einem XODER-Gatter 351-353 aus, und das Endresultat ist an das XODER-Gatter 354 angelegt. Der Zwischenspeicher 340 gibt von der Paritätssicherung 320 ferner ein Signal zu dem XODER-Gatter 354 aus, das dann zu einem Inverter 356 ausgegeben wird. Das Ausgangssignal der gesamten Gatterkonfiguration wird seinerseits zu dem Reihenfehlerausgang 190 geliefert. Die Ausgangssignale der Zwischenspeicher werden ferner zu der Reihendecodierungsschaltung 130 weitergegeben. Anstelle einer geraden Paritätsprüfung kann ebenfalls eine ungerade Paritätsprüfung verwendet werden.
Der Reihenfehlerausgang 190 liefert einen Wert, der anzeigt, ob der Zustand der Adresssicherungen genau die gewünschten Informationen widerspiegelt. Der Wert kann durch eine Vorrichtung außerhalb des Chips selbst über den Ausgang abgefragt werden. Der Wert kann, wenn gewünscht, ferner durch den Chip selbst verwendet werden. Lediglich zum Zweck der Bezugnahme zeigt ein Wert von "1" einen Fehler an, und ein Wert von "0" zeigt keinen Fehler an. Die Bezeichnungen sind willkürlich und werden lediglich zum Zweck der Darstellung verwendet; andere Werte können ebenfalls verwendet werden.
Der Betrieb der Erfindung gemäß einem Ausführungsbeispiel ist im Folgenden beschrieben. Auf eine Art und Weise, die Fachleuten bekannt ist, wird der Speicherarray 110 getestet, um zu bestimmen, ob eine der Reihen oder Spalten desselben defekt ist. Wenn dies der Fall ist, dann wird den Decodierungsschaltungen 130 oder 230, wie es gerade der Fall ist, befohlen, Adressanfragen von der defekten Reihe oder Spalte zu einer redundanten Reihe oder Spalte in den Redundanzspeicherelementen 120 oder 220 umzuleiten. Den Decodierungsschaltungen wird befohlen, diese Operation unter Verwendung einer Laserstation durchzuführen, um die Sicherungen durchzubrennen, auf die durch die Decodierungsschaltungen zugegriffen wird.
Lediglich durch Darstellung und unter Verwendung der exemplarischen Schaltungen von Fig. 4 wird, wenn die Reihe bei der Adresse "0101" des Speichers 110 defekt ist, dann ein Laser verwendet, um die Sicherungen 312 und 314 zu durchtrennen, was bewirkt, dass zugeordnete Latches bzw. Zwischenspeicher 332 und 334 einen Wert von "1" ausgeben. Die anderen Zwischenspeicher 331 und 313 werden einen Wert von "0" ausgeben, da dieselben Sicherungen zugeordnet sind, die verbunden bleiben.
Wenn die Reihendecodierungsschaltung 130 eine Reihenadresse 116 empfängt, dann fragt die Decodierungsschaltung 130 die Zwischenspeicher ab, um zu bestimmen, ob diese Adresse einer defekten Reihe entspricht. Wenn dies der Fall ist, dann aktiviert die Reihendecodierungsschaltung 130 anstelle der angefragten defekten Reihe in dem Speicher 110 eine Reihe in den Reihen-Redundanzspeicherelementen 120. Wenn dementsprechend der Wert der Reihenadresse 116 "0101" ist und die Sicherungen 312 und 314 durchgetrennt sind, dann aktiviert die Reihendecodierungsschaltung eine redundante Reihe und nicht die Reihe bei der Adresse "0101" in dem Speicher 110.
Es kann jedoch sein, dass der Laser nicht alle erforderlichen Sicherungen korrekt durchgebrannt hat. Wie es beispielsweise in Fig. 4 gezeigt ist, kann es sein, dass die Schmelzsicherung 314 lediglich teilweise durchgetrennt wurde. Da die Schmelzsicherung verbunden bleibt, wird die Schmelzsicherung 334 einen Wert ausgeben, der anzeigt, dass die Schmelzsicherung verbunden bleibt, obwohl angenommen wurde, dass dieselbe getrennt ist. Da dementsprechend die Sicherungen 310 die Adresse "0100", und nicht die Adresse "0101" identifizieren würden, kann die Reihendecodierungsschaltung die Reihe "0101" in dem Speicher 110 aktivieren, selbst wenn dieselbe defekt ist.
Die vorliegende Erfindung befasst sich mit diesem Problem, indem bewirkt wird, dass die Laserstation den Zustand von einer oder mehreren zusätzlichen Sicherungen ändert oder beibehält, um die Genauigkeit der Adresssicherungen zu testen. Wie in Fig. 4 gezeigt, wird der Laser die Paritätssicherung 320 durchbrennen, wenn der Laser versucht hat, eine gerade Anzahl von Adresssicherungen durchzubrennen. Der Laser wird die Paritätssicherung in dem verbundenen Zustand derselben belassen, wenn der Laser eine ungerade Zahl von Adresssicherungen durchbrennen sollte.
Die Genauigkeit des Laserschritts wird durch Abfragen des Fehlerausgangs 190 getestet. Unter Verwendung der exemplarischen Werte, die in Fig. 4 gezeigt sind, ist der Wert, der von der Sammlung von XODER-Gattern 351-353 ausgegeben wird, "1", was anzeigt, dass es eine ungerade Zahl von verbundenen Sicherungen (als ein Resultat der teilweise verbundenen Sicherung 314) gibt. Dieser Wert wird bei dem Gatter 354 mit dem Zustand der Paritätssicherung 320 verglichen. Da die Paritätssicherung 320 durchgebrannt ist, bewirkt dies, dass der Zwischenspeicher 340 einen Wert von "1" ausgibt, der anzeigt, dass eine gerade Anzahl von Sicherungen durchgebrannt sein sollte. Als ein Resultat gibt das XODER-Gatter 354 einen Wert von "0" aus, der dann zu "1" bei dem Inverter 356 invertiert wird. Das Resultat wird dann bei dem Reihenfehlerausgang 190 ausgegeben. Wenn dementsprechend der erwartete Zustand der Sicherungen mit dem tatsächlichen Zustand der Sicherungen übereinstimmt, dann empfängt der Reihenfehlerausgang 190 einen Wert von "0" und zeigt daher an, dass kein Fehler vorhanden ist. Wenn jedoch der erwartete Zustand der Sicherungen nicht mit dem tatsächlichen Zustand der Sicherungen aufgrund der teilweise durchgetrennten Sicherung 314 übereinstimmt, dann empfängt der Reihenfehlerausgang 190 einen Wert von "1", der die Anwesenheit eines Fehlers anzeigt.
Die vorliegende Erfindung besitzt dementsprechend den Vorteil, dass dieselbe einem Chip ermöglicht, anzuzeigen, ob eine Sicherungsbank korrekt durchgebrannt wurde, indem der aktuelle Zustand der Sicherungen mit dem erwarteten Zustand der Sicherungen verglichen wird. Wenn ein Fehlersignal anwesend ist, kann der Chip weiter getestet werden, um zu bestimmen, welche Sicherung inkorrekt durchgetrennt (oder verbunden gelassen) wurde. Nach der Identifizierung kann der Chip zu einer Laserstation zurückgesendet werden, um den Defekt zu korrigieren oder um typischerweise weggeworfen zu werden.
Die Erfindung liefert noch größere Vorteile, wenn dieselbe mit einer entwickelteren Paritätsprüfung verwendet wird. Anstatt dass eine einzelne Sicherung 320 verwendet wird, um anzuzeigen, ob eine gerade oder ungerade Zahl von Sicherungen getrennt werden sollte, kann beispielsweise eine Mehrzahl von Sicherungen verwendet werden, um mehr Informationen über den gewünschten Zustand der Adresssicherungen zu liefern.
Bei einem Ausführungsbeispiel der Erfindung weisen die Paritätssicherungen 320 eine Mehrzahl von Sicherungen auf, deren Zustände gemeinsam den Hamming-Code des gewünschten Zustands der Adresssicherungen 311-314 darstellen. Ein Hamming-Code kann nicht nur anzeigen, ob ein Fehler aufgetreten ist, sondern möglicherweise auch wo der Fehler aufgetreten ist. Wenn beispielsweise die Adresssicherungen 310 eine 7-Bit-Adresse identifizieren und daher 7 Sicherungen aufweisen, kann die Verwendung von 3 Paritätssicherungen 320 bei einer Hamming- Codekonfiguration möglicherweise die Identifikation der genauen Sicherung ermöglichen, die unrichtig verbunden oder getrennt hinterlassen wurde.
Beim Betrieb leitet ein Computer den Hamming-Code für die beabsichtigte Adresse, die in den Adresssicherungen 310gespeichert werden soll, ab. Während des Laserbetriebs kann der Hamming-Code in dem Chip durch Durchbrennen der geeigneten Paritätssicherungen 320 gespeichert werden. Die Paritätsauswertungseinrichtung 350 kann eine Sammlung von Logikgattern aufweisen, die ausreichend ist, um den Hamming-Code mit dem tatsächlichen Zustand der Adresssicherungen 310 zu vergleichen und um das Resultat an dem Fehlerausgang 360 auszugeben. Die Auswertungseinrichtung kann alternativ die Adresswerte mit den Paritätswerten durch Verwenden eines Prozessors gemäß einem Programm vergleichen. Ungeachtet dessen kann der Ausgang nach dem Testverfahren abgefragt werden, und wenn ein Fehler vorhanden ist, dann kann die defekte Sicherung unmittelbar basierend auf dem Hamming-Code und ohne ein weiteres Testen identifiziert werden. Die Verwendung von Hamming-Codes liefert daher noch größere Vorteile, da dieselben nicht nur Fehler erfassen kann, sondern ferner die inkorrekte Sicherung ohne ein weiteres Testen identifizieren kann.
Einer der Vorteile der Erfindung ist die Fähigkeit derselben, flexibel unterschiedliche Typen des Paritätsprüfens aufzunehmen. Andere Verfahren als die Hamming-Codes können beispielsweise verwendet werden, um die Identität von Sicherungen, die inkorrekte Werte aufweisen, zu lokalisieren.
Ein weiterer Vorteil der Erfindung ist die Skalierbarkeit derselben. Die Erfindung kann ungeachtet der Anzahl von Sicherungen verwendet werden. Da außerdem die Zahl der Nutzlastsicherungen bei weitem die Zahl der Paritätssicherungen übertrifft, weisen die meisten typischen Chipentwürfe einen ausreichenden Chip-(Die-)Raum auf, um die zusätzlichen Sicherungen aufzunehmen. Bei einer Gruppe von 502 Sicherungen sind tatsächlich lediglich 9 zusätzliche Paritätssicherungen erforderlich, wenn ein Hamming-Code verwendet wird, um eine fehlerhafte Schmelzsicherung zu identifizieren.
Ein noch weiterer Vorteil der Erfindung besteht darin, dass dieselbe auf dem Chip selbst gespeichert ist. Es ist nicht notwendig, in eine aufwändige Abtast- oder Schmelzsicherungstest-Ausrüstung zu investieren, um auf fehlerhafte Sicherungen zu prüfen. Vielmehr ist das Testen auf fehlerhafte Sicherungen genauso einfach wie das Abfragen der Fehlerausgänge 190 und 290 nach einem Fehlerwert.
Bei noch einem weiteren Aspekt der Erfindung korrigiert der Chip die eigenen Fehler desselben. Bei diesem Ausführungsbeispiel verwendet der Chip den Paritätscode, um zu bestimmen, welche der elektrischen Sicherungen (wenn überhaupt welche) lediglich teilweise durchgebrannt sind. Wenn die Sicherung identifiziert ist, dann lässt der Chip einen hohen Strom durch die Sicherung laufen, wodurch dieselbe vollständig durchgebrannt wird. Auf diese Art und Weise kann der Chip seine eigenen Fehler korrigieren. Dieser Aspekt der Erfindung kann insbesondere beim Befassen mit der Verschlechterung der einzelnen Sicherung vorteilhaft sein.
Ein weiterer Vorteil der Erfindung besteht darin, dass der Zustand der Schmelzsicherung lange nach dem Herstellungsverfahren getestet werden kann. Einige Sicherungen können sich während der Lebensdauer des Erzeugnisses verschlechtern. Die Erfindung liefert eine relativ einfache Weise zum Testen der Verschlechterung von Sicherungen und zum möglicherweise Selbstkorrigieren des Chips.
Die Erfindung besitzt ferner den Vorteil, dass dieselbe bei DRAMs der nächsten Generation anwendbar ist. Elektrische Sicherungen können zu niedrigeren Sicherungserfolgsraten und einer niedrigeren Zuverlässigkeit neigen. Die vorliegende Erfindung liefert eine schnelle, unaufwändige Art und Weise zum Lindern dieses Problems.
Die Verwendung der Wörter, wie z. B. "aufweisen", "enthalten", "umfassen" und dergleichen bedeutet "aufweisen ohne Begrenzung", es sei denn, dass es anders erwähnt ist, und soll nicht derart aufgefasst werden, um eine allgemeine Aussage, der dieselbe folgt, auf die spezifischen oder ähnlichen Gegenstände oder Sachen zu begrenzen, die derselben unmittelbar folgen. Bezugnahmen auf eine "Mehrzahl" von Dingen bedeutet mindestens zwei Dinge, und die Bezugnahme auf "ein" oder "eine einziges" Ding schließt die Möglichkeit des Verwendens einer Mehrzahl solcher Dinge aus, es sei denn, dass es anders angegeben ist.
Der größte Teil der vorhergehenden alternativen Ausführungsbeispiele schließen sich nicht gegenseitig aus, können jedoch in verschiedenen Kombinationen implementiert sein, um einzigartige Vorteile zu erreichen. Da diese und andere Variationen und Kombinationen der oben erörterten Merkmale verwendet werden können, ohne von der Erfindung, die durch die Ansprüche definiert ist, abzuweichen, soll die vorhergehende Beschreibung der Ausführungsbeispiele lediglich als Darstellung und nicht als eine Begrenzung der Erfindung, die durch die beigefügten Ansprüche definiert ist, aufgefasst werden.

Claims

1. System zum Bestimmen der Genauigkeit von Adresssicherungen, mit:
einem Speicher, der adressierbare Speicherelemente aufweist,
Adresssicherungen, wobei jede Sicherung eine Verbindung in einem verbundenen oder getrennten Zustand aufweist, und die Zustände der Adresssicherungen gemeinsam einen Adresswert identifizieren,
einer Paritätssicherung, wobei die Sicherung eine Verbindung in einem verbundenen oder getrennten Zustand aufweist, und der Zustand der Paritätssicherung einen Paritätswert darstellt, wobei der Paritätswert auf der Adresse eines adressierbaren Speicherelements basiert, jedoch nicht äquivalent zu derselben ist, und
einem Ausgang, der einen Wert abhängig von dem Adresswert und dem Paritätswert liefert.

2. System nach Anspruch 1, bei dem der Paritätswert die gerade oder ungerade Parität der Adresse des adressierbaren Speicherelements darstellt.

3. System nach Anspruch 1 oder 2, das ferner eine Mehrzahl von Paritätssicherungen aufweist, wobei die Zustände der Paritätssicherungen gemeinsam den Paritätswert darstellen.

4. System nach Anspruch 3, bei dem, wenn sich der Adresswert von der Adresse eines adressierbaren Speicherelements unterscheidet, dann die Sicherungen, die einem solchen Unterschied zugeordnet sind, aus dem Paritätswert bestimmt werden können.

5. System nach Anspruch 4, bei dem der Paritätswert auf einem Hamming-Code der Adresse des adressierbaren Speicherelements basiert.

6. System nach Anspruch 3, 4 oder 5, bei dem die Zahl der Paritätssicherungen, die verwendet werden, um den Paritätswert darzustellen, kleiner als die Zahl der Adresssicherungen ist, die verwendet werden, um den Adresswert darzustellen.

7. System nach einem der vorhergehenden Ansprüche, das ferner eine Vergleichseinrichtung zum Vergleichen des Adresswerts und des Paritätswerts und zum Liefern der Resultate des Vergleichs zu dem Ausgang aufweist.

8. System nach Anspruch 7, bei dem die Vergleichseinrichtung digitale Logikelemente aufweist.

9. System nach Anspruch 7 oder 8, bei dem die Vergleichseinrichtung keinen Prozessor aufweist.

10. System nach Anspruch 7 oder 8, bei dem die Vergleichseinrichtung einen Prozessor aufweist.

11. System nach einem der Ansprüche 7 bis 10, bei dem sich der Speicher, die Adresssicherungen, die Paritätssicherung, der Ausgang und die Vergleichseinrichtung auf dem gleichen Chip befinden.

12. System nach einem der vorhergehenden Ansprüche, das ferner Zwischenspeicher aufweist, die mit den Sicherungen derart verbunden sind, dass das Ausgangssignal des Zwischenspeichers den Zustand der Sicherung darstellt.

13. Speicher mit:
einem Speicher, der adressierbare Speicherelemente aufweist, einer Sicherungsbank, wobei der Zustand eines ersten Satzes der Sicherungen einen ersten Wert definiert und der Zustand eines zweiten Satzes der Sicherungen einen zweiten Wert basierend auf der Adresse eines Speicherelements definiert,
einer Schaltung, die strukturiert und angeordnet ist, um ein Signal zu erzeugen, das anzeigt, ob sich der erste Wert von der Adresse des Speicherelements unterscheidet, wobei das Signal auf dem Zustand des ersten und des zweiten Satzes der Sicherungen basiert.

14. Speicher nach Anspruch 13, der ferner Redundanzspeicherelemente und eine Decodierungsschaltung aufweist, wobei die Decodierungsschaltung eine Adresse als Eingangssignal aufnimmt und ein Speicherelement in dem Speicher bei dieser Adresse oder ein Speicherelement in dem Redundanzspeicherelement abhängig davon aktiviert, ob der erste Wert mit der eingegebenen Adresse übereinstimmt.

15. Speicher nach Anspruch 13 oder 14, bei dem der zweite Wert nicht gleich der Adresse des Speicherelements ist.

16. Speicher nach Anspruch 13, 14 oder 15, bei dem der zweite Wert die gerade oder ungerade Parität der Adresse des Speicherelements darstellt.

17. Speicher nach einem der Ansprüche 13 bis 16, bei dem der Zustand einer Sicherung des ersten Satzes für den Unterschied zwischen dem ersten Wert und der Adresse des Speicherelements verantwortlich ist, wobei das Signal ausreichend ist, um die Sicherung zu identifizieren.

18. Speicher nach einem der Ansprüche 13 bis 17, bei dem der zweite Wert den Hamming-Code des Speicherelements darstellt.

19. Verfahren zum Herstellen eines Chips mit folgenden Schritten:
Liefern der Adresse eines Speicherelements in dem Speicher,
Liefern eines Testwerts abhängig von der Adresse,
Bestimmen, welche Adresssicherungen, wenn überhaupt welche, auf dem Chip basierend auf der Adresse durchgebrannt werden sollten,
Bestimmen, welche anderen Sicherungen, wenn überhaupt welche, auf dem Chip basierend auf dem Testwert durchgebrannt werden sollten,
Durchbrennen von Sicherungen basierend auf diesen Bestimmungen,
Bestimmen der Genauigkeit des Schritts des Durchbrennens der Sicherungen, das das Vergleichen des Zustands der Adresssicherungen mit dem Zustand der anderen Sicherungen aufweist.

20. Verfahren nach Anspruch 19, bei dem der Schritt des Durchbrennens von Sicherungen das Durchtrennen von schmelzbaren Verbindungen der Sicherungen mit einem Laser aufweist.

21. Verfahren nach Anspruch 19 oder 20, bei dem der Testwert auf der geraden oder ungeraden Parität der Adresse basiert.

22. Verfahren nach Anspruch 19 oder 20, bei dem der Testwert auf einem Hamming-Code basiert, der der Adresse entspricht.

23. Verfahren nach einem der Ansprüche 19 bis 22, bei dem mehr Adresssicherungen bei dem Schritt des Vergleichens als andere Sicherungen verwendet werden.

24. Verfahren nach einem der Ansprüche 19 bis 23, bei dem der Schritt des Bestimmens der Genauigkeit das Ausgeben der Resultate des Vergleichs zu einer Vorrichtung außerhalb des Chips aufweist.

25. Verfahren nach einem der Ansprüche 19 bis 24, bei dem der Schritt des Vergleichens das Liefern von Signalen, die den Zustand der Sicherungen anzeigen, zu den Eingängen der Logikelemente aufweist.

26. Verfahren nach einem der Ansprüche 19 bis 25, bei dem der Schritt des Durchbrennens von Adresssicherungen bewirkt, dass der Zustand der Adresssicherungen richtig die Adresse darstellt.

27. Verfahren nach einem der Ansprüche 19 bis 25, bei dem der Schritt des Durchbrennens von Adresssicherungen bewirkt, dass der Zustand von mindestens einer Adresssicherung falsch die Adresse darstellt.

28. Verfahren nach Anspruch 27, das ferner das Identifizieren einer Schmelzsicherung aufweist, deren Zustand falsch die Adresse darstellt.

29. Verfahren nach Anspruch 28, das ferner das Verwenden eines Hamming-Codes aufweist, der durch die Paritätssicherungen dargestellt ist, um eine Sicherung zu identifizieren, deren Zustand falsch die Adresse darstellt.

30. Verfahren nach Anspruch 28 oder 29, das ferner das Ändern des Zustands der falschen Sicherung nach dem Schritt des Bestimmens aufweist.

31. System zum Bestimmen, ob Informationen, die tatsächlich in einer Vorrichtung gespeichert sind, mit Informationen übereinstimmen, die in der Vorrichtung gespeichert werden sollten, mit:
einer Mehrzahl von Sicherungen, wobei jede Sicherung einen Zustand aufweist, der von dem Verbindungszustand einer Verbindung der Schmelzsicherung abhängt,
einem ersten Satz der Sicherungen, derart, dass der Zustand der Sicherungen in dem ersten Satz die Informationen darstellt, die tatsächlich in der Vorrichtung gespeichert sind,
einem zweiten Satz der Sicherungen, derart, dass der Zustand der Sicherungen in dem zweiten Satz Informationen darstellt, die eine Funktion der Informationen sind, die in der Vorrichtung gespeichert werden sollten, und
einer Einrichtung zum Vergleichen der Informationen, die durch den ersten Satz von Sicherungen dargestellt sind, mit den Informationen, die durch den zweiten Satz von Sicherungen dargestellt sind.

32. System nach Anspruch 31, bei dem Zustand der Sicherung verbunden oder getrennt ist.

33. System nach Anspruch 31 oder 32, bei dem die Funktion einen Paritätswert für die Informationen bestimmt, die in der Vorrichtung gespeichert werden sollten.

34. System nach Anspruch 33, bei dem die Einrichtung zum Vergleichen eines oder mehrerer Logikelemente zum Vergleichen des Paritätswert mit den Informationen, die durch den ersten Satz von Sicherungen dargestellt sind, aufweist.

35. System nach einem der Ansprüche 31 bis 34, bei dem die Einrichtung zum Vergleichen keinen Prozessor aufweist.

36. System nach einem der Ansprüche 31 bis 34, bei dem die Einrichtung zum Vergleichen einen Prozessor zum Vergleichen des Paritätswerts mit den Informationen, die durch den ersten Satz von Sicherungen dargestellt sind, aufweist.

37. System nach einem der Ansprüche 33 bis 36, bei dem der Paritätswert die gerade oder ungerade Parität der Informationen darstellt, die in der Vorrichtung gespeichert werden sollten.

38. System nach einem der Ansprüche 33 bis 36, bei dem der Paritätswert den Hamming-Code der Informationen darstellt, die in der Vorrichtung gespeichert werden sollten.

39. Verfahren zum Ändern von Adressinformationen, die in einem Computerchip enthalten sind, mit folgenden Schritten:

a) Bereitstellen eines Computerchips mit einem Speicher, der adressierbare Speicherelemente aufweist, einer ersten Sicherungsbank, die eine Mehrzahl von Sicherungen aufweist, wobei der Zustand der einzelnen Sicherungen der ersten Sicherungsbank gemeinsam einen ersten Wert definiert, einer zweiten Sicherungsbank, die eine Mehrzahl von Sicherungen aufweist, wobei der Zustand der einzelnen Sicherungen der zweiten Sicherungsbank gemeinsam einen zweiten Wert definiert, wobei der zweite Wert aus der Adresse von einer der adressierbaren Speicherelemente abgeleitet wird, Schaltungen, die strukturiert und angeordnet sind, um ein Signal zu erzeugen, das anzeigt, ob sich der erste Wert von der Adresse des adressierbaren Speicherelements unterscheidet;

b) Verwenden des Signals, um eine Sicherung der ersten Sicherungsbank derart zu identifizieren, dass das Ändern des Zustands einer solchen Sicherung bewirkt, dass das Signal anzeigt, dass der erste Wert gleich der Adresse des adressierbaren Speicherelements ist; und

c) Ändern des Zustands einer solchen Sicherung.

40. Verfahren nach Anspruch 39, bei dem die Schritte des Verwendens und Änderns durch Schaltungen in dem Chip durchgeführt werden.

41. Verfahren nach Anspruch 39 oder 40, bei dem der Schritt des Änderns des Zustands einer solchen Sicherung das Durchtrennen der Sicherung durch die Verwendung eines Stroms aufweist.