DE19829234A1

DE19829234A1 - Prüfverfahren für einen Halbleiter-Datenspeicher und Halbleiter-Datenspeicher

Info

Publication number: DE19829234A1
Application number: DE19829234A
Authority: DE
Inventors: Satoru Sonobe
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-06-30
Filing date: 1998-06-30
Publication date: 1999-01-14
Also published as: JP3039455B2; JPH1125689A; US6295617B1

Description

Hintergrund der Erfindung

Diese Erfindung bezieht sich auf einen Halbleiter-Daten speicher, der fähig ist zur Fehlererfassung und zur Fehler korrektur mit Hilfe eines Fehlerkorrekturcodes und auf ein Prüfverfahren für den Halbleiter-Datenspeicher.

In einem Halbleiter-Datenspeicher des beschriebenen Typs werden Datenbestände oder Datenwörter in einem Datenfeld von Speicherzellen entweder in Form eines darin gespeicherten Musters von Ladungen oder einem darin gehaltenen Spannungs niveau-Verteiler gehalten. Jeder Datenbestand kann schwanken und kann das Auftreten eines Fehlers im Halbleiter-Daten speicher verursachen, wenn jeder Datenbestand eine uner wünschte Störung beinhaltet. Ein derartiger Fehler wird als vorübergehend erscheinender weicher Fehler in jedem Daten bestand bezeichnet und sollte unterschieden werden von einem auf einen physikalischen Fehler hindeutenden harten Fehler.

Zur Vermeidung eines Einflusses aufgrund eines derartigen weichen Fehlers ist es im Stand der Technik üblich, eine Fehlerkorrektur durchzuführen, die einwandfreie Datenbestände frei von Fehlern sicherstellt, wenn jeder Datenbestand aus dem Halbleiter-Datenspeicher entnommen wird. Die Fehlerkorrektur wird praktisch mit Hilfe eines selbstkorrigierenden Codes durchgeführt, der zusammen mit jedem einzelnen Datenbestand oder Datenwort in den Halbleiter-Datenspeicher eingegeben wird. Genauer genommen wird ein solcher Halbleiter-Daten speicher in einer Schreiboperation betrieben, so daß der Fehlerkorrekturcode als Reaktion auf jeden Datenbestand, der eingegeben wird, erzeugt wird und in einem Speicherabschnitt zusammen mit dem eingegebenen Datenbestand gespeichert wird. In einer Leseoperation wird jeder Datenbestand aus dem Speicherabschnitt ausgelesen, und mit Hilfe des entsprechenden Fehlerkorrekturcodes in einen Lesedatenbestand decodiert. Bei der Decodierung jedes aus dem Speicherabschnitt ausgelesenen Datenbestands wird ein eventueller Fehler mit Hilfe des Fehlerkorrekturcodes korrigiert. Als Ergebnis wird der dem Fehlerkorrekturcode unterzogene Lesedatenbestand aus dem Halbleiter-Datenspeicher hergestellt.

Zu diesem Zweck besitzt der Speicherabschnitt im Halbleiter- Datenspeicher ein Zellenfeld und ein Fehlerkorrekturcode- Feld zur Speicherung der jeweiligen Datenbestände und der entsprechenden Fehlerkorrekturcodes. Zusätzlich ist der Halbleiter-Datenspeicher mit einem Fehlerkorrekturcode- Generator zur Erstellung eines Fehlerkorrekturcodes als Reak tion auf jeden Datenbestand ausgestattet, sowie mit einer Prüf- oder Decodiereinheit zur Decodierung jedes Datenbe standes, der aus dem Speicherabschnitt in den Lesedatenbestand mit Hilfe des Fehlerkorrekturcodes ausgelesen wird.

Ein solcher Halbleiter-Datenspeicher ist bei dem Auslesen eines korrekten Wortes sehr effektiv, sogar wenn ein einziger Fehler in der Speicherzelle vorliegt. Im folgenden werden die oben genannte Schreib- bzw. Leseoperation insgesamt zur Erleichterung der Beschreibung als normaler Betriebsmodus bezeichnet.

Um sicherzustellen, daß ein derartiger normaler Betriebsmodus präzise durchgeführt wird, wurde in Erwägung gezogen, keinen harten Fehler zu akzeptieren und in dem Speicherabschnitt des Halbleiter-Datenspeichers zurückzulassen. Aus diesem Grund sollte jedes der Zellenfelder und der Fehlerkorrekturcode- Felder genau geprüft werden, so daß kein harter Fehler im Zellenfeld und im Fehlerkorrekturcode-Feld vorhanden ist. Zu diesem Zweck wird für gewöhnlich jeder Halbleiter-Daten speicher mit Hilfe eines Testmodus überprüft, um sicherzustellen, daß nach der Herstellung des Halbleiter-Datenspeichers dieser keine harten Fehler aufweist. Mit anderen Worten wird der Halbleiter-Datenspeicher als minderwertiges Produkt behandelt und wird ausrangiert. Dies führt zu einer Herabsetzung der Ausbeute eines solchen Halbleiter-Datenspeichers.

In Erwägung des oben erwähnten wurde in der japanischen ungeprüften Patentanmeldung No. Hei 5-54697 mit dem Akten zeichen 54697/1993 über eine Testmöglichkeit eines solchen Halbleiter-Datenspeichers mit Zellenfeld und Fehlerkorrektur code-Feld offenbart. Im Halbleiter-Datenträger werden Zellen feld und Fehlerkorrekturcode-Feld im Testmodus unabhängig voneinander gesteuert, damit sie unabhängig voneinander einen Datenbestand und einen Fehlerkorrekturcode schreiben und auch unabhängig voneinander lesen. Solche unabhängigen Schreib- und Leseoperationen sind hilfreich bei der Erkennung, ob jeder einzelne der Zellenfelder und der Fehlerkorrekturcode-Felder normal ist oder nicht. Der Fehlerkorrekturcode ist somit sehr hilfreich bei der Erkennung und Korrektur jedes weichen Fehlers im Halbleiter-Datenspeicher.

Der Erfinder ist sich jedoch nun der Tatsache bewußt, daß das Auftreten eines solchen weichen Fehlers nur sehr selten in einem neuen Halbleiter-Datenspeicher vorkommt, da eine Methode entwickelt wurde, das Auftreten eines solchen weichen Fehlers zu verhindern. Dies bedeutet, daß ein derartiger Fehlerkorrek turcode nicht immer auf die Korrektur nur eines weichen Fehlers beschränkt ist.

Unter diesen Umständen kann das oben erwähnte herkömmliche Prüfverfahren zur Prüfung eines solchen Halbleiter-Daten speichers, welcher kaum einen Fehler aufweist, nicht immer effektiv einen Fehlerkorrekturcode einsetzen. Dies liegt daran, daß das oben erwähnte herkömmliche Prüfverfahren nur unter der Voraussetzung angewandt wird, daß nur der weiche Fehler mit Hilfe eines solchen Fehlerkorrekturcodes korrigiert wird und daß die Voraussetzung für das oben erwähnte Prüfverfahren weit entfernt ist von und nicht verglichen werden kann mit einer tatsächlichen Situation.

Zusammenfassung der Erfindung

Daher liegt der Erfindung die Aufgabe zugrunde, ein Prüf verfahren gemäß dem Oberbegriff von Anspruch 1 zu schaffen, welches sich für einen Halbleiter-Datenspeicher eignet, der mit Hilfe eines Fehlerkorrekturcodes eine Fehlerkorrektur vornehmen kann.

Diese Aufgabe wird durch Anspruch 1 gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen. Die Erfindung läßt sich besonders günstig bei Halbleiter- Datenspeichern einsetzen.

Den vom Erfinder vorgenommenen experimentellen Studien zufolge wurde herausgefunden, daß sogar beim Auftreten von einem oder mehreren harten Fehlern in jedem Datenbestand oder Datenwort des Halbleiter-Datenspeichers, der den Fehlerkorrekturcode einsetzt, ein solcher oder mehrere Fehler im wesentlichen mit Hilfe des Fehlerkorrekturcodes verbessert werden können, falls die Anzahl der Fehler nicht die Korrekturfähigkeit des Fehler korrekturcodes überschreitet. In diesem Falle kann ein solcher Halbleiter-Datenspeicher ohne Probleme von Kunden benutzt werden. Im folgenden wird der Fehlerkorrekturcode im normalen Betriebsmodus als normaler Fehlerkorrekturcode zur Verein fachung der Beschreibung bezeichnet.

Zieht man das oben erwähnte in Erwägung, so ist ein für diese Erfindung geeignetes Prüfverfahren nützlich für das Prüfen eines Halbleiter-Datenspeichers, der einen Speicherabschnitt aufweist, der sich aus einem Zellenfeld und einem Fehlerkor rekturcode-Feld zur Speicherung eines Datenbestandes bezie hungsweise eines Fehlerkorrekturcodes zusammensetzt, und welcher Fehlerkorrektur mit Hilfe dem normalen Fehlerkor rekturcodes, der dem genannten Datenbestand entspricht und eine Korrekturfähigkeit zur Korrektur einer vorbestimmten Anzahl von Fehlern aufweist, vornimmt. Erfindungsgemäß weist das Verfahren den Schritt auf, zu überprüfen, ob Fehler, welche die Korrekturfähigkeit überschreiten, im Speicher abschnitt auftreten oder nicht, und dient zur Beurteilung, ob der fragliche Halbleiter-Datenspeicher im Normalbetrieb läuft, wenn darin auftretende Fehler die Korrekturfähigkeit nicht überschreiten.

Beim erfindungsgemäßen Prüfverfahren weist der Überprüfungs vorgang insbesondere folgende drei Schritte auf und wird durchgeführt, ohne daß der normale Fehlerkorrekturcode benützt würde. Der erste Prüfschritt dient zur Speicherung der Daten bestände und der Prüfdatenbestände im Zellenfeld beziehungs weise dem Fehlerkorrekturcode-Feld. Der zweite Prüfschritt dient zur Schaffung eines Prüffehlerkorrekturcodes, welcher Prüfkorrekturfähigkeit besitzt, die identisch mit der Korrek turfähigkeit des normalen Fehlerkorrekturcodes ist und ver antwortlich für die Kombination von jedem Datenbestand und jedem Prüfdatenbestand entsprechend dem Datenbestand ist. Und der dritte Prüfschritt dient zur Korrektur der Fehler in jeder Kombination im Hinblick auf den Prüffehlerkorrekturcode zur Gewinnung einer fehlerkorrigierter Kombination und dient zur Beurteilung, ob der betreffende Halbleiter-Datenspeicher normal arbeitet, wenn die Fehler in der fehlerkorrigierten Kombination nicht existieren.

Diesem Verfahren zufolge kann der Halbleiter-Datenspeicher nur durch die Überprüfung, ob die fehlerkorrigierte Kombination mit der Kombination jeden Datenbestands und jedes Prüfdaten bestands zusammenfällt oder nicht, geprüft werden, um zu beurteilen, ob der betreffende Halbleiter-Datenspeicher normal arbeitet, wenn darin auftretende Fehler die Fehlerkorrektur fähigkeit nicht überschreiten.

Weitere Einzelheiten, Vorteile und Merkmale ergeben sich aus der nachstehenden Beschreibung mehrerer Ausführungsbeispiele anhand der Zeichnungen.

Es zeigen:

Fig. 1 ein Blockdiagramm, das zur schematischen Beschreibung eines Halbleiter-Datenspeichers gemäß einer ersten Ausführungsform der Erfindung dient;

Fig. 2 ein Blockdiagramm eines Halbleiter-Datenspeichers gemäß einer bevorzugten erfindungsgemäßen Ausführungsform;

Fig. 3 ein Blockdiagramm, das zur Beschreibung eines Halb leiter-Datenspeichers gemäß Fig. 2 im Testmodus dient;

Fig. 4 ein Blockdiagramm, das zur Beschreibung einer normalen Schreib- und Leseoperation des Halbleiter-Daten speichers gemäß Fig. 2 dient;

Fig. 5 ein Blockdiagramm, das zur Beschreibung eines Fehler korrekturcode -Decoders des Halbleiter-Datenspeichers gemäß Fig. 2 dient;

Fig. 6 einen Testcode, welcher in jeder Ausführungsform dieser Erfindung verwendet wird;

Fig. 7 zeigt ein Schaltschema, das zur Beschreibung eines Fehlerkorrekturcode-Generators, welcher in jeder Ausführungsform dieser Erfindung verwendet wird, dient;

Fig. 8 ein Schaltschema, das zur Beschreibung eines Syndrom- Generators, welcher in jeder Ausführungsform dieser Erfindung verwendet wird, dient;

Fig. 9 ein Schaltschema, das zur Beschreibung einer Syndrom- Decodiereinheit und eines Fehlerkorrekturcode-Zellen syndrom-Decoders, die beide in der bevorzugten Ausfüh rungsform dieser Erfindung verwendet werden, dient; und

Fig. 10 ein Schaltschema, das zur Beschreibung einer Fehler korrektureinheit und einer Fehlerkorrekturcode-Zellen fehlerkorrektureinheit, die beide in der bevorzugten Ausführungsform dieser Erfindung verwendet werden, dient.

Beschreibung der bevorzugten Ausführungsform

Es folgt nun eine Beschreibung eines erfindungsgemäßen Prüfverfahrens und eines Halbleiter-Datenspeichers, der mit diesem Prüfverfahren geprüft werden kann, wobei auf die Zeichnungen Bezug genommen wird.

In kurzen Worten handelt es sich bei dem erfindungsgemäßen Verfahren um ein Prüfverfahren für Halbleiter-Datenspeicher zur Feststellung, ob ein unkorrigierbarer Fehler, der nicht mit Hilfe eines Fehlerkorrekturcodes korrigiert werden kann, in jedem Datenbestand oder Datenwort auftritt. In diesem Fall muß berücksichtigt werden, daß der Halbleiter-Datenspeicher die Funktion der Fehlerkorrektur hat und sowohl in einem normalen Modus betriebsfähig ist, um jeden Datenbestand in Form eines Datenwortes schreiben und lesen zu können, als auch in einem Testmodus, welcher später im Detail beschrieben wird.

In einem normalen Betriebsmodus wird jeder Datenbestand, der zusammen mit dem normalen Fehlerkorrekturcode in einen Speicherabschnitt geschrieben wird, aus dem Zellenfeld zur Decodierung mit Hilfe eines normalen Fehlerkorrekturcodes wie oben erwähnt ausgelesen. Mit Hilfe dieser Anordnung ist es möglich, einen fehlerkorrigierten Datenbestand als normalen Datenbestand zu schaffen, sogar wenn jeder aus den Speicher ausgelesene Datenbestand einen oder mehrere Fehler innerhalb der Korrekturfähigkeit des normalen Fehlerkorrekturcodes aufweist.

Im folgenden muß berücksichtigt werden, daß der fehlerkorri gierte Datenbestand oder der normale Datenbestand auch sogar dann geschaffen werden können, wenn ein oder mehrere harte Fehler im Halbleiter-Datenspeicher auftreten, unter der Voraussetzung, daß die Anzahl der Fehler die Korrekturfähig keit des normalen Fehlerkorrekturcodes nicht überschreitet. Mit anderen Worten heißt das, daß der Halbleiter-Datenspeicher nicht völlig frei von einem oder mehreren harten Fehlern sein mag, wenn die Anzahl der Fehler geringer ist als die Fehler korrekturfähigkeit des normalen Fehlerkorrekturcodes. Dies bedeutet, daß der Speicherabschnitt, welcher sich aus Zellen feld und Fehlerkorrekturcode-Feld zusammensetzt, im Prüfver fahren daraufhin überprüft werden kann, ob die Anzahl der Fehler in jedem Datenbestand oder Datenwort die Korrektur fähigkeit des normalen Fehlerkorrekturcodes überschreitet oder nicht.

Unter diesen Umständen wird eine Kombination jedes Datenbe stands und Prüfdatenbestands, die im Zellenfeld und im Feh lerkorrekturcode-Feld gespeichert ist, im Testmodus geprüft, um zu überprüfen, ob die Anzahl der Fehler geringer ist als die Fehlerkorrekturfähigkeit des normalen Fehlerkorrekturcodes bei jeder Kombination. Zu diesem Zweck wird ein Prüffehlerkor rekturcode, der eine Korrekturfähigkeit besitzt, die nicht höher ist als die Korrekturfähigkeit des normalen Fehlerkor rekturcodes, in Verbindung mit jeder Kombination des Daten bestandes und des Prüfdatenbestandes im Testmodus geschaffen. Hieraus ist ersichtlich, daß der Prüffehlerkorrekturcode zur Korrektur eines oder mehrerer Fehler in jeder Kombination des Datenbestandes und Prüfdatenbestandes dient.

Im folgenden muß berücksichtigt werden, daß wenn der Prüf fehlerkorrekturcode Fehler korrigiert, die in jeder aus dem Halbleiter-Datenspeicher als Wort gelesenen Kombination auf treten, der normale Fehlerkorrekturcode diese Fehler korri gieren kann. Bei einem solchen Testmodus soll jede Kombination des Datenbestands und des Prüfdatenbestands, die sowohl in das Zellenfeld als auch in das Fehlerkorrekturcode-Feld des Halb leiter-Datenspeichers zusammen mit dem Prüffehlerkorrekturcode geschrieben werden, der identisch mit dem Datenbestand und dem Prüfdatenbestand ist, welche aus dem Halbleiter-Datenspeicher ausgelesen werden und mit Hilfe eines Prüffehlerkorrekturcodes decodiert werden. In diesem Fall wird der Halbleiter-Daten speicher als zufriedenstellendes Produkt beurteilt, da der Halbleiter-Datenspeicher keinen unkorrigierbarer Fehler des normalen Fehlerkorrekturcodes aufweist.

Andererseits wird der Halbleiter-Datenspeicher als ein fehler haftes Produkt beurteilt, wenn die Schreib- und Lesekombi nation und die decodierte Kombination nicht identisch miteinander sind, da man der Meinung ist, daß das Gerät sehr wahrscheinlich unkorrigierbare Fehler des normalen Fehler korrekturcodes aufweist.

Anhand von Fig. 1 wird der erfindungsgemäße Halbleiter Datenspeicher dieser Erfindung beschrieben, welcher einen Aufbau aufweist, der für dieses Prüfverfahren geeignet ist. Es wird vorausgesetzt, daß sich jeder normale und Prüf-Fehlerkor rekturcode aus einem Hamming-Code zusammensetzt, welcher die Fähigkeit zur Erfassung und Korrektur eines einzigen Fehlers besitzt und durch eine Vielzahl von Kontrollbits gebildet wird. Ein solcher Hamming-Code kann insbesondere nur einen Bitfehler pro Wort korrigieren und kann häufig als Hamming- Code-Kontrollbit bezeichnet werden.

In dem dargestellten Halbleiter-Datenspeicher ist ein Fehlerkorrekturcode-Generator (Fehlerkorrekturcode abgekürzt im folgenden mit ECC) Generator 8 als Reaktion auf ein Test signal betriebsbereit, und erzeugt verschiedene Codes, je nachdem, ob ein Testsignal anzutreffen ist oder nicht. Der ECC-Generator 8 weist insbesondere einen Betriebsartenwahlteil 81 auf, der zum Hin- und Herschalten zwischen den erzeugenden Betriebsarten des ECC-Generators 8 dient. Beim Vorliegen des Testsignals wird der Halbleiter-Datenspeicher in den Testmodus geschalten und das Prüfverfahren beginnt. Beim Fehlen des Testsignals wird der Halbleiter-Datenspeicher zur Ausführung der Schreib-/Leseoperation in den normalen Modus geschaltet. Alternativ kann der Betriebsartenwahlteil 81 auch durch das Testsignal, das den logischen Wert "0" oder "1" annimmt, geschaltet werden.

Im dargestellten Beispiel schaltet der Betriebsartenwahlteil 81 bei Empfang des Testsignal TEST den ECC-Generator 8 in den Testmodus um. Während des Testmodus-Betriebs ist der ECC-Generator 8 ansprechend auf eine Kombination von Prüfdaten bestand TD und Schreibdatenbestandes WD betriebsbereit und erzeugt die Prüf-ECC-Kontrollbits entsprechend der Kombination von TD und WD. Die Prüf-ECC-Kontrollbits werden an ein Regis ter 6 weitergegeben. Zu diesem Zeitpunkt schreibt der ECC-Generator 8 den Prüfdatenbestand TD in das Zellenfeld 4. Andererseits wird der Schreib-Datenbestand in das Datenzellen feld 1 geschrieben.

In Fig. 1 wird das Testsignal ebenfalls zu dem ECC-Decoder 7 weitergeleitet. Ansprechend auf das Testsignal entschlüsselt der Decoder 7 eine Datenkombination aus dem Zellenfeld 1 und dem ECC-Zellenfeld 4 mit Hilfe der Prüf-ECC-Kontrollbits aus dem Register 6 und liefert eine entschlüsselte Datenkombination in Form eines Lesedatenbestands RD.

Der Lesedatenbestand RD wird als normal angesehen, sogar wenn der Halbleiter-Datenspeicher einen Bitfehler pro Wort auf weist, da ein solcher einzelner Bitfehler mit Hilfe der Prüf-ECC-Kontrollbits korrigiert werden kann. Der Lesedatenbestand RD wird jedoch als abnormal angesehen, wenn der Halbleiter- Datenspeicher mehr als zwei Bitfehler pro Wort aufweist, da die Fehler nicht mit Hilfe der aus dem Hamming-Code gebildeten Prüf-ECC-Kontrollbits korrigiert werden können. Aus diesem Grund kann der Halbleiter-Datenspeicher leicht durch Vergleich des decodierten Lesedatenbestands RD mit der in das Zellenfeld 1 und dem ECC-Zellenfeld geschriebenen Datenkombination oder dem Datenbestand geprüft werden.

Wie oben erwähnt wird der Halbleiter-Datenspeicher als normales Produkt beurteilt, wenn der decodierte Lesedaten bestand RD und die in das Zellenfeld oder dem ECC-Feld geschriebene Datenkombination als identisch betrachtet werden. In diesem Falle sollte der Halbleiter-Datenspeicher keine Fehler aufweisen, die die Korrekturfähigkeit des normalen ECC überschreiten, da der normale ECC dieselbe Korrekturfähigkeit aufweist als der Prüf-ECC, nämlich einen einzigen Bitfehler pro Wort. Wenn beide Daten als nicht identisch betrachtet werden, geht man davon aus, daß der Halbleiter-Datenspeicher die Anzahl von Fehlern aufweist, die weder vom Prüf-ECC noch vom normalen ECC korrigiert werden können. Aus diesem Grund wird der Halbleiter-Datenspeicher als fehlerhaftes Produkt bewertet, da das Gerät mehr als zwei Bitfehler pro Wort aufweist.

Zu diesem Zeitpunkt kann die Datenkombination des Schreibda tenbestand WD und des Prüfdatenbestands TD sowie des Lese datenbestands RD sowohl außerhalb des Halbleiter-Daten speichers als auch innerhalb des Geräts durch das Erzeugen eines Vergleichsschaltkreises für die Prüfung miteinander verglichen werden.

Im normalen Betriebsmodus arbeitet der erfindungsgemäße Halbleiter-Datenspeicher wie herkömmliche Halbleiter- Datenspeicher in der unten beschriebenen Art und Weise.

Bei fehlendem Empfang des Testsignals schaltet der Be triebsartenwahlteil 81 den ECC-Generator 8 um, damit der dargestellte Halbleiter-Datenspeicher in den normalen Betriebsmodus versetzt wird. Im normalen Betriebsmodus erzeugt der ECC-Generator 8 bei Empfang des Schreibdatenbestands WD die normalen ECC-Kontrollbits und leitet die erzeugten nor malen ECC-Bits weiter zum ECC-Zellenfeld 4. Zu diesem Zeit punkt kann ein gewisser Pseudo-Datenbestand als Prüfdaten bestand TD entweder eingegeben werden oder nicht, und die Ausgabe an das Register 6 kann entweder geschehen oder nicht. Es wird jedoch bevorzugt, daß der Prüfdatenbestand und der Ausgabedatenbestand an das Register 6 an akzeptablen Werten festgesetzt werden, damit der Halbleiter-Datenspeicher korrekt funktionieren kann.

Wie man aus der obigen Erklärung ersehen kann, liefert der ECC-Generator 8 verschiedene Datenbestände an das ECC-Zel lenfeld 4, wobei er sich auf den Prüfdatenbestand im Testmodus oder auf die normalen ECC-Kontrollbits im normalen Betriebsmodus bezieht. Zur besseren Erklärung wird der Daten bestand, den der ECC-Generator 8 an das ECC-Zellenfeld 4 weitergibt, im allgemeinen als ein besonderer Datenbestand, der sich entweder aus den normalen ECC-Kontrollbits im nor malen Betriebsmodus oder dem Prüfdatenbestand TD im Testmodus zusammensetzt, bezeichnet. Folglich kann man sagen, daß das ECC-Zellenfeld 4 den besonderen Datenbestand speichert. Im normalen Betriebsmodus sendet das ECC-Zellenfeld die normalen ECC-Kontrollbits als den besonderen Datenbestand an den ECC-Decoder 7.

Im normalen Betriebsmodus entschlüsselt der ECC-Decoder 7 den vom Datenzellenfeld 1 gesandten Datenbestand mit Hilfe der normalen ECC-Kontrollbits und liefert den decodierten Daten bestand als den Lesedatenbestand RD. Auf diese Weise fungiert der ECC-Decoder 7 auch wie herkömmliche Decoder bei fehlendem Testsignal. Nur bei Eingabe eines Testsignals decodiert der ECC-Decoder 7 des Halbleiter-Datenspeichers den Datenbestand auf eine unterschiedliche Art und Weise.

Nun folgt die Beschreibung eines Halbleiter-Datenspeichers gemäß der bevorzugten Ausführungsform dieser Erfindung mit Bezug auf Zeichnungen, um die obige allgemeine Beschreibung dieser Erfindung zu ergänzen.

Der Halbleiter-Datenspeicher gemäß der bevorzugten erfin dungsgemäßen Ausführungsform weist einen in Fig. 2 darge stellten Aufbau auf.

In Fig. 2 wird der in Fig. 1 dargestellte ECC-Generator 8 durch einen ECC-Generator 2, eine Wählereinheit 3, und einem Prüf-ECC-Generator spezifiziert. Andere Bauteile funktionieren wie in Fig. 1. Der ECC-Generator 2 erzeugt zur Weiterleitung an die Wählereinheit 3 die normalen ECC-Kontrollbits als Antwort auf den Schreibdatenbestand WD. Der dargestellten Wählereinheit 3 empfängt den Prüfdatenbestand TD und die normalen ECC-Kontrollbits und selektiert eine der Daten als den spezifischen Datenbestand, indem er sich auf das Prüfsignal bezieht, und leitet den selektierten Datenbestand zum ECC-Zellenfeld 4. Der Prüf-ECC-Generator 5 empfängt den Schreibdatenbestand WD und den Prüfdatenbestand TD und erzeugt die ECC-Kontrollbits, die auf der Grundlage von sowohl Schreibdatenbestand WD als auch Prüfdatenbestand TD errechnet werden, und leitet die ECC-Kontrollbits weiter zum Register 6.

Im einzelnen wird jedes in Fig. 2 dargestellte Bauteil auf eine Art und Weise betrieben, die im folgenden beschrieben wird.

Das Datenzellenfeld 1 bildet zusammen mit dem ECC-Zellenfeld den Speicherabschnitt und empfängt und speichert den eingegebenen Schreibdatenbestand WD.

Im normalen Betriebsmodus empfängt der ECC-Generator 2 den Schreibdatenbestand WD und erzeugt die normalen ECC-Kon trollbits entsprechend dem Schreibdatenbestand WD.

Die Wählereinheit 3 selektiert die vom ECC-Generator 2 er zeugten normalen ECC-Kontrollbits und sendet diese im normalen Betriebsmodus als den spezifischen Datenbestand zum ECC-Zel lenfeld 4. Andererseits selektiert die Wählereinheit 3 den Prüfdatenbestand TD und sendet diesen im Testmodus als den spezifischen Datenbestand an das ECC-Zellenfeld 4.

Das ECC-Zellenfeld empfängt und speichert den von der Wählereinheit selektierten spezifischen Datenbestand. Als Ergebnis speichert das ECC-Zellenfeld 4 im Testmodus den Prüfdatenbestand TD, und speichert im normalen Betriebsmodus die normalen ECC-Kontrollbits.

Ansprechend auf den Schreibdatenbestand WD und Prüfdaten bestand TD erzeugt der ECC-Generator 5 die im ECC-Decoder 7 im Testmodus verwendeten ECC-Kontrollbits.

Das Register 6 speichert vorübergehend die vom ECC-Generator 5 erzeugten ECC-Kontrollbits. In diesem Fall muß das Register 6 eine Wortkapazität aufweisen, die durch jede Kombination von Schreibdatenbestand WD und Prüfdatenbestand TD bestimmt wird. Dies ist zum Beispiel der Fall, wenn der Halbleiter-Daten speicher mit Hilfe eines Strichmusters geprüft wird, das sich aus "0000 Daten" und "1111 Daten" zusammensetzt oder mit Hilfe eines Schachbrettmusters, das sich aus "5555h Daten" und "AAAAh Daten" zusammensetzt. Unter diesen Umständen kann das Register 6 eine Zweiwort-Kapazität aufweisen.

Ansprechend auf das Testsignal TEST, welches die Geräteprüfung startet, betreibt der ECC-Decoder 7 Fehlererfassung und Fehlerkorrektur einer von sowohl dem Datenzellenfeld 1 als auch dem ECC-Zellenfeld 4 gesendeten Datenkombination, indem er die vom Register 6 gesendeten ECC-Kontrollbits verwendet, und erzeugt als Ergebnis den Lesedatenbestand RD.

Im normalen Betriebsmodus betreibt der ECC-Decoder 7 Fehler erfassung und Fehlerkorrektur der vom Datenzellenfeld 1 gesendeten Datenbestände, indem er die vom ECC-Zellenfeld gesendeten normalen ECC-Kontrollbits verwendet, und erzeugt als Ergebnis den Lesedatenbestand RD.

Nach der Herstellung des Halbleiter-Datenspeichers dieser Ausführungsform werden das Datenzellenfeld 1 und das ECC-Zel lenfeld 4 wie ein einziges Zellenfeld betrieben und jedes Wort des einzigen Speicherzellenfelds wird im Testmodus erzeugt.

Als Ergebnis der Prüfung wird der Halbleiter-Datenspeicher als normales Produkt betrachtet, wenn in jedem Datenwort des ein zigen Speicherzellenfelds weniger als ein Bitfehler erfaßt wird. Wenn mehr als zwei Bitfehler in jedem Datenwort des einzigen Speicherzellenfelds erfaßt werden, wird der Halb leiter-Datenspeicher als ein fehlerhaftes Produkt angesehen.

Wie man aus dem vorhergehenden Text verstehen kann, ist das kennzeichnende Merkmal dieser Ausführungsform die Tatsache, daß das Datenzellenfeld 1 und das ECC-Zellenfeld 4 als einziges Speicherzellenfeld angesehen werden, und daß das einzige Speicherzellenfeld durch separates Einrichten einer Fehlerkorrekturfunktion für die Prüfung geprüft wird.

Fig. 3 zeigt nur Bauteile, die beim Vorliegen des Testsignals betrieben werden. In Fig. 3 wird der Testmodus beschrieben, der als Antwort auf das an die Wählereinheit 3 und den ECC-De coder 7 weitergeleitete Testsignal TEST läuft. Obwohl die Wählereinheit 3 zum besseren Verständnis des Testmodus aus dieser Figur weggelassen wurde, selektiert die Wählereinheit 3 in der Tat den Prüfdatenbestand TD und sendet diesen an das ECC-Zellenfeld 4. Der ECC-Decoder 7 decodiert den Datenbestand aus dem Datenzellenfeld 1 und dem ECC-Zellenfeld 4 durch Verwendung der vom Register 6 gesendeten ECC-Kontrollbits.

Im Testmodus empfängt und speichert das Datenzellenfeld den Schreibdatenbestand WD, und das ECC-Zellenfeld empfängt und speichert den von der Wählereinheit selektierten Prüfdaten bestand TD. Zur Erleichterung der Erklärung werden Schreib datenbestand WD und Prüfdatenbestand TD insgesamt als vorbestimmter Datenbestand wie zuvor erwähnt bezeichnet.

Der Prüf-ECC-Generator 5 empfängt den vorbestimmten Daten bestand, erzeugt die Prüf-ECC-Kontrollbits entsprechend dem vorbestimmten Datenbestand, und leitet die Prüf-ECC-Kontroll bits weiter zum Register 6.

Der ECC-Decoder 7 erkennt das Datenzellenfeld 1 und das ECC-Zel lenfeld 4 als ein einziges Speicherzellenfeld, und betreibt Fehlererfassung und Fehlerkorrektur der aus dem einzigen Speicherzellenfeld ausgelesenen Datenkombination, indem er die vom Register 6 gesendeten Prüf-ECC-Kontrollbits verwendet. Das Ergebnis der Fehlererfassung und Fehlerkorrektur ist der Lesedatenbestand RD.

Wie bereits vorher erwähnt, wird der Lesedatenbestand mit der in das einzige Speicherzellenfeld geschriebenen Datenkombi nation verglichen, und der Halbleiter-Datenspeicher wird dann als normales Produkt bewertet, wenn sowohl Datenbestand als auch Kombination als identisch angesehen werden. Im Halb leiter-Datenspeicher dieser Ausführungsform wird jeder Fehler mit Hilfe der ECC-Kontrollbits korrigiert, sogar wenn jedes Wort im einzigen Speicherzellenfeld einen Bitfehler pro Wort aufweist.

In diesem Fall soll der Lesedatenbestand RD vom ECC-Decoder 7 einen normalen Inhalt aufweisen, das heißt den gleichen Daten bestand als der vorbestimmte Datenbestand. In diesem Fall wird der Halbleiter-Datenspeicher dieser Ausführungsform nur durch die Beurteilung geprüft, ob die Datenkombination aus Schreib datenbestand WD und Prüfdatenbestand TD identisch ist oder zusammenfällt mit dem Lesedatenbestand RD. Dies bedeutet, daß der Halbleiter-Datenspeicher als normales Produkt angesehen wird, wenn das Gerät weniger als einen Bitfehler pro Wort auf weist. Wird der Halbleiter-Datenspeicher als normales Produkt bewertet und geliefert, führt dieser normale Vorgänge aus, nämlich normale Speichervorgänge wie in Fig. 4 beschrieben.

Im normalen Betriebsmodus empfängt und speichert das Daten zellenfeld 1 einen Schreibdatenbestand WD. Der ECC-Generator 2 empfängt den Schreibdatenbestand WD, erzeugt die normalen ECC-Kon trollbits entsprechend dem Schreibdatenbestand WD, und leitet die normalen ECC-Kontrollbits weiter zum ECC-Zellenfeld 4 durch die Wählereinheit 3. Die Wählereinheit 3, welcher in Fig. 4 weggelassen wurde, selektiert die vom ECC-Generator 2 erzeugten normalen ECC-Kontrollbits und leitet diese weiter zum ECC-Zellenfeld.

Der ECC-Decoder 7 betreibt Fehlererfassung und Fehlerkorrektur beim aus dem Datenzellenfeld 1 ausgelesenen Datenbestand, indem er die vom ECC-Zellenfeld 4 gesendeten normalen ECC-Kon trollbits verwendet und den Lesedatenbestand RD erzeugt. In diesem Fall wird ein einziger Fehler mit Hilfe der normalen ECC-Kontrollbits korrigiert, sogar wenn ein Bitfehler pro Wort in dem aus dem Zellenfeld 1 gelesenen Datenbestand auftritt.

Als nächstes wird der ECC-Decoder 7 im Halbleiter-Daten speicher dieser Ausführungsform weiter anhand Fig. 5 beschrieben.

Der ECC-Decoder gezeigt in Fig. 5 weist einen Syndromgenerator 71 auf, welcher verschiedene Syndrome erzeugt, die durch eine Bitadresse des Fehlers ansprechend auf eine Testsignal be stimmt werden. Aus diesem Grund weist der dargestellte Syn dromgenerator 71 einen Betriebsartenwahlteil 711 auf. Ist das Testsignal erst einmal eingegeben, so erzeugt der Syndrom generator 71 einen Syndromdatenbestand, der für jedes Syndrom ansprechend auf die Datenkombination aus dem Datenzellenfeld 1 und dem ECC-Zellenfeld 4 zusammen mit den ECC-Kontrollbits aus dem Register 6 stellvertretend ist. Andererseits erzeugt der Syndromgenerator 71 das andere Syndrom als Antwort auf den Datenbestand aus dem Datenzellenfeld 1 und den normalen ECC-Kon trollbits aus dem ECC-Zellenfeld 4.

Ein Syndrom-Decoder 72 und ein ECC-Zellensyndrom-Decoder 73 empfangen und decodieren das Syndrom aus dem Syndromgenerator 71, und leiten das decodierte Syndrom dann weiter zu einer Fehlerkorrektureinheit 74 beziehungsweise einer ECC-Zellen fehler-Korrektureinheit 75.

Die Fehlerkorrektureinheit 74 betreibt Fehlerkorrektur durch Empfang des decodierten Syndroms aus dem Syndromdecoder 72, welcher ein Fehlerbild anzeigt. Wenn die Fehlerkorrektur einheit 74 keine Fehler in den Daten aus dem Datenzellenfeld 1 erfaßt, verbleiben alle Daten unverändert in der Einheit. Wenn die Fehlerkorrektureinheit 74 einen Bitfehler erfaßt, korri giert diese den Fehler und erzeugt den Fehlerkorrekturdaten bestand als die Bestandteile des Lesedatenbestands RD.

Ebenso betreibt die Fehlerkorrektureinheit 75 Fehlererfassung, indem sie den Datenbestand aus dem ECC-Zellenfeld und den decodierten Datenbestand aus dem ECC-Zellensyndrom-Decoder 73 erhält. Diese Fehlererfassung wird in einer Art und Weise betrieben, welche der Fehlererfassung in der Fehlerkorrek tureinheit 74 ähnelt. Der fehlerkorrigierte Datenbestand wird als anderer Bestandteil des Lesedatenbestandes RD erzeugt.

Der Datenbestand aus der Fehlerkorrektureinheit 74 und die ECC-Zellenfehler-Korrektureinheit 75 bilden den Lesedaten bestand RD, und werden für die vorhergehend erwähnte Prüfung verwendet. In der vorhergehenden Erklärung diente der Hamming-Code als Beispiel für den ECC, aber jegliche anderen ECCs sind bei dieser Prüfung anwendbar, solange der ECC bei Erfassung von einem oder mehreren Fehlern pro Wort diesen beziehungs weise diese korrigieren kann.

Nun erfolgt eine weitere Erklärung des erfindungsgemäßen Halbleiter-Datenspeichers Zusammenhang mit einem konkreten Beispiel anhand der Prüfmatrix H und einem konkreten Schalt gefüge, das an die Matrix H angegliedert ist. Fig. 6 zeigt die beschriebene Prüfmatrix H, während die Fig. 7 und 8 insbe sondere den ECC-Generator 8 beziehungsweise den Syndromgene rator 71 zeigen. Weiter zeigt Fig. 9 insbesondere den Syndrom- Decoder 72 und den ECC-Zellensyndrom-Decoder 9, während die Fehlerkorrektureinheit 74 und die ECC-Zellenfehler-Korrek tureinheit 75 insbesondere in Fig. 10 veranschaulicht werden.

Im folgenden Beispiel wird vorausgesetzt, daß das Datenzel lenfeld 1 so konstruiert ist, daß es ein Wort von acht Bits speichern kann, und das ECC-Zellenfeld 4 und das Register 6 entsprechend so konstruiert sind, daß sie vier beziehungsweise fünf Bits speichern können. Falls das Datenzellenfeld 1 so konstruiert ist, daß es ein Wort von sechzehn Bits speichern kann, müssen das ECC-Zellenfeld 4 und Register 6 Bitkapazi täten von fünf Bits beziehungsweise sechs Bits aufweisen. Falls das Datenzellenfeld 1 so konstruiert ist, daß es ein Wort von zweiunddreißig Bits speichern kann, sollten ECC-Zellenfeld 4 und Register 6 eine Bitkapazität von sechs Bits beziehungsweise sieben Bits aufweisen.

Wie in Fig. 7 gezeigt, empfängt der ECC-Generator 8 im norma len Betriebsmodus das erste bis achte Schreibdatenbit WD₁ bis WD₈ und erzeugt die ersten vier normalen ECC-Kontrollbits. Die ersten vier vom ECC-Generator 8 erzeugten normalen ECC-Kon trollbits, werden durch den aus Auswahleinheiten bestehenden Betriebsartenwahlteil 81 zum ECC-Zellenfeld 4 weitergeleitet.

Die ersten vier normalen ECC-Kontrollbits werden wie folgt erzeugt. Das erste normale ECC-Kontrollbit wird als Ergebnis einer Antivalenz unter dem ersten, vierten, fünften, siebten und achten Schreibdatenbits WD₁, WD₄, WD₅, WD₇ und WD₈ erzeugt. Das zweite normale ECC-Kontrollbit wird als Ergebnis einer Antivalenz unter dem ersten, zweiten, fünften, sechsten und achten Schreibdatenbits WD₁, WD₂, WD₅, WD₆ und WD₈ erzeugt. Ebenso wird das dritte normale ECC-Kontrollbit als Ergebnis einer Antivalenz unter dem zweiten, dritten, fünften, sechsten und siebten Schreibdatenbit WD₂, WD₃, WD₅, WD₆ und WD₇ erzeugt. Ähnlich wird das vierte normale ECC-Kontrollbit als Ergebnis der Antivalenz unter dem dritten, dem vierten, dem sechsten, dem siebten, und dem achten Schreibdatenbits WD₃, WD₄, WD₆, WD₇ und WD₈.

Andererseits empfängt der ECC-Generator 8 im Testmodus die ersten acht Schreibdatenbits WD₁ bis WD₈ und die ersten vier Prüfdatenbits TD₁ bis TD₄, und erzeugt die ersten fünf Prüf-ECC-Kontrollbits. Die ersten vier Prüf-ECC-Kontrollbits werden insbesondere als Ergebnis einer Antivalenz unter den ersten vier normalen ECC-Kontrollbits erzeugt, die durch den gleichen Vorgang im normalen Betriebsmodus erzeugt werden, und den ersten vier Prüfdatenbits TD₁ bis TD₄, die jeweils jenen normalen ECC-Prüfbits entsprechen. Das fünfte Prüf-ECC-Kon trollbit wird durch Durchführung einer Antivalenz unter den Prüfdatenbits TD₁ bis TD₄ erzeugt. Die ersten fünf mit Hilfe des oben erwähnten Vorgangs erzeugten Prüf-ECC-Kontrollbits werden zum Register 6 weitergeleitet. Während dieses Vorgangs werden die ersten vier Prüfdatenbits TD₁ bis TD₄ durch den Betriebsartenwahlteil 81 an das ECC-Zellenfeld 4 weiterge leitet.

Das Datenzellenfeld 1 erzeugt die ersten acht Zelldatenbits DD₁ bis DD₈, welche die gleichen Werte aufweisen wie jeweils die ersten acht Schreibdatenbits WD₁ bis WD₈.

Das ECC-Zellenfeld 4 erzeugt die ersten vier ECC-Zelldatenbits BD₁ bis BD₄, welche die gleichen Werte aufweisen wie der spezifische Datenbestand, der im Betriebsartenwahlteil 81 er zeugt wird. Aus diesem Grund werden die ersten vier mit Hilfe des ECC-Zellenfeld 4 hergestellten ECC-Zelldatenbits BD₁ bis BD₄ als die ersten vier normalen ECC-Kontrollbits im normalen Betriebsmodus erzeugt, beziehungsweise als die ersten vier Prüfdatenbits TD₁ bis TD₄ im Testmodus.

Die ersten fünf Registerdatenbits TE₁ bis TE₅, die vom Register 6 gesendet werden, dienen als die ersten fünf ECC-Kontrollbits.

Wie in Fig. 8 dargestellt, weist der Syndromgenerator 71 einen Betriebsartenwahlteil 711 auf, der zur Abänderung eines vom Syndromgenerator 71 ansprechend auf ein Testsignal erzeugten Codes dient. Nach Eingabe des Testsignals ist der Betriebs artenwahlteil 711 betriebsbereit für den Test, selektiert die ersten vier Registerdatenbits TE₁ bis TE₄ und erzeugt das fünfte Syndromdatenbit SY₅, welches durch den Registerdaten bestand TE₅ und andere Signalen erzeugt wird. Andererseits wandelt der Betriebsartenwahlteil 711 im normalen Betriebs modus die ersten vier Registerdatenbits TE₁ bis TE₄ um in "0" und erzeugt jene Datenbits. Zur gleichen Zeit gibt der Be triebsartenwahlteil 711 das fünfte Syndromdatenbit Sy₅ als "0" aus.

Wie man anhand der obigen Verknüpfung verstehen kann, wird das Testsignal gemäß dieser Ausführungsform als positive Logik dargestellt, und falls das Testsignal "L" ist, gibt der Be triebsartenwahlteil 711 alle "0" als die ersten vier Register datenbits TE₁ bis TE₄ und das fünfte Syndromdatenbit SY₅ aus. Andererseits, falls das Testsignal "H" ist, dann gibt der Be triebsartenwahlteil 711 die ersten vier Registerdatenbits TE₁ bis TE₄ und das fünfte Syndromdatenbit SY₅ aus.

Im ganzen gesehen arbeitet der Syndromgenerator 71 in Zusam menhang mit dem Betriebsartenwahlteil 711 in der nachfolgend beschriebenen Art und Weise.

Im normalen Betriebsmodus wird der Syndromgenerator 71 mit den ersten acht Zelldatenbits DD₁ bis DD₈ aus dem Datenzellenfeld 1 und den ersten vier ECC-Zellendatenbits BD₁ bis BD₄ aus dem ECC-Zellenfeld 4 versorgt. Der Syndromgenerator 71 erzeugt die ersten Syndromdatenbits SY₁ bis SY₄ und leitet diese Syn dromdatenbits weiter zum Syndromdecoder 72. In diesem Fall ist das fünfte Syndromdatenbit SY₅ "0".

Andererseits wird im Testbetrieb der Syndromgenerator 71 mit den ersten acht Zelldatenbits DD₁ bis DD₈, den ersten vier ECC-Zelldatenbits BD₁ bis BD₄, und den ersten fünf Regis terdatenbits TE₁ bis TE₅ zur Erzeugung der ersten fünf Syndromdatenbits SY₁ bis SY₅ versorgt.

Die ersten fünf Syndromdatenbits SY₁ bis SY₅ werden ins besondere wie folgt erzeugt. Das erste Syndromdatenbit SY₁ wird durch die Durchführung einer Antivalenz unter dem ersten, vierten, fünften, siebten und achten Zelldatenbits DD₁, DD₄, DD₅, DD₇ und DD₈, dem ersten ECC-Zelldatenbit BD₁ und dem ersten Registerdatenbit TE₁ erzeugt. Das zweite Syndromdaten bit SY₂ wird als Ergebnis der Durchführung einer Antivalenz unter dem ersten, zweiten, fünften, sechsten und achten Zell datenbits DD₁, DD₂, DD₅, DD₆ und DD₈, dem zweiten ECC-Zell datenbit BD₂ und dem zweiten Registerdatenbit TE₂ erzeugt. Das dritte Syndromdatenbit SY₃ wird als Ergebnis der Durch führung einer Antivalenz unter dem zweiten, dritten, fünften, sechsten und siebten Zelldatenbits DD₂₁ DD₃, DD₅, DD₆ und DD₇, dem dritten ECC-Zelldatenbit BD₃ und dem dritten Register datenbit TE₃ erzeugt. Das vierte Syndromdatenbit SY₄ wird als Ergebnis der Durchführung einer Antivalenz unter dem dritten, vierten, sechsten, siebten und achten Zelldatenbits DD₃, DD₄, DD₆, DD₇ und DD₈, dem vierten ECC-Zelldatenbit BD₄ und dem vierten Registerdatenbit TE₄ erzeugt. Und das fünfte Syndrom datenbit SY₅ wird als Ergebnis der Durchführung einer Antiva lenz unter den ersten vier ECC-Zelldatenbits BD₁ bis BD₄ und dem fünften Registerdatenbit TE₅ erzeugt. Da die ersten vier Registerdatenbits TE₁ bis TE₄ im normalen Betriebsmodus alle "0" ergeben, erzeugt der Syndromgenerator 71 die gleichen Ergebnisse wie die Antivalenz, bei welcher keine Registerdaten berücksichtigt werden. Und zur gleichen Zeit gibt der Syndrom generator 71 auch das Syndromdatenbit SY₅ als "0" aus.

Wie in Fig. 9 dargestellt, empfängt der Syndromdecoder 72 die ersten fünf Syndromdatenbits SY₁ bis SY₅, führt falls notwendig nach Umkehrung jedes Syndromdatenbits eine UND-Ver knüfpung durch, und erzeugt die ersten acht Syndrom-Deco dierbits SD₁ bis SD₈. Die ersten acht Syndromdecodierbits SD₁ bis SD₈ werden dann an die Fehlerkorrektureinheit 74 weitergeleitet.

Der ECC-Zellensyndrom-Decoder 73 empfängt die ersten fünf Syndromdatenbits SY₁ bis SY₅, führt gemäß Fig. 9 falls notwendig nach Umkehrung jedes Syndromdatenbits eine UND-Ver knüfpung durch, und erzeugt die ersten vier ECC-Syndrom-De codierbits SB₁ bis SB₄. Die ersten vier ECC-Syndrom-De codierbits SB₁ bis SB₄ werden an die ECC-Zellen fehler-Korrektureinheit 75 weitergeleitet.

Wie in Fig. 10 dargestellt, empfängt die Fehlerkorrekturein heit 74 die ersten acht Zelldatenbits DD₁ bis DD₈ vom Da tenzellenfeld 1 und die ersten acht Syndrom-Decodierbits SD₁ bis SD₈ von der Syndrom-Decodiereinheit 72, führt eine ODER-Ver knüpfung der entsprechenden Datenbestände durch, und liefert das Ergebnis der ODER-Verknüpfung als die ersten acht Lesedatenbits RD₁ bis RD₈.

Ebenso wie in der obigen Erklärung der Fehlerkorrektureinheit 74, empfängt die ECC-Zellenfehler-Korrektureinheit 75 die ersten vier ECC-Zelldatenbits BD₁ bis BD₄ aus dem ECC-Zellenfeld 4 und die ersten vier ECC-Syndrom-Decodierbits SB₁ bis SB₄ aus dem ECC-Zellensyndromdecoder 73, führt eine ODER-Ver knüpfung der entsprechenden Datenbestände durch, und gibt dann das Ergebnis der ODER-Verknüpfung als das neunte bis zwölfte Lesedatenbit RD₉ bis RD₁₂ aus.

Im Halbleiter-Datenspeicher, welcher den oben erwähnten Aufbau aufweist, kann mit Hilfe der Prüfung beurteilt werden, ob der oder die Fehler ein schwerwiegendes Problem im tatsächlichen Gebrauch verursachen können, sogar falls die oben erwähnte Prüfung jeder Speicherzelle, welche die Prüfmatrix H gemäß Fig. 6 verwendet, einen oder mehrere Fehler erfaßt. Genauer gesagt, kann durch die Prüfung gemäß dieser Ausführungsform leicht zwischen dem Fall, daß jedes Wort weniger als einen Bitfehler aufweist, wenn das Datenzellenfeld 1 und das ECC-Zellenfeld 4 als ein einziges Speicherzellenfeld betrachtet werden und dem Fall, daß jedes Wort mehr als zwei Bitfehler aufweist, unterschieden werden.

In der obigen Beschreibung der Ausführungsform weist der Prüf- Fehlerkorrekturcode die gleiche Korrekturfähigkeit auf als der normale Fehlerkorrekturcode, welcher zur Korrektur eines einzigen Fehlers pro Wort fähig ist. Die Korrekturfähigkeit des Prüf-Fehlerkorrekturcodes darf jedoch nicht höher sein als die Korrekturfähigkeit des normalen Fehlerkorrekturcodes. Unter diesen Umständen kann der Prüf-Fehlerkorrekturcode jegliche Fehler korrigieren, die dessen Korrekturfähigkeit nicht überschreiten und welche von Natur aus nicht über die Korrekturfähigkeit des normalen Fehlerkorrekturcodes hinaus gehen. Aus diesem Grund verursacht sogar der Halbleiter- Datenspeicher, welcher Fehler aufweist, im normalen Gebrauch keine ernsthaften Probleme.

Aus der obigen Beschreibung ist es leicht verständlich, daß die erfindungsgemäße Ausbeute des Halbleiter-Datenspeichers erheblich verbessert werden kann. Darüberhinaus ist die Methode zu diesem Zweck sehr einfach.

Während diese Erfindung bisher in Verbindung mit wenigen Ausführungsformen beschrieben wurde, ist es für Fachleute nicht weiter schwierig, diese Erfindung auf verschiedenartige Weise in die Praxis umzusetzen. Es ist zum Beispiel möglich, eine Vielzahl von Korrekturcodes wie zum Beispiel den Reed-Solomon Code, den BCH-(Bode-Chaudhuri-Hocquenghem) Code oder ähnliche Codes zu verwenden, welche eine höhere Korrektur fähigkeit als der in den oben erwähnten Ausführungsformen veranschaulichte Hamming-Code aufweisen. Dies bedeutet, daß diese Erfindung auf die Korrektur eines einzigen Fehlers beschränkt ist.

Claims

1. Prüfverfahren für einen Halbleiter-Datenspeicher, welcher einen Speicherabschnitt aufweist, der sich aus einem Daten zellenfeld und einem Fehlerkorrekturcode-Feld zur Speicherung eines Datenbestandes beziehungsweise eines normalen Fehler korrekturcodes zusammensetzt und eine Fehlerkorrektur mit Hilfe eines normalen Fehlerkorrekturcodes ausführt, welcher dem genannten Datenbestand entspricht und eine Fehlerkor rekturfähigkeit zur Korrektur einer vorbestimmten Anzahl von Fehlern aufweist, dadurch gekennzeichnet, daß
mit Hilfe des Prüfverfahrens überprüft wird, ob Fehler, welche die Korrekturfähigkeit überschreiten, im Speicherabschnitt auftreten oder nicht, damit beurteilt werden kann, ob der fragliche Halbleiter-Datenspeicher normal ist, wenn die darin auftretenden Fehler die Korrekturfähigkeit nicht überschreiten.

2. Prüfverfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Überprüfungsschritt mit Hilfe des normalen unbenützten Fehlerkorrekturcodes durchgeführt wird.

3. Prüfverfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Überprüfung folgende Schritte aufweist:
Speicherung von Datenbeständen und Prüf-Datenbeständen in einem Datenzellenfeld beziehungsweise einem Fehlerkorrektur- Feld;
Erzeugung eines Prüf-Fehlerkorrekturcodes, welcher eine Prüf- Korrekturfähigkeit gleich der Korrekturfähigkeit des normalen Fehlerkorrekturcodes aufweist und die Kombination jedes Da tenbestandes mit jedem Prüf-Datenbestand entsprechend jedes Datenbestands betrifft; und
Fehlerkorrektur in jeder Kombination entsprechend des Prüf- Fehlerkorrekturcodes zur Gewinnung einer fehlerkorrigierten Kombination und zur Beurteilung, ob der fragliche Halbleiter- Datenspeicher normal ist, wenn die Fehler in der fehler korrigierten Kombination nicht existieren.

4. Prüfverfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Speicherung folgende Schritte aufweist:
Speicherung jedes Datenbestandes im Datenzellenfeld; und
Speicherung jedes Prüf-Datenbestands entsprechend jedem Datenbestand im Fehlerkorrekturcode-Feld an jeder Stelle, welche der Stelle jedes Datenbestandes unabhängig diesem entspricht.

5. Halbleiter-Datenspeicher, dadurch gekennzeichnet, daß er speziell im normalen Betriebsmodus zur Durchführung von Schreib- und Leseoperationen einer Vielzahl von Datenbeständen betriebsfähig ist, wobei jeder Datenbestand mit Hilfe eines normalen Fehlerkorrekturcodes einer Fehlerkorrektur unterzogen wird, und weiter im Testmodus zur Durchführung eines Prüf verfahrens ansprechend auf ein Testsignal betriebsfähig ist, wobei sich der Halbleiter-Datenspeicher aus folgenden Bauteilen zusammensetzt:
einem Datenzellenfeld zur Speicherung jedes Datenbestandes;
einem Fehlerkorrekturcode-Datenzellenfeld, das zusammen mit dem Datenzellenfeld einen Speicherabschnitt zur Speicherung des normalen Fehlerkorrekturcodes bildet, welcher sich mit jedem Datenbestand befaßt und Fehlerkorrekturfähigkeit zur Korrektur einer vorbestimmten Anzahl von Fehlern im normalen Betriebsmodus aufweist; und
einer Prüfvorrichtung, die im Testmodus auf das Testsignal anspricht und zur Überprüfung dient, ob Fehler, die die Fehlerkorrekturfähigkeit überschreiten, im Speicherabschnitt auftreten und dort den überprüften Datenbestand bilden, und weiter beurteilt, ob der betreffende Halbleiter-Datenspeicher normal arbeitet, wenn darin auftretende Fehler durch die Verwendung des überprüften Datenbestandes die Korrekturfähigkeit nicht überschreiten.

6. Halbleiter-Datenspeicher nach Anspruch 5, dadurch ge kennzeichnet, daß das genannte Fehlerkorrekturcode-Feld einen Prüfdatenbestand anstatt des normalen Fehlerkorrekturcodes speichert und nicht jeder Datenbestand im Testmodus mit Hilfe des normalen Fehlerkorrekturcodes der Fehlerkorrektur unter zogen wird.

7. Halbleiter-Datenspeicher nach Anspruch 6, dadurch ge kennzeichnet, daß die genannte Prüfvorrichtung folgendes aufweist:
eine Hilfsvorrichtung zur Erzeugung von Codes ansprechend auf den Datenbestand und den Prüfdatenbestand, mit welcher ein Prüf-Fehlerkorrekturcode erzeugbar ist, welcher eine Prüf- Korrekturfähigkeit aufweist, die gleich der Korrekturfähigkeit des normalen Fehlerkorrekturcodes ist und die Kombination jedes Datenbestandes mit dem entsprechenden Prüf-Datenbestand betrifft; und
einen Fehlerkorrekturcode-Decoder, der mit dem Datenzel lenfeld, dem Fehlerkorrekturcode-Feld und der Codeer zeugungsvorrichtung verbunden ist, zur Korrektur von Fehlern, die in einer Auslese-Kombination aus jedem Datenbestand und Prüf-Datenbestand auftreten, welche aus dem Datenzellenfeld und dem Fehlerkorrekturcode-Feld entsprechend dem Prüf-Fehler korrekturcode im Testmodus zur Erzeugung einer fehlerkorri gierten Kombination als der überprüfte Datenbestand ausgelesen wird; und zur Beurteilung, ob der betreffende Halbleiter-Da tenspeicher normal arbeitet, wenn die Fehler in der fehler korrigierten Kombination nicht existieren.

8. Halbleiter-Datenspeicher nach Anspruch 7, dadurch gekenn zeichnet, daß die Codeerzeugungsvorrichtung folgendes auf weist:
einen Fehlerkorrekturcode-Generator, der mit jedem Daten bestand und diesem entsprechenden Prüf-Datenbestand versorgt wird und mit welchem ein Prüf-Fehlerkorrekturcode erzeugbar ist, welcher die Kombination jedes Datenbestands mit dem Prüfdatenbestand entsprechend dem Datenbestand betrifft; und
ein Register, das mit dem Fehlerkorrekturcode-Generator verbunden ist, zur vorübergehenden Speicherung des Prüf- Fehlerkorrekturcodes, damit dieser an den Fehlerkorrek turcode-Decoder weitergegeben werden kann.

9. Halbleiter-Datenspeicher nach Anspruch 8, dadurch gekenn zeichnet, daß der genannte Fehlerkorrekturcode-Generator weiter einen ausgewählten normalen Fehlerkorrekturcode und einen Prüf-Datenbestand erzeugt, und diesen ausgewählten normalen Fehlerkorrekturcode und den Prüf-Datenbestand im Fehlerkorrekturcode-Feld speichert, wobei der Prüfdatenbestand ansprechend auf das Testsignal erzeugt wird.

10. Halbleiter-Datenspeicher nach Anspruch 8, dadurch gekenn zeichnet, daß der genannte Fehlerkorrekturcode-Generator im normalen Betriebsmodus die Funktion der Erzeugung eines nor malen Fehlerkorrekturcodes ansprechend auf jeden Datenbestand übernimmt.

11. Halbleiter-Datenspeicher nach Anspruch 7, dadurch gekenn zeichnet, daß die Codeerzeugungsvorrichtung folgendes auf weist:
einen Fehlerkorrekturcode-Generator, der mit jedem Daten bestand versehen ist und zur Erzeugung eines normalen Feh lerkorrekturcodes auf jeden dieser Datenbestände anspricht;
eine Auswahleinheit zur Selektion des normalen Fehlerkorrek turcodes ansprechend auf keine Testsignale und des Prüfdaten bestands ansprechend auf das Testsignal zur Erzeugung des ausgewählten Fehlerkorrekturcodes im Fehlerkorrekturcode-Feld;
einen Prüf-Fehlerkorrekturcode-Generator, der mit jedem Datenbestand und diesem entsprechenden Prüfdatenbestand versehen wird und zur Erzeugung des Prüf-Fehlerkorrekturcodes dient, welcher die Kombination jedes Datenbestandes mit dem entsprechenden Prüfdatenbestand betrifft; und
ein Register, das mit einem Fehlerkorrekturcode-Generator verbunden ist und zur vorübergehenden Speicherung des Prüf- Fehlerkorrekturcodes dient, damit dieser an den Fehler korrekturcode-Decoder weitergegeben werden kann.

12. Halbleiter-Datenspeicher nach Anspruch 7, dadurch gekenn zeichnet, daß der genannte Fehlerkorrekturcode-Decoder weiter einen Lesedatenbestand korrigiert, der aus dem Datenzellenfeld als jeder Datenbestand entsprechend dem normalen, im normalen Betriebsmodus aus dem Fehlerkorrekturcode-Feld ausgelesenen Fehlerkorrekturcode, ausgelesen wird.

13. Halbleiter-Datenspeicher nach Anspruch 7, dadurch gekenn zeichnet, daß der genannte Fehlerkorrekturcode-Decoder folgen des aufweist:
einen Syndromgenerator, der mit einem Lesedatenbestand als jeder aus dem Datenzellenfeld ausgelesene Datenbestand ver sorgt wird, weiter mit einem besonderen Datenbestand als einer der normalen Fehlerkorrekturcodes und dem Prüfdatenbestand, der im normalen Betriebsmodus beziehungsweise im Testmodus aus dem Fehlerkorrekturcode-Feld ausgelesen wird und mit einem Prüf-Fehlerkorrekturcode von der Codeerzeugungsvorrichtung für das Erzeugen eines Syndromdatenbestands;
eine Syndromdecodiervorrichtung, die mit dem Syndromgenerator verbunden ist, für das Decodieren eines Syndromdatenbestandes zur Erzeugung eines decodierten Syndromdatenbestandes; und
eine Fehlerkorrekturvorrichtung, die mit einem Lesedaten bestand, dem besonderen Datenbestand und dem decodierten Syndromdatenbestand versorgt wird, zur Korrektur der in der ausgelesenen Kombination auftretenden Fehler entsprechend dem decodierten Syndromdatenbestand im Testmodus für die Erzeugung der fehlerkorrigierten Kombination.

14. Halbleiter-Datenspeicher nach Anspruch 13, dadurch ge kennzeichnet, daß die Syndromdecodiervorrichtung folgendes aufweist:
einen ersten Syndromdecoder, der auf den Syndromdatenbestand anspricht, zur Decodierung des Syndromdatenbestands in einen decodierten Syndromdatenbestand, welcher für das Datenzel lenfeld bestimmt ist; und
einen zweiten Syndromdecoder, der auf den Syndromdatenbestand anspricht, zur Dekodierung des Syndromdatenbestands in einen zweiten decodierten Syndromdatenbestand, welcher für das Feh lerkorrekturcode-Feld bestimmt ist und zusammen mit dem ersten decodierten Syndromdatenbestand den gesamten decodierten Syndromdaten-bestand bildet.

15. Halbleiter-Datenspeicher nach Anspruch 14, dadurch gekennzeichnet, daß die Fehlerkorrekturvorrichtung folgendes aufweist:
eine erste Fehlerkorrektureinheit, die mit einem Datenzel lenfeld und einem ersten Syndromdecoder verbunden ist, zur Korrektur mindestens eines im Lesedatenbestand auftretenden Fehlers entsprechend dem ersten decodierten Syndromdaten bestand für das Schaffen eines ersten fehlerkorrigierten Datenbestands; und
eine zweiten Fehlerkorrektureinheit, die mit einem Fehler korrekturcode-Feld und dem zweiten Syndromdecoder verbunden ist, zur Korrektur mindestens eines im besonderen Datenbestand als Prüfdatenbestand auftretenden Fehlers entsprechend dem zwei ten decodierten Syndromdatenbestand im Testmodus für das Schaffen eines zweiten fehlerkorrigierten Datenbestands, welcher zusammen mit dem ersten fehlerkorrigierten Daten bestand den gesamten fehlerkorrigierten Datenbestand bildet.