JP5038549B2 - メモリ診断方法、メモリ診断装置およびメモリ診断プログラム - Google Patents

メモリ診断方法、メモリ診断装置およびメモリ診断プログラム Download PDF

Info

Publication number
JP5038549B2
JP5038549B2 JP2012504237A JP2012504237A JP5038549B2 JP 5038549 B2 JP5038549 B2 JP 5038549B2 JP 2012504237 A JP2012504237 A JP 2012504237A JP 2012504237 A JP2012504237 A JP 2012504237A JP 5038549 B2 JP5038549 B2 JP 5038549B2
Authority
JP
Japan
Prior art keywords
data
area
memory
stored
diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012504237A
Other languages
English (en)
Other versions
JPWO2011111211A1 (ja
Inventor
洋史 山田
康晴 板野
悦司 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP5038549B2 publication Critical patent/JP5038549B2/ja
Publication of JPWO2011111211A1 publication Critical patent/JPWO2011111211A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

本発明は、プロセスで書き換え可能なメモリを診断するメモリ診断方法、メモリ診断装置およびメモリ診断プログラムに関する。
プロセス産業における電気・電子・プログラマブル電子関連の機能安全に関する国際規格が定められている(非特許文献1)。非特許文献1は、電気・電子機器などの機能または故障・障害によって人命に大きな影響を与えるものなどを対象とする。例えば、輸送機器、化学プラント、医療機器などにおける機能安全が相当する。
安全性に影響を及ぼす要因として、主にハードウェアに関して、部品や材料の劣化、製品のばらつきなどにより起こるランダムハードウェア故障が想定される。非特許文献1は、ランダムハードウェア故障に対して、冗長化や多様化によるシステムの信頼性向上や、自己診断機能設置などの対策が必要であると規定している。また、確率論的危険(リスク)解析などによって、全体システムのリスクが許容リスクを下回るようにするために、当該安全装置の安全度水準(SIL=Safety Integrity Level)を決定することとしている。非特許文献1は、要求安全度水準が比較的低いSIL1から最も水準の高いSIL4まで4段階を規定している。非特許文献1は、SIL2に対して障害検出および診断を推奨しており、SIL3およびSIL4では、障害検出および診断を強く推奨している。
CPU(Central Processing Unit)でプログラムを実行することによって処理を行う機器では、プログラム動作の高速化のため、ROM(Read-Only Memory)からアクセス速度の速いRAM(Random-Access Memory)にプログラムを読み込んで実行することが一般に行われている。このため、RAMには、プログラムの実行中に変更されるデータと変更されないデータが混在する。
RAMに記憶されたデータは、RAMの故障、製造上の障害、または宇宙線等によるデータの意図しない改変が発生する可能性がある。RAMに記憶したデータが正常であることを定期的に確認するため、プログラムまたは他のロジック回路により診断する必要がある。
例えば、特許文献1には、制御対象の制御中に、記憶手段をチェックする方法が記載されている。特許文献1の記憶手段のチェック方法は、データを記憶する複数のRAMのバンクを備えたRAMのバンクのチェック方法であって、チェック対象となる2つのRAMのバンクに同じチェック処理(制御演算と監視演算)を行い、その両演算結果(チェック結果)が同じか否かを判別するようにする。制御演算および監視演算した結果をそれぞれのRAMのバンクに書き込みし、その書き込みした値を読み出して、両者の値が一致するか否かを判定する。
特開2002−288047号公報
IEC 61508-1 〜 IEC 61508-7, International Electrotechnical Commission: 1998-12 〜 2000-03
プロセスの実行中に変更されるデータは、巡回冗長検査(以下、CRC=Cyclic Redundancy Check)または二重書き込み(double RAM)等を用いて診断を行う場合、データが変更されると同時に、確認元のデータ(CRC符号または比較元データ)を書き換える必要がある。そのため、ソフトウエア処理が煩雑になる。
プロセスの実行中に変更されないデータは、チェッカーボード、ウォークビット等の診断を行う場合、診断の処理そのものが書き換えられる虞があるため、プログラムの動作を監視しながら書き込み、読み出しを行う必要がある。そのため、ソフトウエア処理が煩雑になる。
本発明は、上述のような事情に鑑みてなされたもので、プロセスの実行中にそのプロセスが使用するメモリの診断を比較的容易に行えるメモリ診断方法、メモリ診断装置およびメモリ診断プログラムを提供することを目的とする。
本発明の第1の観点に係るメモリ診断方法は、プロセスの実行中にプロセスが使用するメモリを診断する方法である。変動領域診断ステップは、プロセスが書き込み処理を行う可能性のある第1のデータを記憶するメモリの変動領域において、変動領域に記憶している第1のデータを、記憶しているメモリの領域以外の退避領域に記憶させ、その退避領域に記憶させた第1のデータを記憶していた変動領域に既知のデータを書き込む。そして、既知のデータを書き込んだ同じ領域のデータを読み出して、書き込んだ既知のデータと一致するか否かを判断する。また、固定領域診断ステップは、プロセスの実行中に変更されない第2のデータを記憶するメモリの領域である固定領域において、記憶するデータに予め誤り検出符号を付加して固定領域に記憶しておく。そして、固定領域から読み出したデータから演算した誤り検出符号と、付加して記憶した誤り検出符号とを比較してデータ誤りの有無を判断する。
本発明の第2の観点に係るメモリ診断装置は、プロセスの実行中にプロセスが使用するメモリの診断を行う。変動領域診断部は、プロセスが書き込み処理を行う可能性のある第1のデータを記憶するメモリの変動領域において、変動領域に記憶している第1のデータを、記憶しているメモリの領域以外の退避領域に記憶させ、その退避領域に記憶させた第1のデータを記憶していた変動領域に既知のデータを書き込む。そして、既知のデータを書き込んだ同じ領域のデータを読み出して、書き込んだ既知のデータと一致するか否かを判断する。また、固定領域診断部は、プロセスの実行中に変更されない第2のデータを記憶するメモリの領域である固定領域において、記憶するデータに予め誤り検出符号を付加して固定領域に記憶しておく。そして、固定領域から読み出したデータから演算した誤り検出符号と、付加して記憶した誤り検出符号とを比較してデータ誤りの有無を判断する。
本発明の第3の観点に係るメモリ診断プログラムは、コンピュータに、そのコンピュータでプロセスを実行しているときに、本発明の第1の観点に係るメモリ診断方法を実行させることを特徴とする。
本発明によれば、プロセスが書き換えることのないデータと書き換える可能性のあるデータが混在するメモリを、プロセスの実行中に比較的容易に診断することができる。
本発明の実施の形態1に係るプロセス実行装置の構成例を示すブロック図である。 実施の形態1に係るプロセス実行装置のハードウェア構成の例を示すブロック図である。 実施の形態1に係るプロセス実行装置のRAM割当の例を示す図である。 実施の形態1に係る固定領域診断の例を説明する図である。 実施の形態1に係る固定領域診断の異なる例を説明する図である。 実施の形態1に係る変動領域診断の例を説明する図である。 変動領域の一部のデータを退避領域に記憶させた状態を示す図である。 変動領域の一部に検査用データを記憶させた状態を示す図である。 実施の形態1に係る固定領域の誤り検出符号を設定する動作の一例を示すフローチャートである。 実施の形態1に係る固定領域診断の動作の一例を示すフローチャートである。 実施の形態1に係る変動領域診断の動作の一例を示すフローチャートである。 本発明の実施の形態2に係るブレーキ制御システムの構成例を示すブロック図である。 本発明の実施の形態3に係るプロセス実行装置の構成例を示すブロック図である。
(実施の形態1)
図1は、本発明の実施の形態1に係るプロセス実行装置の構成例を示すブロック図である。プロセス実行装置100は、メモリ診断部1、プロセス実行部5、ROM(Read-Only Memory)6、およびRAM(Random-Access Memory)7から構成されている。RAM7は固定領域8と変動領域9に分けられる。メモリ診断部1は、固定領域診断部2、変動領域診断部3および診断結果通知部4を備える。
ROM6にはプロセス実行部5の処理を行うプログラム、定数データおよびその他のデータが記憶されている。ROM6のプログラムと定数データは、RAM7の固定領域8にロードされる。プロセス実行部5は、ROM6からRAM7にロードされたプログラムが、RAM7および入出力装置などを資源として用いてCPUで実行されることによって、プロセス実行装置100の目的の処理を行う。
RAM7の固定領域8は、ROM6に記憶されているプログラムと定数データがロードされ、プロセス実行中にデータが書き換えられることがない領域である。RAM7の変動領域9は、プロセスが実行中に作業領域として用いる記憶領域である。変動領域9には、変数、定数、一次記憶される各種のパラメータ、および、プロセス実行中のCPUスタックなどが記憶される。なお、本実施の形態では、診断対象をRAM7としているが、書き換え可能な記憶媒体であれば、NVRAM(Non Volatile RAM:不揮発性メモリ)、EEPROM(Electrically Erasable Programmable ROM)、Flash ROMなどでも診断対象とすることができる。また、1種類の記憶媒体に限らず、RAM、NVRAM、EEPROMなどの組合せを診断対象とすることもできる。
メモリ診断部1の固定領域診断部2は、プロセス実行部5の処理中に、RAM7の固定領域8に記憶されたデータが正しいか否かを診断する。固定領域8の診断は、固定領域8に記憶するデータに予め誤り検出符号を付加しておいて、固定領域8から読み出したデータから演算した誤り検出符号と、付加して記憶した誤り検出符号とを比較してデータ誤りの有無を判断することによって行う。
変動領域診断部3は、プロセス実行部5の処理中に、RAM7の変動領域9が正常に動作するか否かを診断する。変動領域9の診断は、変動領域9に記憶しているデータを記憶している領域以外の退避領域に記憶させ、そのデータを記憶していた変動領域9に既知のデータを書き込み、同領域のデータを読み出して、書き込んだ既知のデータと一致するか否かを判断することによって行う。
既知のデータとは、変動領域9に書き込む前にそのビットパターンが変動領域診断部3で判っているデータであって、変動領域9に書き込んだのちも変動領域診断部3で他のデータと比較できるデータである。既知のデータには、プログラムのデータで定義される固定データと、プログラムまたは論理演算回路で何らかの演算を行って生成されるデータの場合がある。固定データには、複数のビットパターンから選択するものを含む。演算を行って生成されるデータには、例えば、メモリ診断を行う回数や時刻から所定の演算式で算出するデータ、あるいは擬似乱数を発生してビットパターンを生成するデータなどを含む。演算を行って生成されるデータとして、変動領域9に記憶しているデータを読み出してビット反転させたデータを用いることもできる。
診断結果通知部4は、固定領域診断部2または変動領域診断部3でデータ誤りを検出した場合に、データ誤りがあったことをプロセス実行部5に通知する。
実施の形態1では、メモリ診断部1は、プロセス実行部5と同じように、ROM6からRAM7にロードされたプログラムが、RAM7を資源として用いてCPUで実行されることによって、メモリ診断処理を行う。
図2は、実施の形態1に係るプロセス実行装置のハードウェア構成の例を示すブロック図である。プロセス実行装置100は、図2に示すように、CPU21、RAM7、ROM6およびI/O24を備える。RAM7、ROM6およびI/O24はいずれも内部バス20を介してCPU21に接続されている。
ROM6に記憶されRAM7にロードにされる制御プログラム25が、CPU21の上で走行することによって、プロセス実行装置100の処理を実行する。
RAM7は、ROM6に記憶されている制御プログラム25をロードし、プロセス実行部5およびメモリ診断部1の作業領域として用いられる。図2に示す例では、診断対象をCPU21の外部RAMとしているが、CPU21に内蔵されたRAMでもよい。
ROM6は、一般的な読み出し専用メモリ(Read-Only Memory)で構成されるが、それ以外にフラッシュメモリ、ハードディスク、DVD−RAM(Digital Versatile Disc Random-Access Memory)、DVD−RW(Digital Versatile Disc ReWritable)等の不揮発性メモリから構成される場合がある。ROM6は、CPU21を用いてプロセス実行部5およびメモリ診断部1の処理を行うためのプログラムを予め記憶する。
I/O24は、プロセス実行装置100が外部の機器とデータの授受を行うために、様々な入出力装置または通信装置と接続する、シリアルインタフェースまたはパラレルインタフェースから構成される。プロセス実行装置100はI/O24を介して、外部の機器とデータを入出力する。
図3は、実施の形態1に係るプロセス実行装置のRAM割当の例を示す図である。RAM7 には、プログラムデータ(制御、診断)71、変数72 、定数73、動作に関するパラメータ74、CPUスタック75等多種のデータが記憶される。RAM7にはさらに、プログラムデータの誤り検出符号81が記憶される。プログラムデータ71および誤り検出符号81は、固定領域8に含まれる。その他の変数72、定数73、パラメータ74およびCPUスタック75などは変動領域9に含まれる。
本実施の形態では、固定領域8の診断に用いる誤り検出の方法として、2重書き込み、パリティ符号、チェックサム、ハミング符号、巡回冗長検査(CRC)、またはハッシュ関数を用いる誤り検出を含む。2重書き込みの参照用データまたはそのビット反転データは、誤り検出符号81の1種である。本実施の形態では、誤り検出符号は、誤り検出訂正符号を含むものとする。
固定領域診断部2は、プロセス実行部5の処理を開始するのに先立って、固定領域8に記憶するデータに誤り検出符号81を付加する。そして、プロセス実行部5の処理中に、固定領域8から読み出したデータから演算した誤り検出符号と、先に付加した誤り検出符号81とを比較してデータ誤りの有無を判断する。
図4は、実施の形態1に係る固定領域診断の例を説明する図である。図4の例では、誤り検出符号81として、ビット反転したプログラムデータを用いる。ビット反転したデータを書き込むことは、2重書き込みの一種である。プロセス実行装置100を起動すると、ROM6のプログラムデータ61がRAM7の固定領域8にロードされる。固定領域8にロードされたプログラムデータ71はCPU21で実行され、プロセス実行部5およびメモリ診断部1の処理を行う。
固定領域診断部2は、プロセス実行部5の処理を開始するのに先立って、プログラムデータをビット反転して、誤り検出符号81として固定領域8に記憶する。固定領域診断部2は、プロセス実行部5の処理中に、固定領域8からプログラムデータ71を読み出しビット反転させて、対応する誤り検出符号81(ビット反転したプログラムデータ)と比較する(図4矢印C)。ビット反転したプログラムデータ71と誤り検出符号81に相違があれば、固定領域診断部2は、RAM7のその部分に障害があると判断する。
固定領域診断部2は、プログラムデータ71のビット反転と誤り検出符号81の比較をプログラムデータ全体を一括して行う必要はない。適当なブロックに分割して、ブロックごとにビット反転および比較を行えばよい。また、固定領域8の診断は、いつでも中断して再開することができるので、プロセス実行部5の処理より優先度の低いタスクで実現することができる。
図5は、実施の形態1に係る固定領域診断の異なる例を説明する図である。図5の例では、誤り検出符号81として、巡回冗長検査符号(CRC符号)を用いる。固定領域診断部2は、プログラムデータ71をブロックに分割して、ブロックごとにCRC符号を演算する。CRC符号は、プログラムデータ71とは別の領域に記憶する。図5では、ブロック#1〜#nのそれぞれのCRC符号を、#1CRC〜#nCRCにそれぞれ記憶している。
固定領域診断部2は、プロセス実行部5の処理を開始するのに先立って、プログラムデータ71のブロックごとのCRC符号を固定領域8に記憶する。固定領域診断部2は、プロセス実行部5の処理中に、固定領域8から順次プログラムデータ71のブロックを読み出し、そのCRC符号を演算する。そして、記憶しておいたそのブロックのCRC符号と、演算したCRC符号を比較する。2つのCRC符号に相違があれば、固定領域診断部2は、そのブロックに障害があると判断する。この場合も、固定領域8の診断は、いつでも中断して再開することができるので、プロセス実行部5の処理より優先度の低いタスクで実現することができる。
プログラムデータ71の誤り検出符号81にさらに誤り検出符号を付加して、誤り検出符号81を記憶する固定領域8の診断を行うこともできる。例えば、図4の誤り検出符号81(ビット反転したプログラムデータ)に、チェックサムおよび/または水平垂直パリティを付加しておいて、誤り検出符号81を記憶した領域を診断することができる。
図6A〜図6Cは、実施の形態1に係る変動領域診断の例を説明する図である。図6Aは、変動領域9をブロックに分割し、退避領域91を割り当てた様子を示す。図6Bは、変動領域の一部のデータを退避領域に記憶させた状態を示す図である。図6Bでは、変動領域9のブロック#xのデータを、退避領域91に記憶させたことを示す。
図6Cは、変動領域の一部に検査用データを記憶させた状態を示す図である。図6Cの例は、退避させたブロック#xに検査用データ92を記憶させた様子を示す。検査用データ92は、変動領域診断部3が保持または生成する既知のデータである。検査用データ92は、例えば、全ビットが1のデータ、全ビットが0のデータ、1と0のビットを交互に並べたデータ(1010...もしくは0101...)、またはその他の固定ビットパターンなどである。
変動領域診断部3は、退避させたデータが記憶されていた領域に、既定の検査用データ92を書き込む。そして、検査用データ92を書き込んだ同じ領域からデータを読み出して、書き込んだ元のデータと比較する。変動領域診断部3は、書き込んだデータと読み出したデータのビットに相違があれば、RAM7のその部分に障害があると判断する。変動領域診断部3は、検査用データ92を書き込んだ同じ領域からデータを読み出したのちに、退避領域91に記憶させたデータを元の領域に書き込む。退避領域91は新たなデータを記憶できるように解放されて、RAM7の変動領域9は図6Aの状態に戻る。
変動領域診断部3は、データを退避させて検査用データ92を書き込むブロックを順次変えて、ブロックごとにRAM7の診断を行う。また、退避領域91にも検査用データ92を書き込み読み出しして、診断する。退避領域91をプロセス実行部5で使用することがなければ、退避領域91のデータを別の領域に退避させる必要はない。
変動領域9の診断は、変動領域9の一部のデータをRAM7の空いている領域(退避領域91)に退避させ、退避させたデータが記憶されていた領域に既定の検査用データ92を書き込むので、少なくとも退避させたデータを使用しているプロセスが待ち状態のときに行うのが望ましい。できれば、プロセス実行部5(メモリ診断部1の処理以外)のすべてのプロセスが待ち状態の時間に行うことが望ましい。その他、プロセス実行部5の最も優先順位の高いタスクが待ち状態になるときに、変動領域9の1つのブロックの診断を行ってもよい。
変動領域診断部3では、変動領域9を診断する単位のブロックのサイズを、プロセス実行部5の処理に支障がないように適切に設定する。すなわち例えば、退避したデータを元の領域に書き込む時間が、プロセス実行部5の最も優先度の高い割り込みの処理を待たせることができる時間より短くなるように、ブロックのサイズを設定する。そうすれば、変動領域診断中に割り込みが発生した場合でも、変動領域診断を中止して退避したデータを元の領域に書き込めば、プロセス実行部5の処理には支障がない。
変動領域診断部3は、変動領域9のブロックを診断するごとに、検査用データ92を変えてもよい。例えば、複数の固定ビットパターンを用意しておいて、1つのブロックを診断する回ごとに、または、診断するブロックごとに、異なる固定ビットパターンを選択して診断に用いてもよい。固定ビットパターンを用いる固定パターンデータテスト以外に、チェックボードテスト、ウォーキングビットテスト、または擬似ランダムデータテストを行うこともできる。検査用データ92のビットパターンを変えることによって、あるビットのデータが固定の状態になってしまう障害を検出することができる。
図7は、実施の形態1に係る固定領域の誤り検出符号を設定する動作の一例を示すフローチャートである。プロセス実行装置100が起動されて、ROM6からRAM7の固定領域8にプログラムデータ71がロードされたのちに、図7の処理が起動される。
固定領域診断部2は、固定領域8の先頭アドレスと末尾アドレスを読み込む(ステップS10)。これらのデータは、プログラムデータ71に設定されているものとする。ブロック番号変数iに1を初期設定して(ステップS11)、固定領域8のi番目のブロックのデータの誤り検出符号81を演算する(ステップS12)。誤り検出符号81は、ROM6のデータで与えられてもよい。そして、誤り検出符号81を固定領域8の所定の部分に書き込む(ステップS13)。
誤り検出符号81がCRC符号の場合は、図5に示すようにブロック#1のCRC符号を#1CRCに書き込むことになる。誤り検出符号81がビット反転の場合は、図4に示すように、プログラムデータ71をビット反転して書き込む。
固定領域診断部2は、ブロック番号変数iをインクリメントして(ステップS14)、その番号のブロック(残りデータ)があれば(ステップS15;YES)、ステップS12に戻って、そのブロックのデータの誤り検出符号81を演算することから繰り返す。固定領域8にi番目のブロック(残りデータ)がなければ(ステップS15;NO)、誤り検出符号設定の処理を終了する。
図8は、実施の形態1に係る固定領域診断の動作の一例を示すフローチャートである。例えば、固定領域診断の処理は、プロセス実行部5の処理より優先度の低いタスクとして常時動作する。
固定領域診断部2は、診断するブロックの先頭アドレスを設定し(ステップS20)、診断するブロックのデータを読み出す(ステップS21)。そして、読み出したデータから誤り検出符号を生成する(ステップS22)。誤り検出がCRC方法の場合は、CRC符号を演算する。誤り検出符号81が図4のようなビット反転データの場合は、読み出したデータをビット反転させたデータを生成する。
固定領域診断部2は、診断するブロックの誤り検出符号81を読み出し(ステップS23)、ステップS22で生成した誤り検出符号と比較する(ステップS24)。両者の符号が一致すれば(ステップS24;YES)、診断するブロックのデータは正常であると判断して、つぎのブロックの診断に移る。すなわち、診断するブロックの先頭アドレスを1ブロック分インクリメントして(ステップS25)、固定領域8であれば(ステップS26;YES)、ステップS21に戻って診断するブロックの読み出しから繰り返す。固定領域8でなければ(ステップS26;NO)、ステップS20に戻って、固定領域8の先頭のブロックから診断を繰り返す。
ステップS22で生成した誤り検出符号と、読み出した診断するブロックの誤り検出符号81が一致しなければ(ステップS24;NO)、診断するブロックのデータに異常があると判断する。診断結果通知部4は、固定領域8にエラーがあることをプロセス実行部5に通知する(ステップS27)。プログラムデータにエラーがある場合は、固定領域診断部2は処理を終了する。
図9は、実施の形態1に係る変動領域診断の動作の一例を示すフローチャートである。変動領域診断部3は、診断するブロックの先頭アドレスを設定し(ステップS30)、診断するブロックのデータを退避領域91に書き込む(ステップS31)。そして、診断するブロックに検査用データ92を書き込む(ステップS32)。検査用データ92は前述のとおり、固定ビットパターン、チェックボードテスト、ウォーキングビットテスト、または擬似ランダムデータテストのデータである。
変動領域診断部3は、診断するブロックからデータを読み出し(ステップS33)、退避領域91のデータを診断するブロックに書き込む(ステップS34)。退避しておいたデータを戻すのは、診断するブロックから書き込んだデータを読み出したのちであればいつでもかまわない。変動領域診断部3は、ステップS33で読み出したデータと検査用データ92を比較する(ステップS35)。両者が一致すれば(ステップS35;YES)、診断するブロックは正常であると判断して、つぎのブロックの診断に移る。すなわち、診断するブロックの先頭アドレスをインクリメントして(ステップS36)、変動領域9であれば(ステップS37;YES)、ステップS31に戻って診断するブロックのデータを退避することから繰り返す。変動領域9でなければ(ステップS37;NO)、ステップS30に戻って、変動領域9の先頭のブロックから診断を繰り返す。
ステップS33で読み出したデータと検査用データ92が一致しなければ(ステップS35;NO)、診断するブロックに異常があると判断する。診断結果通知部4は、変動領域9にエラーがあることをプロセス実行部5に通知する(ステップS38)。プログラムデータ71にエラーがある場合は、変動領域診断部3は処理を終了する。
前述のとおり、変動領域診断は少なくとも退避させたデータを使用しているプロセスが待ち状態のとき、望ましくはすべてのプロセスが待ち状態の時間に行う。また、変動領域診断中(厳密には、検査用データ92の書き込みを始めてから、退避領域91のデータを診断するブロックに書き込み始めるまで)に、プロセス実行部5が待ち状態から復帰した場合には、診断していたブロックの診断処理をいったん中止して、退避したデータを元のブロックに書き込む。その場合、プロセス実行部5が待ち状態になったときに、診断するブロックのデータを退避領域91に書き込むこと(ステップS31)から再開する。
以上説明したように、本実施の形態1のプロセス実行装置100では、プログラムデータ71などのプロセス実行部5が書き換えることがないデータを記憶する固定領域8は、データの書き換えを行わずに診断できる。その結果、CPU21のプログラムカウンタ等、プロセスの状態に左右されず診断できるため、メモリ診断するためのプログラムの簡素化が可能となる。そして、変数72またはCPUスタック75などプロセス実行部5によって書き換えられる可能性のあるデータを記憶する変動領域9は、誤り検出符号を用いずに、既定の検査用データ92を書き込み読み出したデータの比較によって診断する。その結果、プロセス実行部5がデータを書き換えたときでも、比較元のデータの書き換えおよび誤り検出符号の演算が不要になる。
本実施の形態1によれば、プロセスが使用するメモリに固定領域8と変動領域9が混在する場合でも、プロセスの実行中にそのプロセスが使用するメモリの診断を比較的容易に行うことができる。また、RAM7のデータを欠損することなく、容易に全てのデータ領域を診断することができる。
(実施の形態2)
図10は、本発明の実施の形態2に係るブレーキ制御システムの構成例を示すブロック図である。実施の形態2のブレーキ制御システム200では、実施の形態1のプロセス実行装置100を鉄道車両のブレーキ制御装置110として用いる。ブレーキ制御システム200は、指令装置120、ブレーキ制御装置110およびブレーキ装置130から構成される。ブレーキ制御装置110は、鉄道車両を構成する各車両のブレーキ装置130と、各車両間のネットワーク(図示せず)を経由して通信する。指令装置120は、ブレーキ制御装置110に対して、車両全体の減速度を指令する。
ブレーキ制御装置110は、各車両の過重に応じたブレーキ力をその車両のブレーキ装置130に指令する。各車両の過重は、ブレーキ装置130で検出して、ブレーキ制御装置110に送信される。またブレーキ制御装置110は、ブレーキ装置130から各車両の車輪回転速度を入力し、各車輪の滑走状態を検出する。減速中には、原則として最も速い回転速度(車輪の周速)の車輪を基準にして、それより遅い回転速度の車輪は滑走していると判断できる。ブレーキ制御装置110は、滑走している車両に対しては、ブレーキ力を弱めるよう指令する。そして、車両全体として指令された減速度になるように、弱めたブレーキ力の分を、他の滑走していない車両に分配して、そのブレーキ装置130に増加したブレーキ力を指令する。
ブレーキ制御装置110は、図1のプロセス実行装置100と同様に構成される。図10では、ブレーキ制御装置110と指令装置120、およびブレーキ制御装置110とブレーキ装置130の間の通信を行う通信部を省略している。ブレーキ制御装置110のプロセス実行部5は、上述のブレーキ制御処理をプロセスとして実行する。ブレーキ制御装置110のメモリ診断部1は、ブレーキ制御装置110の動作中すなわち鉄道車両の通常運転中に、ブレーキ制御装置110のRAM7の診断を実施する。ブレーキ制御装置110のメモリ診断部1は、実施の形態1と同様にRAM7の診断を行う。
ブレーキ制御装置110は一定の周期ごとに、例えば10msecごとに、減速度の指令と、各車両の速度、各車両の過重、車輪の回転速度などから、各車両のブレーキ力を演算し、また、滑走状態を検出して、ブレーキ力の演算を行う。メモリ診断部1は、このプロセス実行部5の演算処理を行っていない時間に、前述のメモリ診断を行う。
鉄道車両のブレーキ制御では一般的に、状態の変化として車輪の回転速度の変化が最も速いので、車輪の回転速度の検出処理を最も短い周期で行う。例えば、車輪の回転速度検出の割り込みが5msec周期で行われる場合、メモリ診断部1は、速度割り込み処理の時間に掛からない短い時間、例えば500μsecの間に、少なくとも変動領域9のデータの退避、検査用データの書き込みおよび読み出しが行えるように、診断する1つのブロックのサイズを設定する。
変動領域9の診断は、図9のフローチャートについて説明したように、ブロックごとに行う。鉄道車両のブレーキ制御の場合、速度割り込みの間に1つのブロックの診断処理を行う。診断するブロックを割り込み処理ごとに順次進めて、変動領域9すべてのブロックの診断を終えたら、先頭に戻ってブロックごとの診断を繰り返す。
固定領域8の診断については、実施の形態1で説明したとおり、どのタイミングでも中断できるので、最も優先度の低いタスクで空き時間に行えばよい。
以上説明したように、実施の形態2のブレーキ制御装置110によれば、鉄道車両の通常運転中に、そのブレーキ制御装置110が使用するRAM7すべての診断を比較的容易に行うことができる。鉄道車両の運転中にRAM7の診断を行うので、運転中にRAM7の異常が発生した場合でも、ただちに異常を検出し、少なくとも緊急停止の動作を行って危険を回避できる。また、ブレーキ制御装置110が冗長構成を備える場合は、待機系に切り替えて運転を継続することができる。そののち、しかるべき安全な場所と時間に、異常箇所の点検と交換を行うことができる。このようにして、鉄道車両の機能安全を確保することができる。
なお、本実施の形態2のメモリ診断部1などの構成は、ブレーキ制御装置110に限らず、鉄道車両のメモリを使用するあらゆる制御装置に適用することができる。
(実施の形態3)
図11は、本発明の実施の形態3に係るプロセス実行装置の構成例を示すブロック図である。実施の形態3では、プロセス実行部5を実現するCPU21とは独立にメモリ診断装置11を備える。メモリ診断装置11は、プロセス実行部5が使用するRAM7の読み書きができるように、プロセス実行装置100の内部バス20に接続される。
プロセス実行装置100を構成するCPU21、RAM7、ROM6およびI/O24は、実施の形態1と同じである。ただし、RAM7にロードされる制御プログラム26には、プロセス実行部5のプログラムを含むが、メモリ診断装置11のプログラムを含まない。実施の形態3では、ROM6に記憶されRAM7にロードにされる制御プログラム26が、CPU21の上で走行することによって、プロセス実行部5の処理を実行する。
メモリ診断装置11は、プロセス実行部5とは別のハードウェアで構成される。メモリ診断装置11は、内部バス20を介してRAM7の読み書きを行う。メモリ診断装置11は、実施の形態1のメモリ診断部1と同様に、固定領域診断部12、変動領域診断部13および診断結果通知部14を備え、メモリ診断部1と同じように動作する。メモリ診断装置11は、例えばマイクロコンピュータ、FPGA(Field Programmable Gate Array)、または専用のLSIで構成することができる。
メモリ診断装置11は、ROM6からRAM7にプログラムデータがロードされたのちに起動されて、固定領域診断部12は、RAM7の固定領域8に誤り検出符号81を付加する。固定領域8の先頭アドレスおよび末尾アドレスは、例えば制御プログラム26の起動処理で与えられる。
固定領域診断部12は、プロセス実行部5の処理中に、固定領域8から読み出したデータから演算した誤り検出符号と、先に付加した誤り検出符号81とを比較してデータ誤りの有無を判断する。実施の形態3では、固定領域診断部12の処理は、RAM7からのデータ読み出しが他のプロセスのデータ読み書きと衝突しなかぎり、いつ実行されてもよい。したがって、他のプロセスのデータ読み書きが発生したときに処理を中断すれば、常時動作してよい。
変動領域診断部13は、プロセス実行部5の処理中に、RAM7の変動領域9が正常に動作するか否かを診断する。変動領域9の診断は、変動領域9に記憶しているデータを記憶している領域以外に一時的に記憶させ、そのデータを記憶していた変動領域9に既知のデータを書き込み、同領域のデータを読み出して、書き込んだ既知のデータと一致するか否かを判断する。
変動領域診断部13は、プロセス実行部5のすべてのプロセスが待ち状態の時間に、変動領域9の診断を行う。プロセス実行部5が待ち状態であることは、内部バス20を介して、プロセス実行部5によってCPU21から通知されるようにする。例えば、メモリ診断装置11の内部に設けたフラグを、CPU21からオン・オフすることによって、待ち状態かどうかを通知するようにできる。
診断結果通知部14は、固定領域診断部12または変動領域診断部13で、RAM7の障害を検出した場合に、固定領域8または変動領域9にエラーがあることをプロセス実行部5に通知する。
変動領域9のデータを一時的に記憶する退避領域91は、メモリ診断装置11の内部に備えられてもよい。その場合、メモリ診断装置11の退避領域91も変動領域診断の対象にする。
実施の形態3のメモリ診断装置11は、実施の形態1のメモリ診断部1と同様に作用し、同等の効果を奏する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
その他、前記のハードウェア構成やフローチャートは一例であり、任意に変更および修正が可能である。
CPU21、RAM7、ROM6、内部バス20などから構成されるメモリ診断部1のための処理を行う中心となる部分は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。たとえば、前記の動作を実行するためのコンピュータプログラムを、コンピュータが読み取り可能な記録媒体(フレキシブルディスク、CD−ROM、DVD−ROM等)に格納して配布し、当該コンピュータプログラムをコンピュータにインストールすることにより、前記の処理を実行するメモリ診断部1を構成してもよい。また、インターネット等の通信ネットワーク上のサーバ装置が有する記憶装置に当該コンピュータプログラムを格納しておき、通常のコンピュータシステムがダウンロード等することでメモリ診断部1を構成してもよい。
また、メモリ診断部の機能を、OS(オペレーティングシステム)とアプリケーションプログラムの分担、またはOSとアプリケーションプログラムとの協働により実現する場合などには、アプリケーションプログラム部分のみを記録媒体や記憶装置に格納してもよい。
また、搬送波にコンピュータプログラムを重畳し、通信ネットワークを介して配信することも可能である。たとえば、通信ネットワーク上の掲示板(BBS:Bulletin Board System)に前記コンピュータプログラムを掲示し、ネットワークを介して前記コンピュータプログラムを配信してもよい。そして、このコンピュータプログラムを起動し、OSの制御下で、他のアプリケーションプログラムと同様に実行することにより、前記の処理を実行できるように構成してもよい。
1 メモリ診断部
2 固定領域診断部
3 変動領域診断部
4 診断結果通知部
5 プロセス実行部
6 ROM
7 RAM
8 固定領域
9 変動領域
11 メモリ診断装置
12 固定領域診断部
13 変動領域診断部
14 診断結果通知部
20 内部バス
21 CPU
24 I/O
25 制御プログラム
81 誤り検出符号
91 退避領域
92 検査用データ
100 プロセス実行装置
110 ブレーキ制御装置
120 指令装置
130 ブレーキ装置
200 ブレーキ制御システム

Claims (11)

  1. プロセスの実行中に該プロセスが使用するメモリの診断を行うメモリ診断方法であって、
    前記プロセスが書き込み処理を行う可能性のある第1のデータを記憶する前記メモリの変動領域において、該変動領域に記憶している前記第1のデータを、記憶しているメモリの領域以外の退避領域に記憶させ、前記退避領域に記憶させた前記第1のデータを記憶していた前記変動領域に既知のデータを書き込み、同領域のデータを読み出して前記書き込んだ既知のデータと一致するか否かを判断する変動領域診断ステップと、
    前記プロセスの実行中に変更されない第2のデータを記憶する前記メモリの固定領域において、記憶するデータに予め誤り検出符号を付加して前記固定領域に記憶し、前記固定領域から読み出したデータから演算した誤り検出符号と、前記付加して記憶した誤り検出符号とを比較してデータ誤りの有無を判断する固定領域診断ステップと、
    を備えることを特徴とするメモリ診断方法。
  2. 前記プロセスが使用するメモリのすべての領域について前記変動領域診断ステップまたは前記固定領域診断ステップを行うことを特徴とする請求項1に記載のメモリ診断方法。
  3. 前記プロセスが使用するメモリを使用する、前記変動領域診断ステップおよび前記固定領域診断ステップ以外の、すべてのプロセスが待ち状態の時間に、前記変動領域診断ステップまたは前記固定領域診断ステップを行うことを特徴とする請求項1に記載のメモリ診断方法。
  4. 前記変動領域診断ステップは、前記変動領域を1または2以上の部分に分割し、前記分割した部分ごとに、前記変動領域に記憶している前記第1のデータを、前記退避領域に記憶させ、当該退避領域に記憶させた前記第1のデータを記憶していた前記変動領域に既知のデータを書き込み、同領域のデータを読み出して前記書き込んだ既知のデータと一致するか否かを判断することを特徴とする請求項1に記載のメモリ診断方法。
  5. 前記変動領域診断ステップは、チェックボードテスト、ウォーキングビットテスト、擬似ランダムデータテスト、または、固定パターンデータテストを含むことを特徴とする請求項1に記載のメモリ診断方法。
  6. 前記固定領域診断ステップは、2重化、パリティ符号、チェックサム、ハミング符号、巡回符号またはハッシュ関数を用いる誤り検出を含むことを特徴とする請求項1に記載のメモリ診断方法。
  7. 前記プロセスは、鉄道車両の制御処理を行い、
    前記鉄道車両の通常運転中に、前記変動領域診断ステップおよび前記固定領域診断ステップを行う、
    ことを特徴とする請求項1に記載のメモリ診断方法。
  8. 前記プロセスの演算を行っていない時間に、前記変動領域診断ステップを行うことを特徴とする請求項7に記載のメモリ診断方法。
  9. 前記変動領域を1または2以上の部分に分割した部分ごとに順次、所定の周期ごとの前記プロセスが演算を行っていない時間に、前記変動領域診断ステップを行い、前記変動領域を分割したすべての部分について前記変動領域診断ステップを行ったのちは、再度前記変動領域の先頭の前記部分から前記変動領域診断ステップを行う、ことを特徴とする請求項8に記載のメモリ診断方法。
  10. プロセスの実行中に該プロセスが使用するメモリの診断を行うメモリ診断装置であって、
    前記プロセスが書き込み処理を行う可能性のある第1のデータを記憶する前記メモリの変動領域において、該変動領域に記憶している前記第1のデータを、記憶しているメモリの領域以外の退避領域に記憶させ、前記退避領域に記憶させた前記第1のデータを記憶していた前記変動領域に既知のデータを書き込み、同領域のデータを読み出して前記書き込んだ既知のデータと一致するか否かを判断する変動領域診断部と、
    前記プロセスの実行中に変更されない第2のデータを記憶する前記メモリの固定領域において、記憶するデータに予め誤り検出符号を付加して前記固定領域に記憶し、前記固定領域から読み出したデータから演算した誤り検出符号と、前記付加して記憶した誤り検出符号とを比較してデータ誤りの有無を判断する固定領域診断部と、
    を備えることを特徴とするメモリ診断装置。
  11. コンピュータに、
    当該コンピュータでプロセスの実行中に、
    前記プロセスが書き込み処理を行う可能性のある第1のデータを記憶する前記メモリの変動領域において、該変動領域に記憶している前記第1のデータを、記憶しているメモリの領域以外の退避領域に記憶させ、前記退避領域に記憶させた前記第1のデータを記憶していた前記変動領域に既知のデータを書き込み、同領域のデータを読み出して前記書き込んだ既知のデータと一致するか否かを判断する変動領域診断ステップと、
    前記プロセスの実行中に変更されない第2のデータを記憶する前記メモリの固定領域において、記憶するデータに予め誤り検出符号を付加して前記固定領域に記憶し、前記固定領域から読み出したデータから演算した誤り検出符号と、前記付加して記憶した誤り検出符号とを比較してデータ誤りの有無を判断する固定領域診断ステップと、
    を実行させることを特徴とするメモリ診断プログラム。
JP2012504237A 2010-03-11 2010-03-11 メモリ診断方法、メモリ診断装置およびメモリ診断プログラム Active JP5038549B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/054143 WO2011111211A1 (ja) 2010-03-11 2010-03-11 メモリ診断方法、メモリ診断装置およびメモリ診断プログラム

Publications (2)

Publication Number Publication Date
JP5038549B2 true JP5038549B2 (ja) 2012-10-03
JPWO2011111211A1 JPWO2011111211A1 (ja) 2013-06-27

Family

ID=44563053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012504237A Active JP5038549B2 (ja) 2010-03-11 2010-03-11 メモリ診断方法、メモリ診断装置およびメモリ診断プログラム

Country Status (5)

Country Link
US (1) US9158618B2 (ja)
EP (1) EP2546752B1 (ja)
JP (1) JP5038549B2 (ja)
CN (1) CN102782662B (ja)
WO (1) WO2011111211A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016170567A (ja) * 2015-03-12 2016-09-23 日立オートモティブシステムズ株式会社 自動車用電子制御装置
KR20190020090A (ko) * 2016-06-22 2019-02-27 로베르트 보쉬 게엠베하 2진 코드 데이터를 처리하기 위한 방법 및 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2604483A1 (en) * 2010-08-11 2013-06-19 Nabtesco Corporation Method for controlling air brake device
JP5813450B2 (ja) * 2011-10-17 2015-11-17 日立オートモティブシステムズ株式会社 電子制御装置
JP6295113B2 (ja) * 2014-03-17 2018-03-14 ルネサスエレクトロニクス株式会社 自己診断装置及び自己診断方法
JP6496562B2 (ja) 2014-04-11 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置、診断テスト方法及び診断テスト回路
CN104407929B (zh) * 2014-12-19 2017-10-24 重庆川仪自动化股份有限公司 一种可变存储器校验的方法及系统
JP6717059B2 (ja) * 2016-06-06 2020-07-01 オムロン株式会社 制御システム
KR102565005B1 (ko) * 2016-08-04 2023-08-07 에스케이하이닉스 주식회사 저항 변화 메모리의 수명 연장 방법 및 그 방법을 이용하는 데이터 저장 시스템
DE102016223341A1 (de) * 2016-11-24 2018-05-24 Robert Bosch Gmbh Integrierte Schaltung mit Hardwareprüfeinheit zum Überprüfen von ausgewählten Speicherzugriffen
JP7085029B2 (ja) * 2019-01-30 2022-06-15 株式会社デンソートリム メモリの書き換え履歴記録装置
SE1951008A1 (en) * 2019-09-04 2021-03-05 Fingerprint Cards Ab Secure storage of sensor setting data
US11249839B1 (en) * 2020-08-14 2022-02-15 Rockwell Automation Technologies, Inc. Method and apparatus for memory error detection
CN113296430B (zh) * 2021-04-13 2022-10-18 东风汽车集团股份有限公司 主从芯片处理单元逻辑运算数据流故障监测方法及系统
CN115904797B (zh) * 2023-02-27 2023-05-09 北京控达科技有限公司 基于现场可编程门阵列的cpu内存诊断方法、系统和设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124097A (ja) * 1982-12-28 1984-07-18 Toshiba Corp メモリ検定方法
JP2006268266A (ja) * 2005-03-23 2006-10-05 Mitsubishi Electric Corp コントロールユニット

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257190A (en) * 1991-08-12 1993-10-26 Crane Harold E Interactive dynamic realtime management system for powered vehicles
JP3039455B2 (ja) 1997-06-30 2000-05-08 日本電気株式会社 半導体メモリ装置テスト方法及び半導体メモリ装置
US5894549A (en) * 1997-12-12 1999-04-13 Scenix Semiconductor, Inc. System and method for fault detection in microcontroller program memory
JP3578638B2 (ja) * 1998-08-25 2004-10-20 株式会社日立ユニシアオートモティブ マイコン用メモリの診断装置
JP2002091834A (ja) * 2000-09-19 2002-03-29 Nissan Motor Co Ltd Rom診断装置
JP2002288047A (ja) 2001-03-27 2002-10-04 Toyoda Mach Works Ltd 記憶手段のチェック方法、そのプログラム、その記録媒体及びその装置
US7287204B2 (en) 2001-11-12 2007-10-23 Siemens Aktiengesellschaft Memory unit test
TW200302966A (en) 2002-01-29 2003-08-16 Matsushita Electric Ind Co Ltd Memory device, data processing method and data processing program
US7328380B2 (en) * 2003-09-11 2008-02-05 Hewlett-Packard Development Company, L.P. Memory scrubbing logic
US7143314B2 (en) * 2003-10-01 2006-11-28 General Motors Corporation Method and apparatus for ensuring integrity of critical RAM variables
US8117412B2 (en) * 2008-03-12 2012-02-14 GM Global Technology Operations LLC Securing safety-critical variables

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124097A (ja) * 1982-12-28 1984-07-18 Toshiba Corp メモリ検定方法
JP2006268266A (ja) * 2005-03-23 2006-10-05 Mitsubishi Electric Corp コントロールユニット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016170567A (ja) * 2015-03-12 2016-09-23 日立オートモティブシステムズ株式会社 自動車用電子制御装置
KR20190020090A (ko) * 2016-06-22 2019-02-27 로베르트 보쉬 게엠베하 2진 코드 데이터를 처리하기 위한 방법 및 장치
KR102318088B1 (ko) * 2016-06-22 2021-10-27 로베르트 보쉬 게엠베하 2진 코드 데이터를 처리하기 위한 방법 및 장치

Also Published As

Publication number Publication date
CN102782662A (zh) 2012-11-14
EP2546752B1 (en) 2018-09-19
EP2546752A1 (en) 2013-01-16
WO2011111211A1 (ja) 2011-09-15
US20120324294A1 (en) 2012-12-20
JPWO2011111211A1 (ja) 2013-06-27
US9158618B2 (en) 2015-10-13
EP2546752A4 (en) 2013-11-13
CN102782662B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
JP5038549B2 (ja) メモリ診断方法、メモリ診断装置およびメモリ診断プログラム
JP5645921B2 (ja) 安全関連制御ユニットおよび自動化設備の制御方法
JP6393628B2 (ja) 車両制御装置
WO2017022476A1 (ja) 車両制御装置
CN107463516B (zh) 控制装置
KR20130031888A (ko) 데이터 메모리의 모니터링 방법
JP5344936B2 (ja) 制御装置
JP4941954B2 (ja) データエラー検出装置およびデータエラー検出方法
JP5083890B2 (ja) エレベータの制御装置
JP4950214B2 (ja) データ記憶装置における停電を検出する方法、およびデータ記憶装置を復旧する方法
JP2016126692A (ja) 電子制御装置
JP6075262B2 (ja) 制御装置
EP3367242B1 (en) Method of error detection in a microcontroller unit
JP6524989B2 (ja) 演算器の動作保証方法
JP2009506446A (ja) データ処理システムおよびその駆動方法
JP2019094889A (ja) 車載制御装置
CN116931825A (zh) 运行存储单元以及执行具有存储器检查的应用程序的方法
JP5563700B2 (ja) 制御装置
US8145953B2 (en) Programmable unit
CN118093293A (zh) 一种车规芯片中存储失效检测与修复方法及装置
JP6396873B2 (ja) 電子制御装置及び診断方法
US20190052286A1 (en) Error detector and/or corrector checker method and apparatus
JP2006011576A (ja) 高信頼性制御装置
JP2017110934A (ja) 車載制御装置
JPWO2019211927A1 (ja) メモリ診断装置及びメモリ診断方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5038549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250