DE2513262A1 - Digitale codeumwandlungsanordnung - Google Patents
Digitale codeumwandlungsanordnungInfo
- Publication number
- DE2513262A1 DE2513262A1 DE19752513262 DE2513262A DE2513262A1 DE 2513262 A1 DE2513262 A1 DE 2513262A1 DE 19752513262 DE19752513262 DE 19752513262 DE 2513262 A DE2513262 A DE 2513262A DE 2513262 A1 DE2513262 A1 DE 2513262A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- data
- memories
- locations
- addressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Hardware Redundancy (AREA)
Description
IBTEaNAiIOKAL CQEPUTEHS LIMITED, ICL House, Putney, London, SWl5,
England
Digitale Codeumwandlungsanordnunp;.
Die Erfindung bezieht sich auf digitale Codeumwandlungsanordnungen,
insbesondere solche Codeumwandlungsanordnungen, bei denen die Beziehung zwischen den Eingabe- und Ausgabecodes auf einfache
Weise entsprechend den Anforderungen geändert werden kann.
Es ist bekannt, eine Codeumwandlungsanordnung in Form eines Tannenbaumes aus logischen Gattern zu konstruieren. Wenn eine
solche Anordnung jedoch in veränderlicher Weise betrieben werden soll, müssen dine Vielzahl solcher Tannenbäume vorgesehen werden,
was zu einer wesentlichen Erhöhung der Kosten und zu wesentlich komplizierteren Anordnungen führt.
Ein anderer Weg, um eine Godeumwandlungsanordnung auszuführen, besteht darin, einen Speicher als Umwandlungstabelle zu verwenden,
wobei der Speicher durch die Eingabecodes adressiert wird und die gewünschten Ausgangscodes an den entsprechenden Stellen
gespeichert werden. Die Beziehung zwischen den Eingangs- und den Ausgangscodes kann dann auf einfache Weise verändert werden, indem
die Inhalte des Speichers neu eingeschrieben werden. Wenn
Konto: Bayerische Vereinsbank (BLZ 75020073) 5 804248
Postscheckkonto Mönchen 8936Θ-801
509846/1048
17.5-1975 W/He - 2 - I/p 8142
jedoch die Anzahl von möglichen Eingabecodes .groß ist, muß der
Speicher ebenfalls groß sein. Darüber hinaus ist es in vielen Anwendungsfällen nur zu einem bestimmten Zeitpunkt notwendig,
Ausgangscodes einer verhältnismäßig kleinen Untergruppe der
möglichen Eingabecodes zuzuordnen, so daß viele der Plätze des Speichers nicht ausgenutzt werden. Dieses Verfahren ist somit
in Hinblick auf die Ausnutzung des Speicherräumes nachteilig.
Es ist auch möglich, einen inhaltsadressierbaren Speicher (CAIi)
anstelle eines in konventioneller Weise adressierbaren Speichers zu verwenden. Inhaltsadressierbare Speicher sind jedoch verhältnismäßig teuer.
Gemäß der Erfindung wird somit eine digitale Codeumwandlungsanordnung
vorgeschlagen, die zwei Speicher, von denen jeder eine Vielzahl von Speicherplätzen aufweist, eine Vorrichtung zum
Adressieren der Speicher mit entsprechenden '!'eilen eines Eingabecodes zur Auswahl eines Speicherplatzes in jedem Speicher, eine
Vorrichtung, die in einem Einleitbetrieb zum Einführen von Daten aus einer Datenquelle in die gerade ausgewählten Plätze arbeitet,
und eine Vorrichtung, die in einem Arbeitsbetrieb wirksam ist, um die Daten von den laufend ausgewählten Speicher—
platen auszulesen und einen Ausgangscode von den auf diese V/eise ausgelesenen Daten zu erzeugen, aufweist.
Insbesondere ist die Erfindung auf ein Speichersystem anwendbar, um Austauschplätze in einem Hilfs-spelcher für fehlerhafte Plätze
in einem Hauptspeicher zu setzen. In diesem i'all sind die Eingangscodes
Hauptspeicheradressen, und die Ausgangscodes die Adressen der entsprechenden Austauschplätze im Hilfsspeicher.
In weiterer Ausgestaltung der Erfindung wird somit ein Speichersystem
vorgeschlagen, das einen Hauptspeicher mit einer Vielzahl von adressierbaren Speicherplätzen, von denen einige fehlerhaft
sind, ein Adressenregister zum Adressieren des Hauptspeichers,
509846/1048
17.5-1975 WHe - 3 - Vp 814-2
einen Hilfsspeicher mit einer geringeren Anzahl von adressier-Lnreri
Plätzen, wenigstens zwei weitere Speicher, deren jeder eire Vielzahl von adressierten Speicherplätzen besitzt, und die
mit- entsprechenden Teilen der Inhalte des Adressenregisters so adressiert sind, daß sie einen Speicherplatz in jedem dieser
Speicher auswählen, eine Vorrichtung, die Daten von einer Datenquelle
in die laufend ausgewählten Plätze der weiteren Speicher einführt, eine Vorrichtung, die' die Daten aus den gerade ausgewählten
Plätzen der weiteren Speicher ausliest, um eine Adresse zu ex'zielen, die dem Hilf sspeicher aufgegeben wird, und eine
u-attervorrichtung, die mit den Datenausgängen der Haupt— und
.iillsspeicher verbunden ist und die einen oder den anderen dieser
Aufgänge in Abhängigkeit davon auswählt, ob der gerade adressierte Platz im Hauptspeicher wirksam oder fehlerhaft ist, aufweist.
Line Ausführungsform der Erfindung wird nachstehend in Verbindung mit, der Zeichnung erläutert. Es zeigen:
i'ig. 1 ein schematisches Blockschaltbild einer Speicheranordnung
, und
i'i·;. 2 ein schematisches Blockschaltbild einer Codeumwandlungsanordnung,
die einen Teil der Speicheranordnung bildet.
In einem Hauptspeicher 1 (Fig. l) werden Daten in einer Vielzahl
von Speicherplätzen gespeichert. Jeder Speicherplatz ist adressierbar und kann ein oder mehrere Wörter oder Bytes von Daten
enthalten. Der Speicher kann im Aufbau herkömmlicher Art sein,
z.B. Magnetkerne oder magnetische Filme aufweisen, oder aber HOS- bzw. and.ere Halbleiter elemente besitzen. Zum Zwecke vorliegender
Beschreibungsei angenommen, daß der Speicher !Teil einer
nichtdargestellten Rechneranordnung ist, und daß er von einem
Adressenregister 2 gesteuert wird. Das Register 2 nimmt von der zentralen Datenverarbeitungsanlage der Rechneranordnung ein
509846/ 1 048
17.5.1975 W/He - 4· - I/p 8142
Adressenwort auf der Leitung 3 und einen Lese- oder Schreibbefehl
auf der Leitung 4- auf. Im Falle eines Schreibbefehles xferden
die Daten auf einer Eingabeleitung 12 in den adressierten Platz · des Speichers 1 eingeschrieben, während im Falle eines Lesebefehles
die Inhalte des adressierten Speicherplatzes auf eine Ausgangsleitung 5 ausgelesen werden. Die Daten auf der Ausgangsleitung
5 werden einer Gatteranordnung 6 aufgegeben, die normalerweise so gesetzt ist, daß sie diese Daten einer Abgabe-Vielfachleitung
7 zuführt. Die Vielfachleitung 7 kann z.B. mit der zentralen Datenverarbeitungsanlage verbunden sein, damit
die ausgewählten Daten verarbeitet v/erden.
Die Daten im Speicher 1 sind in einem der bekannten Fehleranzeige-
und Korrekturcodes codiert und die Daten, die auf die
Leitung 5 ausgelesen werden, werden einer entsprechenden Datenprüfvorrichtung
8 aufgegeben. Wenn die Vorrichtung 8 einen Fehler feststellt, rekonstruiert sie die richtigen Daten und gibt
sie über die Leitung 9 ätees in die Gatteranordmmg 6. Sie erzeugt
auch ein Fehlersignal auf der Leitung 10, um der zentralen Datenverarbeitungsanlage anzuzeigen, daß die vorher auf die
Abgabe-Vielfachleitung 7 ausgelesenen Daten nicht richtig waren und durch die rekonstruierten Daten ersetzt werden sollten.
Die korrekten Daten sind in der zentralen Datenverarbeitungsanlage
vorgesehen, es ist aber im Vergleich zu der Zeit, die normalerweise zum Auslesen eines Datenwortes oder einer anderen
Dateneinheit erforderlich ist, mehr Zeit erforderlich. Erstens muß das richtige Wort aus der fehlerhaften Form rekonstruiert
werden, und dies erfordert eine wesentliche logische Bearbeitung mit vielen der üblichen Codes. Zweitens muß das falsche
Wort gelöscht und durch das richtige Wort ersetzt werden. Dies kann ein Zurückgehen auf eine oder mehrere Instruktionen der
zentralen Datenverarbeitungsanlage erfordern. Wenn die Fehlerhaftigkeit
aufgrund eines stabilen Fehlers aufgetreten ist, die sich auf den speziellen Speicherplatz bezogen hat, im Gegensatz
509848/1048
17.5-1975 W/tfe -5- ■ l/p 8142
zu beispielsweise einer willkürlichen Geräuschspitze, tritt diese lange Leseperiode jedesmal dann auf, wenn ein Zugriff
zu diesem bestimmten Platz erfolgt.
lter wahrscheinlichste Fehler ist der, daß eine Bitposition
des Speicherplatzes fehlerhaft ist. Beispielsweise ergibt sie keinen Ausgang oder nimmt einen Zustand ein, bei dem sie
bei 1 klemmt. Selbst ein relativ einfacher redundanter Code ergibt eine Korrektur eines solchen Fehlers. Wenn der Fehler
jedoch in der Vorrichtung liegt, durch die der Speicherplatz zugegriffen wird, können beispielsweise mehrere der Bitplätze
fehlerhaft sein. Es ist wahrscheinlich, daß eine Korrektur eines solchen Fehlers nicht möglich ist, und die Datenprüfvorrichtung
8 gibt ein Signal an die zentrale Datenverarbeitungsanlage über die Leitung 11, daß sie einen Fehler angezeigt hat,
den sie nicht korrigieren.kann. Dieses Signal hält das Programm
an, und es werden Wiedergewinnungsprogramme eingeleitet, entweder automatisch oder über den Bedienenden, um zu versuchen,
die Fehlerbedingung zu umgehen. Selbst wenn dies erfolgreich ist, kann die fehlerhafte Stelle die gleiche Situation beim
nächsten Programm, das verwendet wird, ergeben.
Ferner kann das Auftreten eines Fehlersignales auf der Leitung
10 oder 11 automatisch Testprogramme aufrufen, die Details des Fehlers in dem Hauptspeicher oder einem anderen Speicher aufzeichnen,
damit das Auffinden und Reparieren des Fehlers zu einem späteren Zeitpunkt unterstützt wird. Die Verwendung dieser
Programme vergrößert den Zeitverlust durch einen Fehler noch mehr. Beläßt man fehlerhafte Plätze in Betrieb, so kann dies eine
wesentliche Verringerung des nutzbaren Durchsatzes der Rechneranordnung ergeben, selbst wenn die Anzahl fehlerhafter Plätze
ziemlich klein ist.
Der Effekt der fehlerhaften Plätze wird weitgehend durch Verwendung
eines Hilfsspeichers 13 und eines zugeordneten Adressencodierumwandlers
14 ausgeschaltet. Die Adresseninformation aus dem Adressenregister 2 wird dem Adressenumwandler 14 über die
509846/1048
17-5.1975 W/We -6- I/p 8142
Leitung 15 aufgegeben. Der Adressenumwandler wird so gesetzt,
daß er eine Ausgangsadresse zum Speicher 13 nur dann gibt,
wenn die Adresse, die er aufnimmt, die des vorher angezeigten fehlerhaften Platzes im Speicher 1 ist. In diesen Fällen erzeugt
der Umwandler auch ein Signal auf der Leitung 16, das der G-atteranordnung 6 aufgegeben wird, um sie so zu schalten,
daß der-Datenausgang aus dem Speicher 13 auf der Leitung 17
der Abgabe- Vielfachleitung 7 zugeführt itfird, und zwar anstelle
des Datenausganges aus dem Speicher 1, der von dem fehlex^haften
Platz kommt. Das Signal auf der Leitung 16 wird auch der Datenprüfvorrichtung
8 aufgegeben, um deren Arbeitsweise zu unterdrücken, was nicht notwendig ist, weil die korrekten Daten aus
dem Speicher 13 ausgelesen worden sind.
Das Einstellen des Adressenumwandlers und das Einführen der
richtigen Daten in den Speicher 13 erfolgt auf zweierlei verschiedene Weise. Erstens erfolgen die Einstellung und das Einführen
periodisch, beispielsweise, wenn die liechneranordnung
jeden Morgen eingeschaltet wird. Wenn einer der Speicher in der Anordnung ein nichtpermanenter Speicher ist, z.B. Halbleiterspeicher,
ist es erforderlich, ihn einzuleiten und das Füllen des Speichers 13 kann Teil dieses Vorganges sein.
Die Einstell- und Füllinformation wird in einem permanenten Medium, z.B. einer Plattendatei gespeichert und wird" in den
Speicher als Teil des Einleitvorganges eingelesen. Der Adx'essenumwandler
wird entsprechend allen bekannten, fehlerhaften Plätzen im Speicher 1 gesetzt, und der Speicher 2 wird mit den
Daten gefüllt, die gerade in diesen Plätzen gespeichert sind. Wenn die Daten in den fehlerhaften Plätzen während des Betriebes
der Hechneranordnung geändert werden, werden die entsprechenden
Änderungen in dem Speicher 13 vorgenommen, da die Eingabe-Vielfachleitung 12 ebenfalls mit dem Speicher 13 verbunden ist.
Die Speicheranordnung einschließlich Speicher 1 und Speicher tritt als fehlerfreie Anordnung für die zentrale Datenverarbeitungsanlage
auf, weil die Abgabe- Vielfachleitung 7 die
509846/1048
1?.5.1975 W/'./e -7- Vp 0142
korrekten .uaten von dem einen oder dem anderen Speicher aufnimmt,
solange keine weiteren Plätze Fehler erzeugen.
-L-as Auftreten λ^οη Fehlern während des Betriebes des Eeeimers
wird in folgender Weise behandelt. Das Auftreten eines Fehlers bewirkt, daß die Datenprüfvorrichtung 8 ein Signal über die
Leitung 18 dein Adressenumwandler 14 aufgibt, damit er in Abhängigkeit
von der Adresse gesetzt wird, die gerade in dem Aäressenregister 2 gehalten wird, die die Adresse des Platzes
ist, der als fehlerhaft festgestellt worden ist. Pie korrigierten Daten werden dem Eingang des Speichers 13 aus der Datenprüf-
sie
vorrichtung 8 aufgegeben, so daß/in einen entsprechenden Platz
vorrichtung 8 aufgegeben, so daß/in einen entsprechenden Platz
des Speichers 1$ eingeführt werden.
Line Ausführungsform eines Adressenumwandlers ist in Fig. 2
gezeigt. Die Adresseninformation aus der Leitung 15 wird einem
Hilfsadressenregister 20 aufgegeben. Dieses Hilfsregister ist
vorzugsweise vorgesehen, damit die Zeitsteuerung des Adressenumwandlers 14 und des Speichers 13 unabhängig von der des
Hauptspeichers 1 wird.
Die bedeutendere Hälfte des Hilfsadressenregxsters 20 ist mit
einem Speicher 21 mit direktem Zugriff verbunden, und die weniger bedeutende Hälfte mit einem ähnlichen Speicher 22. Ein
Datenausgangskanal aus jedem der beiden Speicher ist mit den Adressenauswahleingängen eines weiteren Speichers 23 mit direktem
Zugriff verbunden. Die Dateneingänge aller drei Speicher 21, 22 und 23 sind über die Leitung 24 mit dem Ausgang eines
Zählers 25 verbunden. Der Eingang des Zählers 25 ist mit der
Leitung 18 verbunden.
Lediglich zu Darstellungszwecken sei angenommen, daß der Speicher 1 vierundsechzig Speicherplätze besitzt, die im Dezimalcode
adressiert sind, und daß der Speicher 13 vier Speicherplätze besitzt. Es sei angenommen, daß der erste Speicherplatz
des Speichers 1, der als fehlerhaft festgestellt worden ist, der Speicherplatz 47 ist. Die Speicher 21, 22 und 23 und der
Zähler 25 werden zu Beginn auf Null gesetzt. Das Hilfsregister
PO wird auf 47 geseizt, da dies die Adresse im Adressenregister
509846/1048
17.5.1975 V/We -8- I/p 8142
ist. Entsprechend wird der Speicherplatz 4 des Speichers 21 durch die bedeutendere Hälfte des Registers 20 adressiert,
und der Speicherplatz 7 des Speichers 22 durch die weniger bedeutende Hälfte des Registers 20.
Das Signal auf der Leitung 18, das angibt, daß ein Fehler angezeigt
worden ist, schaltet den Zähler 25 so, daß eins registriert wird. Das Signal wird auch den Speichern 21 und 22
aufgegeben, um zu prüfen, ob die adressierten Speicherplätze null registrieren. Die Einstellung des Zählers 25 wird auf die
adressierten Speicherplätze übertragen, da sie null registrieren. Wenn diese Speicherplätze einmal gesetzt sind, lesen sie über
die Leitungen 26 und 27 ab, die mit den Adresenauswähleingangen
des Speichers 23 verbunden sind. Somit wird der Speicherplatz
11 des Speichers 23 ausgewählt, da jeder der Speicherplätze in
den Speichern 21 und 22 eine eins erzeugt.
Der Ausgang des Zählers 25 wird auch dem Speicher 23 als Dateneingang
aufgegeben, so daß eine eins im Platz 11 des Speichers gespeichert ist. Ist dieser Speicherplatz gesetzt worden, liest
er auf der Leitung 28 zum Adressenauswahl eingang des Speichers
13 aus, um den Platz eins auszuwählen. Infolgedessen werden die korrigierten Daten auf der Leitung 9 aus dem fehlerhaften
Platz 47 des Speichers 1 im Platz 11 des Speichers 23 gespeichert,
um eine eins auf der Leitung 25 auszulesen. Dadurch wird der Speicherplatz 1 des Speichers 13 ausgewählt, der die entsprechenden
Daten auf der Leitung 17 ausliest. Das Auftreten eines Ausganges
aus dem Speicher 23 erzeugt ein Signal auf der Leitung 16. Dieses schaltet das Gatter 6 und unterdrückt den Betrieb
der Datenprüfvorrichtung 8, wie bereits erwähnt.
Es wird angenommen, daß die Speicher 21, 22 und 23 einen kürzeren Zyklus als der Speicher 1 besitzen. Demgemäß wird
das Signal auf der Leitung 16 in der Weise wirksam, daß es in der beschriebenen Weise betrieben wird, wenn der Adressenumwandler
bereits gesetzt worden ist. Wenn der Adressenumwandler jedoch vorher nicht gesetzt worden ist, tritt das
Signal auf der Leitung 16 solange nicht auf, bis ein Setzen
509846/1048
^7.5-75 WA'e -9- Vp 8142
erfolgt ist, und dies macht ihn unwirksam.
Die Speicher 21, 22 und 23 sind vorzugsweise selbsttaktende
Halbleiterspeicher, die so ausgelegt sind, daß das Aufgeben von Eingängen aus dem !Register 2 eine kurze Periode der Instabilität
ergibt, während die erforderliche Schaltung erfolgt und dann ein stabiler Zustand erreicht wird. Der Fachmann hat
jedoch keine Schwierigkeiten, andere Speicherarten zu verwenden, und die notwendige Folge von Arbeitsvorgängen ist dadurch gewährleistet,
daß ein entsprechender Satz von Taktgebersignalen verwendet wird, wenn die Speicher eirE Synchronisierung erforderlich
machen.
Us sei angenommen, daß der nächste fehlerhafte Speicherplatz
der Platz 19 ist. Das Register 20 wählt die Plätze 1 und 9 in den Speichern 21 und 22 aus. Diese Plätze sind beide zu Beginn
null, und sie werden auf zwei gesetzt, da der Zähler 25 fortgeschaltet
worden ist. Entsprechend wird der Platz 22 im Speicher 23 ausgewählt und auf zwei gesetzt. Dies wählt den Speicherplatz
2 des Speichers 13 aus, um die Daten aufzunehmen.
Der nächste fehlerhafte Platz kann 27 sein. Das Register 20 wählt Speicherplätze 2 und 7 in &en Speichern 21 und 22 aus.
Der Speicherplatz 2 ist zu Beginn auf null und wird auf drei gesetzt, da der Zähler 25 wieder fortgeschaltet worden ist.
Der Speicherplatz 7 ist jedoch nicht null, da er aufgrund des Fehlers am Platz 4-7 auf eins gesetzt wurde. Entsprechend wird
er unerändert belassen, so daß das vorher eingeführte Schema nicht zerstört wird.
Infolgedessen wird der Speicherplatz 31 ä.es Speichers 23 gewählt
und auf drei gesetzt, um den Speicherplatz 3 des Speichers
13 auszuwählen.
Aus Vorstehendem ergibt sich, daß die Funktion des Adressenum-
509846/1048
17.5-75 W/We -10- I/p 8142
wandlers 14 darin besteht, Austauschplätze in.dem EiIfsspeicher
13 fehlerhaften Plätzen im Hauptspeicher 1 zuzuordnen
und die Adressen der fehlerhaften Plätze dann, wenn sie IBi Adressenregister 2 auftreten, in die Aaressen der
entsprechenden Austauschplätze umzuwandeln.
In diesem speziellen Beispiel erfordert der Speicher 22 a elin
Speicherplätze ( 0 - 9)> der Speicher 1 sieben Speicherplätze ( 0-6), und der Speicher 23 sechzehn Speicherplätze (11 - 14,
21 - 24, 31 - 34 und 41 - 44). Somit ist die gesamte Anzahl von Plätzen bei dieser Anordnung dreiunddreißig. Dies ist" zu
vergleichen mit der Anzahl von Plätzen (64), die erforderlich
wären, wenn der Umwandler 14 durch eine bekannte Ausführungsform eines Codeumwandler ersetzt wird, bei dem nur ein einziger
Speicher mit direktem Zugriff als Umwandlungstabelle verwendet
wird. Somit ergibt sich, daß die Verwendung von Vielfachspeichern nach vorliegender Erfindung zu wesentlichen Einsparungen in
der Anzahl von Speicherplätzen, die im Umwandler 14 erforderlich sind, führen kann. Diese Einsparungen können noch größer
sein, wenn der Hauptspeicher größer ist.
Die Kapazitäten der Haupt- und Hilfsspeieher sind üblicherweise
sehr viel größer als die beispielsweise angegebenen, und die Kapazitäten der Adressenumwandlungspeicher 21 - 23 v/erden entsprechend
erhöht. Wenn der Hauptspeicher sehr groß ist, kann die Anzahl von Adressenumwandlüngsspeichern erhöht werden. Eeispielsweise
kann der Ausgang des Registers 20 vier Speichern aufgegeben werden, die zwei Speicher speisen, welche wiederum
einen einzigen Speicher speisen.
Das Adressieren wird zweckmäßigerweise auf einer Binärbasis anstatt auf einer Dezimalbasis durchgeführt. Ferner sind die
verschiedenen Daten- und Adressenleiter, die in den Zeichnungen dargestellt sind, tatsächlich Mehrbitwege für das parallele
Übertragen von Daten oder Adressen.
6/1048
170.75 tf/We -11- I/p 8142
^ ei einer abgeänderten Ausführungsform der Anordnung nach Fig.
kann der Speicher 23 durch eine (nicht dargestellte) Vergleichscinrichtung
mit arei Eingängen ersetzt werden. Die Speicher 21 uiic 23 werden gesetzt und in der bereits beschriebenen Weise
ausgelesen. Die Leiter 26 und 27 sind mit entsprechenden Eingängen
der Vergleichseinrichtung und mit den Eingängen zweier entsprechender UITD-Gatter verbunden. Die UND-Gatter nehmen auch
entsprechende Ausgänge der Vergleichseinrichtung auf, und ihre Ausgänge werden in einem GDEH-Gatter kombiniert, wobei das Ergebnis
der Leitung 28 aufgegeben wird. Das UND-Gatter, das mit den; Leiter 26 verbunden ist, wird durch den Ausgang der Vergleichseiiorichtung
v/irksam gemacht, wenn der Wert auf der Leitung 26
gleich oder größer dem Wert auf der Leitung 27 ist und beide Werte verschieden von null sind. Somit wird der Ausgang des
Speichers 21 der Leitung 28 unter diesen Bedingungen zugeführt. Das üHD-Gatter, das mit der Leitung 27 verbunden ist, wird
wirksam gemacht, wenn der Wert auf der Leitung 26 kleiner als der \vert auf der Leitung 27 ist und beide Werte verschieden von
null sind. Diese modifizierte Anordnung ergibt das gleiche Verhalten wie die nicht modifizierte Anordnung, sie ergibt jedoch
ein zusätzliches Störverhalten. Beispielsweise liest ein Eingang von 49 eine eins aus dera Speicher 21 und eine zwei aus dem
Speicher 22 aus, wobei angenommen wird, daß die Einstellungen Tür die Plätze 47 und 19 bereits in der früher beschriebenen
Weise vorgenommen worden sind. Unter diesen Bedingungen liest die Vergleichseinrichtung und Gatteranordnung eine zwei aus,
obgleich keine Einstellung für den Platz 49 vorgenommen wurde.
Da die Anzahl von fehlerhaften Plätzen nur ein kleiner Anteil
der Gesamtzahl ist, können die aktiven Adressen so angeordnet v/erden, daß keine Schwierigkeit auftritt. Andererseits kann ein
'Festprogramm verwendet werden, um zu bestimmen, ob das Schema
von fehlerhaften Adressen ein Störverhalten ergibt, und um ein solches Verhalten zu eliminieren.
J>ei einer weiteren abgeänderten Ausführungsform der Erfindung
5 0 9 8 4 6/1048
17.5-75 W/We -12- Ι/ρ 8142
steuert die Vergleichseinrichtung ein einzelnes Gatter, das über einen der Leiter 26 oder 27 beaufschlagt wird. Die Vergleichseinrichtung
beaufschlagt das Gatter bei. einer Gleich-Bedingung.
Dieses arbeitet ohne Störverhalten, spricht nicht auf nachfolgende Einstellungen an, die eine Überlappung der
Adressenziffern ergeben. So war die Einstellung für den Platz 27 im Beispiel drei im Speicher 21 und eins im Speicher 22.
Dies gibt keine Gleich- Bedingung, und das Vorhandensein von 27 als Eingangsadresse würde nicht den Platz 3 des Speichers
13 anrufen, wie dies sein sollte.
Bei einer weiteren Ausführungsform der Erfindung kann der Zähler 25 durch eine andere Ausführungsform der Datenquelle ersetzt
werden. Beispielsweise kann der Zähler durch eine logische Anordnung ersetzt werden, die arithmetische oder logische Vorgänge
auf den Eingangscode auf dem Leiter 15 durchführt, um eine Adressieranordnung zu erzielen, die sogenannten Kontrollcodier-^
anordnungen^hash coding systems) entspricht. Andererseits kann
der Zähler durch einen vorher gefüllten Speicher ersetzt werden, der durch den Eingangscode auf dem Leiter 15 adressiert ist.
Codeumwandlungsanordnungen nach vorliegender Erfindung können für andere Zwecke als zum Austausch von Adressen verwendet werden.
Beispielsweise können sie zum Umsetzen von virtuellen Adressen in echte Adressen in einem virtuellen Speichersystem
oder zum Decodieren von Programmbefehlscodes dienen.
509846/1048
Claims (5)
1. Digitale Codeumwandlungsanordnung, die einen Eingabecode aufnimmt und einen Ausgabecode erzeugt, gekennzeichnet durch
wenigstens zwei Speicher (21, 22), die durch entsprechende Teile des Eingabecodes adressiert sind, und eine Datenquelle
(25), aus der Daten in die adressierten Stellen der Speicher (21, 22) in einem Einleitbetrieb eingeführt, und Daten, die
aus den Speichern (21, 22) in einem Arbeitsbetrieb ausgelesen v/erden, in einer Schaltung (23) zur Erzeugung des Ausgabecodes
kombiniert v/erden.
2. Godeurawandlungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Schaltung (23) einen weiteren Speicher aufweist, der durch eine Kombination der Datenausgänge der
ersterwähnten Speicher (21, 22) adressiert ist und in den Daten von der Datenquelle (25) im Einleitbetrieb eingeschrieben
werden.
3. Codeumwandlungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Datenquelle (25) einen Zähler aufweist,
der durch ein Signal (18) weitergeschaltet wird, welches auch das Einführen von Daten in die Speicher (21, 22)
steuert.
4. Speicheranordnung mit einem Hauptspeicher mit einer Vielzahl
von adressierbaren Speicherplätzen, von denen einige fehlerhaft sein können, mit einem Adressenregister zum Adressieren
des Hauptspeichers, mit einem HilfsSpeicher, der eine geringe Anzahl von adressierbaren Speicherplätzen besitzt, und mit
einem umwandler, der Austauschplätze in den Hilfsspeicher anstelle
von fehlerhaften Plätzen im Hauptspeicher zuordnet, dadurch gekennzeichnet, daß der Umwandler (14) wenigstens zwei
Speicher (21, 22) aufweist, die durch entsprechende Teile der Inhalte des Adressenregisters (2) adressiert sind, daß Daten
$09846/1048
17-5.75 W/We -14- I/p 8142
von einer Datenquelle (25) in die adressierten Plätze der "beiden Speicher (2Ί, 22) eingeführt werden, damit ein
. Austauschplatz im Hili'sspeicher (13) zugeordnet wird, und
daß Daten, die aus den beiden Speichern (21, 22) ausgelesen werden, in einer Schaltung (23) kombiniert werden, damit di
Adresse des Austauschplatzes erhalten wird, die dem Hilfcspeicher
(13) aufgegeben wird.
5. Speicheranordnung nach Anspruch 4, dadurch gekennzeichnet,
daß eine Datenprüfvorrichtung (8) vorgesehen ist, die die
aus dem Hauptspeicher (1) ausgelesenen Daten prüft, um zu bestimmen, ob es erforderlich ist, einen Austauschplatz im
Hilfsspeicher zuzuordnen.
509846/1048
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1898874A GB1472885A (en) | 1974-05-01 | 1974-05-01 | Digital code conversion arrangements |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2513262A1 true DE2513262A1 (de) | 1975-11-13 |
DE2513262B2 DE2513262B2 (de) | 1977-10-20 |
DE2513262C3 DE2513262C3 (de) | 1978-06-08 |
Family
ID=10121871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2513262A Expired DE2513262C3 (de) | 1974-05-01 | 1975-03-26 | Digitale Codeumwandlungsanordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3992702A (de) |
CS (1) | CS191263B2 (de) |
DE (1) | DE2513262C3 (de) |
FR (1) | FR2346768A1 (de) |
GB (1) | GB1472885A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2386868A1 (fr) * | 1977-04-06 | 1978-11-03 | Texas Instruments Inc | Dispositif d'affichage de caracteres et d'informations graphiques sur un ecran d'image en couleurs |
DE3224216A1 (de) * | 1981-06-30 | 1983-02-10 | Ampex Corp., 94063 Redwood City, Calif. | Verfahren und anordnung zur abbildung einer untermenge einer ersten menge in eine zweite menge |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52123137A (en) * | 1976-04-09 | 1977-10-17 | Hitachi Ltd | Duplication memory control unit |
US4120030A (en) * | 1977-03-11 | 1978-10-10 | Kearney & Trecker Corporation | Computer software security system |
US4180805A (en) * | 1977-04-06 | 1979-12-25 | Texas Instruments Incorporated | System for displaying character and graphic information on a color video display with unique multiple memory arrangement |
DE2823457C2 (de) * | 1978-05-30 | 1982-12-30 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage |
US4323963A (en) * | 1979-07-13 | 1982-04-06 | Rca Corporation | Hardware interpretive mode microprocessor |
JPS598852B2 (ja) * | 1979-07-30 | 1984-02-28 | 富士通株式会社 | エラ−処理方式 |
DE3028734A1 (de) * | 1980-07-29 | 1982-03-04 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur umwandlung von positiven linear codierten digitalen signalen sowie deren zweierkomplement in nichtlinear codierte digitale signale gemaess einer der a-gesetz gehorchenden mehrfachsegmentkennlinie |
US4435754A (en) * | 1981-06-30 | 1984-03-06 | Ampex Corporation | Method of selecting PROM data for selective mapping system |
JPS5948879A (ja) * | 1982-09-10 | 1984-03-21 | Hitachi Ltd | 記憶制御方式 |
US4520453A (en) * | 1982-11-01 | 1985-05-28 | Ampex Corporation | Address transformation system having an address shuffler |
US4581739A (en) * | 1984-04-09 | 1986-04-08 | International Business Machines Corporation | Electronically selectable redundant array (ESRA) |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3573751A (en) * | 1969-04-22 | 1971-04-06 | Sylvania Electric Prod | Fault isolation system for modularized electronic equipment |
US3659275A (en) * | 1970-06-08 | 1972-04-25 | Cogar Corp | Memory correction redundancy system |
-
1974
- 1974-05-01 GB GB1898874A patent/GB1472885A/en not_active Expired
-
1975
- 1975-03-26 DE DE2513262A patent/DE2513262C3/de not_active Expired
- 1975-04-16 US US05/568,691 patent/US3992702A/en not_active Expired - Lifetime
- 1975-04-17 CS CS752682A patent/CS191263B2/cs unknown
- 1975-04-29 FR FR7513446A patent/FR2346768A1/fr active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2386868A1 (fr) * | 1977-04-06 | 1978-11-03 | Texas Instruments Inc | Dispositif d'affichage de caracteres et d'informations graphiques sur un ecran d'image en couleurs |
DE3224216A1 (de) * | 1981-06-30 | 1983-02-10 | Ampex Corp., 94063 Redwood City, Calif. | Verfahren und anordnung zur abbildung einer untermenge einer ersten menge in eine zweite menge |
Also Published As
Publication number | Publication date |
---|---|
FR2346768B1 (de) | 1978-09-01 |
DE2513262C3 (de) | 1978-06-08 |
AU7905075A (en) | 1976-09-16 |
DE2513262B2 (de) | 1977-10-20 |
GB1472885A (en) | 1977-05-11 |
CS191263B2 (en) | 1979-06-29 |
US3992702A (en) | 1976-11-16 |
FR2346768A1 (fr) | 1977-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1901228C3 (de) | Datenverarbeitungsanlage mit Einrichtungen zur Wiederholung von Operationen bei Auftreten eines Fehlers | |
DE3125048C2 (de) | ||
DE2132565C3 (de) | Umsetzer | |
DE2328869C2 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems | |
DE1549468C3 (de) | Speicheranordnung für eine programmgesteuerte Datenverarbeitungsanlage | |
DE2916710C2 (de) | ||
DE2030760A1 (de) | Speicherschaltung | |
DE2513262C3 (de) | Digitale Codeumwandlungsanordnung | |
DE2523414B2 (de) | Hierarchische Speicheranordnung mit mehr als zwei Speicherstufen | |
EP0046976A2 (de) | Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen | |
DE2400064A1 (de) | Speicherpruefanordnung und diese verwendendes endgeraetsystem in einem datenverarbeitungssystem | |
DE3128729A1 (de) | Halbleiter-speichersystem | |
DE2659031B2 (de) | Fehlerkorrektur- und -Steuersystem | |
DE2926322A1 (de) | Speicher-subsystem | |
DE1935944C3 (de) | Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage | |
DE2554502B2 (de) | ||
DE1250163B (de) | Einrichtung zur Paritätsprüfung von Speicherworten | |
DE2458525B2 (de) | Speicheranordnung mit Haupt- und Pufferspeicher | |
DE3148804C2 (de) | Vorrichtung zum Speichern von Befehlen | |
EP0615211A1 (de) | Verfahren zum Speichern sicherheitsrelevanter Daten | |
DE1267886B (de) | Datenbearbeitungsanlage | |
DE2823457C2 (de) | Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage | |
DE1296429B (de) | Datenbearbeitungsanlage | |
DE2004934A1 (de) | ||
DE1499286B2 (de) | Datenbearbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |