DE1549468C3 - Speicheranordnung für eine programmgesteuerte Datenverarbeitungsanlage - Google Patents
Speicheranordnung für eine programmgesteuerte DatenverarbeitungsanlageInfo
- Publication number
- DE1549468C3 DE1549468C3 DE1549468A DE1549468A DE1549468C3 DE 1549468 C3 DE1549468 C3 DE 1549468C3 DE 1549468 A DE1549468 A DE 1549468A DE 1549468 A DE1549468 A DE 1549468A DE 1549468 C3 DE1549468 C3 DE 1549468C3
- Authority
- DE
- Germany
- Prior art keywords
- memory
- data
- bits
- basic
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
Description
3 4
die Wörter liefert, die aus 8 Bytes zu je 8 Bit be- ist die Funktion jeder der Entschlüsselungsschaltun-
stehen, wobei jedes Byte noch ein Paritätsbit auf- gen 14 und 15 und der zugehörigen Treiberschaltun-
weist. Wenn ein solcher Grund-Arbeitsspeicher feh- gen, je eine Leitung aus einer Anzahl von Leitungen
lerhaft ist, würden 16 Bits in jedem Wort zerstört, 16 am Ausgang der Entschlüsselungsschaltungen 14
oder es bestünde zu ihnen kein Zugriff. Das gesamte 5 und 15 zu speisen, um den Magnetkernspeicher 10
Datenverarbeitungssystem muß stillgesetzt werden, zu adressieren. Wenn die Adreßleitungen 16 gespeist
der Grund-Arbeisspeicher muß ausgebessert werden, werden, wählen sie für das Auslesen oder das Ein-
und alle Daten, die sich zum Zeitpunkt des Versagens speichern alle die Magnetkerne aus, die sich am
in der Speicheranordnung befanden, müssen rekon- Schnittpunkt dieser Leitungen in all den Ebenen 11
struiert werden. io des Magnetkernspeichers 10 befinden. Wenn die An-
Dieser Nachteil wird bei der Speicheranordnung zahl der Adressenbits in dem Adressenregister
für eine programmgesteuerte Datenverarbeitungs- 12 χ Bits beträgt, so besitzt jede Ebene 11 des Maanlage
erfindungsgemäß dadurch vermieden, daß die gnetkernspeichers 10 · 2X adressierbare Speicher-Speicheranordnung
aus m + n Teilspeichern als platze.
Grund-Arbeitsspeicher besteht, wobei m + n der Bit- 15 Um die Zeichnung zu vereinfachen, sind nur
anzahl eines Wortes entspricht, das außer den m In- 8 Ebenen 11 des dreidimensionalen Mägnetkernformationsbits
auch η Bits zur Fehlererkennung und Speichers dargestellt. Jeder Ebene 11 des Magnet-
-korrektur enthält, daß jeder Teilspeicher ein Adres- kernspeichers 10 ist eine Leseleitung 17 zugeordnet,
senregister, Ansteuerschaltungen sowie ein Daten- Wenn die Adressenleitung 16 gespeist wurden, werregister
aufweist und daß die Eingänge aller Adres- ao den diejenigen Magnetkerne am Schnittpunkt zweier
senregister parallel an die Ausgänge eines von der solcher Leitungen umgeschaltet, die eine binäre 1
Zentraleinheit der Datenverarbeitungsanlage gespei- gespeichert hatten. Magnetkerne, in denen eine bisten
Adressenregisters angeschlossen sind, derart, daß näre 0 gespeichert ist, werden nicht umgeschaltet,
der gleiche Speicherplatz in. allen m + n Teilspei- Das Umschalten eines Magnetkernes erzeugt ein Sichern
adressiert wird. 25 gnal auf der Leseleitung 17, welches über eine
Einzelheiten der Erfindung werden in der Be- ODER-Schaltung 18 zu einem binären Speicherschreibung
an Hand eines bevorzugten Ausführungs- element 19 eines Datenregisters (DR) 20 übertragen
beispiels und in Verbindung mit den Zeichnungen wird. Daher ist nach der Beendigung des Adressienäher
erläutert. Es zeigt rens eines Speicherplatzes die an diesem Speicher-
F i g. 1 eine schematische Darstellung eines Grund- 30 platz in den Ebenen 11 des Magnetkernspeichers
Arbeitsspeichers, der aus einer dreidimensionalen enthaltene Information in dem Datenregister 20 ge-Speicheranordnung
und den notwendigen Schaltun- speichert. Der Inhalt dieses Registers kann über Sigen
für den Zugriff und das Auslesen oder Einspei- gnalleitungen 21, die mit jedem binären Speicherehern
von Daten an adressierbaren Speicherplätzen element dieses Registers verbunden sind, zu einer
besteht, .35 Datenverarbeitungsanlage übertragen werden.
F i g. 2 ein Blockschaltbild, das die Anordnung Da bei Magnetkernspeichern beim Auslesen der
einer Reihe von Grund-Arbeitsspeichern der in gespeicherten Information in das Datenregister 20
F i g. 1 abgebildeten Art bei einem bevorzugten Aus- diese gleichzeitig gelöscht wird, muß sie in dem adres-
führungsbeispiel der Erfindung zeigt, sierten Speicherplatz wieder eingeschrieben werden.
F i g. 3 die schematische Darstellung eines Daten- 40 Die in jedem binären Speicherelement 19 des Datenblocks,
der zwischen der Speicheranordnung und der registers 20 gespeicherten Binärziffern 1 oder 0 wer-Datenverarbeitungsanlage
übertragen werden soll; den über die Sperrleitungen 22 dem Magnetkernaußerdem zeigt diese Figur schematisch die zwei- speicher wieder zugeleitet. Daher wird ein Schreibdimensionale
Konfiguration eines Pufferspeichers, zyklus begonnen, durch den alle Magnetkerne des
F i g. 4 die in F i g. 2 dargestellte Übertragungs- 45 adressierten Speicherplatzes in den der Binärziffer 1
steuerung genauer, durch die die Wörter zwischen entsprechenden Zustand umgeschaltet würden. Die
der Speicheranordnung und der Zentraleinheit der Magnetkerne in den Ebenen, denen ein Sperrsignal
Datenverarbeitungsanlage übertragen werden. von einem Speicherelement 19, das eine binäre 0
In F i g. 1 ist schematisch ein dreidimensionaler gespeichert hat, zugeführt wird, werden am Um-Magnetkernspeicher
mit den zugehörigen Steuer- 50 schalten gehindert. Wenn von der Zentraleinheit Schaltungen dargestellt, die gemeinsam mit ihm den (ZE) gelieferte Daten an einem adressierten Spei-Grund-Arbeitsspeicher
(GAS) bilden. Die genauen cherplatz zu speichern sind, führt die Datenverarbei-Einzelheiten
des Grund-Arbeitsspeichers sind für das tungsanlage die Daten auf einer Reihe von Leitun-Verständnis
der Erfindung nicht wesentlich. Es kön- gen 23 über die ODER-Schaltung 18 dem Datennen
Grund-Arbeitsspeicher verschiedenster Kon- 55 register 20 zu. Ein Lesezyklus, auf den ein Schreibstruktion
für die Realisierung der Erfindung heran- zyklus folgt, wird durch die Steuerschaltungen des
gezogen werden. In F i g. 1 ist ein Grund-Arbeits- Speichers bewirkt. Allerdings werden die beim Lesespeicher
dargestellt, der aus einem Magnetkernspei- zyklus auf den Leseleitungen 17 erhaltenen Daten
eher 10 besteht, der 8 Magnetkernebenen 11 auf- nicht zu der Datenverarbeitungsanlage übertragen,
weist. Wenn Zugriff zu Daten in dem Magnetkern- 60 statt dessen werden die auf den Leitungen 23 vorspeicher
10 gewünscht wird, wird eine Anzahl von liegenden zu speichernden Daten über die ODER-,r-Adressenbits
dem Adressenregister 12 der Daten- Schaltung 18 den Speicherelementen 19 des Datenverarbeitungsanlage
zugeführt. Diese x-Adressenbits registers 20 zugeleitet. Während des folgenden
werden zu einem in dem Grund-Arbeitsspeicher ent- Schreibzyklus bewirken die Sperrleitungen 22, daß
haltenen Adressenregister 13 übertragen. Eine Hälfte 65 die Magnetkerne in jeder Ebene 11 abhängig von
der Adressenbits wird zu einer Entschlüsselungs- den zu speichernden Daten umgeschaltet werden
Schaltung 14 und die andere Hälfte der Adressenbits oder nicht,
zu einer Entschlüsselungsschaltung 15 übertragen. Es F i g. 2 zeigt als Blockschaltbild die Anordnung
zu einer Entschlüsselungsschaltung 15 übertragen. Es F i g. 2 zeigt als Blockschaltbild die Anordnung
5 6
einer Reihe von Grund-Arbeitsspeichern der in ferspeicher 29 zu übertragen. Daher wird das binäre
F i g. 1 beschriebenen Art bei der Realisierung der Speicherelement 0 in jedem Datenregister dazu be-Erfindung.
Die Anzahl der so miteinander verbünde- nutzt, das Wort 0 zusammenzustellen. In gleicher
nen Grund-Arbeitsspeicher ist gleich m + n, wobei Weise werden die binären Speicherelemente 3 aller
m der Anzahl der Datenbits und η der Anzahl der 5 Datenregister gleichzeitig ausgelesen, um das Wort 3
Bits zur Fehlererkennung und -korrektur ist. Wie zu bilden, das der Zentraleinheit 25 zugeleitet wird.'
früher schon erwähnt, wird das bevorzugte Ausfüh- In Fig. 3 sind die Datenregister 20 in zweidimenrungsbeispiel
der Erfindung beschrieben in Verbin- sionaler Anordnung schematisch dargestellt. Es sind
dung mit einer Datenverarbeitungsanlage, deren 39 Datenregister 20 angedeutet, von denen jedes
Wörter m = 32 Datenbits, 0 bis 31, und n = l Bits io 8 Speicherelemente besitzt. Wenn die Daten in den
für die Fehlererkennung und -korrektur, A bis G, Datenregistern 20 durch die Ubertragungs-Steüerenthalten.
Gemäß einem Merkmal der Erfindung ist schaltung 27 nach F i g. 2 übertragen worden sind,
das Bit 0 jedes Wortes in dem Grund-Arbeitsspei-' enthält der Pufferspeicher 29 den Block binärer Dacher
0, das Bit 1 jedes Wortes in dem Grund-Arbeits- ten, wie "er in F i g. 3 dargestellt ist. Der Pufferspeispeicher 1 enthalten, usw. Jeder der in F i g. 2 darge- 15 eher 29 weist 39 Spalten mit Puffer-Speicherelemenstellten
Grund-Arbeitsspeicher ist ein dreidimensio- ten auf, die in 8 Reihen angeordnet sind. Fügt man
naler Magnetkernspeicher mit einem Adressenregi- den in F i g. 3 als Quadrate dargestellten Speicherster
(AR) 13 und einem Datenregister (DR) 20. Zur elementen die notwendigen . Torschaltungen hinzu,
Vereinfachung der Beschreibung ist angenommen, so erhält man damit eine Anordnung, durch die Dadaß
jeder Grund-Arbeitsspeicher 8 Ebenen von Ma- 20 ten zwischen den Datenregistern 20 und dem Puffefgnetkernen
enthält, so daß bei jedem Lesezugriff zu speicher 29 oder zwischen dem Pufferspeicher 29 und
einem Grund-Arbeitsspeicher 8 binäre Bits in das der Zentraleinheit 25 übertragen werden können.
Datenregister 20 gelangen. . Einzelheiten des zweidimensionalen Pufferspeichers
Teile der in F i g. 2 dargestellten Anordnung, die 29 sind nicht dargestellt. Da die Zentraleinheiten
die gleichen sind wie die in Verbindung mit F i g. 1 25 von Datenverarbeitungsanlagen mit den durch elekbeschriebenen,
haben die gleichen Bezugsziffern. In tronische Schaltungen ermöglichten Schaltgeschwin-F
i g. 2 ist das in der Zentraleinheit (ZE) 25 der Da- digkeiten arbeiten, ist es erwünscht, den Pufferspeitenverarbeitungsanlage
enthaltene Adreßregister 12 eher unter Verwendung elektronischer Schaltungen
als Block dargestellt. Die erforderlichen Steuer- zu konstruieren, so daß die Arbeitsgeschwindigkeit
signale für das Auswählen und Ingangsetzen der 30 des Pufferspeichers 29 mit der Arbeitsgeschwindig-Taktgeberschaltungen
jedes Grund-Arbeitsspeichers keit der Zentraleinheit 25 verträglich ist.
werden über das Kabel 26 jedem Grund-Arbeits- F i g. 4 zeigt Einzelheiten der Übertragungs-Steuerspeicher von der Zentraleinheit 25 zugeführt. Aus schaltung 27 nach F i g. 2. Es ist die Aufgabe der der F i g. 2 ist ersichtlich, daß jedem Adressenregi- Übertragüngs-Steuerschaltung 27, die aus 29 Bits sterl3 der Grund-Arbeitsspeicher die gleichen 35 bestehenden Wörter von den entsprechenden Spei-Adressenbits aus dem Adressenregister 12 des Daten- cherelementen der Datenregister 20 über die Fehlerverarbeitungssystems zugeführt werden. Daher wird erkennungs- und -korrekturschaltung 28 zu dem Pufder gleiche Speicherplatz in allen 39 Grund-Arbeits- ferspeicher 29 zu übertragen. Bei der vorher gegebespeichern gleichzeitig adressiert und die von der Zen- nen Beschreibung des Adressenregisters 12 des Datraleinheit betätigten Steuerschaltungen lesen gleich- 40 tenverarbeitungssystems ist bereits die Art erläutert zeitig 8 binäre Bits aus jedem Grund-Arbeitsspeicher worden, in der die χ Adressenbits benutzt werden, aus und in dessen Datenregister 20 ein. um 2X Speicherplätze zu adressieren. Zusätzlich zu
werden über das Kabel 26 jedem Grund-Arbeits- F i g. 4 zeigt Einzelheiten der Übertragungs-Steuerspeicher von der Zentraleinheit 25 zugeführt. Aus schaltung 27 nach F i g. 2. Es ist die Aufgabe der der F i g. 2 ist ersichtlich, daß jedem Adressenregi- Übertragüngs-Steuerschaltung 27, die aus 29 Bits sterl3 der Grund-Arbeitsspeicher die gleichen 35 bestehenden Wörter von den entsprechenden Spei-Adressenbits aus dem Adressenregister 12 des Daten- cherelementen der Datenregister 20 über die Fehlerverarbeitungssystems zugeführt werden. Daher wird erkennungs- und -korrekturschaltung 28 zu dem Pufder gleiche Speicherplatz in allen 39 Grund-Arbeits- ferspeicher 29 zu übertragen. Bei der vorher gegebespeichern gleichzeitig adressiert und die von der Zen- nen Beschreibung des Adressenregisters 12 des Datraleinheit betätigten Steuerschaltungen lesen gleich- 40 tenverarbeitungssystems ist bereits die Art erläutert zeitig 8 binäre Bits aus jedem Grund-Arbeitsspeicher worden, in der die χ Adressenbits benutzt werden, aus und in dessen Datenregister 20 ein. um 2X Speicherplätze zu adressieren. Zusätzlich zu
Auf Grund nur einer Adressenangabe und nur den χ Adressenbits sind noch y weitere Adressenbits
einer Zugriffssteuerung zu. den Grund-Arbeitsspei- vorgesehen. Bei der dargestellten bevorzugten Ausehern
enthalten die Datenregister 20 jetzt 8 binäre 45 führungsform erhält man bei jedem Zugriff zum Ma-Wörter
zu je 39 Bits. Ein Übertragungs-Steuerteil 27, gnetkernspeicher 8 Wörter zu je 39 Bits. Bei der beder
in Verbindung mit den Fig. 3 und 4 noch näher vörzugten Ausführungsförm beträgt die Anzahl der
beschrieben wird, ist vorgesehen, um die gleichen y Adressenbits 3, so daß 23 besondere Auswahlbinären Bits aus allen Datenregistern 20 auszuwählen signale zur Verfügung stehen, um die 8 Wörter aus
und die 39 binären Bits eines Wortes auszulesen. Das 50 den Datenregistem 20 zu dem Pufferspeicher 29 in
Wort wird aus den Datenregistem 20 durch die Feh- der Reihenfolge von Wort 0 bis Wort 7 zu übertralererkennungs-
und -korrekturschaltungen 28 hin- gen. Das Adressenregister 12 kann in den drei niedurch
übertragen. Die Fehlererkennungs- und -kor- drigen Bitstellen zum Zählen eingerichtet sein, oder
rekturschaltungen 28 sind nicht im einzelnen be- es kann ein besonderer drei Bitstellen aufweisender
schrieben worden, da sie von jeder gewünschten Art 55 Zähler vorgesehen sein, mittels dessen die aus 39 Bits
sein können. Beispielsweise kann "die Fehlererken- bestehenden Wörter der Reihe nach übertragen wernungs-
und -korrekturschaltung in der Lage sein, den. Die Permutationen der y Adressenbits werden
Einzel- und Doppelfehler zu erkennen und alle Ein- über Leitungen 32 einer Wort-Entschlüsselungszelfehler
zu korrigieren. Wenn, wie noch genauer be- schaltung 30 zugeführt, die entsprechend den y
schrieben wird, ein aus 39 Bits bestehendes Wort 60 Adressenbits 2y Ausgänge für Wortauswahlsignale
korrigiert wurde, wird es zu einem Pufferspeicher 29 besitzt.
übertragen, der die Aufgabe hat, 8 Wörter zu je Als Teil der Übertragüngs-Steuerschaltung sind
39 Bits für die Verwendung durch die Zentraleinheit 39 Gruppen von Torschaltungen 31 vorgesehen, die
25 zu speichern. in Fig. 4 schematisch als Kreise an den Leitungs-
Die Übertragüngs-Steuerschaltung 27 besitzt als 65 Schnittpunkten dargestellt sind. Jede Gruppe von
wesentliche Funktion die Fähigkeit, die in der Bit- Torschaltungen 31 ist einem Datenregister 20 zuge-
stelle0 jedes Datenregisters20 gespeicherten Binär- ordnet.' "'
ziffern zu entnehmen und sie gleichzeitig zu dem Puf- Wenn die χ Adressenbits, die die Adresse des Da-
7 8
tenblocks angeben, zu dem Adressenregister 13 jedes Alle in dem Speicher befindlichen Wörter können
Grund-Arbeitsspeichers übertragen worden sind und ein fehlerhaftes Bit aufweisen, das korrigiert werden
die Steuerschaltungen der Zentraleinheit 25 das Aus- kann, so daß der Betrieb nicht unterbrochen zu werlesen
von Daten aus den adressierten Speicherplätzen den braucht. Da darüber hinaus die Grund-Arbeitsder
Grund-Arbeitsspeicher und das Speichern in den 5 Speicher unabhängige Einheiten darstellen, können
Datenregistern 20 eingeleitet haben, erzeugt die die Verbindungen mit den Steuerleitungen, Adressen-Wort-Entschlüsselungsschaltung
30 nacheinander an leitungen und Datenleitungen unterbrochen werden, ihren Ausgängen Wortauswahlsignale zuerst für das der schadhafte Grund-Arbeitsspeicher entfernt und
Wort 0 und zum Schluß für das Wort 7. Alle die repariert oder durch einen einwandfreien Grund-Torschaltungen
31 einer Gruppe von Torschaltungen, io Arbeitsspeicher ersetzt werden,
die einem Datenregister 20 zugeordnet ist, erzeugen Ein schwerwiegender Mangel bekannter Speicher-Ausgangssignale und empfangen Eingangssignale von anlagen liegt in der Tatsache, daß, wenn ein Speider gleichen Spalte des in Fig. 3 dargestellten Puf- cherelement ausfällt, sein Inhalt verlorengeht und ferspeichers 29. Beispielsweise überträgt das Daten- erneut eingegeben werden muß. Auf Grund der Erregister 0 nacheinander das Bit 0 jedes der 8 ge- 15 findung können die Daten des ersetzten Grund-Arspeicherten Wörter zu dem Pufferspeicher 29. Ent- beitsspeichers während des Betriebes durch Besprechend jedem Ausgangssignal zur Wortauswahl, nutzen der Prüfbits zur Fehlererkennung und -kordas durch die Wort-Entschlüsselungsschaltung 30 er- rektur zurückgewonnen werden. Dies ermöglicht es, zeugt wird, werden die entsprechenden Torschaltun- daß die aus dem Speicher auszulesenden Daten, die gen 31 in all den 39 Gruppen von Torschaltungen 20 über die Fehlererkennungs- und -korrekturschaltung beaufschlagt, um gleichzeitig die Bits des zugehörigen 28 dem Pufferspeicher 29 zugeführt werden, durch Wortes zum Pufferspeicher 29 zu übertragen. die Zentraleinheit 25 benutzt werden. Es können Das von der Wort-Entschlüsselungsschaltung 30 noch verschiedene Änderungen der oben beschriegelieferte Ausgangssignal zur Wortauswahl, das den benen bevorzugten Ausführungsform vorgenommen Torschaltungen 31 zugeführt wird, dient ebenfalls 25 werden. So kann z. B. der Pufferspeicher 29, der in dazu, die richtige Reihe der Puffer-Speicherelemente den F i g. 2 und 4 dargestellt ist, einen falschen Wert in dem Pufferspeicher 29 vorzubereiten, entweder ein aufwies, korrigiert werden.
die einem Datenregister 20 zugeordnet ist, erzeugen Ein schwerwiegender Mangel bekannter Speicher-Ausgangssignale und empfangen Eingangssignale von anlagen liegt in der Tatsache, daß, wenn ein Speider gleichen Spalte des in Fig. 3 dargestellten Puf- cherelement ausfällt, sein Inhalt verlorengeht und ferspeichers 29. Beispielsweise überträgt das Daten- erneut eingegeben werden muß. Auf Grund der Erregister 0 nacheinander das Bit 0 jedes der 8 ge- 15 findung können die Daten des ersetzten Grund-Arspeicherten Wörter zu dem Pufferspeicher 29. Ent- beitsspeichers während des Betriebes durch Besprechend jedem Ausgangssignal zur Wortauswahl, nutzen der Prüfbits zur Fehlererkennung und -kordas durch die Wort-Entschlüsselungsschaltung 30 er- rektur zurückgewonnen werden. Dies ermöglicht es, zeugt wird, werden die entsprechenden Torschaltun- daß die aus dem Speicher auszulesenden Daten, die gen 31 in all den 39 Gruppen von Torschaltungen 20 über die Fehlererkennungs- und -korrekturschaltung beaufschlagt, um gleichzeitig die Bits des zugehörigen 28 dem Pufferspeicher 29 zugeführt werden, durch Wortes zum Pufferspeicher 29 zu übertragen. die Zentraleinheit 25 benutzt werden. Es können Das von der Wort-Entschlüsselungsschaltung 30 noch verschiedene Änderungen der oben beschriegelieferte Ausgangssignal zur Wortauswahl, das den benen bevorzugten Ausführungsform vorgenommen Torschaltungen 31 zugeführt wird, dient ebenfalls 25 werden. So kann z. B. der Pufferspeicher 29, der in dazu, die richtige Reihe der Puffer-Speicherelemente den F i g. 2 und 4 dargestellt ist, einen falschen Wert in dem Pufferspeicher 29 vorzubereiten, entweder ein aufwies, korrigiert werden.
Wort aus den Datenregistern 20 aufzunehmen oder Verschiedene Änderungen können bei der oben
ein Wort aus dem Pufferspeicher 29 zu den Daten- beschriebenen bevorzugten Ausführungsform vorgeregistern
20 zu übertragen. Das Wort 0 ist aus den 3° nommen werden. Der in den F i g. 2 und 4 darge-Bits
zusammengesetzt, die in dem binären Speicher- stellte Pufferspeicher 29 kann entfallen, indem die
element 0 der Datenregister 20 gespeichert sind. In Datenregister 20 der Grund-Arbeitsspeicher als Pufgleicher
Weise ist das Wort 3 aus den Bits zusam- ferspeicher benutzt werden. Bei dieser Betriebsweise
mengesetzt, die in dem binären Speicherelement 3 wird jedes von der Zentraleinheit 25 angeforderte
der Datenregister 20 gespeichert sind. 35 Wort direkt von den Datenregistern 20 über die Fehin
F i g. 4 ist auch ein Bitgenerator 33 dargestellt, lererkennungs- und -korrekturschaltung 28 zur Zender
der Fehlererkennung und -korrektur dient und traleinheit 25 übertragen.
zwischen der Zentraleinheit 25 und dem Pufferspei- Weiter können mehrere Pufferspeicher 29 vorgecher
29 angeordnet ist. Beim Speichern von Daten sehen werden, wodurch es ermöglicht wird, mehrere
in dem Magnetkernspeicher werden Datenwörter mit 40 Datenblocks zur Verwendung durch die Zentral-32
Bits, die von der Zentraleinheit 25 geliefert wer- einheit 25 zu speichern. Dies würde weniger Zugriff
den, dem Generator 33 zugeführt, um die notwendi- zum Magnetkernspeicher durch die Zentraleinheit ergen
Prüfbits A bis G zu erzeugen, damit bei den fordern. Das Konzept, mehrere Pufferspeicher vor-Datenwörtern
eine Fehlererkennung und -korrektur zusehen, erlaubt ein größeres Maß an Überlappung
möglich ist. 45 zwischen Operationen, die sich auf die Zentraleinheit Es ist daher ersichtlich, daß entsprechend einer in und auf den Magnetkernspeicher beziehen. Mehrere
dem Adressenregister 12 der Datenverarbeitungs- Datenblocks, die für die Verwendung durch die Zenanlage
stehenden Adresse von χ Bits auf Grund der traleinheit bestimmt sind, können in mehreren Puf-39
getrennten Grund-Arbeitsspeicher Zugriff zu ferspeichern enthalten sein, und wenn ein bestimm-8
Wörtern mit je 39 Bits erhalten wird, die in die 50 ter Pufferspeicher durch die Zentraleinheit nicht mehr
Datenregister 20 gelangen. Anschließend werden die benutzt wird, können zusätzliche Zugriffe zum Spei-Wörter
0 bis 7 nacheinander über die Fehlererken- eher nach weiteren Datenblocks erfolgen, während
nungs- und -korrekturschaltung 28 zum Pufferspei- die Zentraleinheit mit in anderen Pufferspeichern
eher 29 übertragen. Während der Übertragung der befindlichen Daten und Befehlen arbeitet.
Daten zu dem Pufferspeicher 29 werden alle Fehler, 55 Eine weitere Änderung, die vorgenommen werden die durch die Fehlererkennungs- und -korrektur- könnte, würde darin bestehen, ein Haupt-Adressenschaltung 28 festgestellt werden, angezeigt und ge- register 12 des Datenverarbeitungssystems vorzuspeichert. Alle Einzelfehler können entsprechend sehen, um Zugriff zu dem Datenblock zu erhalten, dem Hamming-Code auf Grund der der Fehler- der zum Pufferspeicher 29 zu übertragen ist. Jede erkennung und -korrektur dienenden Bits A bis G 60 Reihe des Pufferspeichers 29 könnte einer bestimmkorrigiert werden. Es ist die Hauptfunktion dieser ten Zentraleinheit 25 aus einer Reihe von Zentral-Erfindung, ein kontinuierliches Benutzen der Daten- einheiten zugeordnet werden, um gleichzeitig 39 Bits Verarbeitungsanlage auch dann zu ermöglichen, umfassende Wörter vom Pufferspeicher 29 zu den wenn einer der Grund-Arbeitsspeicher fehlerhaft ar- Zentraleinheiten 25 zu übertragen,
beitet. Wenn ein Grund-Arbeitsspeicher während des 65 Bei der bevorzugten Ausführungsform der Erfin-Betriebes des Datenverarbeitungssystems fehlerhaft dung besteht jeder Grund-Arbeitsspeicher aus einem arbeitet, kann der Fehler auf Grund der Bits zur dreidimensionalen Magnetkernspeicher. Es ist eben-Fehlererkennung und -korrektur korrigiert werden. so möglich, daß jeder Grund-Arbeitsspeicher nur aus
Daten zu dem Pufferspeicher 29 werden alle Fehler, 55 Eine weitere Änderung, die vorgenommen werden die durch die Fehlererkennungs- und -korrektur- könnte, würde darin bestehen, ein Haupt-Adressenschaltung 28 festgestellt werden, angezeigt und ge- register 12 des Datenverarbeitungssystems vorzuspeichert. Alle Einzelfehler können entsprechend sehen, um Zugriff zu dem Datenblock zu erhalten, dem Hamming-Code auf Grund der der Fehler- der zum Pufferspeicher 29 zu übertragen ist. Jede erkennung und -korrektur dienenden Bits A bis G 60 Reihe des Pufferspeichers 29 könnte einer bestimmkorrigiert werden. Es ist die Hauptfunktion dieser ten Zentraleinheit 25 aus einer Reihe von Zentral-Erfindung, ein kontinuierliches Benutzen der Daten- einheiten zugeordnet werden, um gleichzeitig 39 Bits Verarbeitungsanlage auch dann zu ermöglichen, umfassende Wörter vom Pufferspeicher 29 zu den wenn einer der Grund-Arbeitsspeicher fehlerhaft ar- Zentraleinheiten 25 zu übertragen,
beitet. Wenn ein Grund-Arbeitsspeicher während des 65 Bei der bevorzugten Ausführungsform der Erfin-Betriebes des Datenverarbeitungssystems fehlerhaft dung besteht jeder Grund-Arbeitsspeicher aus einem arbeitet, kann der Fehler auf Grund der Bits zur dreidimensionalen Magnetkernspeicher. Es ist eben-Fehlererkennung und -korrektur korrigiert werden. so möglich, daß jeder Grund-Arbeitsspeicher nur aus
einer Ebene von Magnetkernen besteht, wobei bei jedem Zugriff zum Speicher.nur ein Bit aus jedem
Grund-Arbeitsspeicher ausgelesen wird und entweder einem binären Speicherelement in einem Datenregister
20 oder direkt dem Pufferspeicher zugeleitet wird. Das macht jedoch mehr Zugriffe der Zentraleinheit
25 zur Speicheranlage erforderlich.
Wie in der F i g. 4 dargestellt ist, bestehen die von der Zentraleinheit 25 verarbeiteten Daten nur aus
den 32 Datenbits, nachdem die 7 Bits zur Fehlererkennung und -korrektur dazu benutzt worden sind,
um die Daten für die Eingabe in .den Pufferspeicher 29 zu korrigieren. Die Fehlererkennungs- und -korrekturschaltung
28 kann auch zwischen dem Pufferspeicher 29 und der Zentraleinheit 25 angeordnet
werden, was zur Folge hätte, daß die Fehlererkennung und -korrektur während des Ubertragens von
dem Pufferspeicher 29 zur Zentraleinheit 25 erfolgen
würde.
Es wurde eine Datenverarbeitungsanlage beschrieben, der ein Speicher zur Übertragung von aus mehreren
Bits bestehenden binären Wörtern zwischen einer Zentraleinheit und dem Speicher zugeordnet ist,
wobei jedes Wort m = 32 Datenbits und η = 7 Bits für die Fehlererkennung und -korrektur aufweist.
Eine Datenadresse, die im Adressenregister der Datenverarbeitungsanlage steht' und χ Bits umfaßt,
sorgt für gleichzeitigen Zugriff und gleichzeitige Steuerung einer Mehrzahl von Grund-Arbeitsspeichern,
wobei ein Grund-Arbeitsspeicher für jedes der m + η = 39 Bits eines Wortes vorgesehen ist. Jeder
der Grund-Arbeitsspeicher speichert das gleiche Bit für alle Wörter in dem Speichersystem. Jeder Grund-Arbeitsspeicher
besteht aus einem Adressenregister und einem Datenregister, das vorübergehend die
einem durch das Adressenregister adressierten Speicherplatz entnommene oder in ihm einzugebende Information
speichert. Jeder der 2X Speicherplätze in
ίο jedem Grund-Arbeitsspeicher kann 2y binäre Speicherelemente
(Magnetkerne) enthalten. Jedes Datenregister... enthält eine gleiche Anzahl von binären
Speicherelementen. Jeder Zugriff zu der Speicheranlage bezieht sich daher auf 2y Wörter, von denen
jedes aus m +. η Bits besteht. Eine Übertragungsvorrichtung,
der y Adressenbits zugeleitet werden, ist zwischen den Datenregistern und der Zentraleinheit
vorgesehen. Im Übertragungsweg sind Torschaltungen,' eine Schaltung zur Fehlererkennung und -korrektur,
ein Pufferspeicher und eine Entschlüsselungsvorrichtung angeordnet, die die Übertragung eines
Wortes aus dem Datenregister zu einem bestimmten Speicherplatz im Pufferspeicher ermöglicht. Die Entschlüsselungs-
und Torschaltungen dienen dazu, eine aus 2y Reihen von m + n Puffer-Speicherelementen
in dem Pufferspeicher vorzubereiten und ein Bit zwischen jedem Datenregister und der ausgewählten
Reihe zu übertragen. Die betreffende Bitstelle ist in allen Datenregistern die gleiche.
•. Hierzu 1 Blatt Zeichnungen
Claims (3)
1. Speicheranordnung für eine programmge- speicher weist ein Adressenregister, die erfordersteuerte
Datenverarbeitungsanlage, dadurch 5 liehen Adressenentschlüsselungsschaltungen, die Treigekennzeichnet,
daß die Speicheranord- berschaltungen, die Leseleitungen und Verstärker, nung aus m + η Teilspeichern als Grund-Arbeits- ein Datenregister und die Sperrleitungen auf. Der
speichern besteht, wobei m + η der Bitanzahl Grundzyklus für einen Grund-Arbeitsspeicher beeines
Wortes entspricht, daß außer den m Infor- steht aus dem Entschlüsseln einer Adresse für die
mationsbits auch η Bits zur Fehlererkennung und io ^-Koordinate und einer Adresse für die y-Koordi-
-korrektur enthält, daß jeder Teilspeicher ein nate, um zuerst eine Leseoperation bei dem adres-Adressenregister
(13; Fig. 1), Ansteuerschaltun- sierten Speicherplatz durchzuführen. Dadurch wergen
(14,15) sowie ein Datenregister (20) aufweist den alle seine Magnetkerne in einen vorher bestimm-
und daß die Eingänge aller Adressenregister par- ten Zustand gebracht, und die gespeicherte Informaallel
an die Ausgänge eines von der Zentraleinheit 15 tion erscheint auf den 18 Leseleitungen und wird in
der Datenverarbeitungsanlage gespeisten Adres- dem Datenregister vorübergehend gespeichert. Wenn
senregisters (12; Fig. 2) angeschlossen sind, der- der Grund-Arbeitsspeicher für eine Leseoperation
art, daß der gleiche Speicherplatz in allen ausgewählt wurde, werden die Daten im Datenregi-
m + η Teilspeichern adressiert wird. . ster der Datenverarbeitungsanlage verfügbar gemacht.
2. Speicheranordnung nach Anspruch 1, da- 20 Der Inhalt des Datenregisters wird auch dazu bedurch
gekennzeichnet, daß jeder Speicherplatz nutzt, um die Sperrleitungen zu speisen, welche daeines
Teilspeichers und das zugehörige Daten- durch die Regeneration der an dem adressierten
register aus ζ binären Speicherelementen be- Speicherplatz durch den Lesevorgang vorher zerstehen.
störten Daten erlaubt. Wenn die Datenverarbeitungs-
3. Speicheranordnung nach den Ansprüchen 1 25 anlage eine Information an einem adressierten Spei-
und 2, dadurch gekennzeichnet, daß die Teilspei- cherplatz speichern will, werden die gleichen Zyklen
eher als Magnetkernspeicher ausgebildet sind. dazu genommen. Jedoch werden nach dem Auslesen
des Inhaltes des adressierten Speicherplatzes die zu
speichernden Daten in das Datenregister gegeben, um
30 die Sperrleitungen zu speisen und dadurch die neue
Die Erfindung bezieht sich auf eine Speicheranord- Information in dem adressierten Speicherplatz zu
nung für eine programmgesteuerte Datenverarbei- speichern.
tungsanlage, bei der das Ausfallen eines Teiles der Mit dem Aufkommen des Gedankens, Grund-Speicheranordnung
den ununterbrochenen Betrieb . Arbeitsspeicher zu verwenden, ging man auch dazu der Datenverarbeitungsanlage während des Er- 35 über, bei einer Datenverarbeitungsanlage, deren
setzens oder der Reparatur des ausgefallenen Teiles Wörter beispielsweise aus 32 Bits bestehen, zwei
der Speicheranordnung nicht verhindert. Grund-Arbeitsspeicher zu einer Gruppe zusammen-
Bestimmte besondere Datenverarbeitungsanlagen zufassen. Der Inhalt des Adressenregisters der Dabesitzen
zwei oder mehrere Zentraleinheiten, um die tenverarbeitungsanlage wird dabei den Adressen-Wahrscheinlichkeit
zu erhöhen, daß zumindest eine 40 registern jedes Grund-Arbeitsspeichers zugeführt, wo-Zentraleinheit
zu jedem Zeitpunkt verfügbar ist. Ein durch man Zugriff zu 18 Datenbits jedes Grund-Ausfall
in diesen Einheiten hat im allgemeinen den Arbeitsspeichers erhält. Eine grundlegende Daten-Verlust
einiger Daten im Speicher zur Folge, die er- : einheit, die weiter Anwendung findet, besteht" aus
neut errechnet werden müssen. Wenn der Ausfall bei einer Gruppe oder einem Byte aus 8 Bits plus einem
einer Speichereinheit auftritt, kann der Verlust von 45 Paritätsbit. In der angenommenen oben beschriebe-Daten
schwerwiegend sein und die Datenverarbei- -nen Datenverarbeitungsanlage würde jeder Grundtungsanlage
für längere Zeit außer Betrieb kommen. Arbeitsspeicher zwei aus 8 Bits bestehende Bytes
Schutz gegen einige Arten von Fehlern in der Spei- liefern, von denen jedes noch ein weiteres Paritätsbit
cheranordnung von Datenverarbeitungsanlagen hat zur Fehlererkennung besitzt. Wenn daher die beiden
man dadurch errechnet, daß in jedem Wort, das der 50 Grund-Arbeitsspeicher durch die gleiche Adresse
Speicheranordnung entnommen wird, Redundanzbits aufgerufen werden, liefert die Gruppe der Datenver-
enthalten sind, die die Korrektur irgendeines Einzel- arbeitungsanlage 4 Bytes zu je 8 Bit, wobei jedes
fehlers erlauben. Jedoch haben viele Arten von Aus- Byte noch ein Paritätsbit für die Fehlererkennung
fällen mehrfache Fehler zur Folge, die nicht korri- aufweist.
giert werden können. Insbesondere können einige 55 Außer Fehlern, die durch die Stromversorgung
Ausfälle den Verlust des gesamten' Speicherinhalts ' oder durch die Kühlung bedingt sind, tritt jedes an-
zur Folge haben. dere Versagen in solch einer zusammengesetzten
Eine neuere Entwicklungsrichtung beim Entwurf Speicheranordnung innerhalb eines Grund-Arbeitsvon
Speicheranordnungen für Datenverarbeitungs- Speichers auf und beeinflußt die anderen Grundanlagen
ist durch die Begriffsbestimmung und die 60 Arbeitsspeicher nicht, so daß diese ordnungsgemäß
Konstruktion eines sogenannten Grund-Arbeitsspei- arbeiten. Diese Eigenschaft ist in üblichen Speicherchers
charakterisiert. Jeder Grund-Arbeitsspeicher anordnungen von geringem Nutzen, da die Informabesteht
aus einem dreidimensionalen Speicher ein- tion, die in dem fehlerhaften Grund-Arbeitsspeicher
schließlich all der notwendigen Schaltungen, um gespeichert ist, verlorengeht und die Speicheranordeinen
derartigen Speicher zu betreiben. Zumindest 65 nung so lange, bis der Grund-Arbeitsspeicher auseine
Art der gebauten Grund-Arbeitsspeicher besteht gebessert ist, nicht benutzbar ist. In bestimmten Speiaus
einer dreidimensionalen Kernspeicheranordnung, cheranordnungen ist es üblich geworden, 4 Grunddie
4096 adressierbare Speicherplätze aufweist. Arbeitsspeicher zu einer Gruppe zusammenzufassen,
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US55923866A | 1966-06-21 | 1966-06-21 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1549468A1 DE1549468A1 (de) | 1971-04-01 |
DE1549468B2 DE1549468B2 (de) | 1973-06-20 |
DE1549468C3 true DE1549468C3 (de) | 1974-01-17 |
Family
ID=24232847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1549468A Expired DE1549468C3 (de) | 1966-06-21 | 1967-06-20 | Speicheranordnung für eine programmgesteuerte Datenverarbeitungsanlage |
Country Status (4)
Country | Link |
---|---|
US (1) | US3436734A (de) |
DE (1) | DE1549468C3 (de) |
FR (1) | FR1523757A (de) |
GB (1) | GB1118070A (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3546680A (en) * | 1968-05-01 | 1970-12-08 | Massachusetts Inst Technology | Parallel storage control system |
US3631536A (en) * | 1968-06-10 | 1971-12-28 | John A Mosman | Register system memory modules |
DE1963895C3 (de) * | 1969-06-21 | 1973-11-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Datenspeicher und Datenspeicher anste'uerschaltung |
US3623011A (en) * | 1969-06-25 | 1971-11-23 | Bell Telephone Labor Inc | Time-shared access to computer registers |
US3668644A (en) * | 1970-02-09 | 1972-06-06 | Burroughs Corp | Failsafe memory system |
US3859635A (en) * | 1971-06-15 | 1975-01-07 | Robert E Watson | Programmable calculator |
US3897626A (en) * | 1971-06-25 | 1975-08-05 | Ibm | Method of manufacturing a full capacity monolithic memory utilizing defective storage cells |
US3798606A (en) * | 1971-12-17 | 1974-03-19 | Ibm | Bit partitioned monolithic circuit computer system |
US3806888A (en) * | 1972-12-04 | 1974-04-23 | Ibm | Hierarchial memory system |
US4156903A (en) * | 1974-02-28 | 1979-05-29 | Burroughs Corporation | Data driven digital data processor |
US4010450A (en) * | 1975-03-26 | 1977-03-01 | Honeywell Information Systems, Inc. | Fail soft memory |
US4047163A (en) * | 1975-07-03 | 1977-09-06 | Texas Instruments Incorporated | Fault-tolerant cell addressable array |
US4099231A (en) * | 1975-10-01 | 1978-07-04 | Digital Equipment Corporation | Memory control system for transferring selected words in a multiple memory word exchange during one memory cycle |
US4093985A (en) * | 1976-11-05 | 1978-06-06 | North Electric Company | Memory sparing arrangement |
JPS5451735A (en) * | 1977-09-30 | 1979-04-23 | Canon Inc | Computer |
US4450559A (en) * | 1981-12-24 | 1984-05-22 | International Business Machines Corporation | Memory system with selective assignment of spare locations |
US4922451A (en) * | 1987-03-23 | 1990-05-01 | International Business Machines Corporation | Memory re-mapping in a microcomputer system |
JP2617026B2 (ja) * | 1989-12-22 | 1997-06-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 障害余裕性メモリ・システム |
KR940006922B1 (ko) * | 1991-07-11 | 1994-07-29 | 금성일렉트론 주식회사 | 반도체 메모리의 리던던시 회로 |
FR2808903A1 (fr) * | 2000-05-12 | 2001-11-16 | Ibm | Systeme d'acces memoire |
US6811490B2 (en) * | 2001-10-10 | 2004-11-02 | Sony Computer Entertainment America Inc. | System and method for saving game data |
US8996409B2 (en) | 2007-06-06 | 2015-03-31 | Sony Computer Entertainment Inc. | Management of online trading services using mediated communications |
US8447421B2 (en) * | 2008-08-19 | 2013-05-21 | Sony Computer Entertainment Inc. | Traffic-based media selection |
US8290604B2 (en) * | 2008-08-19 | 2012-10-16 | Sony Computer Entertainment America Llc | Audience-condition based media selection |
US8504487B2 (en) | 2010-09-21 | 2013-08-06 | Sony Computer Entertainment America Llc | Evolution of a user interface based on learned idiosyncrasies and collected data of a user |
US8484219B2 (en) | 2010-09-21 | 2013-07-09 | Sony Computer Entertainment America Llc | Developing a knowledge base associated with a user that facilitates evolution of an intelligent user interface |
US9105178B2 (en) | 2012-12-03 | 2015-08-11 | Sony Computer Entertainment Inc. | Remote dynamic configuration of telemetry reporting through regular expressions |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3229253A (en) * | 1959-03-30 | 1966-01-11 | Ibm | Matrix for reading out stored data |
US3185966A (en) * | 1959-09-08 | 1965-05-25 | Ibm | Data editing system |
US3222653A (en) * | 1961-09-18 | 1965-12-07 | Ibm | Memory system for using a memory despite the presence of defective bits therein |
US3239818A (en) * | 1961-12-28 | 1966-03-08 | Ibm | Memory system |
US3226692A (en) * | 1962-03-01 | 1965-12-28 | Bunker Ramo | Modular computer system |
US3268875A (en) * | 1963-12-20 | 1966-08-23 | Ibm | Translation operation |
-
1966
- 1966-06-21 US US559238A patent/US3436734A/en not_active Expired - Lifetime
-
1967
- 1967-05-05 GB GB20900/67A patent/GB1118070A/en not_active Expired
- 1967-05-09 FR FR8488A patent/FR1523757A/fr not_active Expired
- 1967-06-20 DE DE1549468A patent/DE1549468C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3436734A (en) | 1969-04-01 |
DE1549468A1 (de) | 1971-04-01 |
DE1549468B2 (de) | 1973-06-20 |
GB1118070A (en) | 1968-06-26 |
FR1523757A (fr) | 1968-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1549468C3 (de) | Speicheranordnung für eine programmgesteuerte Datenverarbeitungsanlage | |
DE2646162C3 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
DE2523414C3 (de) | Hierarchische Speicheranordnung mit mehr als zwei Speicherstufen | |
DE2442191C2 (de) | Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher und Anordnung zur Durchführung des Verfahrens | |
DE2529152B2 (de) | Schaltung zur identifizierung fehlerhafter bitebenen eines halbleiter- hauptspeichers | |
DE3128740C2 (de) | ||
EP0046976A2 (de) | Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen | |
DE3045609C2 (de) | ||
DE1284996B (de) | Leseschaltung fuer einen Speicher | |
DE2450468C2 (de) | Fehlerkorrekturanordnung für einen Speicher | |
DE1935944C3 (de) | Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage | |
DE2115198A1 (de) | Verfahren zum Wiederauffinden von Datensätzen | |
DE4335061C2 (de) | Mehrspeichervorrichtung | |
DE1250163B (de) | Einrichtung zur Paritätsprüfung von Speicherworten | |
DE60215687T2 (de) | Fehlerkorrektion von multibit-baueinheiten mit unbeschränkter erkennung von doppelfehlern | |
DE2513262A1 (de) | Digitale codeumwandlungsanordnung | |
DE2554502A1 (de) | Verfahren und anordnung zum speichern binaerer datenelemente | |
DE1201586B (de) | Programmgesteuerte Daten-Auswertmaschine | |
DE3002048C2 (de) | ||
DE1935945C3 (de) | Taktsteuereinrichtung für mehrere Speicher und eine ihnen gemeinsame Fehlerkorrektureinrichtung | |
DE1524856A1 (de) | Wortadressierbare Datenspeicher mit mehreren defekten Speicherelementen | |
DE2823457C2 (de) | Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage | |
EP0353660B1 (de) | Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen | |
EP0036148B1 (de) | Hybrid-Assoziativspeicher | |
DE2036517A1 (de) | Verfahren zum Betrieb eines schadhafte Speicherelemente enthaltenden Speichers für programmgesteuerte elektronische Datenverarbeitungsanlagen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |