DE2513262C3 - Digitale Codeumwandlungsanordnung - Google Patents

Description

Die Erfindung bezieht sich auf digitale Codeumwandlungsanordnungen, insbesondere solche Codeumwandlungsanordnungen, bei denen die Beziehung zwischen den Eingabe- und Ausgeabecodes auf einfache Weise entsprechend den Anforderungen geändert werden kann.

Es ist bekannt, eine Codeumwandlungsanordnung in Form eines Tannenbaums aus logischen Gattern zu konstruieren. Wenn eine solche Anordnung jedoch in veränderlicher Weise bei rieben werden soll, müssen eine Vielzahl solcher Tannenbäume vorgesehen werden, was zu einer wesentlichen Erhöhung der Kosten und zu wesentlich komplizierteren Anordnungen führt

Ein anderer Weg, um eine Codeumwandlungsanord-S nung auszuführen, besteht darin, einen Speicher als Umwandlungstabelle zu verwenden, wobei der Speicher durch die Eingabecodes adressiert wird und die gewünschten Ausgangscodes an den entsprechenden Stellen gespeichert werden. Die Beziehung zwischen den Eingangs- und den Ausgangscodes kann dann auf einfache Weise verändert werden, indem die Inhalte des Speichers neu eingeschrieben werden. Wenn jedoch die Anzahl von möglichen Eingabecodes groß ist, muß der Speicher ebenfalls groß sein. Darüber hinaus ist es in

is vielen Anwendungsfällen nur zu einem bestimmten Zeitpunkt notwendig, Ausgangscodes einer verhältnismäßig kleinen Untergruppe der möglichen Eingabecodes zuzuordnen, so daß viele der Plätze des Speichers nicht ausgenutzt werden. Dieses Verfahren ist somit in Hinblick auf die Ausnutzung des Speicherraumes nachteilig.

Es ist auch möglich, einen inhaltsadressierbaren Speicher (CAM) anstelle eines in konventioneller Weise adressierbaren Speichers zu verwenden. Inhaltsadressierbare Speicher sind jedoch verhältnismäßig teuer.

Die beanspruchte digitale Codeumwandlungsanordnung, die einen Eingabecode aufnimmt und einen Ausgabecode erzeugt, ist gemäß der Erfindung gekennzeichnet durch die im Patentanspruch 1 angegebenen Maßnahmen.

Insbesondere ist die Erfindung auf ein Speichersystem anwendbar, um Austauschplätze in einem Hilfsspeicher für fehlerhafte Plätze in einem Hauptspeicher zu setzen. In diesem Fall sind die Eingangscode Hauptspeicheradressen, und die Ausgangscodes die Adressen der entsprechenden Austauschplätze im Hilfsspeicher.

In weiterer Ausgestaltung der Erfindung wird die Codeumwandlungsanordnung in einem Speichersystem vorgeschlagen, das einen Hauptspeicher mit einer Vielzahl von adressierbaren Speicherplätzen, von denen einige fehlerhaft sind, ein Adressenregister zum Adressieren des Hauptspeichers, einen Hilfsspeicher mit einer geringeren Anzahl von adressierbaren Plätzen, wenigstens zwei weitere Speicher, deren jeder eine Vielzahl von adressierten Speicherplätzen besitzt, und die mit entsprechenden Teilen der Inhalte des Adressenregisters so adressiert sind, daß sie einen Speicherplatz in jedem dieser Speicher auswählen, eine Vorrichtung, die Daten von einer Datenquelle in die laufend ausgewählten Plätze der weiteren Speicher einführt, eine Vorrichtung, die die Daten aus den gerade ausgewählten Plätzen der weiteren Speicher ausliest, um eine Adresse zu erzielen, die dem Hilfsspeicher aufgegeben wird, und eine Gattervorrichtung, die mit den Datenausgängen der Haupt- und Hilfsspeicher verbunden ist und die einen oder den anderen dieser Ausgänge in Abhängigkeit davon auswählt, ob der gerade adressierte Platz im Hauptspeicher wirksam oder fehlerhaft ist, aufweist.

Eine Ausführungsform der Erfindung wird nachstehend in Verbindung mit der Zeichnung erläutert. Es zeigt

F i g. 1 ein schematisches Blockschaltbild einer Speicheranordnung und

Fig. 2 ein schematisches Blockschaltbild einer Codeumwandlungsanordnung, die einen Teil der Speicheranordnung bildet.

In einem Hauptspeicher 1 (Fig. I) werden Daten in

einer Vielzahl von Speicherplatzen gespeichert Jeder Speicherplatz ist adressierbar und kann ein oder mehrere Wörter oder Bytes von Daten enthalten. Der Speicher kann im Aufbau herkömmlicher Art sein, z. B. Magnetkerne odei magnetische Filme aufweisen, oder aber MOS- bzw. andere Halbleiterelemente besitzen. Zum Zwecke vorliegender Beschreibung sei angenommen, daß der Speicher Teil einer nicht dargestellten Rechneranordnung ist, und daß er von einem Adressenregister 2 gesteuert wird. Das Register 2 nimmt von der zentralen Datenverarbeitungsanlage der Rechneranordnung ein Adressenwort auf der Leitung 3 und einen Lese- oder Schreibbefehl auf der Leitung 4 auf. Im Falle eines Schreibfehlers werden die Daten auf einer Eingabeleiitung 12 in den adressierten Platz des Speichers 1 eingeschrieben, während im Falle eines Lesebefehles der Inhalte des adressierten Speicherplatzes auf eine Ausgangsleitung 5 ausgelesen werden. Die Daten auf der Ausgangsleitung 5 werden einer Gatteranordnung 6 aufgegeben, die normalerweise so gesetzt ist, daß sie diese Daten einer Abgabe-Vielfachleitung 7 zuführt. Die Vielfachleitung 7 kann z. B. mit der zentralen Datenverarbeitungsanlage verbunden sein, damit die a.usgewählten Daten verarbeitet werden.

Die Daten im Speicher 1 sind in einem der bekannten Fehleranzeige- und Korrekturcodes codiert und die Daten, die auf die Lotung 5 ausgelesen werden, werden einer ensprechenden Datenprüfvorrichtung 8 a ifgegeben. Wenn die Vorrichtung 8 einen Fehler feststellt, rekonstruiert sie die richtigen Daten und gibt sie über die Leitung 9 in die Gatteranordnung 6. Sie erzeugt auch ein Fehlersignal auf der Leitung 10, um der zentralen Datenverarbeitungsanlage anzuzeigen, daß die vorher auf die Abgabe-Vielfachleitung 7 ausgelesenen Daten nicht richtig waren und durch die rekonstruierten Daten ersetzt werden sollten.

Die koneklen Daten sind in der zentralen Datenverarbeitungsanlage vorgesehen, es ist aber im Vergleich zu der Zeit, die normalerweise zum Auslesen eines Datenwortes oder einer anderen Dateneinheit erforderlich ist, melhr Zeit erforderlich. Erstens muß das richtige Wort aus der fehlerhaften Form rekonstruiert werden, und dies erfordert eine wesentlich logische Bearbeitung mit vielen der üblichen Codes. Zweitens muß das falsche Wort gelöscht und durch das richtige Wort ersetzt werden. Dies kann ein Zurückgehen auf eine oder mehrere Instruktionen der zentralen Datenverarbeitungsanlage erfordern. Wenn die Fehlerhaftigkeit aufgrund eines stabilen Fehlers aufgetreten im, die sich auf den speziellen Speicherplatz bezogen hat, im Gegensatz zu beispielsweise einer willkürlichen Geräuschspitze, tritt diese lange Leseperiode jedesmal dann auf, wenn ein Zugriff zu diesem bestimmten Platz erfolgt.

Der wahrscheinlichste Fehler ist der, diß eine Bitposition des Speicherplatzes fehlerhaft ist. Beispielsweise ergibt sie keinen Ausgang oder nimmt einen Zustand ein, bei dem sie bei I klemmt. Selbst ein relativ einfacher redundanter Code ergibt eine Korrektur eines solchen Fehlers. Wenn der Fehler jedoch in der Vorrichtung liegt, durch die der Speicherplatz zugegriffen wird, können beispielsweise mehrere der Bitplätze fehlerhaft sein. Es ist wahrscheinlich, daß eine Korrektur eines solchen Fehlers nicht möglich ist, und die Datenprijfvorrichtung 8 gibt ein Signal an die zentrale Datenverarbeitungsanlage über die Leitung 11, daß sie einen Fehler angezeigt hat, den sie nicht korrigieren kann. Dieses Signal hält das Programm an, und es werden Wiedergewinnungsprograinme eingeleitet, entweder automatisch oder über den Bedienenden, um zu versuchen, die Fehlerbedingung zu umgehen. Selbst wenn dies erfolgreich ist, kann die fehlerhafte Stelle die gleiche Situation beim nächsten Programm, das verwendet wird, ergeben.

Ferner kann das Auftreten eines Fehlersignals auf der Leitung 10 oder 1] automatisch Testprogramme aufrufen, die Details des Fehlers in dem Hauptspeicher

ίο oder einem anderen Speicher aufzeichnen, damit das Auffinden und Reparieren des Fehlers zu einem späteren Zeitpunkt unterstützt wird. Die Verwendung dieser Programme vergrößert den Zeitverlust durch einen Fehler noch mehr. Beläßt man fehlerhafte Plätze in Betrieb, so kann dies eine wesentliche Verringerung des nutzbaren Durchsatzes der Rechneranordnung ergeben, selbst wenn die Anzahl fehlerhafte Plätze ziemlich klein ist.

Der Effekt der fehlerhaften Plätze wird weitgehend durch Verwendung eines Hilfsspeichers 13 und eines zugeordneten Adressencodierumwandlers 14 ausgeschaltet. Die Adresseninformation aus dem Adressenregister 2 wird dem Adressenumwandler 14 über die Leitung 15 aufgegeben. Der Adressenumwandler wird so gesetzt, daß er eine Ausgangsadresse zum Speicher 13 nur dann gibt, wenn die Adresse, die er aufnimmt, die des vorher angezeigten fehlerhaften Platzes im Speicher 1 ist. In diesen Fällen erzeugt der Umwandler auch ein Signal auf der Leitung 16, das der Gatteranordnung 6 aufgegeben wird, um sie so zu schalten, daß der Datenausgang aus dem Speicher 13 auf der Leitung 17 der Abgabe-Vielfachleitung 7 zugeführt wird, und zwar anstelle des Datenausganges aus dem Speicher 1, der von dem fehlerhaften Platz kommt. Das Signal auf der Leitung 16 wird auch der Datenprüfvorrichtung 8 aufgegeben, um deren Arbeitsweise zu unterdrücken, was nicht notwendig ist, weil die korrekten Daten aus dem Speicher 13 ausgelesen worden sind.

Das Einstellen des Adressenumwandlers und das Einführen der richtigen Daten in den Speicher 13 erfolgt auf zweierlei verschiedene Weise. Erstens erfolgen die Einstellung und das Einführen periodisch, beispielsweise, wenn die Rechneranordnung jeden Morgen eingeschaltet wird. Wenn einer der Speicher in der Anordnung ein nichtpermanenter Speicher ist, z. B. Halbleiterspeicher, ist es erforderlich, ihn einzuleiten und das Füllen des Speichers 13 kann Teil dieses Vorganges sein.

Die Einstell- und Füllinformation wird in einem permanenten Medium, z. B. einer Plattendatei gespeicheit und wird in den Speicher als Teil des Einleitvorganges eingelesen. Der Adressenumwandler wird entsprechend allen bekannten, fehlerhaften Plätzen im Speicher 1 gesetzt, und der Speicher 2 wird mit den Daten gefüllt, die gerade in diesen Plätzen gespeichert sind. Wenn die Daten in den fehlerhaften Plätzen während des Betriebes der Rechneranordnung geändert werden, werden die entsprechenden Änderungen in dem Speicher 13 vorgenommen, da die Eingabe-Vielfachleitung 12 ebenfalls mit dem Speicher 13 verbunden ist.

Die Speicheranordnung einschließlich Speicher 1 und Speicher 13 tritt als fehlerfreie Anordnung für die

f>5 zentrale Datenverarbeitsungsanlage auf, weil die Abgabe-Vielfachleitung 7 die korrekten Daten von dem einen oder dem anderen Speicher aufnimmt, solange keine weiteren Plätze Fehler erzeugen.

Das Auftreten von Fehlern während des Betriebes des Rechners wird in folgender Weise behandelt. Das Auftreten eines Fehlers bewirkt, daß die Datenprüfvorrichtung 8 ein Sijjnal über die Leitung 18 dem Adressenumwandler 14 aufgibt, damit er in Abhängigkeit von der Adresse gesetzt wird, die gerade in dem Adressenregister 2 gehalten wird, die die Adresse des Platzes ist, der als fehlerhaft festgestellt worden ist. Die korrigierten Daten werden dem Eingang des Speichers 13 aus der Datenprüfvorrichtung 8 aufgegeben, so daß sie in einen entsprechenden Platz des Speichers 13 eingeführt werden.

Eine Ausführungsform eines Adressenumwandlers ist in F i g. 2 gezeigt. Die Adresseninformation aus der Leitung 15 wird einem Hilfsadressenregister 20 aufgegeben. Dieses Hiifsregister ist vorzugsweise vorgesehen, damit die Zeitsteuerung des Adressenumwandlers 14 und des Speichers 13 unabhängig von der des Hauptspeichers 1 wird.

Die bedeutendere Hälfte des Hilfsadressenregisters 20 ist mit einem Speicher 21 mit direktem Zugriff verbunden, und die weniger bedeutende Hälfte mit einem ähnlichen Speicher 22. Ein Datenausgangskanal aus jedem der beiden Speicher ist mit den Adressenauswahleingängen eines weiteren Speichers 23 mit direktem Zugriff verbunden. Die Dateneingänge aller drei Speicher 21,22 und 23 sind über die Leitung 24 mit dem Ausgang eines Zählers 25 verbunden. Der Eingang des Zählers 25 ist mit der Leitung 18 verbunden.

Lediglich zu Darstellungszwecken sei angenommen, daß der Speicher 1 vierundsechzig Speicherplätze besitzt, die im Dezimalcode adressiert sind, und daß der Speicher 13 vier Speicherplätze besitzt. Es sei angenommen, daß der erste Speicherplatz des Speichers 1, der als fehlerhaft festgestellt worden ist, der Speicherplatz 47 ist. Die Speicher 21, 22 und 23 und der Zähler 25 werden zu Beginn auf Null gesetzt. Das Hiifsregister 20 wird auf 47 gesetzt, da lies die Adresse im Adressenregister 2 ist. Entsprechend wird der Speicherplatz 4 des Speichers 21 durch die bedeutendere Hälfte des Registers 20 adressiert, und der Speicherplatz 7 des Speichers 22 durch die weniger bedeutende Hälfte des Registers 20.

Das Signal auf der Leitung 18, das angibt, daß ein Fehler angezeigt worden ist, schaltet den Zähler 25 so, 4<j daß Eins registriert wird. Das Signal wird auch den Speichern 21 und 22 aufgegeben, um zu prüfen, ob die adressierten Speicherplätze Null registrieren. Die Einstellung des Zählers 25 wird auf die adressierten Speicherplätze übertragen, da sie Null registrieren. Wenn diese Speicherplätze einmal gesetzt sind, lesen sie über die Leitungen 26 und 27 ab, die mit den Adressenauswahl eingängen des Speichers 23 verbunden sind. Somit wird der Speicherplatz 11 des Speichers 23 ausgewählt, da jeder der Speicherplätze in den Speichern 21 und 22 eine Eins erzeugt.

Der Ausgang des Zählers 25 wird auch dem Speicher 23 als Dateneingang aufgegeben, so daß eine Eins im Platz 11 des Speichers gespeichert ist. Ist dieser Speicherplatz gesetzt worden, liest er auf der Leitung 28 zum Adressenauswähleingang des Speichers 13 aus, um den Platz Eins auszuwählen. Infolgedessen werden die korrigierten Daten auf der Leitung 9 aus dem fehlerhaften Platz 47 des Speichers 1 im Platz 11 des Speichers 23 gespeichert, um eine Eins auf der Leitung <<<, 25 auszulesen. Dadurch wird der Speicherplatz 1 des Speichers 13 ausgewählt, der die entsprechenden Daten auf der Leitung 17 ausliest. Das Auftreten eines Ausganges aus dem Speicher 23 erzeugt ein Signal auf der Leitung 16. Dieses schaltet das Gatter 6 und unterdrückt den Betrieb der Datenprüfvorrichtung 8, wie bereits erwähnt.

Es wird angenommen, daß die Speicher 21,22 und 23 einen kürzeren Zyklus als der Speicher 1 besitzen. Demgemäß wird das Signal auf der Leitung 16 in der Weise wirksam, daß es in der beschriebenen Weise betrieben wird, wenn der Adressenumwandler bereits gesetzt worden ist. Wenn der Adressenumwandler jedoch vorher nicht gesetzt worden ist, tritt das Signal auf der Leitung 16 so lange nicht auf, bis ein Setzen erfolgt ist, und dies macht ihn unwirksam.

Die Speicher 21, 22 und 23 sind vorzugsweise selbsttaktende Halbleiterspeicher, die so ausgelegt sind, daß das Aufgeben von Eingängen aus dem Register 2 eine kurze Periode der Instabilität ergibt, während die erforderliche Schaltung erfolgt und dann ein stabiler Zustand erreicht wird. Der Fachmann hat jedoch keine Schwierigkeiten, andere Speicherarten zu verwenden, und die notwendige Folge von Arbeitsvorgängen ist dadurch gewährleistet, daß ein entsprechender Satz von Taktgebersignalen verwendet wird, wenn die Speicher eine Synchronisierung erforderlich machen.

Es sei angenommen, daß der nächste fehlerhafte Speicherplatz der Platz 19 ist. Das Register 20 wählt die Plätze 1 und 9 in den Speichern 21 und 22 aus. Diese Plätze sind beide zu Beginn Null, und sie werden aul Zwei gesetzt, da der Zähler 25 fortgeschaltet worden ist Entsprechend wird der Platz 22 im Speicher 23 ausgewählt und auf Zwei gesetzt. Dies wählt den Speicherplatz 2 des Speichers 13 aus, um die Da'en aufzunehmen.

Der nächste fehlerhafte Platz kann 27 sein. Da« Register 20 wählt Speicherplätze 2 und 7 in der Speichern 21 und 22 aus. Der Speicherplatz 2 ist zt Beginn auf Null und wird auf Drei gesetzt, da der Zählei 25 wieder fortgeschaltet worden ist. Der Speicherplatz 1 ist jedoch nicht Null, da er aufgrund des Fehlers arr Platz 47 auf Eins gesetzt wurde. Entsprechend wird er unverändert belassen, so daß das vorher eingeführte Schema nicht zerstört wird.

Infolgedessen wird der Speicherplatz 31 des Speichers 23 gewählt und auf Drei gesetzt, um den Speicherplatz 3 des Speichers 13 auszuwählen.

Aus Vorstehendem ergibt sich, daß die Funktion des Adressenumwandlers 14 darin besteht, Austauschplätze in dem HilfsSpeicher 13 fehlerhaften Plätzen im Hauptspeicher 1 zuzuordnen und die Adressen der fehlerhaften Plätze dann, wenn sie im Adressenregister 2 auftreten, in die Adressen der entsprechenden Austauschplätze umzuwandeln.

In diesem speziellen Beispiel erfordert der Speicher 22 zehn Speicherplätze (0 — 9), der Speicher 1 sieben Speicherplätze (0—6), und der Speicher 23 sechzehn Speicherplätze (11-14, 21-24, 31-34 und 41-44) Somit ist die gesamte Anzahl von Plätzen bei diesei Anordnung dreiunddreißig. Dies ist zu vergleichen mit der Anzahl von Plätzen (64), die erforderlich wären wenn der Umwandler 14 durch eine bekannte Ausführungsform eines Codeumwandler? ersetzt wird bei dem nur ein einziger Speicher mit direktem Zugrifl als Umwandlungstabelle verwendet wird Somit ergibt sich, daß die Verwendung von Vielfachspeichern nacri vorliegender Erfindung zu wesentlichen Einsparunger in der Anzahl von Speicherplätzen, die im Umwandlet 14 erforderlich sind, führen kann. Diese Einsparunger können noch größer sein, wenn der Hauptspeichci

größer ist.

Die Kapazitäten der Haupt- und Hilfsspeicher sind üblicherweise sehr viel größer als die beispielsweise angegebenen, und die Kapazitäten der Adressenumwandlungsspeicher 21—23 werden entsprechend erhöht. Wenn der Hauptspeicher sehr groß ist, kann die Anzahl von Adressenumwandlungsspeicher erhöht werden. Beispielsweise kann der Ausgang des Registers 20 vier Speichern aufgegeben werden, die zwei Speicher speisen, welche wiederum einen einzigen Speicher speisen.

Das Adressieren wird zweckmäßigerweise auf einer Binärbasis anstatt auf einer Dezimalbasis durchgeführt. Ferner sind die verschiedenen Daten- und Adressenleiter, die in den Zeichnungen dargestellt sind, tatsächlich Mehrbiiwege für das parallele Übertragen von Daien oder Adressen.

Bei einer abgeänderten Ausführungsform der Anordnung nach F i g. 2 kann der Speicher 23 durch eine (nicht dargestellte) Vergleichseinrichtung mit zwei Eingängen ersetzt werden. Die Speicher 21 und 23 werden gesetzt und in der bereits beschriebenen Weise ausgelesen. Die Leiter 26 und 27 sind mit entsprechenden Eingängen der Vergleichseinrichtung und mit den Eingängen zweier entsprechender UND-Gatter verbunden. Die UND-Gatter nehmen auch entsprechende Ausgänge der Vergleichseinrichtung auf. und ihre Ausgänge werden in einem ODER-Gatter kombiniert, wobei das Ergebnis der Leitung 28 aufgegeben wird. Das UND-Gatter, das mit dem Leiter 26 verbunden ist, wird durch den Ausgang der Vergleichseinrichtung wirksam gemacht, wenn der Wert auf der Leitung 26 gleich oder größer dem Wert auf der Leitung 27 ist und beide Werte verschieden von Null sind. Somit wird der Ausgang des Speichers 2t in der Leitung 28 unter diesen Bedingungen zugeführt. Das UND-Gatter, das mit der Leitung 27 verbunden ist, wird wirksam gemacht, wenn der Wert auf der Leitung 26 kleiner als der Wert auf der Leitung 27 ist und beide Werte verschieden von Null sind. Diese modifizierte Anordnung ergibt das gleiche Verhalten wie die nicht modifizierte Anordnung, sie ergibt jedoch ein zusätzliches Störverhalten. Beispielsweise liest ein Eingang von 49 eine Eins aus dem Speicher 21 und eine Zwei aus dem Speicher 22 aus, wobei angenommen wird, daß die Einstellungen für die Plätze 47 und 19 bereits 'n der früher beschriebenen Weise vorgenommen worden sind. Unter diesen Bedingungen liest die s Verglcichseinheit und Gatteranordnung eine Zwei aus, obgleich keine Finstellung für den Platz 49 vorgenommen wurde.

Da die Anzahl von fehlerhaften Plätzen nur ein kleiner Anteil der Gesamtzahl ist, können die aktiven

ίο Adressen so angeordnet werden, daß keine Schwierigkeit auftritt. Andererseits kann ein Tesiprogramm verwendet werden, um zu bestimmen, ob das Schema von fehlerhaften Adressen ein Störverhalten ergibt, und um solches Verhalten zu eliminieren.

Bei einer weiteren abgeänderten Ausführungsform der Erfindung steuerte die Vergieichseinrichtung ein einzelnes Gatter, das über einen der Leiter 26 oder 27 beaufschlagt wird. Die Vergleichseinrichtung beaufschlagt das Gatter bei einer Gleich-Bedingung. Dieses

arbeitet ohne Störverhalten, spricht nicht auf nachfolgende Einstellungen an, die eine Überlappung der Adressenziffern ergeben. So war die Einstellung für den Platz 27 im Beispiel Drei im Speicher 21 und Eins im Speicher 22. Dies gibt keine Gleich-Bedingung, und das

Vorhandensein von 27 als Eingangsadresse würde nicht den Platz 3 des Speichers 13 anrufen, wie dies sein sollte.

Bei einer weiteren Ausführungsform der Erfindung

kann der Zähler 25 durch eine andere Ausführungsform

der Datenquelle ersetzt werden. Beispielsweise kann der Zähler durch eine logische Anordnung ersetzt werden, die arithmetische oder logische Vorgänge auf den Eingangscode auf dem Leiter 15 durchführt, um eine Adressieranordnung zu erzielen, die sogenannten Kontrollcodieranordnungen (hash coding system) ent-

spricht. Andererseits kann der Zähler durch einen vorher gefüllten Speicher ersetzt werden, der durch den Eingangscode auf dem Leiter 15 adressiert ist.

Codeumwandlungsanordnungen nach vorliegender Erfindung können für andere Zwecke als zum Austausch von Adressen verwendet werden. Beispielsweise können sie zum Umsetzen von virtuellen Adressen in echte Adressen in einem virtuellen Speichersystem oder zum Decodieren von Programmbefehlscodes dienen.

Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Digitale CodeumWandlungsanordnung, die einen Eingabecode aufnimmt und einen Ausgabecode erzeugt, gekennzeichnet durch wenigstens zwei Speicher (21,22), die durch entsprechende Teile des Eingabecodes adressiert sind, und eine Datenquelle (25), aus der Daten in die adressierten Stellen der Speicher (21, 22) in einem Einleitbetrieb eingeführt, und Daten, die aus den Speichern (21,22) in einem Arbeitsbetrieb ausgelesen werden, in einer Schaltung (23) zur Erzeugung des Ausgabecodes kombiniert werden.

2. Codeumwandlungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung (23) einen weiteren Speicher aufweist, der durch eine Kombination der Datenausgänge der ersterwännten Speicher (21,22) adressiert ist und in den Daten von der Datenquelle (25) iim Einleitbetrieb eingeschrieben werden.

3. Codeumwandlungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Datenquelle (25) einen Zähler aufweist, der durch ein Signal (18) weitergeschaltet wird, welches auch das Einführen von Daten in die Speicher (21,22) steuert.

4. Codeumwandlungsanordnung in einer Speicheranordnung mit einem Hauptspeicher mit einer Vielzahl von adressierbaren Speicherplätzen, von denen einige fehlerhaft sein können, mit einem Adressenregister zum Adressieren des Hauptspeichers, mit einem Hilfsspeicher, der eine geringe Anzahl von adressierbaren Speicherplätzen besitzt, und mit einem Umwandler, der Austauschplätze in den Hilfsspeicher anstelle von fehlerhaften Plätzen im Hauptspeicher zuordnet gemäß den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der Umwandler (14) wenigstens zwei Speicher (21, 22) aufweist, die durch entsprechende Teile der Inhalte des Adressenregisters (2) adressiert sind, daß Daten von einer Datenquelle (25) in die adressierten Plätze der beiden Speicher (21, 22) eingeführt werden, damit ein Austauschplatz im Hilfsspeicher (13) zugeordnet wird, und daß Daten, die aus den beiden Speichern (21, 22) ausgelesen werden, in einer Schaltung (23) kombiniert werden, damit die Adresse des Austauschplatzes erhalten wird, die dem Hilfsspeicher (13) aufgegeben wird.

5. Codeumwandhiingsanordnung in einer Speicheranordnung nach Anspruch 4, dadurch gekennzeichnet, daß eine Datenprüfvorrichtung (8) vorgesehen ist, die die aus dem Hauptspeicher (1) ausgelesenen Daten prüft, um zu bestimmen, ob es erforderlich ist, einen Austauschplatz im Hilfsspeicher zuzuordnen.