DE4441706A1 - Verfahren zur Bildung einer Isolationsschicht für eine Halbleitervorrichtung - Google Patents

Verfahren zur Bildung einer Isolationsschicht für eine Halbleitervorrichtung

Info

Publication number
DE4441706A1
DE4441706A1 DE4441706A DE4441706A DE4441706A1 DE 4441706 A1 DE4441706 A1 DE 4441706A1 DE 4441706 A DE4441706 A DE 4441706A DE 4441706 A DE4441706 A DE 4441706A DE 4441706 A1 DE4441706 A1 DE 4441706A1
Authority
DE
Germany
Prior art keywords
polysilicon
layer
nitride film
trench
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4441706A
Other languages
English (en)
Inventor
Chung Soo Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4441706A1 publication Critical patent/DE4441706A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Bildung einer Isolationsschicht für eine Halbleitervorrichtung. Insbesondere betrifft die Erfindung ein Verfahren, mit dem die Größe eines sog. "Vogelschnabels" minimiert werden kann und die Beanspruchung des Siliciumsubstrates durch Bildung eines Grabens im Feldbereich, einer Nitridzwischenschicht auf der Innenwand des Grabens und einer Polysiliciumzwischenschicht auf der Nitridzwischenschicht, der an der Innenwand des Grabens gebildet ist, herabgesetzt wird.
Seit der Einführung von Halbleitervorrichtungen hat man sich bemüht, die Abmessungen der Einheitszellen als wesentliches Element der Halbleitervorrichtungen zu miniaturisieren. Herkömmliche Verfahren zur Verringerung der Abmessungen der Einheitszellen haben jedoch ihre Grenzen. Insbesondere wenn eine Isolationsschicht zur Separierung von Einheitszellen aufgebaut wird, werden sog. "Vogelschnabel"-Bereiche geschaffen, die Feldregionen bedingen, die sich in den aktiven Bereich hineinerstrecken. Dies bedeutet, daß die Abmessung des Feldbereiches vergrößert werden.
Fig. 1A-1C zeigen die aufeinanderfolgenden Fertigungs­ schritte bei der Bildung einer Isolationsschicht für eine Halbleitervorrichtung nach dem bekannten Verfahren.
Gemäß Fig. 1A wird auf einem Siliciumsubstrat 1 ein Unterlagenoxidfilm 2 aufgebaut. Ein Nitridfilm 3 wird auf dem Unterlagenoxidfilm 2 abgeschieden. Um einen Feldbereich zu definieren, werden ein Bereich des Nitridfilmes 3 und des Unterlagenoxidfilmes 2 mittels separater Masken und Ätzprozessen nacheinander geätzt. Danach wird ein freiliegender Teil des Siliciumsubstrates 1 durch eine anisotropes Siliciumätzung geätzt, wodurch im Siliciumsubstrat 1 ein Graben 4 gebildet wird. Ein Schutzoxidfilm 5 wird auf dem Siliciumsubstrat 1 aufgebaut, das an der Innenseite des Grabens 4 freiliegt. Eine Nitridzwischenschicht 6 wird an der Innenwand des Grabens 4 gebildet, die sich aus dem Nitridfilm 3 und dem Schutzoxidfilm 5 zusammensetzt.
In Fig. 1B ist gezeigt, wie eine Isolationsschicht 8 durch einen Oxidationsprozeß gebildet wird.
Nach Fig. 1C werden die Nitridzwischenschicht 6, der Nitridfilm 3 und der Unterlagenoxidfilm 2 nacheinander nach einem Naßätzungsverfahrens entfernt.
Wenn nach der bekannten Methode die Isolationsschicht aufgebaut wird, erfährt eine Kante der Isolationsschicht durch die Nitridzwischenschicht eine Einkerbung. Das elektrische Feld an der Kante wird daher verstärkt. Ferner wird bei der Grabenstruktur das Siliciumsubstrat direkt durch den Feldoxidationsprozeß oxidiert, was an der Ecke des Grabens eine erhöhte Beanspruchung hervorruft.
Aufgabe der Erfindung ist es, die vorerwähnten mit herkömmlichen Reduktionstechniken verbundenen Probleme zu beheben und insbesondere ein Verfahren zur Bildung einer Isolationsschicht für eine Halbleitervorrichtung zu schaffen, mit dem die Abmessungen eines sog. "Vogelschnabels" minimiert und die Beanspruchungen des Siliciumsubstrates durch die Bildung eines Grabens im Feldbereich, einer Nitridzwischenschicht an der Innenwand des Grabens und einer Zwischenschicht aus Polysilicium (polykristallines Silicium) an der Nitridzwischenschicht, die an der Innenwand des Grabens gebildet wird, herabgesetzt werden können.
Gemäß der Erfindung werden ein Unterlagenoxidfilm und ein erster Nitridfilm nacheinander auf einem Siliciumsubstrat gebildet und wird dann ein Muster aus einem fotoempfindlichen Lack vorgesehen, um einen Feldbereich zu definieren. Ein Teil des ersten Nitridfilmes, des Unterlagenoxidfilmes und des Siliciumsubstrates werden nach einem Ätzverfahren unter Verwendung des lichtempfindlichen Lackmusters als Ätzmaske weggeätzt, wodurch ein Graben gebildet wird. Das lichtempfindliche Lackmuster wird entfernt, und dann wird ein Schutzoxidfilm auf dem Siliciumsubstrat aufgebaut, das auf der Innenseite des Grabens freiliegt. Ein zweiter Nitridfilm wird auf dem Graben und dem ersten Nitridfilm abgeschieden, und dann eine Polysiliciumschicht auf dem zweiten Nitridfilm abgeschieden. Die Polysiliciumschicht wird nach einem Ätzverfahren geätzt, so daß an der Innenwand des Grabens eine Polysiliciumzwischenschicht gebildet wird. Ein Teil des zweiten Nitridfilmes wird nach einem Ätzverfahren unter Verwendung der Polysiliciumzwischenschicht als Ätzmaske geätzt, so daß eine Nitridzwischenschicht an der Innenwand des Grabens gebildet wird. Eine Isolationsschicht wird nach einem Oxidationsverfahren gebildet, indem die Polysiliciumzwischenschicht und das ausgesetzte Siliciumsubstrat oxidiert werden. Der erste Nitridfilm, die Nitridzwischenschicht und der Unterlagenoxidfilm werden nacheinander vom Siliciumsubstrat entfernt. Der erste Nitridfilm dient als Oxidationsmaskenschicht während des Oxidationsprozesses, um die Isolationsschicht zu bilden. Der Graben wird durch eine anisotrope Siliciumätzung gebildet. Die Tiefe des Grabens beträgt zwischen 500 und 2000 Å. Der zweite Nitridfilm hat eine Dicke im Bereich von 50 bis 300 Å. Die Nitridzwischenschicht verhindert das Einwandern eines Oxidationsmittels in das Siliciumsubstrat eines aktiven Bereiches. Die Nitridzwischenschicht wird durch eine anisotrope Nitridätzung gebildet. Die Polysiliciumschicht wird auf eine Dicke im Bereich zwischen 500 und 2000 Å abgeschieden. Die Polysiliciumzwischenschicht wird durch eine antitrope Polysiliciumätzung gebildet. Der anisotrope Polysiliciumätzprozeß wird so durchgefährt, daß der obere Bereich der Polysiliciumzwischenschicht an einer Position gebildet wird, die auf der gleichen Höhe oder tiefer als die Oberfläche des Siliciumsubstrates liegt.
Die Erfindung wird nachfolgend anhand der Zeichnung und einer bevorzugten Ausführungsform näher beschrieben. Es zeigen:
Fig. 1A-1C die aufeinanderfolgenden Schritte bei der Bildung einer Isolationsschicht für eine Halbleitervorrichtung nach dem bekannten Verfahren, und
Fig. 2A-2E die aufeinanderfolgenden Schritte bei der Bildung einer Isolationsschicht für eine Halbleitervorrichtung nach der Erfindung.
In der Zeichnung tragen gleiche Teile durchgehend die gleichen Bezugszeichen.
Fig. 2A bis 2E zeigen die aufeinanderfolgenden Schritte bei der Fertigung einer Isolationsschicht für eine Halbleitervorrichtung nach der vorliegenden Erfindung.
Mit Bezugnahme auf Fig. 2A wird ein Unterlagenoxidfilm 2 mit einer Dicke im Bereich von 100 bis 300 Å auf einem Siliciumsubstrat 1 aufgebaut. Ein erster Nitridfilm 10 mit einer Dicke im Bereich von 500 bis 2000 Å wird auf dem Unterlagenoxidfilm 2 abgeschieden. Ein lichtempfindlicher Lack 9 wird auf den ersten Nitridfilm 10 aufgegeben. Um einen Feldbereich zu definieren, wird der lichtempfindliche Lack 9 mittels eines Maskierungsprozesses gemustert.
Wenn eine Isolationsschicht nach einem Oxidationsverfahren gebildet werden soll, wird der erste Nitridfilm 10 als Oxidationsmaskenschicht verwendet.
Nach Fig. 2B werden der erste Nitridfilm 10 und der Unterlagenoxidfilm 2 nacheinander entsprechend dem gemusterten fotoempfindlichen Lack 9 geätzt. Danach wird ein freiliegender Teil des Siliciumsubstrates 1 durch eine anisotrope Siliciumätzung geätzt, was einen Graben im Siliciumsubstrat 1 bildet. Die Tiefe des Grabens 4 beträgt 500 bis 2000 Å. Danach wird der gemusterte fotoempfindliche Lack 9 entfernt. Dann wird ein Schutzoxidfilm 5 mit einer Dicke im Bereich von 100 bis 500 Å auf dem Siliciumsubstrat 1 aufgebaut, das an der Innenseite des Grabens 4 freiliegt. Ein zweiter Nitridfilm 11 mit einer Dicke im Bereich von 50 bis 300 Å wird auf die Oberfläche des Schutzoxidfilmes 5 und des ersten Nitridfilmes 10 abgeschieden. Dann wird eine Polysiliciumschicht 12 in einer Dicke von 500 bis 2000 Å auf dem zweiten Nitridfilm 11 abgeschieden.
Nach Fig. 2C wird die Polysiliciumschicht 12 durch eine anisotrope Polysiliciumätzung geätzt, was eine Polysiliciumzwischenschicht 12a an der Innenwand des Grabens 4 bildet.
Der anisotrope Polysiliciumätzprozeß wird so durchgeführt, daß der obere Bereich der Polysiliciumzwischenschicht 12A mit der Oberfläche des Siliciumsubstrates 1 oder mit einem Eckbereich des Grabens übereinstimmt, der unterhalb der Oberfläche des Substrates 1 liegt.
Nach Fig. 2D wird eine Nitridzwischenschicht 11A auf der Innenwand des Grabens 4 durch eine anisotrope Nitridätzung unter Verwendung einer Polysiliciumzwischenschicht 12A als Ätzmaske gebildet. Danach wird eine Isolationsschicht 8 durch einen Oxidationsprozeß vorgesehen.
Während des Oxidationsprozesses verhindert die Nitridzwischenschicht 11A eine Migration eines Oxidierungsmittels in das Siliciumsubstrat eines aktiven Bereiches. Die Isolationsschicht 8 wird durch Oxidierung der Polysiliciumzwischenschicht 12A und des freiliegenden Siliciumsubstrates 1 gebildet. Die Nitridzwischenschicht 11A in der Isolationsschicht 8 ist in der Zeichnung gestrichelt wiedergegeben und schafft eine Schutzoxidation des aktiven Bereiches während des vorhergehenden Oxidationsprozesses. Danach wird der Nitridzwischenschicht 11A oxidiert und in die Isolationsschicht beim abschließenden Oxidationsprozeß eingearbeitet.
Nach Fig. 2E werden der erste Nitridfilm 10, die Nitridzwischenschicht 11A und der Unterlagenoxidfilm 2 mittels eines Naßätzungsverfahrens nacheinander entfernt.
Wie zuvor beschrieben, verhindert die an der Innenwand des Grabens ausgebildete Nitridzwischenschicht eine Migration des Oxidationsmittels, was die Abmessungen des "Vogelschnabels" minimiert. Ferner wird ein oberer Bereich der Polysiliciumzwischenschicht an einer Position vorgesehen, die mit der Oberseite des Siliciumsubstrates übereinstimmt oder darunter liegt. Danach wird die Polysiliciumzwischenschicht nach dem Oxidationsverfahren oxidiert, wodurch der "Vogelschnabel" als auch die Beanspruchung des Siliciumsubstrates herabgesetzt werden.
Obgleich die Erfindung anhand einer bevorzugten Ausführungsform beschrieben wurde, versteht es sich für den Fachmann, daß die Erfindung hierauf nicht beschränkt ist. Vielmehr bieten sich dem Fachmann anhand der gegebenen Lehre zahlreiche Änderungen an den konstruktiven Details sowie in der Kombination und Anordnung der Bauteile an, die im Rahmen der Erfindung liegen.

Claims (11)

1. Verfahren zur Bildung einer Isolationsschicht für eine Halbleitervorrichtung, dadurch gekennzeichnet, daß
nacheinander ein Unterlagenoxidfilm und ein erster Nitridfilm auf einem Siliciumsubstrat und dann ein Muster aus einem lichtempfindlichen Lack auf dem ersten Nitridfilm zur Definition eines Feldbereiches gebildet werden,
nacheinander ein Bereich des ersten Nitridfilmes, des Unterlagenoxidfilmes und des Siliciumsubstrates nach einem Ätzverfahren unter Verwendung des Musters aus dem lichtempfindlichen Lack als Ätzmaske geätzt werden, um einen Graben zu bilden,
das Muster aus lichtempfindlichem Lack entfernt und dann ein Schutzoxidfilm auf dem Siliciumsubstrat, das an der Innenseite des Grabens freiliegt, aufgebaut wird,
ein zweiter Nitridfilm auf dem Bereich, die den Graben und den ersten Nitridfilm umfaßt, abgeschieden und dann eine Polysiliciumschicht auf dem zweiten Nitridfilm abgeschieden wird,
die Polysiliciumschicht nach einem Ätzverfahren geätzt wird, um eine Polysiliciumzwischenschicht auf der Innenwand des Grabens zu bilden,
ein Bereich des zweiten Nitridfilmes nach einem Ätzverfahren unter Verwendung der Polysiliciumzwischenschicht als Ätzmaske geätzt wird, um eine Nitridzwischenschicht auf der Innenwand des Grabens zu bilden,
eine Isolationsschicht nach einem Oxidationsverfahren gebildet wird, indem die Polysiliciumzwischenschicht und das freiliegende Siliciumsubstrat oxidiert werden, und
nacheinander der erste Nitridfilm, die Nitridzwischenschicht und der Unterlagenoxidfilm vom Siliciumsubstrat entfernt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Nitridfilm als Oxidationsmaskenschicht während des Oxidationsprozesses zur Bildung der Isolationsschicht dient.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Graben durch eine anisotrope Siliciumätzung gebildet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Tiefe des Grabens 500 bis 2000 Å beträgt.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Nitridfilm mit einer Dicke im Bereich von 50 bis 300 Å abgeschieden wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch die Nitridzwischenschicht die Migration eines Oxidationsmittels in das Siliciumsubstrat eines aktiven Bereiches verhindert wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Nitridzwischenschicht durch eine anisotrope Nitridätzung gebildet wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Polysiliciumschicht mit einer Dicke im Bereich von 500 bis 2000 Å abgeschieden wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Polysiliciumzwischenschicht durch eine antitrope Polysiliciumätzung gebildet wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der anisotrope Polysiliciumätzprozeß so durchgeführt wird, daß der obere Bereich der Polysiliciumzwischenschicht mit der Oberseite des Siliciumsubstrates übereinstimmt.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der anisotrope Polysiliciumätzprozeß so durchgeführt wird, daß der obere Bereich der Polysiliciumzwischenschicht unterhalb der Oberseite des Siliciumsubstrates liegt.
DE4441706A 1993-11-23 1994-11-23 Verfahren zur Bildung einer Isolationsschicht für eine Halbleitervorrichtung Withdrawn DE4441706A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024975A KR100187678B1 (ko) 1993-11-23 1993-11-23 반도체 장치의 소자 분리막 형성방법

Publications (1)

Publication Number Publication Date
DE4441706A1 true DE4441706A1 (de) 1995-05-24

Family

ID=19368707

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4441706A Withdrawn DE4441706A1 (de) 1993-11-23 1994-11-23 Verfahren zur Bildung einer Isolationsschicht für eine Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US5512509A (de)
JP (1) JPH07321194A (de)
KR (1) KR100187678B1 (de)
DE (1) DE4441706A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19654301B4 (de) * 1995-12-30 2005-03-03 Hyundai Electronics Industries Co., Ltd., Ichon Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866467A (en) * 1995-12-08 1999-02-02 Advanced Micro Devices, Inc. Method of improving oxide isolation in a semiconductor device
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
US5658822A (en) * 1996-03-29 1997-08-19 Vanguard International Semiconductor Corporation Locos method with double polysilicon/silicon nitride spacer
US5824594A (en) * 1996-04-29 1998-10-20 Samsung Electronics Co., Ltd. Integrated circuit device isolating methods including silicon spacers and oxidation barrier films
US6121087A (en) * 1996-06-18 2000-09-19 Conexant Systems, Inc. Integrated circuit device with embedded flash memory and method for manufacturing same
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
US5753962A (en) * 1996-09-16 1998-05-19 Micron Technology, Inc. Texturized polycrystalline silicon to aid field oxide formation
US5976950A (en) * 1997-11-13 1999-11-02 National Semiconductor Corporation Polysilicon coated swami (sidewall masked isolation)
KR100475050B1 (ko) * 1998-09-24 2005-07-05 삼성전자주식회사 스페이서로보호되는박막의질화막라이너를갖는트렌치소자분리방법및구조
US6613651B1 (en) * 2000-09-05 2003-09-02 Lsi Logic Corporation Integrated circuit isolation system
US6417093B1 (en) 2000-10-31 2002-07-09 Lsi Logic Corporation Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
US6586814B1 (en) 2000-12-11 2003-07-01 Lsi Logic Corporation Etch resistant shallow trench isolation in a semiconductor wafer
US6617251B1 (en) 2001-06-19 2003-09-09 Lsi Logic Corporation Method of shallow trench isolation formation and planarization
US7007900B2 (en) * 2002-10-01 2006-03-07 Andrew Corporation Cable hanger
KR100980055B1 (ko) 2003-06-30 2010-09-03 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US20070224772A1 (en) * 2006-03-21 2007-09-27 Freescale Semiconductor, Inc. Method for forming a stressor structure
KR100824205B1 (ko) * 2006-12-26 2008-04-21 매그나칩 반도체 유한회사 Dmos 트랜지스터 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992547A (ja) * 1982-11-19 1984-05-28 Hitachi Ltd アイソレ−シヨン方法
JPS6214439A (ja) * 1985-07-12 1987-01-23 Nec Corp 半導体装置の製造方法
JPS6324635A (ja) * 1986-07-17 1988-02-02 Toshiba Corp 半導体装置の製造方法
JPS63258040A (ja) * 1987-04-15 1988-10-25 Nec Corp 素子分離領域の形成方法
JP2747563B2 (ja) * 1987-06-15 1998-05-06 ヒュンダイ エレクトロニクス アメリカ 半導体のフイールド酸化物形成方法
JPH0199234A (ja) * 1987-10-13 1989-04-18 Matsushita Electric Ind Co Ltd 分離領域形成方法
JPH0461123A (ja) * 1990-06-22 1992-02-27 Nec Corp 半導体装置の素子分離方法
US5175122A (en) * 1991-06-28 1992-12-29 Digital Equipment Corporation Planarization process for trench isolation in integrated circuit manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19654301B4 (de) * 1995-12-30 2005-03-03 Hyundai Electronics Industries Co., Ltd., Ichon Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator

Also Published As

Publication number Publication date
KR100187678B1 (ko) 1999-06-01
US5512509A (en) 1996-04-30
KR950015715A (ko) 1995-06-17
JPH07321194A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
DE4441706A1 (de) Verfahren zur Bildung einer Isolationsschicht für eine Halbleitervorrichtung
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE69533385T2 (de) Herstellungsverfahren von Verbindungen über Halbleitervorrichtungen
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2355567B2 (de) Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen
DE3135815A1 (de) "verfahren zur herstellung integrierter schaltungen"
EP0005166B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE19634125A1 (de) Verfahren zum Herstellen von Verbindungsschichten in einer Halbleiterkomponente
JPH04233242A (ja) Ｉｃステージの製造方法
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE102019203596A1 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE19626039A1 (de) Verfahren zum Herstellen einer Metalleitung
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE69930027T2 (de) Metallisierungsverfahren für Halbleiter
DE10334416A1 (de) Halbleiterbaugruppe
DE19521469A1 (de) Struktur eines Hochspannungstransistors für eine Halbleitervorrichtung sowie Verfahren zu dessen Herstellung
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE4446850A1 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE19819456B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
DE19960151A1 (de) Verfahren zur Herstellung von elektrisch isolierten aktiven Bereichen in einem Siliciumsubstrat
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE10031881A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal