DE4433846C2 - Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur - Google Patents

Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur

Info

Publication number
DE4433846C2
DE4433846C2 DE4433846A DE4433846A DE4433846C2 DE 4433846 C2 DE4433846 C2 DE 4433846C2 DE 4433846 A DE4433846 A DE 4433846A DE 4433846 A DE4433846 A DE 4433846A DE 4433846 C2 DE4433846 C2 DE 4433846C2
Authority
DE
Germany
Prior art keywords
substrate
main surface
via holes
etching
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4433846A
Other languages
English (en)
Other versions
DE4433846A1 (de
Inventor
Peter Dr Ramm
Reinhold Dipl Phys Buchner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE4433846A priority Critical patent/DE4433846C2/de
Priority to DE59506266T priority patent/DE59506266D1/de
Priority to EP95113414A priority patent/EP0703623B1/de
Priority to US08/532,367 priority patent/US5766984A/en
Priority to JP24473395A priority patent/JP3992762B2/ja
Publication of DE4433846A1 publication Critical patent/DE4433846A1/de
Application granted granted Critical
Publication of DE4433846C2 publication Critical patent/DE4433846C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur. Vertikale Schaltungsstrukturen spielen bei der dreidimensio­ nalen Integration eine wichtige Rolle. Unter dreidimensionaler Integration ver­ steht man die vertikale Verbindung von Bauelementen, die mittels Planartech­ nik hergestellt wurden. Die Vorteile eines dreidimensional integrierten mikro­ elektronischen Systems sind u. a. die bei gleichen Designregeln erreichbaren höheren Packungsdichten und Schaltgeschwindigkeiten gegenüber zweidi­ mensionalen Systemen. Letzteres ist zum einen bedingt durch kürzere Lei­ tungswege zwischen den einzelnen Bauelementen oder Schaltungen, zum anderen durch die Möglichkeit der parallelen Informationsverarbeitung. Die Steigerung der Leistungsfähigkeit des Systems ist bei Realisierung einer Ver­ bindungstechnik mit örtlich frei wählbaren, höchstintegrierbaren vertikalen Kon­ takten optimal.
Zur Herstellung dreidimensionaler Schaltungsanordnungen mit frei wählbaren vertikalen Kontakten sind folgende Verfahren bekannt:
Y. Akasaka, Proc. IEEE Vol. 74, No. 12, Dec. 1986, S. 1703-1713 schlägt vor, auf eine fertig prozes­ sierte Bauelementeschicht polykristallines Silizium abzuscheiden und zu rekri­ stallisieren, so daß in der rekristallisierten Schicht weitere Bauelemente gefer­ tigt werden können. Nachteile dieser Methode sind die ausbeutereduzierende Degradation der Bauelemente in der unteren Ebene durch die hohe thermische Belastung beim Rekristallisierungsprozeß, sowie die notwendigerweise serielle Prozessierung des Gesamtsystems. Letzteres bedingt zum einen entsprechend lange Durchlaufzeiten bei der Fertigung und hat zum anderen eine Ausbeute­ minderung durch Aufsummierung der prozeßbedingten Ausfälle zur Folge. Beides erhöht die Fertigungskosten beträchtlich gegenüber einer Prozessie­ rung der einzelnen Ebenen getrennt voneinander in verschiedenen Substraten.
Aus Y. Hayashi et al., Proc. 8th Int. Workshop on Future Electron Devices, 1990, p. 85-88, ist es bekannt, zunächst die einzelnen Bauelementeebenen ge­ trennt voneinander in verschiedenen Substraten herzustellen. Anschließend werden die Substrate auf wenige Mikrometer gedünnt, mit Vorder- und Rück­ seitenkontakten versehen und mittels eines Bondverfahrens vertikal verbunden. Für die Bereitstellung der Vorder- und Rückseitenkontakte sind jedoch Sonder­ prozesse notwendig, die in der Standard - Halbleiterfertigung (CMOS) nicht vorgesehen sind, nämlich MOS - inkompatible Materialien (z. B. Gold) und Rückseitenstrukturierung des Substrates.
Bei der Verbindung zweier fertig prozessierter Bauelementesubstrate ist eine genaue Justage der beiden Substrate über Justiermarken vor dem Zusammen­ fügen erforderlich. Soll eine Rückseitenstrukturierung vermieden werden, so werden die Justiermarken bisher im Bereich der Vorderseite der Substate auf­ gebracht und die Justage erfolgt im infraroten Durchlichtverfahren (bekannt z. B. vom sog. Flip-Chip-Bonden). Die zum Zeitpunkt des Zusammenfügens vorliegende Schichtfolge des oberen Substrats schließt eine optische Durch­ lichtjustierung der Bauelementeebenen zueinander im sichtbaren Spektralbe­ reich aus.
Die Anwendung des infraroten Durchlichtverfahrens bedingt jedoch eine in der Halbleiterfertigung unübliche Spezialausrüstung, d. h. ein Bondgerät mit integrierter Infrarotdurchlichtjustierung. Die zu justierenden Substrate müssen zudem ausschließlich polierte Oberflächen aufweisen (Handling-Substrat und unteres Bauelementesubstrat), da sonst das Infrarotlicht an den Grenzflächen diffus gestreut wird und somit die Justiermarken nicht abgebildet werden können. Die Justiergenauigkeit ist selbst bei Verwendung von polierten Oberflächen aufgrund der größeren Wellenlänge des Infrarotlichtes im Vergleich zu sichtbarem Licht um etwa einen Faktor zwei kleiner als bei Justierung im sichtbaren Spektralbereich, so daß die Packungsdichte der vertikalen Verbindung nur ca. 25% des mit sichtbarem Licht erreichbaren Wertes beträgt. Darüber hinaus bewirkt der komplexe Schichtaufbau einer Integrierten Schaltung mit einer Vielzahl von Grenzflächen und den damit verbundenen Reflexionen eine weitere Verringerung der Justiergenauigkeit beim Durchlichtverfahren. Weiterhin bewirkt dieses Verfahren eine Einschränkung der Designfreiheit und der Substratauswahl, da in den Bereichen der Justiermarken eine gute Strahlungstransmission erforderlich ist.
Die Nachteile der genannten Verfahren bestehen also insbesondere in hohen Durchlaufzeiten der Substrate bei der Fertigung, hohen Fertigungskosten, Ausbeuteminderung oder in der notwendigen Anwendung nicht CMOS- kompatibler Sonderprozesse.
Die JP 63-213943 A2 beschreibt ein Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur, bei dem zunächst ein erstes Substrat, das im Bereich einer ersten Hauptfläche ein oder mehrere Lagen mit Schaltungsstrukturen und eine erste Metallisierungsebene aufweist, bereitgestellt wird. Im Bereich der ersten Hauptfläche dieses Substrates werden Vialöcher geöffnet, die sämtliche ersten Lagen mit Schaltungsstrukturen durchdringen. Das erste Substrat wird mit einem Hilfssubstrat auf der Seite der ersten Hauptfläche verbunden und von der Rückseite her gedünnt. Weiterhin wird ein zweites Substrat bereitgestellt, das im Bereich einer zweiten Hauptfläche zumindest eine zweite Lage mit Schaltungsstrukturen und eine zweite Metallisierungsebene enthält. Im Bereich der zweiten Hauptfläche werden Kontaktlöcher bis zur zweiten Metallisierungsebene geöffnet. Erstes und zweites Substrat werden dann miteinander verbunden, so daß die Vialöcher genau über den Kontaktlöchern liegen. Schließlich wird eine elektrisch leitfähige Verbindung zwischen der ersten und der zweiten Metallisierungsebene über die Vialöcher hergestellt.
Bei diesem Verfahren wird daher der sogenannte Bottomwafer (zweites Substrat) vor dem Zusammenfügen der beiden Substrate mit Kontaktlöchern versehen, die die spätere Verbindung zur Metallisierungsebene des zweiten Substrates ermöglichen.
Diese Vorgehensweise hat allerdings unter anderem den Nachteil, daß die beiden Substrate genau übereinander justiert werden müssen, um Vialöcher und Kontaktlöcher zusammenzubringen. Dies erfordert größere Vorhalte beim Design, so daß nur eine geringere Integrationsdichte realisiert werden kann.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur mit frei wählbaren vertikalen Kontakten anzugeben, das mit CMOS-kompatiblen Standard- Halbleitertechnologien durchführbar ist, geringe Durchlaufzeiten, eine hohe Integrationsdichte und hohe Ausbeute ermöglicht. Des weiteren sollte das Verfahren die Justierung einzelner Bauelementelagen zueinander im sichtbaren Spektralbereich ermöglichen.
Diese Aufgabe wird erfindungsgemäß mit dem Verfahren nach Anspruch 1 gelöst. Besondere Ausgestaltungen des Verfahrens sind Gegenstand der Unteransprüche.
Beim erfindungsgemäßen Verfahren werden die einzelnen Bauelementelagen in unterschiedlichen Substraten unabhängig voneinander prozessiert und nachfolgend zusammengefügt. Zunächst wird das fertigprozessierte Substrat (erstes Substrat; im folgenden als Topsubstrat bezeichnet) mit einem oder mehreren Bauelementelagen und Metallisierungsebenen, dessen Bauelementelagen in der fertigen integrierten Schaltungsstruktur oberhalb der Bauelementelagen eines weiteren Substrates (zweites Substrat; im folgenden als Bottomsubstrat bezeichnet) liegen sollen, vorderseitig mit einer als Maske für späteres Trockenätzen dienenden Schicht sowie mit Vialöchern versehen. Die Vialöcher werden an der Stelle geöffnet (z. B. durch Ätzen), an der später ein vertikaler Kontakt zu den darunterliegenden Bauelementelagen des Bottomsubstrates erzeugt werden soll, und sollten die Maske und alle im Topsubstrat vorhandenen Bauelementelagen und Metallisierungsebenen durchdringen. Die Vialöcher enden vorzugsweise einige Mikrometer unterhalb der Bauelementelagen des Topsubstrates (Anspruch 5), bei Verwendung eines SOI-Substrates vorzugsweise an der vergrabenen Oxidschicht (Anspruch 6). Nach dem Prozessieren der Vialöcher wird auf die Vorderseite des Topsubstrates, z. B. über eine Haftschicht (Anspruch 9), ein Hilfssubstrat (Handlingsubstrat) aufgebracht. Anschließend wird das Topsubstrat von der Rückseite her gedünnt. Das Dünnen kann beispielsweise durch naßchemisches Ätzen oder durch mechanisches oder chemomechanisches Schleifen erfolgen (Anspruch 7). Bei Verwendung eines SOI-Substrates kann hierbei das vergrabene Oxid als Ätzstopp dienen (Anspruch 6). Bei Verwendung eines herkömmlichen Substrates (aus sog. Bulk-Material) kann das Dünnen bis an die Vialöcher erfolgen (Anspruch 5), so daß diese danach nach beiden Seiten des Substrates geöffnet sind.
Anschließend wird ein weiteres fertigprozessiertes Substrat mit einem oder mehreren Bauelementelagen und Metallisierungsebenen, das Bottomsubstrat, mit dem Topsubstrat verbunden. Hierzu wird vorzugsweise gemäß Anspruch 8 die Vorderseite des Bottomsubstrates, d. h. die Oberfläche der obersten Bauelementelage des Bottomsubstrates, mit einer transparenten Haftschicht versehen. Die Haftschicht kann gleichzeitig eine passivierende und/oder planarisierende Funktion übernehmen (Anspruch 10). Dann werden Topsubstrat und Bottomsubstrat aufeinander justiert und die Rückseite des Topsubstrates mit der Vorderseite des Bottomsubstrates verbunden. Die Justage kann dabei mit Hilfe einer Splitoptik anhand von Justiermarken im sichtbaren Spektralbereich erfolgen (Anspruch 2). Die Justiermarken werden hierbei im Topsubstrat analog zu den Vialöchern, d. h. vorzugsweise durch Ätzung von Justierstrukturen von der Vorderseite durch sämtliche Bauelementelagen des Topsubstrates, hergestellt, die Justiermarken des Bottomsubstrates können in der obersten Metallisierungsebene des Bottomsubstrates enthalten sein. Nach dem Zusammenfügen des Top- und des Bottomsubstrates wird das Handlingsubstrat entfernt. Die bereits vorhandenen Vialöcher werden nun von der Vorderseite des Topsubstrates durch die verbleibenden Schichten (z. B. Haftschicht, Oxidschicht des SOI-Topsubstrates, Passivierungsschicht des Bottomsubstrates) bis auf die Metallisierungsschicht einer Metallisierungsebene des Bottomsubstrates verlängert, wobei die Maske des Topsubstrates als Ätzmaske dient.
Über diese Vialöcher wird schließlich der elektrische Kontakt zwischen der Metallisierung einer Metallisierungsebene des Top- und der Metallisierung einer Metallisierungsebene des Bottomsubstrates hergestellt.
Hierzu werden vorzugsweise gemäß Anspruch 11 zunächst die Seitenwände der Vialöcher isoliert und Kontaktlöcher zur Metallisierungsebene des Topsubstrates geöffnet. Anschließend wird auf der Oberfläche des Topsubstrates und in die Via- und Kontaktlöcher metallisches Material abgeschieden. Nach der Strukturierung dieser Verbindungsmetallisierung ist die vertikale Integration der Bauelementelagen von Top- und Bottomsubstrat hergestellt.
Aufgrund der Prozessierung einzelner Bauelementelagen getrennt voneinander in unterschiedlichen Substraten (parallele Prozessierung) ergibt sich mit dem erfindungsgemäßen Verfahren eine deutliche Verringerung der Durchlaufzeiten bei der Fertigung der vertikalen Schaltungsstruktur und somit eine Senkung der Fertigungskosten.
Beim erfindungsgemäßen Verfahren werden vorteilhafterweise nur CMOS- kompatible Technologien eingesetzt, da insbesondere auf eine Rückseiten­ strukturierung der Substrate verzichtet werden kann.
Die Fertigung der Vialöcher noch am einzelnen Substrat (d. h. auf Scheiben­ ebene) ermöglicht die Einbeziehung dieses Verfahrensschrittes in die Prozes­ sierung des einzelnen Substrates (parallele Prozessierung) und führt daher insbesondere bei der Herstellung von Strukturen mit vielen Bauelementelagen, d. h. mit vielen mit dem erfindungsgemäßen Verfahren übereinanderzustapeln­ den Substraten, in vorteilhafter Weise zu einer weiteren Reduzierung der Durchlaufzeiten und zu einer Ausbeutesteigerung.
Ein weiterer Vorteil des Verfahrens besteht darin, daß zur Justage der einzel­ nen Bauelementelagen übereinander eine Split-Optik im sichtbaren Spektral­ bereich eingesetzt werden kann. Daher müssen im Gegensatz zu Durchlicht­ verfahren weder die Schichtfolge oberhalb der Justiermarken im Topsubstrat noch die Schichtfolge unterhalb der Justiermarken im Bottomsubstrat transpa­ rent sein. Eine höhere Justiergenauigkeit und somit eine höhere Packungs­ dichte sind damit im Vergleich zu Infrarotdurchlichtverfahren erreichbar.
Das erfindungsgemäße Verfahren wird im folgenden anhand eines Ausfüh­ rungsbeispiels und der Zeichnungen näher erläutert.
Dabei zeigen:
Fig. 1 beispielhaft den Verfahrensablauf des erfindungsgemäßen Verfah­ rens anhand der Strukturen eines Top- und eines Bottomsubstrates nach unterschiedlichen Verfahrensschritten; hierzu:
Fig. 1a das Topsubstrat mit Passivierung der Oberfläche;
Fig. 1b das Topsubstrat nach
  • - TiN-Deposition,
  • - Plasmaoxid-Deposition,
  • - Fototechnik "Trench",
  • - Oxid-Ätzen,
  • - TiN-Ätzen,
  • - Oxid-Ätzen,
  • - Lackentfernen und
  • - Trench-Ätzen (Ätzstopp: SiO2);
Fig. 1c das Topsubstrat nach
  • - Haftschicht-Deposition,
  • - Aufbringen des Handlingsubstrats und
  • - rückseitigem Dünnen (Si-Dünnen, Ätzstopp: SiO2), und das Bottomsubstrat nach
  • - Passivierung der Oberfläche und
  • - Klebeschicht-Deposition;
Fig. 1d das Top- und Bottomsubstrat (den fertigen Stack) nach
  • - justiertem Zusammenfügen (Kleben),
  • - Entfernen des Handlingsubstrats,
  • - Entfernen der Haftschicht,
  • - Ätzen der Oxid- und Klebeschicht und
  • - Ätzen der Schutzschicht;
Fig. 1e den Stack nach
  • - Entfernen des TiN und
  • - Ozon-TEOS-Deposition;
Fig. 1f den Stack nach
  • - Oxid-Spacer-Ätzen,
  • - Fototechnik "Pad",
  • - Oxid-Ätzen,
  • - Lackentfernen und
  • - Reinigung;
Fig. 1g den Stack nach
  • - TiN-Deposition,
  • - W-Deposition,
  • - Fototechnik "Nailhead",
  • - W-Ätzen und
  • - TiN-Ätzen/Lackveraschen;
Fig. 2 schematisch die gegenseitige Justage von Top- und Bottomsubstrat mit Hilfe einer Splitoptik.
Das Topsubstrat 1 ist in diesem Beispiel eine SOI-Scheibe (2 Silizium; 3 Sili­ ziumdioxid; 4 Silizium) mit fertigprozessierten MOS-Schaltungen in der Chip­ ebene 5 und Dreilagenmetallisierung, passiviert mit einer Oxid/Nitrid-Schutz­ schicht 7, wie in Fig. 1a gezeigt. Die Metallisierung 6 der obersten Metallisie­ rungsebene ist z. B. eine Aluminiumlegierung. Unterhalb der Metallisie­ rungsebene befinden sich undotierte und dotierte Oxidschichten. Als Maskie­ rungslagen für später folgendes Trockenätzen wird zunächst Titannitrid 8 und eine als Hardmaske dienende Schicht wie z. B. Plasmaoxid 9 abgeschieden und eine Fototechnik für die Vialöcher 10 durchgeführt (Fototechnik "Trench"). Mit Hilfe einer Lackmaske werden das Plasmaoxid 9 und das Titannitrid 8 sowie darunterliegenden Oxidschichten der Chipebene 5 anisotrop geätzt. Nach dem Lackentfernen wird im sogenannten Trenchätzverfahren bis zur Oberfläche des vergrabenen Oxids 3 geätzt (SiO2 als Ätzstopp). Das Ergebnis ist in Fig. 1b dargestellt. Auf die Topscheibe 1 wird nun mittels einer organischen Haftschicht 11 eine Siliziumscheibe 12 als Handlingsubstrat geklebt und nachfolgend das Topsubstrat 1 von der Rückseite mechanisch und naßchemisch gedünnt. Als Ätzstopp dient hier die Unterfläche des vergrabenen Oxids 3 (SiO2).
Auf die Bottomscheibe 13 (14: Silizium) mit fertigprozessierten MOS-Schaltun­ gen in der Chipebene Bottom 15, Dreilagenmetallisierung (Metallisierung 16) und Passivierung 17 wird eine Polyimidschicht 18 als Inter-Chip-Kleber aufge­ schleudert, so daß die Oberflächentopographie eingeebnet wird. Dann erfolgt das Kleben von Top- 1 und Bottomsubstrat 13 in einem Scheibenbondgerät mit Splitoptik (vgl. Fig. 1c). Die Splitoptik 23, die die Kamera 24 enthält, ist sche­ matisch in Fig. 2 dargestellt.
Nach dem Entfernen des Handlingsubstrates 12 und der Haftschicht 11 kann nun die so entstandene Stackscheibe wie eine Standardsiliziumscheibe weiter prozessiert werden. Das vergrabene Oxid 3, die Klebeschicht 18 und die Schutzschicht 17 über dem Metall 16 der Bottommetallisierung werden in den Vialöchern 10 anisotrop geätzt. Als Ätzstopp dient hierbei die Metallisierung 16 (Fig. 1d).
Die Titannitridschicht 8, die als Maskierung für den Trockenätzprozeß diente, wird nun entfernt und Ozon-TEOS-Oxid 19 abgeschieden. Letzteres gewähr­ leistet wegen seiner hohen Konformität bei der Deposition die elektrische Isolie­ rung der Metallisierung der Vialöcher zum Siliziumsubstrat bei dem vorliegen­ den hohen Aspektverhältnis der Vialöcher (Fig. 1e).
Mittels eines stark gerichteten Trockenätzverfahrens wird anschließend eine Seitenwandpassivierung realisiert (sog. Spacer-Ätzverfahren mit Metallisierung 16 als Ätzstopp). Nach dem Öffnen der Kontaktlöcher 20 zur Topmetallisierung 6 mittels der Fototechnik "Pad", Oxid-Ätzen (Ätzstopp: Metallisierung 6), Lack­ entfernen und Reinigung (Fig. 1f) wird zunächst eine Titannitridschicht 21 als Haft- und Barriereschicht für die nachfolgende Wolframmetallisierung 22 (durch W-Abscheidung) der Inter-Chip-Vias 10 abgeschieden. Mit Hilfe einer letzten Fototechnik "Nailhead" wird die Wolfram/Titannitridschicht 21, 22 strukturiert (W-Ätzen, TiN-Ätzen/Lackveraschen), so daß die vertikale Verbindung zwi­ schen Top- und Bottombauelementen realisiert ist (Fig. 1g).

Claims (11)

1. Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur mit folgenden Verfahrensschritten:
  • 1. Bereitstellen eines ersten Substrates (1), das im Bereich einer ersten Hauptfläche eine oder mehrere erste Lagen (5) mit Schaltungsstruktu­ ren und zumindest eine erste Metallisierungsebene (6) enthält;
  • 2. Aufbringen einer als Maske für späteres Trockenätzen dienenden Schicht (8) auf die Seite der ersten Hauptfläche des ersten Substrates;
  • 3. Öffnen von Vialöchern (10) in einem ersten Schritt im Bereich der ersten Hauptfläche des ersten Substrates, wobei die Vialöcher die Maske (8) und sämtliche erste Lagen mit Schaltungsstrukturen durchdringen;
  • 4. Verbinden des ersten Substrates (1) mit einem Hilfssubstrat (12) auf der Seite der ersten Hauptfläche;
  • 5. Dünnen des ersten Substrates (1) auf der Seite, die der ersten Haupt­ fläche gegenüberliegt;
  • 6. Bereitstellen eines zweiten Substrates (13), das im Bereich einer zwei­ ten Hauptfläche zumindest eine zweite Lage (15) mit Schaltungsstruk­ turen und zumindest eine zweite Metallisierungsebene (16) enthält;
  • 7. Verbinden des ersten Substrates (1) mit dem zweiten Substrat (13), wobei die Seite des ersten Substrates, die der ersten Hauptfläche gegenüberliegt, und die Seite der zweiten Hauptfläche des zweiten Substrates justiert zusammengeführt werden;
  • 8. Entfernen des Hilfssubstrates (12);
  • 9. Öffnen der vorhandenen Vialöcher (10) in einem zweiten Schritt bis zur zweiten Metallisierungsebene (16) des zweiten Substrates (13), wobei die Maske (8) des ersten Substrates als Ätzmaske dient;
  • 10. Herstellen einer elektrisch leitfähigen Verbindung zwischen der ersten (6) und der zweiten Metallisierungsebene (16) über die Vialöcher (10).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
  • 1. vor dem Verbinden des ersten Substrates (1) mit einem Hilfssubstrat (12) im Bereich der ersten Hauptfläche des ersten Substrates (1) erste Justiermarken erzeugt werden, die die ersten Lagen der Schaltungs­ strukturen durchdringen,
  • 2. das zweite Substrat (13) im Bereich der zweiten Hauptfläche zweite Justiermarken enthält, und
  • 3. das justierte Zusammenführen des ersten und zweiten Substrates (1, 13) mittels einer Split-Optik (23) im sichtbaren Spektralbereich anhand der Justiermarken erfolgt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die ersten Justiermarken durch die ersten Lagen der Schaltungs­ strukturen geätzt werden und die zweiten Justiermarken metallische Strukturen in der zweiten Metallisierungsebene (16) sind.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Öffnen der Vialöcher (10) durch Ätzen erfolgt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Vialöcher (10) im ersten Schritt bis einige Mikrometer unterhalb der ersten Lagen der Schaltungsstrukturen geöffnet werden, und das Dünnen des ersten Substrates (1) bis an die Vialöcher (10) erfolgt.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß bei Verwendung eines SOI-Substrates als erstes Substrat (1) die Via­ löcher (10) im ersten Schritt bis an die Oxidschicht (3) des SOI-Substrates geöffnet werden, und das Dünnen des ersten Substrates (1) bis an diese Oxidschicht (3) erfolgt.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Dünnen des ersten Substrates (1) mittels Ätzen und/oder Schleifen erfolgt.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Verbinden der Substrate (1, 13) mittels einer transparenten Haftschicht (18) erfolgt, die auf die zweite Hauptfläche des zweiten Substrates (13) aufge­ bracht wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das erste Substrat (1) über eine Haftschicht (11) mit dem Hilfssubstrat (12) verbunden wird.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß eine passivierende und/oder planarisierende Haftschicht (18) verwendet wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Herstellung einer elektrisch leitfähigen Verbindung zwischen der ersten und der zweiten Metallisierungsebene (6, 16) folgende Verfahrensschritte umfaßt:
  • 1. Öffnen von Kontaktlöchern (20) zu der ersten Metallisierungsebene (6) des ersten Substrates (1);
  • 2. Seitenwandisolierung der Vialöcher (10);
  • 3. Bedecken und Verbinden der Via- und Kontaktlöcher (10, 20) mit metallischem Material (22).
DE4433846A 1994-09-22 1994-09-22 Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur Expired - Fee Related DE4433846C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE4433846A DE4433846C2 (de) 1994-09-22 1994-09-22 Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur
DE59506266T DE59506266D1 (de) 1994-09-22 1995-08-26 Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur
EP95113414A EP0703623B1 (de) 1994-09-22 1995-08-26 Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur
US08/532,367 US5766984A (en) 1994-09-22 1995-09-22 Method of making a vertical integrated circuit
JP24473395A JP3992762B2 (ja) 1994-09-22 1995-09-22 集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4433846A DE4433846C2 (de) 1994-09-22 1994-09-22 Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur

Publications (2)

Publication Number Publication Date
DE4433846A1 DE4433846A1 (de) 1996-03-28
DE4433846C2 true DE4433846C2 (de) 1999-06-02

Family

ID=6528904

Family Applications (2)

Application Number Title Priority Date Filing Date
DE4433846A Expired - Fee Related DE4433846C2 (de) 1994-09-22 1994-09-22 Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur
DE59506266T Expired - Lifetime DE59506266D1 (de) 1994-09-22 1995-08-26 Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59506266T Expired - Lifetime DE59506266D1 (de) 1994-09-22 1995-08-26 Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur

Country Status (4)

Country Link
US (1) US5766984A (de)
EP (1) EP0703623B1 (de)
JP (1) JP3992762B2 (de)
DE (2) DE4433846C2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10303643B3 (de) * 2003-01-30 2004-09-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
DE102008033395B3 (de) * 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102010045055A1 (de) * 2010-09-10 2012-03-15 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung und Halbleiterbauelement mit Durchkontaktierung
DE102011013228A1 (de) * 2011-03-07 2012-09-13 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelements für 3D-Integration
DE102013106153A1 (de) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102014104239A1 (de) * 2014-03-26 2015-10-01 Ev Group E. Thallner Gmbh Verfahren zur Beschichtung von Kavitäten eines Halbleitersubstrats

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537447B2 (ja) * 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
JP2001517874A (ja) * 1997-09-19 2001-10-09 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ． 製品の盗用と製品の操作を防止するための半導体素子の配線方法、この方法によって製造される半導体素子、およびチップカードでの半導体素子の使用方法
DE19813239C1 (de) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
DE19818968C2 (de) * 1998-04-28 2000-11-30 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Transponders, Verfahren zur Herstellung einer Chipkarte, die einen Transponder aufweist, sowie nach dem erfindungsgemäßen Verfahren hergestellter Transponder und nach dem erfindungsgemäßen Verfahren hergestellte Chipkarte
US6168971B1 (en) * 1998-05-05 2001-01-02 Fujitsu Limited Method of assembling thin film jumper connectors to a substrate
GB9815992D0 (en) * 1998-07-23 1998-09-23 Secr Defence Improvements in and relating to microchemical devices
DE19856573C1 (de) 1998-12-08 2000-05-18 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
ATE250806T1 (de) 1999-05-27 2003-10-15 Fraunhofer Ges Forschung Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
DE19946715C1 (de) * 1999-09-29 2001-05-03 Infineon Technologies Ag Verfahren zur dreidimensionalen Integration mikroelektronischer Systeme
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6376265B1 (en) * 2000-04-05 2002-04-23 Advanced Micro Devices, Inc. Non-contact automatic height sensing using air pressure for die bonding
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
EP1195808B1 (de) * 2000-10-04 2007-08-15 Infineon Technologies AG Verfahren zur Herstellung eines dünnen selbsttragenden Halbleitervorrichtungsfilms und einer dreidimensionalen Halbleitervorrichtung
US6410424B1 (en) * 2001-04-19 2002-06-25 Taiwan Semiconductor Manufacturing Company Process flow to optimize profile of ultra small size photo resist free contact
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
DE10323394B4 (de) * 2003-05-20 2006-09-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken
GB2418063A (en) * 2004-09-08 2006-03-15 Cambridge Semiconductor Ltd SOI power device
DE102004056970B4 (de) * 2004-11-25 2008-07-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken durch ein mechanisches Element
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
KR101458538B1 (ko) * 2007-07-27 2014-11-07 테세라, 인코포레이티드 적층형 마이크로 전자 유닛, 및 이의 제조방법
US8193092B2 (en) * 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
DE102007044685B3 (de) * 2007-09-19 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches System und Verfahren zur Herstellung eines dreidimensionalen elektronischen Systems
CN102067310B (zh) * 2008-06-16 2013-08-21 泰塞拉公司 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
EP2406821A2 (de) * 2009-03-13 2012-01-18 Tessera, Inc. Gestapelte mikroelektronische baugruppen mit sich durch bondkontaktstellen erstreckenden durchgangslöchern
US8466061B2 (en) 2010-09-23 2013-06-18 Infineon Technologies Ag Method for forming a through via in a semiconductor element and semiconductor element comprising the same
US8404557B2 (en) 2011-04-18 2013-03-26 Infineon Technologies Austria Ag Method for forming a semiconductor device and a semiconductor device
US8614145B2 (en) 2011-12-14 2013-12-24 Sematech, Inc. Through substrate via formation processing using sacrificial material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295596A (en) * 1979-12-19 1981-10-20 Western Electric Company, Inc. Methods and apparatus for bonding an article to a metallized substrate
JPS63213943A (ja) * 1987-03-03 1988-09-06 Sharp Corp 三次元半導体集積回路の製造方法
US4899921A (en) * 1988-10-28 1990-02-13 The American Optical Corporation Aligner bonder
US4983251A (en) * 1985-06-20 1991-01-08 U.S. Philips Corporation Method of manufacturing semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3762038A (en) * 1970-09-09 1973-10-02 Texas Instruments Inc Thermal displays using air isolated integrated circuits and methods of making same
US4669175A (en) * 1985-12-02 1987-06-02 Honeywell Inc. Front-to-back alignment procedure for Burrus LED's
US4829018A (en) * 1986-06-27 1989-05-09 Wahlstrom Sven E Multilevel integrated circuits employing fused oxide layers
JPS6423564A (en) * 1987-07-17 1989-01-26 Sharp Kk Space type semiconductor device
CA2044649A1 (en) * 1990-06-19 1991-12-20 Masanori Nishiguchi Method and apparatus for packaging a semiconductor device
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
US5252849A (en) * 1992-03-02 1993-10-12 Motorola, Inc. Transistor useful for further vertical integration and method of formation
CA2096551A1 (en) * 1992-05-22 1993-11-23 Masanori Nishiguchi Semiconductor device
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
US5591678A (en) * 1993-01-19 1997-01-07 He Holdings, Inc. Process of manufacturing a microelectric device using a removable support substrate and etch-stop
US5480820A (en) * 1993-03-29 1996-01-02 Motorola, Inc. Method of making a vertically formed neuron transistor having a floating gate and a control gate and a method of formation
US5455445A (en) * 1994-01-21 1995-10-03 Kulite Semiconductor Products, Inc. Multi-level semiconductor structures having environmentally isolated elements
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295596A (en) * 1979-12-19 1981-10-20 Western Electric Company, Inc. Methods and apparatus for bonding an article to a metallized substrate
US4983251A (en) * 1985-06-20 1991-01-08 U.S. Philips Corporation Method of manufacturing semiconductor devices
JPS63213943A (ja) * 1987-03-03 1988-09-06 Sharp Corp 三次元半導体集積回路の製造方法
US4899921A (en) * 1988-10-28 1990-02-13 The American Optical Corporation Aligner bonder

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
AKASAKA, Y.: "Three-Dimensional IC Trends", In: Proc. IEEE, Vol.74, No.12, Dec. 1986, S.1703-1713 *
HAMAGUCHI, T. et.al.: Novel LSI/SOI Wafer Fabrication Using Device Layer Transfer Technique. In: IEDM 85, pp. 688-691 *
HAYASHI, Y. et al.: "Cumulatively bonded IC (Cubic) Technology for 3D-IC Fabrication", Proc. 8th. Int. Workshop on Future Electron Devices, 1990, p. 85-88, Kochi, Japan *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10303643B3 (de) * 2003-01-30 2004-09-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
DE102008033395B3 (de) * 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
US8658534B2 (en) 2008-07-16 2014-02-25 Ams Ag Method for producing a semiconductor component, and semiconductor component
DE102010045055A1 (de) * 2010-09-10 2012-03-15 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung und Halbleiterbauelement mit Durchkontaktierung
US8884442B2 (en) 2010-09-10 2014-11-11 Ams Ag Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact
DE102010045055B4 (de) 2010-09-10 2019-03-28 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE102011013228A1 (de) * 2011-03-07 2012-09-13 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelements für 3D-Integration
DE102011013228B4 (de) * 2011-03-07 2014-05-28 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelements für 3D-Integration
DE102013106153A1 (de) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102013106153B4 (de) 2013-03-15 2020-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102014104239A1 (de) * 2014-03-26 2015-10-01 Ev Group E. Thallner Gmbh Verfahren zur Beschichtung von Kavitäten eines Halbleitersubstrats
US9786487B2 (en) 2014-03-26 2017-10-10 Ev Group E. Thallner Gmbh Method for coating cavities of semiconductor substrates

Also Published As

Publication number Publication date
US5766984A (en) 1998-06-16
JPH08213549A (ja) 1996-08-20
JP3992762B2 (ja) 2007-10-17
EP0703623A1 (de) 1996-03-27
DE4433846A1 (de) 1996-03-28
EP0703623B1 (de) 1999-06-23
DE59506266D1 (de) 1999-07-29

Similar Documents

Publication Publication Date Title
DE4433846C2 (de) Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur
DE19516487C1 (de) Verfahren zur vertikalen Integration mikroelektronischer Systeme
DE19813239C1 (de) Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
EP0862788B1 (de) Herstellungsverfahren eines vertikal integrierten halbleiterbauelements
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
EP0703618B1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
DE4400985C1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
EP0703619B1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
DE112010004204B4 (de) Koaxiale Silizium-Durchkontaktierung und Herstellungsverfahren
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
EP0782767A1 (de) Halbleiterstrukturen mit vorteilhaften hochfrequenzeigenschaften sowie verfahren zur herstellung derartiger halbleiterstrukturen
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
WO2003067646A2 (de) Halbleitersubstrat mit einem elektrisch isolierten bereich, insbesondere zur vertikalintegration
DE102009004725A1 (de) Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
DE60035994T2 (de) Verfahren zur Herstellung eines dünnen selbsttragenden Halbleitervorrichtungsfilms und einer dreidimensionalen Halbleitervorrichtung
DE102004021261B4 (de) Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse
EP1016140B1 (de) Verdrahtungsverfahren für halbleiter-bauelemente zur verhinderung von produktpiraterie und produktmanipulation, durch das verfahren hergestelltes halbleiter-bauelement und verwendung des halbleiter-bauelements in einer chipkarte
DE19851055C2 (de) Verfahren zur Herstellung von monolithisch integrierten Sensoren
DE19748666C2 (de) Verdrahtungsverfahren für mikroelektronische Systeme zur Verhinderung von Produktpiraterie und Produktmanipulation, durch das Verfahren hergestelltes mikroelektronisches System und Verwendung des mikroelektronischen Systems in einer Chipkarte
DE102020128429B4 (de) Package-Vorrichtung mit optischem Pfad und Verfahren zu dessen Herstellung
DE19746642C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements sowie dessen Verwendung in einer Chipkarte
WO1998033216A1 (de) Verfahren zur herstellung von vertikalen chipverbindungen
DE3345040A1 (de) Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee