DE4400840A1 - Einen Bipolartransistor umfassende Halbleitereinrichtung und Herstellungsverfahren derselben - Google Patents

Einen Bipolartransistor umfassende Halbleitereinrichtung und Herstellungsverfahren derselben

Info

Publication number
DE4400840A1
DE4400840A1 DE4400840A DE4400840A DE4400840A1 DE 4400840 A1 DE4400840 A1 DE 4400840A1 DE 4400840 A DE4400840 A DE 4400840A DE 4400840 A DE4400840 A DE 4400840A DE 4400840 A1 DE4400840 A1 DE 4400840A1
Authority
DE
Germany
Prior art keywords
layer
impurity
base
type
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4400840A
Other languages
English (en)
Other versions
DE4400840C2 (de
Inventor
Masaaki Ikegami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4400840A1 publication Critical patent/DE4400840A1/de
Application granted granted Critical
Publication of DE4400840C2 publication Critical patent/DE4400840C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die vorliegende Erfindung betrifft Halbleitereinrichtungen und ein Herstellungsverfahren derselben sowie insbesondere eine Halbleitereinrichtung mit einem Bipolartransistor und ein Her­ stellungsverfahren desselben.
Herkömmlicherweise ist ein Bipolartransistor als eines von Halbleiterelementen bekannt. Fig. 22 stellt einen Querschnitt einer Halbleitereinrichtung dar, welche einen herkömmlichen Bipolartransistor umfaßt. Unter Bezugnahme auf Fig. 22 umfaßt eine herkömmliche Halbleitereinrichtung mit einem Bipolar­ transistor: ein p⁺-Typ-Siliziumsubstrat 101; eine in einem vorbestimmten Gebiet auf einer Hauptoberfläche des p⁺-Typ- Siliziumsubstrats 101 gebildete vergrabene n⁺-Typ-Diffusions­ schicht 102; eine auf der gesamten Hauptoberfläche des p⁺-Typ- Siliziumsubstrats 101 gebildete epitaktische n⁻-Typ-Schicht 103; eine in einem vorbestimmten Gebiet der epitaktischen n⁻-Typ-Schicht 103 gebildete p⁺-Typ-Isolationsschicht 104; eine n⁺-Typ-Kollektorschicht 106, die in einem vorbestimmten Gebiet auf einer Hauptoberfläche der von der p⁺-Typ-Isolationsschicht 104 umgebenen epitaktischen n⁻-Typ-Schicht 103 gebildet ist; eine von der n⁺-Typ-Kollektorschicht 106 um einen vorbe­ stimmten Abstand beabstandete p⁺-Typ-Basisschicht 105, die in einem Gebiet auf der Hauptoberfläche der epitaktischen n--Typ- Schicht 103 gebildet ist; sowie eine in einem vorbestimmten Gebiet auf einer Hauptoberfläche der p⁺-Typ-Basisschicht 105 gebildete n⁺-Typ-Emitterschicht 107.
Ferner umfaßt eine herkömmliche Halbleitereinrichtung mit einem Bipolartransistor: einen isolierenden Oxidfilm 109, der auf der Hauptoberfläche der epitaktischen n⁻-Typ-Schicht 103 gebildet ist und welcher auf der n⁺-Typ-Emitterschicht 107, der p⁺-Typ-Basisschicht 105 und der n⁺-Typ-Kollektorschicht 106 gebildete entsprechende Kontaktlöcher 109a, 109b und 109c aufweist; Titansilizid(TiSi2)-Filme 110a, 110b und 110c, die gebildet sind, um die Oberfläche der n⁺-Typ-Emitterschicht 107, der p⁺-Typ-Basisschicht 105 und der n⁺-Typ-Kollektor­ schicht 106 in Kontaktlöchern 109a, 109b und 109c entsprechend zu kontaktieren; auf den Titansilizid-Filmen 110a, 110b und 110c entsprechend gebildete Titannitrid(TiN)-Filme 111a, 111b und 111c; auf den Titannitrid-Filmen 111a, 111b und 111c entsprechend gebildete Aluminium- Zwischenverbindungsfilme 112a, 112b und 112c; sowie einen Schutzfilm 113, der zum Be­ decken der gesamten Oberfläche gebildet ist.
Die Titansilizid-Filme 110a, 110b und 110c sind gebildet, um mit der entsprechenden n⁺-Typ-Emitterschicht 107, der p⁺-Typ- Basisschicht 105 und der n⁺-Typ-Kollektorschicht 106 ohmschen Kontakt herzustellen. Die Titannitrid-Filme 111a, 111b und 111c dienen als Barriereschichten zum Verhindern von Aluminiumlegierungsspitzen, die durch die auf ihnen gebildeten Aluminium-Zwischenverbindungsfilme 112a, 112b und 112c verur­ sacht werden. Ein Kollektorgebiet wird durch die epitaktische n⁻-Typ-Schicht 103 und die n⁺-Typ-Kollektorschicht 106 in einem von der p⁺-Typ-Isolationsschicht 104 umgebenen Gebiet strukturiert.
Die Fig. 23-31 stellen Querschnittansichten dar, welche ein Herstellungsverfahren einer in Fig. 22 gezeigten einen herkömmlichen Bipolartransistor umfassenden Halbleiterein­ richtung zeigen. Unter Bezugnahme auf die Fig. 23-31 wird ein Herstellungsverfahren einer herkömmlichen Halbleiterein­ richtung beschrieben werden.
Wie in Fig. 23 gezeigt, wird eine vergrabene n⁺-Typ- Diffusionsschicht 102 in einem p⁺-Typ-Siliziumsubstrat 101 gebildet. Dann wird eine epitaktische n⁻-Typ-Schicht 103 auf der gesamten Oberfläche des p⁺-Typ-Siliziumsubstrats 101 ge­ bildet. Eine p⁺-Typ-Isolationsschicht 104 wird in einem vorbe­ stimmten Gebiet der epitaktischen n⁻-Typ-Schicht 103 gebildet. Ein isolierender Oxidfilm 109 wird auf einer Hauptoberfläche der epitaktischen n--Typ-Schicht 103 gebildet.
Wie in Fig. 24 gezeigt, werden über den isolierenden Oxidfilm 109 in ein vorbestimmtes Gebiet auf der Hauptoberfläche der von der p⁺-Typ-Isolationsschicht 104 umgebenen epitaktischen n--Typ-Schicht 103 zum Beispiel durch das Ionenimplantations­ verfahren p-Typ-Störstellen eingeführt. Dann wird eine p⁺-Typ- Basisschicht 105 mit einem Widerstandswert von 100-1000 Ω/, einer Diffusion-tiefe von 0,3-1,5 µm und einer Oberflächen- Störstellenkonzentration von etwa 5 × 1018 cm-3 durch Akti­ vieren der eingeführten p-Typ-Störstellen gebildet.
Wie in Fig. 25 gezeigt, wird ein Fotoresist 120 unter Verwen­ dung von Fotolithografie in einem vorbestimmten Gebiet auf dem isolierenden Oxidfilm 109 gebildet. Unter Verwendung des Foto­ resists 120 als Maske wird der isolierende Oxidfilm 109 an denjenigen Stellen anisotrop geätzt, an denen eine Emitter­ elektrode, eine Basiselektrode und eine Kollektorelektrode des Bipolartransistors hergestellt werden soll, und dadurch werden Kontaktlöcher 109a, 109b und 109c gebildet. Der Fotoresist 120 wird dann entfernt.
Wie in Fig. 26 gezeigt, wird ein Fotoresist 121 unter Verwen­ dung von Fotolithografie gebildet, um dasjenige Gebiet zu be­ decken, in welchem die Basiselektrode des Bipolartransistors hergestellt werden soll. Dann werden n-Typ-Störstellen, wie zum Beispiel Arsenionen (As⁺), auf der gesamten Oberfläche implantiert. Der Fotoresist 121 wird dann entfernt. Dann werden eine n⁺-Typ-Kollektorschicht 106 und eine n⁺-Typ- Emitterschicht 107, wie in Fig. 27 dargestellt, durch Akti­ vieren der ionenimplantierten Störstellen gebildet.
Wie in Fig. 28 gezeigt, wird ein Titan(Ti)-Film 122 mit einer Dicke im Bereich von etwa 40 bis etwa 100 nm gebildet. Dann wird 30 Sekunden lang eine Wärmebehandlung in N2- Atmosphäre unter der Temperaturbedingung von 750-850°C ausgeführt. Dadurch werden Titansilizid-Filme 110a, 110b und 110c und eine Titannitrid-Schicht 111 gebildet, wie in Fig. 29 gezeigt. Insbesondere werden die Titansilizid-Filme 110a, 110b und 110c durch Silizid-Reaktion zwischen dem Titan-Film 122 (siehe Fig. 28) und dem Silizium in der epitaktischen n-- Typ-Schicht 103 gebildet, während der Rest des Titan-Films 122 (siehe Fig. 28) durch N2-Gas zur Titannitrid-Schicht 111 nitriert wird.
Wie in Fig. 30 gezeigt, wird eine Aluminium-Zwischenverbin­ dungsschicht 112 auf der Titannitrid-Schicht 111 gebildet. Ein Fotoresist 123 wird durch Fotolithografie an einem vorbe­ stimmten Gebiet auf der Aluminium-Zwischenverbindungsschicht 112 gebildet. Unter Verwendung des Fotoresists 123 als Maske werden die Titannitrid-Filme 111a, 111b und 111c sowie die Aluminium-Zwischenverbindungsfilme 112a, 112b und 112c, wie in Fig. 31 gezeigt, durch anisotropes Ätzen der Aluminium- Zwischenverbindungsschicht 112 und der Titannitrid-Schicht 111 gebildet. Der Resist 123 wird dann entfernt.
Schließlich wird, wie in Fig. 32 dargestellt, ein Schutzfilm 113 auf der gesamten Oberfläche gebildet. Die herkömmliche Halbleitereinrichtung mit einem Bipolartransistor ist somit vollendet.
Wie oben erwähnt, werden in der herkömmlichen Halbleiterein­ richtung mit einem Bipolartransistor die Titansilizid-Filme 110a, 110b und 110c durch Verwenden der Silizidreaktion zwischen der Titan-Schicht 122 und dem Substratsilizium gebildet, um einen ohmschen Kontakt mit der n⁺-Typ-Emitter­ schicht 107, der p⁺-Typ-Basisschicht 105 und der n⁺-Typ- Kollektorschicht 106 zu erhalten.
Jedoch werden infolge der Silizidreaktion zwischen dem Titan und dem Silizium p-Typ-Störstellen in der p⁺-Typ-Basisschicht 105 vom Titansilizid-Film 110b aufgenommen. Fig. 33 stellt ein Störstellenprofil längs einer Linie X1-X1 in einem in Fig. 28 gezeigten Schritt vor der Silizidreaktion dar. Fig. 34 stellt ein Störstellenprofil längs einer Linie X2-X2 in einem in Fig. 29 gezeigten Schritt nach der Silizidreaktion dar. Unter Bezugnahme auf die Fig. 33 und 34 beträgt die Oberflächen-Störstellenkonzentration in der p⁺-Typ-Basis­ schicht 105 vor der Silizidreaktion etwa 5 × 1018 cm-3: Es wird jedoch bemerkt, daß die Oberflächen-Störstellenkonzentration in der p⁺-Typ-Basisschicht 105 nach der Silizidreaktion auf etwa 5 × 1016 cm-3 verkleinert wird. Das ist darauf zurückzu­ führen, daß p-Typ-Störstellen in der p⁺-Typ-Basisschicht 105 in den durch die Silizidreaktion gebildeten Titansilizid (TiSi2)-Film 110b aufgenommen werden, wie in Fig. 34 darge­ stellt.
Fig. 35 zeigt ein Störstellenprofil längs der Linie A1-A1 in der schließlich vollendeten Halbleitereinrichtung, wie in Fig. 32 gezeigt, und Fig. 36 stellt ein Störstellenprofil derselben längs der Linie B1-B1 dar. Unter Bezugnahme auf Fig. 35 wird im Störstellenprofil längs der Linie A1-A1 der fertiggestellten Halbleitereinrichtung (siehe Fig. 32) die Störstellenkonzentration in der p⁺-Typ-Basisschicht 105 durch die obenbeschriebene Silizidreaktion auf 5 × 1016 cm-3 ver­ kleinert. Wie in Fig. 36 gezeigt, wird hier die Störstellen­ konzentration in der n⁺-Typ-Emitterschicht 107 (siehe Fig. 32) durch die Silizidreaktion nicht derart stark wie diejenige in der p⁺-Typ-Basisschicht 105 verringert. Das ist darauf zu­ rückzuführen, daß n-Typ-Störstellen im allgemeinen kaum in die Silizidschicht aufgenommen werden und daß gleichzeitig die Störstellenkonzentration in der n⁺-Typ-Emitterschicht 107 ursprünglich hoch war. Folglich wird die Störstellen­ konzentration in der n⁺-Typ-Kollektorschicht 106, welche vom gleichen n-Typ wie die Emitterschicht 107 ist, durch die Silizidreaktion nicht derart stark verringert. Somit wird nur die p⁺-Typ-Basisschicht 105 durch die Silizidreaktion beein­ flußt, und das Problem besteht in der Abnahme der Störstellen­ konzentration in der p⁺-Typ-Basisschicht 105.
Insbesondere nimmt der Widerstand des Basiskontakts zu, wenn die Oberflächen-Störstellenkonzentration der p⁺-Typ-Basis­ schicht 105 infolge der Silizidreaktion abnimmt. Fig. 37 stellt eine graphische Darstellung dar, welche eine Beziehung zwischen der Störstellenkonzentration an der Grenzfläche zwischen Silizid (TiSi2) und Silizium (Si) und dem Wider­ standswert des Basiskontakts zeigt. Unter Bezugnahme auf Fig. 37 wird bemerkt, daß der Widerstandswert des Basiskontakts dann plötzlich ansteigt, wenn die Störstellenkonzentration an der Grenzfläche zwischen Titansilizid und Silizium, d. h. die Oberflächen-Störstellenkonzentration in der p⁺-Typ-Basis­ schicht 105, abnimmt. Insbesondere nach der Silizidreaktion nimmt der Widerstandswert des Basiskontakts auf einen etwa 1000fachen Wert gegenüber demjenigen vor der Silizidreaktion zu. Daher bestand das Problem darin, daß die Arbeitsge­ schwindigkeit des Bipolartransistors abnahm, wenn der Wider­ standswert des Basiskontakts zunahm.
Ferner wird der Basiskontaktwiderstand temperaturabhängig, so­ bald die Oberflächen-Störstellenkonzentration in der p⁺-Typ- Basisschicht 105 infolge der Silizidreaktion abnimmt. Fig. 38 zeigt eine graphische Darstellung, welche einen Zusammenhang zwischen der Temperatur und dem Widerstandswert des Basis­ kontakts darstellt, wenn die Oberflächen-Störstellenkonzen­ tration N in der p⁺-Typ-Basisschicht 105 nicht größer als 1,0 × 1017 cm-3 ist. Unter Bezugnahme auf Fig. 38 entsteht eine deutliche Temperaturabhängigkeit des Widerstands des Basis­ kontakts, wenn die Oberflächen-Störstellenkonzentration N der p⁺-Typ-Basisschicht 105 auf 1,0 × 1017 cm-3 oder weniger ver­ kleinert wird. Mit anderen Worten, der Widerstand des Basis­ kontakts nimmt ab, wenn die Temperatur steigt. Diese Er­ scheinung wird bedeutsam, wenn der Strom abnimmt. Diese Er­ scheinung wird zum Beispiel in "VLSI TECHNOLOGY", herausge­ geben von S. M. Sze, Seiten 347-350, offenbart. Sobald die Temperaturabhängigkeit des Widerstands des Basiskontakts ent­ steht, ändern sich somit infolge der Temperatur die Schal­ tungscharakteristiken.
Gewöhnlich nimmt der Widerstand des Basiskontakts zu, da die Oberflächen-Störstellenkonzentration in der p⁺-Typ-Basis­ schicht durch die Silizidreaktion abnimmt, was eine starke Temperaturabhängigkeit des Widerstands des Basiskontakts verursacht. Zusätzlich zur Silizidreaktion verursacht ge­ wöhnlich eine Oxidation der Oberfläche der p⁺-Typ-Basisschicht oder dergleichen eine Abnahme der Oberflächen-Störstellenkon­ zentration der p⁺-Typ-Basisschicht.
Das Folgende stellt einen möglichen Aufbau dar, um derartige Probleme zu lösen. Fig. 39 stellt eine Querschnittansicht dar, die das vorgeschlagene Beispiel zeigt. Unter Bezugnahme auf Fig. 39 wird bei diesem Vorschlag eine p++-Typ-Basis­ schicht 205 verwendet, welche im Vergleich zur herkömmlichen eine größere Störstellenkonzentration aufweist. Wenn die p++- Typ-Basisschicht 205 einer höheren Störstellenkonzentration gebildet wird, kann die Abnahme der Oberflächen-Störstellen­ konzentration auf 1018 cm-3 oder weniger leicht verhindert werden, selbst wenn die Oberflächen-Störstellenkonzentration in der p++-Typ-Basisschicht 205 durch die Silizidreaktion abnimmt usw. Folglich können Probleme, wie der Anstieg des Widerstands des Basiskontakts und das Auftreten der Tempera­ turabhängigkeit des Widerstands des Basiskontakts, gelöst werden.
Wenn jedoch die eine höhere Störstellenkonzentration auf­ weisende p++-Typ-Basisschicht 205 gebildet wird, dann nimmt die Differenz der Störstellenkonzentrationen an der Grenz­ fläche zwischen der p++-Typ-Basisschicht 205 und der Emitter­ schicht 107 zu. Daher wird es für Elektronen aus der n⁺-Typ- Emitterschicht 107 schwierig, die p++-Typ-Basisschicht 205 zu durchqueren, und folglich nimmt ein Verstärkungsfaktor zwischen Emitter und Basis ab. Wenn ferner die Differenz der Störstellenkonzentrationen an der Grenzfläche zwischen der p++-Typ-Basisschicht 205 und der n⁺-Typ-Emitterschicht 107 groß wird, dann führt das zu einer Konzentration des elektrischen Felds, derart daß die Emitter-Basis-Durchbruchspannung ver­ ringert wird. Somit werden verschiedene Probleme auftreten, wenn zum Verhindern der Abnahme der Oberflächen-Störstellen­ konzentration in der Basisschicht infolge der Silizidreaktion usw. die p++-Typ-Basisschicht 205 mit einer höheren Stör­ stellenkonzentration verwendet wird.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Abnahme der Oberflächen-Störstellenkonzentration in der Basis­ schicht infolge der Silizidreaktion wirksam zu verhindern, ohne andere Probleme in einer Halbleitereinrichtung hervor­ zurufen.
Eine andere Aufgabe der vorliegenden Erfindung besteht darin, den Anstieg des Widerstands des Basiskontakts und die Ent­ stehung der Temperaturabhängigkeit des Basiskontaktwiderstands infolge der Silizidreaktion wirksam zu verhindern, ohne die Abnahme des Stromverstärkungsfaktors und der Durchbruch­ spannung in einer Halbleitereinrichtung hervorzurufen.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitereinrichtung einfach herzustellen, welche den Anstieg des Widerstands des Basiskontakts und die Entstehung der Temperaturabhängigkeit des Basiskontaktwiderstands wirksam verhindern kann, ohne andere Probleme bei einem Herstellungs­ verfahren der Halbleitereinrichtung hervorzurufen.
Gemäß einem Aspekt der vorliegenden Erfindung umfaßt die Halb­ leitereinrichtung: ein Kollektor-Störstellengebiet eines ersten Leitungstyps; ein in einem vorbestimmten Gebiet auf einer Hauptoberfläche des Kollektor-Störstellengebiets gebildetes und eine erste Störstellenkonzentration auf­ weisendes Basis-Störstellengebiet eines zweiten Leitungstyps; ein in einem vorbestimmten Gebiet auf der Hauptoberfläche des Basis-Störstellengebiets gebildetes und eine erste Tiefe aufweisendes Emitter-Störstellengebiet des ersten Leitungs­ typs; und ein auf der Hauptoberfläche des Basis-Störstellen­ gebiets in einem vorbestimmten Abstand vom Emitter-Stör­ stellengebiet beabstandet gebildetes und eine gegenüber der ersten Störstellenkonzentration größere zweite Störstellen­ konzentration sowie eine gegenüber der ersten Tiefe flachere zweite Tiefe aufweisendes Basiskontakt-Störstellengebiet des zweiten Leitungstyps.
Das Basiskontakt-Störstellengebiet des zweiten Leitungstyps mit der gegenüber der ersten Störstellenkonzentration höheren zweiten Störstellenkonzentration wird auf der Hauptoberfläche des Basis-Störstellengebiets des zweiten Leitungstyps mit der ersten Störstellenkonzentration gebildet. Somit wird der An­ stieg des Widerstands des Basiskontakts wirksamer als zuvor verringert werden, selbst wenn die Störstellen im Basis­ kontakt-Störstellengebiet durch die Silizidreaktion während der Bildung der Metallsilizid-Schicht auf dem Basiskontakt- Störstellengebiet in die Metallsilizid-Schicht aufgenommen werden, wodurch die Oberflächen-Störstellenkonzentration im Basiskontakt-Störstellengebiet abnimmt. Ferner sind die Seitenfläche des Basiskontakt-Störstellengebiets einer höheren Konzentration und die Seitenfläche des Emitter-Störstellen­ gebiets nicht miteinander in Kontakt, da das Basiskontakt- Störstellengebiet in einem vorbestimmten Abstand vom Emitter- Störstellengebiet beabstandet gebildet wird. Der Nachteil, wie die Abnahme der Emitter-Basis Durchbruchspannung, welcher hervorgerufen wird, wenn das Basiskontakt-Störstellengebiet einer höheren Konzentration das Emitter-Störstellengebiet berührt, wird wirksam verhindert werden. Ferner wird die Lateralausdehnung des Basiskontakt-Störstellengebiets ver­ kleinert, da das Basiskontakt-Störstellengebiet derart ge­ bildet wird, daß es die gegenüber der ersten Tiefe des Emitter-Störstellengebiets flachere zweite Tiefe aufweist, derart daß ein Kontakt zwischen der Seitenfläche des Basis­ kontakt-Störstellengebiets einer höheren Konzentration und der Seitenfläche des Emitter-Störstellengebiets verhindert werden kann, selbst wenn die Elemente kleiner hergestellt werden.
Folglich kann der Nachteil, wie die durch den Kontakt der Seitenfläche des Basiskontakt-Störstellengebiets einer höheren Konzentration mit der Seitenfläche des Emitter-Störstellen­ gebiets verursachte Abnahme der Emitter-Basis-Durchbruch­ spannung, wirksam verhindert werden, selbst wenn die Elemente kleiner hergestellt werden.
In einem anderen Aspekt der vorliegenden Erfindung umfaßt eine Halbleitereinrichtung: ein Kollektor-Störstellengebiet eines ersten Leitungstyps; ein in einem vorbestimmten Gebiet auf einer Hauptoberfläche des Kollektor-Störstellengebiets ge­ bildetes und eine erste Störstellenkonzentration aufweisendes Basis-Störstellengebiet eines zweiten Leitungstyps; ein in einem vorbestimmten Gebiet auf einer Hauptoberfläche des Basis-Störstellengebiets gebildetes Emitter-Störstellengebiet des ersten Leitungstyps; ein auf der Hauptoberfläche des Basis-Störstellengebiets in einem vorbestimmten Abstand vom Emitter-Störstellengebiet beabstandet gebildetes und eine gegenüber der ersten Störstellenkonzentration größere zweite Störstellenkonzentration aufweisendes Basiskontakt-Stör­ stellengebiet des zweiten Leitungstyps; und eine wenigstens auf dem Basiskontakt-Störstellengebiet gebildete Metall­ silizidschicht.
In der Halbleitereinrichtung ist das Basiskontakt-Störstellen­ gebiet des zweiten Leitungstyps mit der gegenüber der ersten Störstellenkonzentration höheren zweiten Störstellen­ konzentration auf der Hauptoberfläche des Basis-Störstellen­ gebiets des zweiten Leitungstyps mit der ersten Störstellen­ konzentration gebildet, und die Metallsilizid-Schicht ist auf dem Basiskontakt-Störstellengebiet gebildet. Somit wird der Anstieg des Widerstands des Basiskontakts wirksamer als zuvor verhindert werden, selbst wenn die Störstellen im Basis­ kontakt-Störstellengebiet durch die Silizidreaktion bei Bildung der Metallsilizid-Schicht in die Metallsilizid-Schicht aufgenommen werden, derart daß die Oberflächen-Störstellen­ konzentration des Basiskontakt-Störstellengebiets abnimmt. Ferner wird die Seitenfläche des Basiskontakt-Störstellen­ gebiets einer höheren Konzentration mit der Seitenfläche des Emitter-Störstellengebiets nicht in Kontakt sein, da das Basiskontakt-Störstellengebiet in einem vorbestimmten Abstand vom Emitter-Störstellengebiet beabstandet gebildet ist. Folglich kann der Nachteil, wie die durch den Kontakt der Seitenfläche des Basiskontakt-Störstellengebiets höherer Konzentration mit der Seitenfläche des Emitter-Störstellen­ gebiets verursachte Abnahme der Emitter-Basis-Durchbruch­ spannung, verhindert werden.
In einem weiteren Aspekt der vorliegenden Erfindung umfaßt ein Verfahren zum Herstellen einer Halbleitereinrichtung die Schritte: Bilden des Kollektor-Störstellengebiets des ersten Leitungstyps; Bilden des Basis-Störstellengebiets des zweiten Leitungstyps mit einer ersten Störstellenkonzentration in einem vorbestimmten Gebiet auf der Hauptoberfläche des Kollektor-Störstellengebiets; Bilden eines Emitter-Stör­ stellengebiets des ersten Leitungstyps mit der ersten Tiefe in einem vorbestimmten Gebiet auf der Hauptoberfläche des Basis- Störstellengebiets; und Bilden des Basiskontakt-Störstellen­ gebiets mit der gegenüber der ersten Störstellenkonzentration größeren zweiten Störstellenkonzentration sowie der gegenüber der ersten Tiefe flacheren zweiten Tiefe durch Einführen der Störstellen des zweiten Leitungstyps in ein um einen vorbe­ stimmten Abstand vom Emitter-Störstellengebiet beabstandetes Gebiet auf der Hauptoberfläche des Basis-Störstellengebiets.
Das Basiskontakt-Störstellengebiet mit der gegenüber der ersten Störstellenkonzentration höheren zweiten Störstellen­ konzentration wird durch Einführen von Störstellen des zweiten Leitungstyps in die Hauptoberfläche des Basis-Störstellen­ gebiets mit der ersten Störstellenkonzentration gebildet. Selbst dann, wenn die Störstellen im Basiskontakt-Störstellen­ gebiet durch Bildung des Silizids der Metallschicht auf dem Basiskontakt-Störstellengebiet in die Metallsilizid-Schicht aufgenommen werden, derart daß die Oberflächen-Störstellen­ konzentration des Basiskontakt-Störstellengebiets abnimmt, wird somit der Anstieg des Widerstands des Basiskontakts wirksamer als zuvor verringert werden, da das Basiskontakt- Störstellengebiet derart gebildet wird, daß es ursprünglich eine hohe Konzentration aufweist. Ferner wird die Seitenfläche des Basiskontakt-Störstellengebiets einer höheren Konzentration mit der Seitenfläche des Emitter-Störstellen­ gebiets nicht in Kontakt kommen, da das Basiskontakt-Stör­ stellengebiet in einem vorbestimmten Abstand vom Emitter-Stör­ stellengebiet beabstandet gebildet wird. Folglich wird der Nachteil, wie die Abnahme der Emitter-Basis-Durchbruch­ spannung, der hervorgerufen wird, wenn die Seitenfläche des Basiskontakt-Störstellengebiets einer höheren Konzentration und die Seitenfläche des Emitter-Störstellengebiets mit­ einander in Kontakt sind, wirksam verhindert werden. Da das Basiskontakt-Störstellengebiet derart gebildet wird, daß es die gegenüber der ersten Tiefe des Emitter-Störstellengebiets flachere zweite Tiefe aufweist, kann ferner die Lateralaus­ dehnung des Basiskontakt-Störstellengebiets verkleinert werden, derart daß das Basiskontakt-Störstellengebiet einer höheren Konzentration die Seitenfläche des Emitter-Stör­ stellengebiets nicht berührt, selbst wenn die Elemente kleiner hergestellt werden. Somit werden verschiedene Nachteile, wie die durch den Kontakt des Basiskontakt-Störstellengebiets einer höheren Konzentration mit dem Emitter-Störstellengebiet verursachte Abnahme der Emitter-Basis-Durchbruchspannung, wirksam verhindert werden, selbst wenn die Elemente kleiner hergestellt werden.
In einem weiteren Aspekt der vorliegenden Erfindung umfaßt das Verfahren zum Herstellen der Halbleitereinrichtung die Schritte: Bilden des Kollektor-Störstellengebiets des ersten Leitungstyps; Bilden des Basis-Störstellengebiets des zweiten Leitungstyps mit der ersten Störstellenkonzentration in einem vorbestimmten Gebiet auf der Hauptoberfläche des Kollektor- Störstellengebiets; Bilden des Emitter-Störstellengebiets des ersten Leitungstyps mit der ersten Tiefe in einem vorbe­ stimmten Gebiet auf der Hauptoberfläche des Basis-Störstellen­ gebiets; Bilden der Metallschicht in Kontakt mit einem vorbe­ stimmten Gebiet auf der Hauptoberfläche des Basis-Störstellen­ gebiets; Einführen der Störstellen des zweiten Leitungstyps in die Metallschicht; und Bilden des Basiskontakt-Störstellen­ gebiets mit der gegenüber der ersten Störstellenkonzentration größeren zweiten Störstellenkonzentration sowie der gegenüber der ersten Tiefe flacheren zweiten Tiefe durch Ausführen einer Wärmebehandlung zum verteilen der in die Metallschicht über der Oberfläche des Basis-Störstellengebiets eingeführten Stör­ stellen des zweiten Leitungstyps, während ein Silizid der Metallschicht gebildet wird.
Die Metallschicht wird in Kontakt mit einem vorbestimmten Ge­ biet auf der Hauptoberfläche des Basis-Störstellengebiets ge­ bildet, die Störstellen des zweiten Leitungstyps werden in diese Metallschicht eingeführt, und dann wird die Wärmebe­ handlung ausgeführt, um die in die Metallschicht eingeführten Störstellen des zweiten Leitungstyps zu verteilen, und folglich wird das Basiskontakt-Störstellengebiet gebildet. Somit kann die Lage eines Maximums der Störstellenkonzen­ tration einfach gesteuert werden, derart daß es während des Einführens der Störstellen in die Metallschicht in der Nähe der Grenzfläche zwischen der Metallschicht und dem Basis- Störstellengebiet liegt. Es wird dadurch ermöglicht, die Oberflächen-Störstellenkonzentration im Basiskontakt-Stör­ stellengebiet einfacher zu vergrößern. Im Ergebnis wird der Anstieg des Basiskontaktwiderstands wirksamer verhindert, selbst wenn die Oberflächen-Störstellenkonzentration im Basiskontakt-Störstellengebiet während der Silizidreaktion der auf dem Basiskontakt-Störstellengebiet gebildeten Metall­ schicht verringert wird. Ferner wird im Verfahren zum Her­ stellen der Halbleitereinrichtung gemäß diesem Aspekt durch denselben Schritt wie die Bildung des Basis-Störstellengebiets ein Silizid auf der Metallschicht gebildet, und somit kann der Herstellungsprozeß verkürzt werden.
Die obengenannten und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung augen­ scheinlicher werden, wenn sie im Zusammenhang mit den beige­ fügten Zeichnungen zur Kenntnis genommen werden.
Von den Figuren zeigen:
Fig. 1 eine Querschnittansicht, welche eine einen Bipolartransistor umfassende Halbleiterein­ richtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 2 ein Störstellenprofil längs der Linie A2-A2 der in Fig. 1 dargestellten Halbleitereinrichtung;
Fig. 3 eine graphische Darstellung, welche den Zusammenhang zwischen dem Basiskontakt­ widerstand und der Temperatur darstellt, wenn die Oberflächen-Störstellen­ konzentration in der p++-Typ-Basiskontakt- Schicht der in Fig. 1 gezeigten Halb­ leitereinrichtung wenigstens 1,0 × 1019 cm-3 beträgt;
Fig. 4 eine Querschnittansicht, welche einen Nach­ teil darstellt, der hervorgerufen wird, wenn die Verteilungstiefe der p++-Typ- Basiskontakt-Schicht tiefer als diejenige der n++-Typ-Emitter-Schicht in einer hoch­ integrierten Halbleitereinrichtung wird;
Fig. 5-12 Querschnittansichten, welche die ersten bis achten Schritte zum Herstellen der Halb­ leitereinrichtung gemäß der in Fig. 1 ge­ zeigten einen Ausführungsform darstellen;
Fig. 13 ein Störstellenprofil längs der Linie X3-X3 im in Fig. 12 dargestellten Schritt;
Fig. 14 eine Querschnittansicht, welche den neunten Schritt zum Herstellen der Halbleiterein­ richtung gemäß der in Fig. 1 dargestellten einen Ausführungsform zeigt;
Fig. 15 ein Störstellenprofil längs der Linie X4-X4 im in Fig. 14 dargestellten Schritt;
Fig. 16 und 17 Querschnittansichten, welche die zehnten und elften Schritte zum Herstellen der Halbleitereinrichtung gemäß der in Fig. 1 gezeigten einen Ausführungsform darstellen;
Fig. 18-21 Querschnittansichten, welche die ersten bis vierten Schritte eines anderen Herstellungsprozesses der Halbleiterein­ richtung gemäß der in Fig. 1 gezeigten einen Ausführungsform darstellen;
Fig. 22 eine Querschnittansicht, welche eine her­ kömmliche einen Bipolartransistor um­ fassende Halbleitereinrichtung darstellt;
Fig. 23-32 Querschnittansichten, welche die ersten bis zehnten Schritte zum Herstellen der in Fig. 22 gezeigten herkömmlichen Halb­ leitereinrichtung darstellen;
Fig. 33 ein Störstellenprofil längs der Linie X1-X1 im in Fig. 28 dargestellten Schritt;
Fig. 34 ein Störstellenprofil längs der Linie X2-X2 im in Fig. 29 dargestellten Schritt;
Fig. 35 ein Störstellenprofil längs der Linie A1-A1 nach einer Reihe in Fig. 32 dargestellter Herstellungsschritte;
Fig. 36 ein Störstellenprofil längs der Linie B1-B1 nach einer Reihe in Fig. 32 dargestellter Herstellungsschritte;
Fig. 37 eine graphische Darstellung, welche den Zusammenhang zwischen der Störstellen­ konzentration an der Grenzfläche zwischen Titansilizid und Silizium und dem Wert des Basiskontaktwiderstands zeigt;
Fig. 38 eine graphische Darstellung, welche den Zusammenhang zwischen dem Basiskontakt­ widerstand und der Temperatur zeigt, wenn die Oberflächen-Störstellenkonzentration in der p⁺-Typ-Basisschicht nicht größer als 1,0 × 1017 cm-3 ist; und
Fig. 39 eine Querschnittansicht, welche einen vor­ geschlagenen Aufbau zum Lösen von Problemen des Standes der Technik darstellt.
Ausführungsformen
Ausführungsformen der vorliegenden Erfindung werden unter Be­ zugnahme auf die Zeichnungen beschrieben werden.
Unter Bezugnahme auf Fig. 1 umfaßt eine einen Bipolartransis­ tor umfassende Halbleitereinrichtung gemäß einer Ausführungs­ form der Erfindung ein p⁺-Typ-Siliziumsubstrat 1; eine im p+- Typ-Siliziumsubstrat 1 vergraben gebildete vergrabene n⁺-Typ- Diffusionsschicht 2; eine auf der gesamten Hauptoberfläche des p⁺-Typ-Siliziumsubstrats 1 gebildete epitaktische n⁻-Typ- Schicht 3; eine in einem vorbestimmten Gebiet der epitakti­ schen n--Typ-Schicht 3 gebildete p⁺-Typ-Element-Isolations­ schicht 4; eine n⁺-Typ-Kollektorschicht 6, die in einem vor­ bestimmten Gebiet auf der Hauptoberfläche der von der p⁺-Typ- Element-Isolationsschicht 4 umgebenen epitaktischen n⁻-Typ- Schicht 3 gebildet ist; eine p⁺-Typ-Basisschicht 5, die in einem Gebiet auf der Hauptoberfläche der von der n⁺-Typ- Kollektorschicht 6 um einen vorbestimmten Abstand beab­ standeten epitaktischen n--Typ-Schicht 3 gebildet ist; sowie eine p++-Typ-Basiskontaktschicht 8, die auf der Hauptober­ fläche der um einen vorbestimmten Abstand von der n⁺-Typ- Emitterschicht 7 beabstandeten p⁺-Typ-Basisschicht gebildet ist und sowohl eine Störstellenkonzentration aufweist, die größer als diejenige der p⁺-Typ-Basisschicht ist, als auch eine Diffusionstiefe aufweist, die flacher als diejenige der n⁺-Typ-Emitterschicht 7 ist.
Ferner umfaßt die in Fig. 1 gezeigte Halbleitereinrichtung einen isolierenden Oxidfilm 9, der auf der Oberfläche der epitaktischen n--Typ-Schicht 3 gebildet ist und entsprechende Kontaktlöcher 9a, 9b und 9c auf der n⁺-Typ-Emitterschicht 7, der p++-Typ-Basiskontaktschicht 8 und der n⁺-Typ-Kollektor­ schicht 6 aufweist; Titansilizid(TiSi2)-Filme 10a, 10b und 10c, die in Kontakt mit den Oberflächen der entsprechenden n+- Typ-Emitterschicht 7, der p++-Typ-Basiskontaktschicht 8 und der n⁺-Typ-Kollektorschicht 6 innerhalb der Kontaktlöcher 9a, 9b und 9c gebildet sind; auf den entsprechenden Titansilizid- Filmen 10a, 10b und 10c innerhalb der Kontaktlöcher 9a, 9b und 9c gebildete Titannitrid(TiN)-Filme 11a, 11b und 11c; auf den entsprechenden Titannitrid-Schichten 11a, 11b und 11c ge­ bildete Aluminium-Zwischenverbindungsfilme 12a, 12b und 12c; sowie einen Schutzfilm 13, der derart gebildet ist, daß die gesamte Oberfläche bedeckt wird.
Die Titansilizid-Schichten 10a, 10b und 10c sind gebildet, um einen stabilen Kontakt mit der entsprechenden n⁺-Typ-Emitter­ schicht 7, der p++-Typ-Basiskontaktschicht 8 und der n⁺-Typ- Kollektorschicht 6 zu erreichen, und ihre Dicke beträgt etwa 60 bis etwa 100 nm. Die Titannitrid-Schichten 11a, 11b und 11c dienen als Barriereschichten, um zu verhindern, daß die auf den Titannitrid- Schichten gebildeten Aluminium-Zwischenverbin­ dungsschichten 12a, 12b und 12c eine Aluminiumlegierungsspitze hervorrufen, und ihre Dicke beträgt etwa 30 bis etwa 70 nm. Die n⁺-Typ-Kollektorschicht 6 weist die Störstellenkonzen­ tration von etwa 5,0 × 1020 cm-3 und die Diffusionstiefe von etwa 0,2-0,5 µm auf. Die p⁺-Typ-Basisschicht 5 weist die Störstellenkonzentration von etwa 2,0 × 1016 cm-3-8,0 × 1016 cm-3 und die Diffusionstiefe von etwa 0,7-1,2 µm auf. Die n⁺- Typ-Emitterschicht 7 weist die Störstellenkonzentration von etwa 5,0 × 1020 cm-3 und die Diffusionstiefe im Bereich von etwa 0,2 bis etwa 0,5 µm auf. Die p++-Typ-Basiskontaktschicht 8 weist die Störstellenkonzentration von etwa 1,0 × 1019 cm-3 und die Diffusionstiefe im Bereich von etwa 0,1 bis etwa 0,4 µm auf. Ein Kollektorgebiet besteht aus der von der p⁺-Typ- Isolationsschicht 4 umgebenen epitaktischen n--Typ-Schicht 3 und der n⁺-Typ-Kollektorschicht 6.
In dieser Ausführungsform ist die gegenüber der p⁺-Typ- Basisschicht 5 eine höhere Störstellenkonzentration auf­ weisende und gegenüber der p⁺-Typ-Emitterschicht 7 eine flachere Diffusionstiefe aufweisende p++-Typ-Basiskontakt­ schicht 8 im Basiekontaktgebiet der p⁺-Typ-Basisschicht 5 vorgesehen. Folglich werden die folgenden Effekte erhalten.
Da die p++-Typ-Basiskontaktschicht 8, die eine höhere Stör­ stellenkonzentration als diejenige der p⁺-Typ-Basisschicht 5 aufweist, im Basiskontaktgebiet der p⁺-Typ-Basisschicht 5 ge­ bildet wird, kann die Oberflächen-Störstellenkonzentration der p++-Typ-Basiskontaktschicht 8 nach der Konzentrationsver­ kleinerung einfach auf etwa 1,0 × 1019 cm-3 oder größer ge­ bracht werden, selbst wenn die Oberflächen-Störstellenkonzen­ tration in der p++-Typ-Basiskontaktschicht 8 durch die Silizidreaktion während der Bildung des Titansilizid-Films 10b verkleinert wird und die Störstellen in der p++-Typ-Basis­ kontaktschicht 8 in den Titansilizid-Film 10b aufgenommen werden.
Fig. 2 stellt ein Störstellenprofil längs der Linie A2-A2 der in Fig. 1 gezeigten Halbleitereinrichtung dar. Unter Bezugnahme auf Fig. 2 beträgt die Oberflächen-Störstellen­ konzentration der p++-Typ-Basiskontaktschicht 8 nach der Bildung des Titansilizid-Films 10b 1,0 × 1019 cm-3 oder mehr. Somit ist es erforderlich, daß die Oberflächen-Störstellen­ konzentration der p++-Typ-Basiskontaktschicht 8 vor der Silizidreaktion etwa 1,0 × 1020 cm-3 oder mehr beträgt, um die Oberflächen-Störstellenkonzentration der p++-Typ-Basiskontakt­ schicht 8 nach der Silizidreaktion auf etwa 1,0 × 1019 cm-3 oder mehr zu bringen, was im folgenden beschrieben wird. In dieser Ausführungsform wird die Oberflächen-Störstellen­ konzentration des p++-Typ-Basiskontaktgebiets 8 nach der Silizidreaktion auf etwa 1 × 1019 cm-3 oder größer festgelegt, und dadurch kann die gewöhnlich durch die Silizidreaktion während der Bildung des Titansilizid-Films 10b verursachte Zunahme des Basiskontaktwiderstands wirksam verhindert werden. Im Ergebnis kann eine Abnahme der Arbeitsgeschwindigkeit des Bipolartransistors verhindert und ein sicherer ohmscher Kontakt niedrigen Widerstands im Basiskontaktgebiet erreicht werden.
Durch Strukturieren der p++-Typ-Basiskontaktschicht 8, die nach der Bildung des Silizids die Oberflächen-Störstellen­ konzentration von 1,0 × 1019 cm-3 oder größer aufweisen soll, wird die gewöhnlich entstehende Temperaturabhängigkeit des Basiskontaktwiderstands nicht verursacht werden. Fig. 3 stellt eine graphische Darstellung dar, welche den Zusammen­ hang zwischen dem Basiskontaktwiderstand und der Temperatur zeigt, wenn die Oberflächen-Störstellenkonzentration der p++- Typ-Basiskontaktschicht 8 etwa 1,0 × 1019 cm-3 oder größer ist. Unter Bezugnahme auf Fig. 3 ändert sich der Basiskontakt­ widerstand kaum mit der Temperatur, wenn die Oberflächen- Störstellenkonzentration der p++-Typ-Basiskontaktschicht 8 wenigstens 1,0 × 1019 cm-3 beträgt, und somit tritt eine geringe Temperaturabhängigkeit des Basiskontaktwiderstands auf. Folglich kann in dieser Ausführungsform die durch die Temperaturabhängigkeit des Basiskontaktwiderstands hervorge­ rufene Änderung der Charakteristiken der Schaltungsanordnung infolge von Temperaturänderung wirksam verhindert werden.
Ferner ist, im Unterschied zum in Fig. 39 gezeigten vorge­ schlagenen Beispiel, die in dieser Ausführungsform durch einen vorbestimmten Abstand von der n⁺-Typ-Emitterschicht 7 beab­ standete p++-Typ-Basiskontaktschicht 8 im Basiskontaktgebiet der p⁺-Typ-Basisschicht 5 gebildet, und somit tritt die p++- Typ-Basiskontaktschicht 8 einer hohen Konzentration mit der n⁺-Typ-Emitterschicht 7 nicht in Kontakt. Im Ergebnis wird die Abnahme der Emitter-Basis-Durchbruchspannung und des Stromver­ starkungsfaktors, die auftritt, wenn die p++-Typ-Basiskontakt­ schicht hoher Konzentration mit der n⁺-Typ-Emitterschicht 7 in Kontakt kommt, nicht verursacht werden. In dieser Ausführungs­ form kann daher ein stabiler ohmscher Kontakt niedrigen Wider­ stands im Basiskontaktgebiet erreicht werden, ohne die Emitter-Basis -Durchbruchspannung und den Stromverstärkungs­ faktor zu verkleinern.
Ferner wird in dieser in Fig. 1 dargestellten Ausführungsform wirksam verhindert, daß die Seitenfläche der p++-Typ-Basis­ kontaktschicht 8 mit einer hohen Konzentration mit der Seitenfläche der n⁺-Typ-Emitterschicht 7 in Kontakt kommt, selbst wenn die Elemente gemäß der Hochintegration der Halb­ leitereinrichtung kleiner hergestellt werden, indem die Diffusionstiefe der p++-Typ-Basiskontaktschicht 8 flacher als diejenige der n⁺-Typ-Emitterschicht 7 hergestellt wird. Insbesondere kann in dieser Ausführungsform die Lateralaus­ dehnung der p++-Typ-Basiskontaktschicht 8 verringert werden, indem die Diffusionstiefe der p++-Typ-Basiskontaktschicht 8 flacher als diejenige der n⁺-Typ-Emitterschicht 7 hergestellt wird, und wodurch verhindert wird, daß die Seitenfläche der p++-Typ-Basiskontaktschicht 8 mit einer hohen Konzentration mit der Seitenfläche der n⁺-Typ-Emitterschicht 7 in Kontakt kommt, wenn die Elemente kleiner hergestellt werden.
Fig. 4 stellt eine Querschnittansicht dar, welche einen Nach­ teil veranschaulicht, wenn die Diffusionstiefe einer p++-Typ- Basiskontaktschicht 18 tiefer wird als diejenige der n⁺-Typ- Emitterschicht 7. Unter Bezugnahme auf Fig. 4 wird die Seitenfläche der p++-Typ-Basiskontaktschicht 18 mit einer hohen Konzentration mit der Seitenfläche der n⁺-Typ-Emitter­ schicht 7 in Kontakt gebracht, wenn der Abstand zwischen der n⁺-Typ-Emitterschicht 7 und der p++-Typ-Basiskontaktschicht 18 infolge der Miniaturisierung der Elemente schmaler wird, wenn die Diffusionstiefe der p++-Typ-Basiskontaktschicht 18 tiefer als diejenige der n⁺-Typ-Emitterschicht 7 wird. Im Ergebnis werden die Emitter-Basis-Durchbruchspannung und der Stromver­ stärkungsfaktor verkleinert. Wie in der in Fig. 1 gezeigten Ausführungsform, wird es daher wirkungsvoll sein, die Lateral­ ausdehnung der p++-Typ-Basiskontaktschicht 8 zu verringern, indem die Diffusionstiefe der p++-Typ-Basiskontaktschicht 8 flacher als diejenige der n⁺-Typ-Emitterschicht 7 ausgebildet wird, wenn die Elemente gemäß der Hochintegration der Halb­ leitereinrichtung kleiner hergestellt werden.
Unter Bezugnahme auf die Fig. 5-17 wird ein Herstellungs­ prozeß der Halbleitereinrichtung gemäß der vorliegenden Aus­ führungsform beschrieben werden.
Zuerst wird, wie in Fig. 5 gezeigt, eine vergrabene n⁺-Typ- Diffusionsschicht 2 in einem p⁺-Typ-Siliziumsubstrat 1 ge­ bildet. Eine epitaktische n⁻-Typ-Schicht 3 wird auf der ge­ samten Oberfläche des p⁺-Typ-Siliziumsubstrats 1 gebildet. Eine p⁺-Typ-Isolationsschicht 4 wird zur Elementisolation in einem vorbestimmten Gebiet der epitaktischen n--Typ-Schicht 3 gebildet. Dann wird ein isolierender Oxidfilm 9 auf der epi­ taktischen n--Typ-Schicht 3 gebildet.
Daraufhin werden, wie in Fig. 6 gezeigt, p-Typ-Störstellen in ein vorbestimmtes Gebiet auf der Hauptoberfläche der epitakti­ schen n--Typ-Schicht 3 durch den isolierenden Oxidfilm 9 hin­ durch zum Beispiel durch Ionenimplantation eingeführt. Durch Aktivieren der eingeführten Störstellen wird eine p⁺-Typ- Basisschicht 5 mit der Störstellenkonzentration von etwa 5 × 1018 cm-3 und der Diffusionstiefe von etwa 0,7-1,2 µm gebil­ det.
Wie in Fig. 7 gezeigt, wird nach Bilden eines Fotoresists 20 durch Fotolithografie in einem vorbestimmten Gebiet auf der Oberfläche des isolierenden Oxidfilms 9 der isolierende Oxid­ film 9 anisotrop geätzt, wobei der Fotoresist 20 als Maske verwendet wird, wodurch Kontaktlöcher 9a, 9b und 9c gebildet werden. Der Fotoresist 20 wird dann entfernt.
Wie in Fig. 8 gezeigt, wird ein Fotoresist 21 durch Foto­ lithografie gebildet werden, derart daß das Kontaktloch 9b in demjenigen Gebiet bedeckt wird, in dem die Basiselektrode des Bipolartransistors gebildet wird. Danach werden n-Typ-Stör­ stellen, wie zum Beispiel Arsenionen (As⁺), auf der gesamten Oberfläche implantiert. Der Resist 21 wird dann entfernt. Durch Aktivieren der ionenimplantierten Störstellen werden sowohl eine n⁺-Typ-Kollektorschicht 6 mit der Störstellen­ konzentration von etwa 5,0 × 1020 cm-3 und der Diffusionstiefe von etwa 0,2-0,5 µm als auch eine n⁺-Typ-Emitterschicht 7 mit der Störstellenkonzentration von etwa 5,0 × 1020 cm-3 und der Diffusionstiefe von etwa 0,2-0,5 µm gebildet, wie in Fig. 9 gezeigt.
Wie in Fig. 10 gezeigt, wird ein Fotoresist 22 durch Foto­ lithografie gebildet, um die vom Kontaktloch 9b ausge­ schlossenen Gebiete zu bedecken. Unter Verwendung des Foto­ resists 22 und des isolierenden Oxidfilms 9 als Masken werden p-Typ-Störstellen, wie zum Beispiel BF2⁺, in einem selbst­ justierenden Verfahren in das Oberflächengebiet der p⁺-Typ- Basisschicht 5 zum Beispiel durch Ionenimplantation einge­ führt. Durch Aktivieren der eingeführten Störstellen bei der Temperaturbedingung von wenigstens 900°C wird eine p++-Typ- Basiskontaktschicht 8 mit der Diffusionstiefe (etwa 0,1-0,4 µm), die flacher als diejenige der n⁺-Typ-Emitterschicht 7 ist, und mit der Oberflächen-Störstellenkonzentration von wenigstens etwa 1,0 × 1020 cm-3 gebildet, wie in Fig. 11 ge­ zeigt.
Wie in Fig. 12 gezeigt, wird ein Titan(Ti)-Film 23 mit einer Dicke von etwa 40-100 nm beispielsweise durch ein Sputterverfahren gebildet, derart daß die gesamte Oberfläche bedeckt wird. Unter Bezugnahme auf Fig. 13 wird die Ober­ flächen-Störstellenkonzentration in der p++-Typ-Basiskontakt­ schicht 8 im in Fig. 12 dargestellten Schritt vor der Silizidreaktion auf wenigstens etwa 1 × 1020 cm-3 festgelegt.
Wie in Fig. 14 gezeigt, werden sowohl Titansilizid (TiSi2)- Filme 10a, 10b und 10c als auch eine Titannitrid(TiN)- Schicht 11 durch Anwenden der Wärmebehandlung für etwa 30 Sekunden lang in der N2-Atmosphäre bei der Temperaturbedingung von 750-850°C gebildet. Insbesondere durch die Silizid­ reaktion zwischen dem Titan (Ti) in der Titanschicht 23 und dem Silizium (Si) in der epitaktischen n--Typ-Schicht 3 werden die Titansilizid(TiSi2)-Filme 10a, 10b und 10c auf den ent­ sprechenden Oberflächen der n⁺-Typ-Emitterschicht 7, der p++- Typ-Basiskontaktschicht 8 und der n⁺-Typ-Kollektorschicht 6 gebildet. Gleichzeitig wird durch Nitrieren der Titan(Ti)- Schicht 23 in der N2-Atmosphäre die Titannitrid(TiN)- Schicht 11 gebildet werden. Die Titansilizid(TiSi2)-Filme 10a, 10b und 10c werden derart gebildet, daß sie eine ent­ sprechende Filmdicke von etwa 60-100 nm aufweisen, wohin­ gegen die Titannitrid-Schicht 11 derart gebildet wird, daß sie eine Filmdicke von etwa 30-70 nm aufweist.
Die Oberflächen-Störstellenkonzentration in der p++-Typ-Basis­ kontaktschicht 8 nach der Silizidreaktion wird auf etwa 1 × 1019 cm-3 verkleinert, wie in Fig. 15 dargestellt, da die Störstellen in der p++-Typ-Basiskontaktschicht 8 während der Silizidreaktion in den Titansilizid (TiSi2)-Film 10b aufge­ nommen werden. In dieser Ausführungsform wird jedoch die p++- Typ-Basiskontaktschicht 8 derart gebildet, daß sie nach der Abnahme die Oberflächen- Störstellenkonzentration von wenigstens 1 × 1019 cm-3 aufweist, selbst wenn die Oberflächen- Störstellenkonzentration der p++-Typ-Basiskontaktschicht 8 in­ folge der Silizidreaktion verkleinert wird. Somit wird der Basiskontaktwiderstand nicht wie zuvor plötzlich ansteigen, selbst wenn die Oberflächen-Störstellenkonzentration der p++- Typ-Basiskontaktschicht 8 infolge der Silizidreaktion ver­ kleinert wird. Folglich kann die Abnahme der Arbeitsge­ schwindigkeit des Bipolartransistors wirksam verhindert und der sichere ohmsche Kontakt niedrigen Widerstands im Basis­ kontaktgebiet erreicht werden.
Wie in Fig. 16 gezeigt, wird nach dem Bilden einer Aluminium- Zwischenverbindungsschicht 12 auf der Titannitrid-Schicht 11 ein Fotoresist 24 durch Fotolithografie im vorbestimmten Gebiet auf der Aluminium-Zwischenverbindungsschicht 12 gebildet. Durch anisotropes Ätzen der Aluminium-Zwischenver­ bindungsschicht 12 und der Titannitrid-Schicht 11 unter Ver­ wendung des Fotoresists 24 als Maske werden sowohl die Titan­ nitrid(TiN)-Filme 11a, 11b und 11c als auch die Aluminium- Zwischenverbindungsfilme 12a, 12b und 12c gebildet, wie in Fig. 17 gezeigt.
Schließlich wird, wie in Fig. 1 gezeigt, die den Bipolar­ transistor umfassende Halbleitereinrichtung gemäß dieser Ausführungsform durch Bilden eines die gesamte Oberfläche bedeckenden Schutzfilms 13 vervollständigt.
Unter Bezugnahme auf die Fig. 18-21 wird ein anderer Herstellungsprozeß der Halbleitereinrichtung gemäß der vor­ liegenden Ausführungsform beschrieben werden.
Zuerst werden, wie in Fig. 18 gezeigt, die Schritte bis zur Bildung des Titanfilms 23 durch die gleichen Herstellungs­ schritte wie im in den Fig. 5-12 gezeigten Herstellungs­ prozeß ausgeführt. Danach wird ein Fotoresist 25 durch Foto­ lithografie in demjenigen Gebiet auf dem Titan-Film 23 gebil­ det, welches das dem Basiselektrodengebiet entsprechende Ge­ biet ausschließt. Unter Verwendung des Fotoresists 25 als Maske werden BF2- oder B-Ionen in den Titan-Film 23 implan­ tiert. Die Ionenimplantation in den Titan-Film 23 wird derart ausgeführt, daß die Störstellenkonzentration die Lage ihres Maximums in der Nähe der Grenzfläche zwischen dem Titan-Film 23 und der p⁺-Typ-Basisschicht 5 aufweist. Insbesondere wird die Ionenimplantation derart ausgeführt, daß die Störstellen­ konzentration in der Nähe dieser Grenzfläche wenigstens etwa 1 × 1020 cm-3 beträgt. Der Fotoresist 25 wird dann entfernt.
Wie in Fig. 19 gezeigt, wird die Wärmebehandlung 30 Sekunden lang in der N2-Atmosphäre bei der Temperaturbedingung von 750-850°C ausgeführt. Folglich werden sowohl die Titansilizid (TiSi2)-Filme 10a, 10b und 10c und die Titannitrid(TiN)- Schicht 11 als auch eine p++-Typ-Basiskontaktschicht 28 mit der Störstellenkonzentration von wenigstens etwa 1,0 × 1019 cm-3 und mit der Diffusionstiefe im Bereich von etwa 0,1 bis etwa 0,4 µm in einem selbstjustierenden Verfahren gebildet, wobei die Diffusionstiefe flacher als diejenige der n⁺-Typ-Emitter­ schicht 7 ist. Insbesondere werden bei der Silizidreaktion des Titans (Ti) im Titan-Film 23 und des Siliziums (Si) in der epitaktischen n--Typ-Schicht 3 durch die Wärmebehandlung die Titansilizid (TiSi2)-Filme 10a, 10b und 10c gebildet, während die Titannitrid (TiN)-Schicht 11 durch Nitrieren des Titan-Films 23 in der N2-Atmosphäre gebildet wird. Ferner wird durch thermische Diffusion der p-Typ-Störstellen, die gleich­ zeitig während der Wärmebehandlung der p⁺-Typ-Basisschicht 5 in den Titan-Film 23 eingeführt werden, die p++-Typ-Basis­ kontaktschicht 28 mit der Störstellenkonzentration von wenigstens etwa 1 × 1019 cm-3 und der Diffusionstiefe von etwa 0,1-0,4 µm gebildet, welche flacher als diejenige der n⁺- Typ-Emitterschicht 7 ist.
Somit wird in diesem anderen Herstellungsprozeß die p++-Typ- Basiskontaktschicht 28 gleichzeitig während der Bildung der Titansilizid-Filme 10a, 10b und 10c gebildet werden, derart daß der Schritt zur Aktivierung der p++-Typ-Basiskontakt­ schicht 28 (siehe Fig. 11) im Vergleich zum unter Verwendung der Fig. 5-17 beschriebenen Herstellungsprozeß ausge­ lassen und der Herstellungsprozeß somit vereinfacht werden kann. Ferner werden in diesem anderen Herstellungsprozeß die implantierten Störstellen nach der Ionenimplantation der Stör­ stellen in den Titan-Film 23 thermisch eindiffundiert, so daß die Störstellenkonzentration leicht gesteuert werden kann, derart daß ihr Maximum während der Ionenimplantation der Stör­ stellen in der Nähe der Grenzfläche zwischen dem Titan-Film 23 und der p⁺-Typ-Baßisschicht 5 gelegen ist. Folglich kann die Oberflächen-Störstellenkonzentration in der durch Diffundieren der implantierten Störstellen gebildeten p++-Typ-Basiskontakt­ schicht 28 leicht vergrößert werden, während die Diffusions­ tiefe der p++-Typ-Basiskontaktschicht 28 flacher hergestellt werden kann.
Dann wird, wie in Fig. 20 gezeigt, die Aluminium-Zwischenver­ bindungsschicht 12 auf der Titannitrid-Schicht 11 gebildet. Der Fotoresist 24 wird durch Fotolithografie in einem vorbe­ stimmten Gebiet auf der Aluminium- Zwischenverbindungsschicht 12 gebildet. Unter Verwendung des Fotoresists 24 als Maske werden die Aluminium-Zwischenverbindungsschicht 12 und die Titannitrid-Schicht 11 anisotrop geätzt, und somit werden so­ wohl die Titannitrid (TiN)-Filme 11a, 11b und 11c als auch die Aluminium-Zwischenverbindungsfilme 12a, 12b und 12c gebil­ det, wie in Fig. 21 gezeigt.
Schließlich wird, wie in Fig. 1 gezeigt, der Schutzfilm 13 gebildet, um die gesamte Oberfläche zu bedecken. Die in Fig. 1 dargestellte den Bipolartransistor umfassende Halbleiterein­ richtung kann auch durch einen anderen Herstellungsprozeß ge­ bildet werden.
Obwohl die Bildung der Titansilizid-Filme 10a, 10b und 10c in der obengenannten Ausführungsform beschrieben worden ist, ist die vorliegende Erfindung nicht darauf beschränkt, sondern ferner anwendbar, wenn sich von den Titansilizid-Filmen 10a, 10b und 10c unterscheidende Metallsilizid-Filme, zum Beispiel aus ZrSix, HfSix, VSix, NbSix, TaSix, CrSix, MoSix, WSix, FeSix, RuSix, OsSix, RhSix, IrSix, gebildet werden.
Wie oben beschrieben, wird in der Halbleitereinrichtung gemäß der vorliegenden Erfindung das Basiskontakt-Störstellengebiet des zweiten Leitungstyps mit der gegenüber der ersten Stör­ stellenkonzentration höheren zweiten Störstellenkonzentration auf der Hauptoberfläche des Basis-Störstellengebiets des zweiten Leitungstyps mit der ersten Störstellenkonzentration gebildet. Somit kann die herkömmliche Zunahme des Basis­ kontaktwiderstands selbst dann wirksam verhindert werden, wenn die Störstellen im Basiskontakt-Störstellengebiet bei Bildung der Metallsilizid-Schicht auf dem Basiskontakt-Störstellen­ gebiet in die Metallsilizid-Schicht aufgenommen werden und die Oberflächen-Störstellenkonzentration im Basiskontakt-Stör­ stellengebiet abnimmt. Folglich kann die Abnahme der Arbeits­ geschwindigkeit der Elemente wirksam verhindert und der stabile ohmsche Kontakt niedrigen Widerstands im Basiskontakt- Gebiet erreicht werden. Ferner kommt durch das Bilden des vom Emitter-Störstellengebiet um einen vorbestimmten Abstand beab­ standeten Basiskontakt-Störstellengebiets das Basiskontakt- Störstellengebiet mit einer hohen Konzentration mit dem Emitter-Störstellengebiet nicht in Kontakt, wodurch ver­ schiedene Nachteile verhindert werden können, wie zum Beispiel die Abnahme der Emitter-Basis-Durchbruchspannung, welche ver­ ursacht wird, wenn das Basiskontakt-Störstellengebiet mit einer hohen Konzentration mit dem Emitter-Störstellengebiet in Kontakt kommt. Ferner kann durch das Bilden des Basiskontakt- Störstellengebiets, derart daß es die gegenüber der ersten Tiefe des Emitter-Störstellengebiets flachere zweite Tiefe aufweist, die Lateralausdehnung des Basiskontakt-Störstellen­ gebiets verkleinert werden, und somit kann selbst dann wirkungsvoll verhindert werden, daß die Seitenfläche des eine hohe Konzentration aufweisenden Basiskontakt-Störstellen­ gebiets mit der Seitenfläche des Emitter-Störstellengebiets in Kontakt kommt, wenn die Elemente gemäß der Hochintegration der Halbleitereinrichtung miniaturisiert werden.
Gemäß einer anderen Halbleitereinrichtung der vorliegenden Er­ findung wird das Basiskontakt-Störstellengebiet des zweiten Leitungstyps mit der gegenüber der ersten Störstellenkonzen­ tration höheren zweiten Störstellenkonzentration auf der Hauptoberfläche des Basis-Störstellengebiets des zweiten Leitungstyps mit der ersten Störstellenkonzentration gebildet, und die Metallsilizid-Schicht wird wenigstens auf dem Basis­ kontakt-Störstellengebiet gebildet. Somit kann die Zunahme des Basiskontaktwiderstands wirksam wie zuvor verhindert werden, selbst wenn die Störstellen im Basiskontakt-Störstellengebiet durch Bildung der Metallsilizid-Schicht in die Metallsilizid- Schicht derart aufgenommen werden, daß die Oberflächen-Stör­ stellenkonzentration des Basiskontakt-Störstellengebiets ver­ kleinert wird. Folglich kann die Abnahme der Arbeitsge­ schwindigkeit der Elemente wirksam verhindert und gleichzeitig der sichere ohmsche Kontakt niedrigen Widerstands im Basis­ kontakt-Gebiet erreicht werden. Ferner ist durch das Bilden des vom Emitter-Störstellengebiet um einen vorbestimmten Abstand beabstandeten Basiskontakt-Störstellengebiets das Basiskontakt-Störstellengebiet mit der höheren Konzentration mit dem Emitter-Störstellengebiet nicht in Kontakt. Folglich können verschiedene Nachteile verhindert werden, wie zum Beispiel die Abnahme der Emitter-Basis-Durchbruchspannung, die verursacht wird, wenn das Basiskontakt-Störstellengebiet der höheren Konzentration mit dem Emitter-Störstellengebiet in Kontakt ist.
Gemäß einem Herstellungsverfahren der Halbleitereinrichtung der vorliegenden Erfindung wird ferner das Basiskontakt- Störstellengebiet mit der gegenüber der ersten Störstellen­ konzentration höheren zweiten Störstellenkonzentration durch Einführen der Störstellen des zweiten Leitungstyps in die Hauptoberfläche des Basis-Störstellengebiets des zweiten Leitungstyps mit der ersten Störstellenkonzentration gebildet. Somit wird die herkömmliche plötzliche Zunahme des Basis­ kontaktwiderstands selbst dann wirksam verhindert, wenn die Störstellen im Basiskontakt-Störstellengebiet in die durch die Bildung eines Silizids auf der Metallschicht gebildete Metall­ silizid-Schicht aufgenommen werden und die Oberflächen-Stör­ stellenkonzentration im Basiskontakt-Störstellengebiet ver­ kleinert wird. Somit wird die Abnahme der Arbeitsge­ schwindigkeit der Halbleitereinrichtung verhindert. Ferner wird verhindert, daß das Basiskontakt-Störstellengebiet mit einer hohen Konzentration mit dem Emitter-Störstellengebiet in Kontakt kommt, indem das Basiskontakt-Störstellengebiet im vom Emitter-Störstellengebiet um einen vorbestimmten Abstand beab­ standeten Gebiet gebildet wird, wodurch verschiedene Nachteile verhindert werden können, wie zum Beispiel die Abnahme der Emitter-Basis-Durchbruchspannung, die durch den Kontakt des eine hohe Konzentration aufweisenden Basiskontakt-Störstellen­ gebiets mit dem Emitter-Störstellengebiet verursacht wird. Ferner kann durch das Bilden des Basiskontakt-Störstellenge­ biets, derart daß es die gegenüber der ersten Tiefe des Emitter-Störstellengebiets flachere zweite Tiefe aufweist, die Lateralausdehnung des Basiskontakt-Störstellengebiets ver­ kleinert werden. Somit kann wirksam verhindert werden, daß die Seitenfläche des eine hohe Konzentration aufweisenden Basis­ kontakt-Störstellengebiets mit der Seitenfläche des Emitter- Störstellengebiets in Kontakt kommt, selbst wenn die Elemente gemäß der Hochintegration der Halbleitereinrichtung miniaturi­ siert werden.
Ferner wird gemäß einem anderen Herstellungsverfahren der Halbleitereinrichtung in der vorliegenden Erfindung die Metallschicht derart gebildet, daß sie das vorbestimmte Gebiet auf der Hauptoberfläche des Basis-Störstellengebiets kon­ taktiert, wobei die Störstellen des zweiten Leitungstyps in diese Metallschicht eingeführt werden und die Wärmebehandlung daran ausgeführt wird. Dann werden durch Verteilen der in diese Metallschicht über der Oberfläche des Basis-Störstellen­ gebiets mit der ersten Störstellenkonzentration eingeführten Störstellen des zweiten Leitungstyps sowohl das Basiskontakt- Störstellengebiet mit der gegenüber der ersten Störstellenkon­ zentration größeren zweiten Störstellenkonzentration als auch die gegenüber der ersten Tiefe flachere zweite Tiefe und ferner ein Silizid der Metallschicht gebildet. Folglich können die Bildung des Silizids der Metallschicht und die Bildung des Basiskontakt-Störstellengebiets in einem Prozeß ausgeführt werden, derart daß ihr Herstellungsprozeß vereinfacht werden kann. Ferner kann die Lage eines Maximums der Störstellen­ konzentration einfach gesteuert werden, derart daß es in der Nähe der Grenzfläche zwischen der Metallschicht und dem Basis- Störstellengebiet liegt, wenn die Störstellen in die Metall­ schicht eingeführt werden, da das Basiskontakt-Störstellen­ gebiet durch Verteilen der Störstellen nach dem Einführen der Störstellen in die Metallschicht gebildet wird. Somit kann die Oberflächen-Störstellenkonzentration im durch Diffundieren der Störstellen in der Metallschicht gebildeten Basiskontakt-Stör­ stellengebiet leicht mit einem hohen Wert hergestellt werden und das Basiskontakt-Störstellengebiet kann viel flacher aus­ gebildet werden.
Obwohl die vorliegende Erfindung detailliert beschrieben und veranschaulicht worden ist, ist zu verstehen, daß dieselbe nur veranschaulichend und beispielhaft ist und keiner Beschränkung unterliegt, wobei der Inhalt und der Bereich der vorliegenden Erfindung nur durch die beigefügten Ansprüche beschränkt wird.

Claims (15)

1. Halbleitereinrichtung, umfassend:
ein Kollektor-Störstellengebiet (3) eines ersten Leitungstyps; ein in einem vorbestimmten Gebiet auf der Hauptoberfläche des Kollektor-Störstellengebiets gebildetes Basis-Störstellen­ gebiet (5) eines zweiten Leitungstyps mit einer ersten Stör­ stellenkonzentration;
ein in einem vorbestimmten Gebiet auf der Hauptoberfläche des Basis-Störstellengebiets gebildetes Emitter-Störstellengebiet (7) des ersten Leitungstyps mit einer ersten Tiefe; und
ein auf der Hauptoberfläche des Basis-Störstellengebiets in einem vorbestimmten Abstand vom Emitter-Störstellengebiet be­ abstandet gebildetes Basiskontakt-Störstellengebiet (8, 28) des zweiten Leitungstyps mit einer gegenüber der ersten Störstellenkonzentration größeren zweiten Störstellen­ konzentration sowie einer gegenüber der ersten Tiefe flacheren zweiten Tiefe.
2. Halbleitereinrichtung nach Anspruch 1, welche ferner eine wenigstens auf dem Basiskontakt-Störstellengebiet ge­ bildete Metallsilizidschicht (10b) umfaßt.
3. Halbleitereinrichtung nach Anspruch 1, bei welcher die zweite Störstellenkonzentration wenigstens etwa 1,0 × 1019 cm-3 beträgt.
4. Halbleitereinrichtung nach Anspruch 1, bei welcher die zweite Tiefe im Bereich von etwa 0,1 bis etwa 0,4 µm liegt.
5. Halbleitereinrichtung nach Anspruch 1, bei welcher die erste Störstellenkonzentration des Basis-Störstellengebiets im Bereich von etwa 2 × 1016 bis etwa 8 × 1016 cm-3 liegt.
6. Halbleitereinrichtung nach Anspruch 1, bei welcher die erste Tiefe des Emitter-Störstellengebiets im Bereich von etwa 0,2 bis etwa 0,5 µm liegt.
7. Halbleitereinrichtung, umfassend:
ein Kollektor-Störstellengebiet (3) eines ersten Leitungstyps;
ein in einem vorbestimmten Gebiet auf der Hauptoberfläche des Kollektor-Störstellengebiets gebildetes Basis-Störstellen­ gebiet (5) eines zweiten Leitungstyps mit einer ersten Stör­ stellenkonzentration;
ein in einem vorbestimmten Gebiet auf der Hauptoberfläche des Basis-Störstellengebiets gebildetes Emitter-Störstellengebiet (7) des ersten Leitungstyps;
ein auf der Hauptoberfläche des Basis-Störstellengebiets in einem vorbestimmten Abstand vom Emitter-Störstellengebiet be­ abstandet gebildetes Basiskontakt-Störstellengebiet (8, 28) des zweiten Leitungstyps mit einer gegenüber der ersten Stör­ stellenkonzentration größeren zweiten Störstellen­ konzentration; und
eine wenigstens auf dem Basiskontakt-Störstellengebiet gebil­ dete Metallsilizidschicht (10b).
8. Halbleitereinrichtung nach Anspruch 7, bei welcher die Metallsilizidschicht ein Metallsilizid umfaßt, das aus der aus TiSix, ZrSix, HfSix, VSix, NbSix, TaSix, CrSix, MOSix, WSix, FeSix, RuSix, OsSix, RhSix und IrSix bestehenden Gruppe gewählt ist.
9. Halbleitereinrichtung nach Anspruch 7, bei welcher das Metallsilizid eine TiSix-Schicht (10b) ist und eine TiN- Schicht (11b) auf der TiSix-Schicht gebildet ist.
10. Halbleitereinrichtung nach Anspruch 9, bei welcher die TiSix-Schicht eine Filmdicke im Bereich von etwa 60 bis etwa 100 nm und die TiN-Schicht eine Filmdicke im Bereich von etwa 30 bis etwa 70 nm aufweist.
11. Halbleitereinrichtung nach Anspruch 9, bei welcher die Halbleitereinrichtung ferner eine auf der TiN-Schicht gebildete Aluminium- Zwischenverbindungsschicht umfaßt.
12. Verfahren zum Herstellen einer Halbleitereinrichtung, welches die Schritte umfaßt:
Bilden eines Kollektor-Störstellengebiets (3) eines ersten Leitungstyps;
Bilden eines Basis-Störstellengebiets (5) eines zweiten Leitungstyps mit einer ersten Störstellenkonzentration in einem vorbestimmten Gebiet auf der Hauptoberfläche des Kollektor-Störstellengebiets;
Bilden eines Emitter-Störstellengebiets (7) des ersten Leitungstyps mit einer ersten Tiefe in einem vorbestimmten Gebiet auf der Hauptoberfläche des Basis-Störstellengebiets; und
Bilden eines Basiskontakt-Störstellengebiets (8) mit einer gegenüber der ersten Störstellenkonzentration größeren zweiten Störstellenkonzentration sowie einer gegenüber der ersten Tiefe flacheren zweiten Tiefe durch Einführen von Störstellen des zweiten Leitungstyps in ein um einen vorbestimmten Abstand vom Emitter-Störstellengebiet beabstandetes Gebiet auf der Hauptoberfläche des Basis-Störstellengebiets.
13. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 12, bei welchem der Schritt des Bildens des Basiskontakt-Störstellengebiets den Schritt des Bildens des Basiskontakt-Störstellengebiets durch Ionenimplantieren der Störstellen des zweiten Leitungs­ typs in die Hauptoberfläche des Basis-Störstellengebiets um­ faßt.
14. Verfahren zum Herstellen einer Halbleitereinrichtung, welches die Schritte umfaßt:
Bilden eines Kollektor-Störstellengebiets (3) eines ersten Leitungstyps;
Bilden eines Basis-Störstellengebiets (5) eines zweiten Leitungstyps mit einer ersten Störstellenkonzentration in einem vorbestimmten Gebiet auf der Hauptoberfläche des Kollektor-Störstellengebiets;
Bilden eines Emitter-Störstellengebiets (7) des ersten Leitungstyps mit einer ersten Tiefe in einem vorbestimmten Gebiet auf der Hauptoberfläche des Basis-Störstellengebiets; Bilden einer Metallschicht (23), derart daß sie mit einem vorbestimmten Gebiet auf der Hauptoberfläche des Basis- Störstellengebiets in Kontakt ist;
Einführen von Störstellen das zweiten Leitungstyps in die Metallschicht; und
Bilden eines Basiskontakt-Störstellengebiets (28) mit einer gegenüber der ersten Störstellenkonzentration größeren zweiten Störstellenkonzentration und einer gegenüber der ersten Tiefe flacheren zweiten Tiefe durch Diffundieren der in die Metall­ schicht über der Oberfläche des Basis-Störstellengebiets ein­ geführten Störstellen des zweiten Leitungstyps durch Wärme­ behandlung sowie Bilden eines Silizids der Metallschicht.
15. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 14, bei welchem der Schritt des Einführens der Stör­ stellen des zweiten Leitungstyps in die Metallschicht den Schritt des Ionenimplantierens der Störstellen des zweiten Leitungstyps in die Metallschicht umfaßt, derart daß die Lage eines Maximums der Störstellenkonzentration der in die Metall­ schicht eingeführten Störstellen in der Nähe der Grenzfläche zwischen der Metallschicht und dem Basis-Störstellengebiet liegt.
DE4400840A 1993-03-19 1994-01-13 Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Bipolartransistor Expired - Fee Related DE4400840C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5060370A JPH06275632A (ja) 1993-03-19 1993-03-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE4400840A1 true DE4400840A1 (de) 1994-09-22
DE4400840C2 DE4400840C2 (de) 2000-02-17

Family

ID=13140187

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4400840A Expired - Fee Related DE4400840C2 (de) 1993-03-19 1994-01-13 Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Bipolartransistor

Country Status (3)

Country Link
US (1) US5973384A (de)
JP (1) JPH06275632A (de)
DE (1) DE4400840C2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085442A (ja) * 1999-09-09 2001-03-30 Mitsubishi Electric Corp トランジスタを備えた半導体装置
US6545341B2 (en) * 2000-03-27 2003-04-08 Kabushiki Kaisha Toshiba Power transistor
KR20030052638A (ko) * 2001-12-21 2003-06-27 삼성전기주식회사 바이폴라 트랜지스터
JP3906184B2 (ja) 2003-06-11 2007-04-18 株式会社東芝 半導体装置およびその製造方法
JP4349131B2 (ja) * 2004-01-09 2009-10-21 ソニー株式会社 バイポーラトランジスタの製造方法及び半導体装置の製造方法
US7875513B2 (en) * 2006-04-26 2011-01-25 Fabio Pellizzer Self-aligned bipolar junction transistors
FR2960097A1 (fr) * 2010-05-11 2011-11-18 St Microelectronics Tours Sas Composant de protection bidirectionnel
US10276485B2 (en) * 2017-08-02 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a homogeneous bottom electrode via (BEVA) top surface for memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752817A (en) * 1983-08-26 1988-06-21 International Business Machines Corporation High performance integrated circuit having modified extrinsic base
US5091321A (en) * 1991-07-22 1992-02-25 Allegro Microsystems, Inc. Method for making an NPN transistor with controlled base width compatible with making a Bi-MOS integrated circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980738A (en) * 1988-06-29 1990-12-25 Texas Instruments Incorporated Single polysilicon layer transistor with reduced emitter and base resistance
JPH0279436A (ja) * 1988-09-14 1990-03-20 Fujitsu Ltd 半導体装置の製造方法
JPH03126254A (ja) * 1989-10-12 1991-05-29 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752817A (en) * 1983-08-26 1988-06-21 International Business Machines Corporation High performance integrated circuit having modified extrinsic base
US5091321A (en) * 1991-07-22 1992-02-25 Allegro Microsystems, Inc. Method for making an NPN transistor with controlled base width compatible with making a Bi-MOS integrated circuit

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHU, S.F. et al.: "Process for Fabricating Poly- silicon Base Bipolar Transistors", in: IBM Techn. Discl.Bull., Vol. 25, No. 7B, Dezember 1982, S. 4016-4018 *
CUTTINO, R.L. et al.: "Power Transistor for Rectifier/Regulator Applications", in: IBM Techn. Discl.Bull., Vol. 22, No. 5, Oktober 1979, S. 2016-2017 *
MURRMANN, H.: "Modern Bipolar Technology for High-Performance IC's", in: Siemens Forsch.- u. Entwickl.-Ber., Bd. 5 (1976) Nr. 6, by Springer- Verlag 1976, S. 353-359 *

Also Published As

Publication number Publication date
US5973384A (en) 1999-10-26
JPH06275632A (ja) 1994-09-30
DE4400840C2 (de) 2000-02-17

Similar Documents

Publication Publication Date Title
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE69621088T2 (de) Bipolartransistor und Verfahren zur Herstellung
DE1514915C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang
DE69226223T2 (de) Kontaktausrichtung für Festwertspeicher
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE69027644T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE4400840C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Bipolartransistor
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE69523292T2 (de) Integrierte Halbleiterschaltung bestehend aus bipolaren Transistoren und MOS Transistoren und dazugehöriges Herstellungsverfahren
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE69509698T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate und kurzem Kanal, und entsprechender Transistor
DE69220067T2 (de) Herstellung von direkte Kontakten in hoher Dichte MOS/CMOS Verfahren
DE10341359A1 (de) MOS-Transistor und Verfahren zur Herstellung desselben
DE2950413A1 (de) Halbleiteranordnungen und verfahren zu deren herstellung
DE19836032A1 (de) Verfahren zum Herstellen von Bipolar-Transistoren
DE19836953B4 (de) MOSFET und Verfahren zu seiner Herstellung
DE69014018T2 (de) Halbleiteranordnung-Wannenoberfläche mit einer gleichmässigen Dotierung und Verfahren zur Herstellung.
DE69522413T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19713961A1 (de) Verfahren zur Erzeugung einer leitenden Verbindung zwischen zumindest zwei Gebieten eines ersten Leitfähigkeitstyps

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee