DE4110373A1 - Elektronische schaltungseinrichtung und verfahren zum herstellen derselben - Google Patents

Elektronische schaltungseinrichtung und verfahren zum herstellen derselben

Info

Publication number
DE4110373A1
DE4110373A1 DE4110373A DE4110373A DE4110373A1 DE 4110373 A1 DE4110373 A1 DE 4110373A1 DE 4110373 A DE4110373 A DE 4110373A DE 4110373 A DE4110373 A DE 4110373A DE 4110373 A1 DE4110373 A1 DE 4110373A1
Authority
DE
Germany
Prior art keywords
weight
solder
melting point
alloys
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4110373A
Other languages
English (en)
Other versions
DE4110373C2 (de
Inventor
Ryohei Satoh
Fumiyuki Kobayashi
Yutaka Watanabe
Tositada Netsu
Mitugu Shirai
Kenji Takeda
Masahide Harada
Kiyoshi Matsui
Hideaki Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE4110373A1 publication Critical patent/DE4110373A1/de
Application granted granted Critical
Publication of DE4110373C2 publication Critical patent/DE4110373C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Description

Die vorliegende Erfindung betrifft eine elektronische Mehrschritt-Schaltungseinrichtung mit elektronischen Schaltungselementen, Verdrahtungssubstraten und Kühlelementen, und betrifft insbesondere eine elektronische Schaltungseinrichtung, die trotz einer komplizierten Reihenfolge beim Zusammensetzen der Vorrichtung leicht zusammengebaut werden kann, für die Wartung leicht auseinandergebaut werden kann und über eine lange Zeitspanne hochverläßlich ist.
Es wurde bislang vorgeschlagen, verschiedene elektronische Schaltungseinrichtungen wie einen Computer und elektronische automatische Wechseleinrichtungen mit verschiedenen Arten von Lötmitteln für viele Zwecke zum Erreichen eines Hochgeschwindigkeitsbetriebs und viele Funktionen der Vorrichtungen und zum Miniaturisieren der Vorrichtungen zusammenzubauen. Typische Beispiele von hochdichten elektronischen Schaltungseinrichtungen sind insbesondere solche, die mit bis zu drei Lötmitteln zusammengesetzt wurden, wie in Fig. 2 gezeigt (siehe Nikkei Electronics, 26. März 1984, Seite 161), und solche, die in Fig. 15 gezeigt sind (siehe japanisches offengelegtes Patent von KOKAI, Nr. Sho 60-226142). In Fig. 2 werden Eingangs- und Ausgangsstifte 5 mit einem Substrat 4 durch ein Lötmittel aus dem AuSn-System kontaktiert bzw. bondiert. In Fig. 17 werden Eingangs- und Ausgangsstifte 5 mit einer Leiterplatte 3 durch Ag-Lötmittel 4 kontaktiert, dann werden LSI-Chips 6 mit dem Substrat 3 über ein Lötmittel 7 aus Pb-5-Gew.-%-Sn kontaktiert und eine Abdichtkappe 1 wird mit dem Substrat 3 über ein Lötmittel 2 aus einer eutekischen Legierung Sn-37-Gew.-%-Pb kontaktiert. Diese elektronische Schaltungseinrichtungen sind dadurch gekennzeichnet, daß sie mit maximal drei Arten Lötmitteln derart hergestellt werden, daß LSI-Chips direkt mit einem Substrat kontaktiert werden, um eine hohe Dichte der Vorrichtung zu realisieren (nachstehend als Multi-Chip-Montageverfahren bezeichnet), oder über die grundlegenden Schritte des Verbindens von Eingangs- und Ausgangsstiften mit einem Substrat, dem Kontaktieren von LSI-Chips mit dem Substrat und das luftdichte Abdichten der Vorrichtung mit bekannten Lötmitteln, und zwar durch Schmelzen der Lötmittel. Die für die Kontaktierung verwendeten Lötmittel sind Ag-Lötmittel und AuSn-Lötmittel für das Kontaktierung der Stifte, Pb-5-Gew.-%-Sn-Lötmittel für das Kontaktierung der LSI-Chips und ein Sn-37-Gew.-%-Pb-Lötmittel für die Abdichtung.
Elektronische Schaltungseinrichtungen, die bezüglich ihrer Leistungsfähigkeit weiter zu verbessern waren, waren jedoch nur kaum durch bekannte Strukturen der Vorrichtung und bekannte Lötmittel realisierbar.
Um die Leistungsfähigkeit der elektronische Schaltungseinrichtungen zu verbessern, das heißt das Erreichen eines Hochgeschwindigkeitsbetriebs und vieler Funktionen der Vorrichtungen, das Miniaturisieren der Vorrichtungen und das Erzielen einer hohen Verläßlichkeit der Vorrichtungen müssen grundlegend (1) LSI-Chips in größerem Maßstab integriert werden und (2) diese LSI-Chips müssn mit höherer Dichte montiert werden. Das heißt, es werden mehr logische Schaltungen und mehr Speicherschaltungen auf einen Chip gebaut und diese LSI-Chips werden mit einer hohen Dichte zusammengesetzt. Zusätzlich werden die Verbindungen zwischen den Chips so kurz wie möglich gemacht, um dadurch die Übertragungsgeschwindigkeit von Signalen zu verbessern.
Die zuvor erwähnten Wege gehen jedoch mit folgenden Schwierigkeiten einher: Wenn die LSI-Chips in ultra-hohem Maßstab mit erhöhten Anzahlen von logischen Schaltungen und Speicherschaltungen integriert werden, ergibt sich (1), daß eine größere Anzahl von Signaleingangs- und Ausgangsanschlüssen und Spannungsanschlüssen zum Ansteuern der LSI-Chips erforderlich werden, (2), daß das Hochgeschwindigkeitsschalten ultrahochfrequente Schaltungen mit mehreren hundert MHz bis zu mehreren hundert GHz erfordert, (3), daß dieses Hochgeschwindigkeitsschalten der großen Anzahl von Schaltungen eine erhöhte Leistungsmenge erfordert, so daß die erzeugte Wärmemenge in hohem Maße ansteigt, und (4), daß die Ausbildung der Schaltungen im Micron- oder Submicron-Bereich verursacht, daß die LSI-Chips empfindlich für Oberflächenverunreinigungen aufgrund verschiedener Verunreinigungsionen und/oder verschiedener Gase in jeder Stufe des Zusammenbauens der LSI-Chips werden. Hochverläßliche, miniaturisierte und leicht zusammenzubauende LSI-Chips werden erhalten, wenn die oben erwähnten Schwierigkeiten bewältigt werden.
Es gibt auch einige Schwierigkeiten beim Herstellen von hochdicht montierten, fein angeordneten bzw. gemusterten LSI-Chips mit verbesserter Übertragungsgeschwindigkeit von Signalen an einem Substrat und sehr kurzen Anschlußleitungen, und beim Verwenden einer Keramik mit geringer dielektrischer Konstante und einer organischen Dünnfilmschaltung.
Bekannte Techniken können diese Schwierigkeiten nicht alle bewältigen und die Verunreinigung der LSI-Chips nicht vermeiden. Darüber hinaus besteht auch das Problem, daß die Wärmeerzeugung der LSI-Chips das Kühlen der Vorrichtung mit guter Effizienz verhindert.
Die Hauptaufgabe der vorliegenden Erfindung liegt darin, eine elektronische Mehrschritt-Schaltungseinrichtung zu schaffen, die die oben erwähnten Schwierigkeiten nicht hat und trotz einer komplizierten Reihenfolge des Zusammenbauens der Vorrichtung leicht zusammengebaut werden kann, für Wartungsarbeiten leicht auseinandergenommen werden kann und über eine lange Zeitspanne hochverläßlich ist.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Erzeugen der elektronischen Schaltungseinrichtung, wie oben angegeben, zu schaffen.
Eine weitere Aufgabe der vorliegenden Erfindung liegt darin, eine neue Serie bzw. Reihe von Lötmitteln zur Verwendung beim Mehrschritt- oder Hierarchie- Kontaktieren der elektronischen Schaltungseinrichtung zu schaffen.
Erfindungsgemäß wird eine elektronische Mehrschritt-Schaltungseinrichtung geschaffen, die eine Vielzahl von Teilen und Elementen umfaßt, die mechanisch oder elektrisch in Folge miteinander und mit einem Substrat mit einer Vielzahl von Lötmitteln kontaktiert bzw. bondiert werden, wobei die Vorrichtung als die Teile und Elemente das Substrat, Eingangs- und Ausgangsstifte und LSI-Chips und optional Gehäuse und Kühleinrichtungen, kontaktiert über Mehrschritt-Kontaktieren, aufweist, wobei die Kontaktierungen der Teile und Elemente zumindest eine CCB- Kontaktierung und zumindest eine Abdichtung umfassen, wobei von den Lötmitteln ein jedes einen geringeren Schmelzpunkt als die Wärmebeständigkeitstemperatur des Teils oder Elements aufweist, das mit dem Lötmittel zu kontaktieren ist, und wobei eines der Lötmittel einen Schmelzpunkt von zumindest 10°C geringer als jener eines anderen Lötmittels aufweist, welches bei dem Kontaktierungsschritt direkt zuvor verwendet wird.
Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit der Zeichnung.
Fig. 1 ist eine schematische Querschnittsansicht einer erfindungsgemäßen elektronischen Schaltungseinrichtung;
Fig. 2 ist eine schematische Querschnittsansicht einer elektronischen Schaltungseinrichtung gemäß dem Stand der Technik;
Fig. 3 ist ein Diagramm, das die Schmelzpunkte der bei der vorliegenden Erfindung verwendeten Lötmittel zeigt;
Fig. 4 ist ein Diagramm, das die Zugbelastungs-Spannungsbeziehung bei Raumtemperatur der Lötmittel gemäß der vorliegenden Erfindung zeigt;
Fig. 5 und 6 sind schematische Querschnittsansichten von elektronischen Schaltungseinrichtungen gemäß dem Stand der Technik;
Fig. 7 bis 16 sind schematische Querschnittsansichten von elektronischen Schaltungseinrichtungen gemäß der vorliegenden Erfindung;
Fig. 17 ist eine schematische Querschnittsansicht einer weiteren bekannten elektronischen Schaltungseinrichtung; und
Fig. 18 ist eine schematische Querschnittsansicht einer weiteren erfindungsgemäßen elektronischen Schaltungseinrichtung.
Erfindungsgemäß (1) wird ein bekanntes Kontaktierungsverfahren vom Flip-Chip- Typ angewandt, um die mit der erhöhten Anzahl von Anschlüssen einhergehenden Probleme zu eliminieren, bei welchem Verfahren Schweiß-Kontaktierungen mit Zuleitungen bzw. Erhebungen eines Lötmittels hergestellt werden. Diese Art Verfahren gestattet, daß Anschlüsse in allen Richtungen über einen LSI-Chip kontaktiert werden. Daher ist dieses Verfahren vorteilhafter beim Erhalten eines Chips mit einer erhöhten Anzahl von Anschlüssen als das Drahtkontaktierungs- und das Bandträger-Kontaktierungsverfahren, bei denen die Anschlüsse bei der Peripherie des Chips mit normalerweise verwendeten Anschlüssen verbunden werden. Darüber hinaus ist Flip-Chip-Verfahren auf Chips kleiner Größen anwendbar, da nicht die Notwendigkeit besteht, daß Anschlüsse an der Peripherie des Chips vorgesehen werden. Weiterhin kann das Flip-Chip-Kontaktierungsverfahren vorteilhafterweise auf dem kleinsten Chip-Montagebereich eines Substrats ausgeführt werden und ist sehr geeignet für das hochdichte Mehrchipmontieren, da die Kontaktierung in der Ebene des Chips ausgeführt wird. Erfindungsgemäß (2) führen die ultrahochfrequenten Schaltungen ein Rauschproblem aufgrund von Induktivitäten von Anschlüssen bei dem Draht-Kontaktierungsverfahren und dem Bandträger- Kontaktierungsverfahren mit sich, die die Anschlüsse erfordern. Daher ist das keine Anschlüsse erfordernde Flip-Chip-Kontaktierungsverfahren vorteilhafter. Erfindungsgemäß (3) wird das Problem der Wärmeerzeugung der Vorrichtung gelöst durch Aufbringen eines wärmelösbaren Lötmittels auf die LSI-Chips an deren Rückseite und Kühlen der LSI-Chips mit hoher Effizienz. Erfindungsgemäß werden schließlich (4) die LSI-Chips luftdicht in einem kleinen Gehäuse mit einem Lötmittel abgedichtet, wodurch eine Beeinträchtigung der LSI-Chips durch Verunreinigungen und Gase verhindert wird. Dieses kleine Gehäuse wird durch das Flip-Chip-Kontaktierungsverfahren mit einem Substrat kontaktiert. Dies ergibt dieselben Vorteile wie beim Kontaktieren der LSI-Chips mit dem gleichen Verfahren.
Die Gesamtheit der Vorrichtung wird schließlich luftdicht mit einem Lötmittel abgedichtet, um die Verläßlichkeit einer hochdicht montierten Vorrichtung aus fein gemusterten Verdrahtungschips zu sichern. Das Freigeben von Wärme aus der abgedichteten Vorrichtung kann über ein Lötmittel an der Rückseite der LSI- Chips oder dem kleinen Gehäuse hergestellt werden.
Somit haben die vorliegenden Erfinder herausgefunden, daß ein sogenanntes Mehrfach-Abdichten, bei dem nicht nur die LSI-Chips, sondern die ganze Vorrichtung mit einem Lötmittel abgedichtet wird, effektiv ist, um eine sehr schnelle, hochdichte chipmontierte elektronische Schaltungseinrichtung mit hoher Verläßlichkeit zu bilden, und daß das Freigeben von Wärme von der Vorrichtung durch Anwenden des Lötmittels für das Kühlen auch wirksam ist. Um die elektronische Schaltungsvorrichtung mit hoher Leistungsfähigkeit zu realisieren, kann entweder das Mehrfachabdichten oder das Wärmefreigeben mit einem Lötmittel oder beide Verfahren angewendet werden.
Darüber hinaus erfordern die Vorrichtungen der vorliegenden Erfindung eine Düsen- bzw. Preß- bzw. Druckkontaktierung oder mehrere davon, um einen Wärmeübergang von den LSI-Chips zur Umgebung der Vorrichtungen sicherzustellen, um die Verläßlichkeit zu erhöhen.
Von dem Mehrfachabdichten oder dem Wärmefreigeben mit Lötmittel werden zumindest vier Arten Lötmittel gefordert. Das heißt, diese Lötmittel sind: Das erste zum Kontaktieren der Eingangs- und Ausgangsstifte, das zweite zum Kontaktieren der LSI-Chips, das dritte zum Abdichten der Gesamtheit der Vorrichtung und das vierte zum Abdichten der LSI-Chips, oder zum Wärmefreigeben mit Lötmittel. Somit wird die Vorrichtung mit zumindest vier Arten Lötmittel zusammengebaut. Die Elemente, wie die Stifte, Chips und das Substrat werden mit den Lötmitteln durch Mehrschritt-Kontaktieren kontaktiert.
Übliche ein bis drei Lötmittel aus PbSn, SnAg, AuSn und Ag sind jedoch nicht zufriedenstellend, um die elektronische Schaltungsvorrichtung der vorliegenden Erfindung zu realisieren.
Die vorliegenden Erfinder haben eine neue Reihe von Lötmitteln, verwendet bei dem Mehrschritt- oder Hierarchiekontaktieren, gefunden, um die elektronische Schaltungsvorrichtung der vorliegenden Erfindung zu erhalten. Die neue Reihe Lötmittel gibt den Vorrichtungen derart exzellente Eigenschaften, daß die Vorrichtungen leicht zusammengebaut und zu Wartungszwecken leicht auseinandergebaut werden können, und daß die Vorrichtungen weiterhin für eine lange Zeitspanne hochverläßlich sind.
Erfindungsgemäß wird das Mehrschichtkontaktieren schrittweise mit zumindest vier unterschiedlichen Lötmitteln für die jeweiligen Schritte durchgeführt. Um das Mehrschichtkontaktieren durchzuführen, ist ein Unterschied bezüglich des Schmelzpunktes zwischen den Lötmitteln, verwendet bei einem Schritt und denen bei einem weiteren Schritt direkt zuvor, von mindestens etwa 10°C erforderlich, was Faktoren wie die Unterschiedlichkeit der Wärmeaufnahmefähigkeit zwischen den zu kontaktierenden Vorrichtungselementen und einer Arbeitstemperaturstreuung miteinbezieht, die durch die Genauigkeit bzw. Ungenauigkeit eines Temperatursteuerungsgerätes gegeben ist. Darüber hinaus müssen die Lötmittel die folgenden Eigenschaften haben: sie sollten eine so geringe Zugfestigkeit, d. h. eine so geringe Wärmeschrumpfungsbelastung beim Zusammenbau der Vorrichtung haben, daß das Substrat und die Vorrichtungselemente nicht brechen; sie sollten gegenüber thermischen Ermüdungserscheinungen, erzeugt aufgrund eines Wechsels der Betriebstemperatur, resistent sein; sie sollten gegenüber einem Wanderungs- Kurzschluß und einer Korrosion im elektrischen Feld resistent sein; und sie sollten während des Zusammenbaus eine gute Benetzbarkeit auf das Substrat und die Vorrichtungselemente liefern.
Fig. 3 zeigt eine Reihe von Lötmitteln, angeordnet in der Reihenfolge nach dem Anstieg der Schmelztemperaturen. Von den bekannten Lötmitteln haben jedoch nur ein paar Lötmittel die Eigenschaften, wie die eutektische Legierung Sn-37-Gew.-%- Pb und die Legierung Pb-5-Gew.-%-Sn. Die vorliegenden Erfinder haben nun eine Reihe von Lötmitteln herausgefunden, geeignet zur Verwendung bei dem Mehrschritt- oder Hierarchie-Kontaktieren.
Eine Kombination von Lötmitteln mit einem unterschiedlichen Schmelzpunkt ermöglicht es, das Hierarchie-Kontaktieren in der Reihenfolge des Erhöhens der Schmelzpunkte durchzuführen. Darüber hinaus wird die Stabilität der Verläßlichkeit beim Zusammenbau der Vorrichtung aus den folgenden Gründen aufrechterhalten: Ein Harzsubstrat und ein Keramiksubstrat werden im allgemeinen als ein elektronisches Schaltungssubstrat verwendet. Das Keramiksubstrat ist zerbrechlicher als ein Metall und bricht daher leichter aufgrund einer thermischen Spannung, erzeugt an der Stützstelle zwischen dem Keramiksubstrat und dem Lötmittel während des Kühlschritts nach dem Zusammenbauschritt. Die Zugfestigkeit des Keramiksubstrats beträgt etwa 30 kg/mm² oder höher für Aluminium, etwa 25 kg/mm² oder höher für Mullit und etwa 15 kg/mm² oder höher für Glas (basierend auf dem Zugfestigkeitstest mit einem streifenförmigen Stück). Daher sollte die Zugfestigkeit der Lötmittel bei Raumtemperatur geringer sein als die oben erwähnte Zugfestigkeit des Keramiksubstrats, um das Substrat nicht zu deformieren oder zu brechen. Wenn die Zugfestigkeit der Lötmittel höher ist als jene des Substrats, muß die Struktur eines zu kontaktierenden Teils verändert werden oder das Substrat muß weiter verbessert werden. Dies erhöht jedoch tatsächlich auf unerwünschte Weise die Kosten. Die Reihe von Lötmitteln gemäß der vorliegenden Erfindung erfordert diese zusätzlichen Kosten nicht.
Fig. 4 zeigt die Zugbelastungs-Spannungsbeziehung bei Raumtemperatur der Lötmittel gemäß der vorliegenden Erfindung. Die Lötmittel der vorliegenden Erfindung sind bei Raumtemperatur stark bzw. fest und bei einer erhöhten Temperatur weich. Das heißt, die Festigkeit der Lötmittel bei Raumtemperatur sollte geringer sein als diejenige des Keramiksubstrats. Alle in Fig. 3 gezeigten Lötmittel mit Ausnahme des Ag-Lötmittels und der Legierung Au-6-Gew.-%-Si haben eine Festigkeit von 20 kg/mm² oder geringer und können daher sicher verwendet werden, ohne die Aluminium- und Mullit-Substrate zu brechen. Für das Glassubstrat sind die Lötmittel mit einer Festigkeit von 15 kg/mm² oder weniger anwendbar, also alle außer Au-13-Gew.-%-Ge, Au-12-Gew.-%-Ge und Au-20-Gew.-%- Sn.
Somit ermöglichen erfindungsgemäß geeignete Kombinationen der Lötmittel mit den geforderten Eigenschaften, daß die elektronischen Schaltungsvorrichtungen hoch verläßlich zusammengebaut und mit Leichtigkeit zu Wartungszwecken auseinandergebaut werden können.
Die Lötmittel und Vorrichtungen gemäß der vorliegenden Erfindung werden nachstehend anhand einiger Beispiele verdeutlicht.
Die vorliegende Erfindung wird nachstehend unter bezug auf die Figuren und Tabellen erläutert.
Fig. 1, 7 bis 16 und 18 sind schematische Querschnittsansichten von elektronischen Schaltungsvorrichtungen gemäß der vorliegenden Erfindung, die vier bis sieben unterschiedliche Lötmittel verwenden. Tabelle 1 zeigt die Eigenschaften der Lötmittel der vorliegenden Erfindung zusammen mit den Eigenschaften von anderen Vergleichslötmitteln.
In Tabelle 1 bedeutet in Spalte "Korrosion", ein ○ das Auftreten von keiner Korrosion und × bedeutet das Auftreten von Korrosion. In der Spalte "Benetzbarkeit" bedeutet ○ eine Benetzungsausbreitung bzw. -aufspreizung von mehr als 100% und × bedeutet eine Benetzungsausbreitung von weniger als 100% und ∆ bedeutet eine Benetzungsausbreitung gleich 100%.
Fig. 1 ist ein typisches Beispiel von Vorrichtungen gemäß der vorliegenden Erfindung. Bei diesem Beispiel wurden sechs Lötmittel, von denen eines einen unterschiedlichen Schmelzpunkt von einem hat, verwendet, um eine elektronische Schaltungsvorrichtung über das Mehrschritt-Kontaktieren zusammenzusetzen. Der Zusammensetzungsvorgang ist wie folgt.
Zunächst wurden Eingangs- und Ausgangsstifte 5 mit einem Au-13-Gew.-%-Ge- Lötmittel (Schmelzpunkt: 356°C (fest) bis 380°C (flüssig)) mit einem Mullit- Substrat 3 kontaktiert. Dieses Kontaktieren wurde ausgeführt durch Schmelzen des Lötmittels unter Verbindung von Anschlüssen, metallisiert mit W/Ni/Au an der Rückseite des Substrats 3, in einem Bandofen mit einer reduzierenden Atmosphäre aus H₂ und N₂ (H₂/N₂) Verhältnis : 1/3) bei etwa 400°C. Andererseits wurden Halbleiterteile hergestellt durch Kontaktieren von LSI-Chips 6 mit CCB-Kontaktierungen 8 aus Pb-2-Gew.-%-Sn-Lötmittel (Schmelzpunkt: 320°C) auf kleinen Schaltungssubstraten 9 beim Verbinden von Anschlüssen, metallisiert mit denselben darauf vorgesehenen Metallen, und zwar bei einer inerten Atmosphäre von N₂ bei etwa 350°C. Dann wurden die LSI-Chips 6 mit Düsenkontaktierungen 10 und Abdichtungen 18 aus einem Pb-10-Gew.-%-Sn-Lötmittel zum Abführen von Wärme gepackt. Dieses Kontaktieren und Abdichten wurde gleichzeitig durch Schmelzen bei etwa 310°C ausgeführt. Dann wurden eine Vielzahl der sich ergebenden Halbleiterteile gleichzeitig an den Verbindungsanschlüssen, vorgesehen an der Rückseite des Schaltungssubstrats 9, über CCB-Kontaktierungen aus einem Sn-3- Gew.-%-Ag-Lötmittel (Schmelzpunkt: 221°C) mit Verbindungsanschlüssen, metallisiert mit denselben Metallen, die auf dem Substrat 3 vorgesehen sind, in einem Bandofen mit einer inerten Atmosphäre aus N₂ bei etwa 240°C kontaktiert. Zum Abdichten der gesamten Vorrichtung wurde andererseits ein Rahmen 11 über eine Rahmenkontaktierung 13 aus einem Sn-3-Gew.-%-Ag-Lötmittel mit einer Abdichtungsoberplatte 12 in einer Atmosphäre aus He bei etwa 240°C kontaktiert. Hiernach wurden wärmeführende Vermittlungselemente 20 an den jeweiligen Halbleiterteilen montiert und die Abdichtung des Ganzen wurde durch Schmelzen eines Sn-37-Gew.-%-Pb-Lötmittels (Schmelzpunkt: 183°C) in einer Atmosphäre aus He bei etwa 200°C ausgeführt. Die so erhaltenen elektronischen Schaltungselemente umfassen eine Vielzahl von Chips. Die Eingangs- und Ausgangsstifte 5 wurden schmelzkontaktiert über Kontaktierungen 22 aus einem Sn-45-Gew.-%-Pb- 18-Gew.-%-Bi-Lötmittel mit dem geringsten Schmelzpunkt, und zwar mit den Durchgangslöchern einer größeren Leiterplatte 21 als die elektronischen Schaltungselemente. Dieses Kontaktieren wurde ausgeführt durch Schmelzen und Spritzen des Lötmittels in einem Lötmittelbad und dann durch Plazieren der Leiterplatte in dem Bad. Schließlich wurde ein Kühlwasserpfad 14 über eine wärmeleitende Paste 15 an der Abdichtoberplatte 12 kontaktiert.
Bei der zuvor erwähnten Prozedur wurde den folgenden Punkten Berücksichtigung geschenkt: Die Temperatur des Erwärmens jeder der verwendeten Lötmittel wurde so gewählt, daß die zuvor aufgebrachten Lötmittelkontaktierungen nicht schmelzen, und das Lötmittel muß also daher einen Schmelzpunkt von zumindest 10°C geringer als jener des direkt zuvor angewendeten Lötmittels haben, die Lötmittel sollten gewährleisten, daß sie die metallisierten Verbindungsanschlüsse gut benetzen; und das Au-13-Gew.-%-Ge-Lötmittel wurde angewendet zum Kontaktieren der Eingangs und Ausgangsstifte 5 aus den Gründen, daß das Lötmittel eine Belastung von etwa 1 kg/mm² während des Abkühlens nach dem Kontaktieren erzeugt, was sehr viel geringer ist als die Festigkeit des Mullitsubstrats von 25 kg/mm², wodurch das Auftreten von Brüchen verhindert wird. Den anderen Lötmitteln wurde die gleiche Beachtung geschenkt.
Die stark skalierten elektronisches Schaltungsvorrichtungen, wie zuvor erwähnt, können häufig Wartungsarbeiten oder Reparaturarbeiten unterzogen werden, wenn Halbleiterteile gebrochen sind. In einem derartigen Fall kann der Vorgang leicht in der umgekehrten Reihenfolge ausgeführt werden, um die Vorrichtung auseinanderzunehmen, da ein Unterschied von zumindest 10°C im Schmelzpunkt zwischen angewendeten Lötmitteln vorliegt. Wenn zurückgenommene Teile oder Elemente während des Zusammenbaus gefunden werden, dann können diese auch leicht durch neue Teile oder Elemente ersetzt werden.
Somit ist es zur Herstellung der stark skalierten elektronischen Schaltungsvorrichtungen wichtig, das Mehrschrittkontaktieren so durchzuführen, daß die bei vorangegangenen Kontaktierungsschritten aufgebrachten Lötmittel während des folgenden Schrittes nicht anschmelzen. Die neuen Kombinationen von Lötmitteln gemäß der vorliegenden Erfindung erfüllen gut die Anforderungen für die Herstellung solcher stark skalierter (large scale) elektronischer Schaltungsvorrichtungen.
Weiterhin sind die Eigenschaften der Lötmittel auch sehr wichtig, um die Verläßlichkeit der elektronischen Schaltungsvorrichtungen während des Zusammenbaus und des Betriebs für eine lange Zeitspanne sicherzustellen. Die Eigenschaften der verwendeten Lötmittel werden nachstehend bezüglich der Tabelle 1 beschrieben.
Der Schmelzpunkt und die Zugfestigkeit wurden zuvor unter Bezug auf die Fig. 3 und 4 beschrieben. Eine weitere Eigenschaft ist die Benetzbarkeit. Die üblicherweise bei Mehrlagenverdrahtungen an einem Keramiksubstrat verwendete Metallisierung wird ausgeführt durch Plattieren mit Ni/Au. Daher wurde die Benetzbarkeit des Lötmittels auf die Metallisierung aus Ni/Au bewertet durch Bestimmen des Ausbreitungsbereiches eines Balles aus Lötmittel mit einem Durchmesser von 0,3 mm. Die Lötmittel 1 bis 4 wurden in einer Atmosphäre aus H₂/N₂ geschmolzen. Die anderen Lötmittel wurden in einer Atmosphäre aus H₂ geschmolzen. Es wurde dasselbe Flußmittel verwendet. Im Ergebnis haben das Au-6-Gew.-%-Si-Lötmittel Nr. 2, das Pb-Lötmittel Nr. 5 und das Pb-12-Gew.-%-Sb- 4-Gew.-%-Sn-Lötmittel Nr. 11 eine sehr schlechte Benutzbarkeit, und das Au-20-Gew.- %-Sn-Lötmittel Nr. 9, das SN-45-Gew.-%-Pb-18-Gew.-%-Bi-Lötmittel Nr. 16 und das Sn-57-Gew.-%-Bi-Lötmittel Nr. 17 haben eine benetzende Ausbreitung von etwa 100 %. Wenn das Lötmittel eine schlechtere Benetzbarkeit hätte, wäre es schlecht zu verarbeiten. Die Lötmittel Nr.16 und 17 sind jedoch gut auf Cu-Metallisierungen benetzbar, die üblicherweise für Harzsubstrate verwendet werden. Die anderen Lötmittel waren ebenfalls gut beim Benetzen von Cu-, Ag-Pd- und Pt-Metallisierungen auf Harzsubstraten. Aus dem vorhergehenden wurde herausgefunden, daß die Lötmittel Au-6-Gew.-%-Si, Pb und Pb-12-Gew.-%-Sb-4-Gew.-%-Sn ungeeignet für das Mehrschrittkontaktieren sind.
Das Auftreten von Brüchen während des Lötmittelschweißens wurde überprüft, indem jedes der Lötmittel auf aus Koval hergestellte Anschlußstifte mit 0,6 mm Kopfdurchmesser, metallisiert mit demselben Metall (etwa 2 mm im Durchmesser), wie zuvor erwähnt, hartgelötet wurde und das Lötmittel bei einer Abkühlrate von etwa 0,5°C/Sek. abgekühlt wurde. In diesem Fall wurde herausgefunden, daß in den Lötmitteln mit Ausnahme des Ag-Lötmittels keine Brüche auftraten. Dies zeigt, daß die Kontaktierungen keine Wärmeschrumpfungsbelastung erfahren, erzeugt durch einen großen Temperaturunterschied. Die Verwendung des Ag-Lötmittels erfordert eine besondere Auslegung dahingehend, daß die äußere Peripherie der Metallisierung auf der Substratseite verstärkt wird, um das Auftreten von Brüchen zu verhindern.
Die Wärmeermüdung aufgrund wiederholter Wechsel in der Temperatur, der Wanderungskurzschluß bei einer zwischen Anschlüssen angelegten Spannung und die Korrosion bei hoher Temperatur und hoher Luftfeuchtigkeit wurden untersucht, da sie wichtig für die Verläßlichkeit über eine lange Zeitspanne sind. Zunächst wurde die Wärmeermüdung überprüft anhand von CCB-kontaktierten Proben, die der maximalen thermischen Veränderung von etwa 5 Mikron bei einem Zyklus pro Stunde zwischen -50 und +150°C ausgesetzt wurden. Es wurde herausgefunden, daß das Pb-2-Gew.-%-Sn Lötmittel Nr. 6, das Sn-4-Gew.-%-Ag Lötmittel Nr. 13 und das Sn-3,5-Gew.-%-Ag Lötmittel Nr. 14 exzellent waren. Weiterhin wurde herausgefunden, daß Pb-5-Gew.-%-Sn, Sn<Sn-37-Gew.-%-Pb<Pb-10-Gew.-%-Sn, Sn-5-Gew.-%-Sb, Sn- 45-Gew.-%-Pb-18-Gew.-%-Bi<Pb-12-Gew.-%-Sb-4-Gew.-%-Sn und Sn-57-Gew.-%-Bi in dieser Reihenfolge besser wurden. Von diesen Lötmitteln scheinen Pb-12-Gew.-%- Sb-4-Gew.-%-Sn und Sn-57-Gew.-%-Bi mit einer relativen Lebensdauer von 0,5% ein Problem bei der praktischen Verwendung hervorzurufen. Weiterhin, da das Au- 20-Gew.-%-Sn-Lötmittel sehr hart ist, brach das Substrat vor einem Bruch des Lötmittels. Daher ist das Au-20-Gew.-%-Sn-Lötmittel nicht auf stark belastete CCB- Kontaktierungen anwendbar. Das gleiche kann auch bei den Lötmitteln Nr. 1 bis 4 auftreten. Somit ist es bei Verwendung dieser Lötmittel erforderlich, die Position zu berücksichtigen, bei der Kontaktierungen anzubringen sind.
Der Wanderungskurzschluß kann vermieden werden, wenn keine Wassertropfen um die Kontaktierungen vorliegen. Daher sollten die Kontaktierungen auf Schwitzen beobachtet werden, um die Verläßlichkeit sicherzustellen. Bezüglich des Aspektes der Kontaktierungskorrosion haben alle Lötmittel mit Ausnahme von Ag, Pb und Sn-57-Gew.-%-Bi-Lötmittel eine hinreichende Verläßlichkeit bei der praktischen Verwendung. Allein bei dem Sn-Lötmittel wurde herausgefunden, daß Whisker bei 50°C erzeugt wurden, was die Verläßlichkeit beeinträchtigte. Die Lötmittel aus dem Pb-Sn-System mit 0,5 bis 5 Gew.-% Ag darin sind etwas hart, haben jedoch im wesentlichen dieselben Eigenschaften wie die Pb-Sn-Lötmittel und können daher diese ersetzen.
Aus dem voranstehenden ist zu entnehmen, daß die Kombination von Lötmitteln, geeignet für das Mehrschrittkontaktieren, ausgewählt werden können aus Au- 12-Gew.-%-Ge, Au-13-Gew.-%-Ge, Pb-2-Gew.-%-Sn, Pb-5-Gew.-%-Sn, Pb-10-Gew.-%-Sn, Sn- 5-Gew.-%-Sb, Sn-3-Gew.-%-Ag, Sn-3,5-Gew.-%-Ag, Sn-37-Gew.-%-Pb und Sn-45-Gew.-%- Pb-18-Gew.-%-Bi. Für das 6-Schrittkontaktieren wurden z. B. die folgenden Kombinationen verwendet.
(1) Au-12 oder 13-Gew.-%-Ge, Pb-2-Gew.-%-Sn, Sn-5-Gew.-%-Sb, Sn- 3-Gew.-%-Ag, Sn-37-Gew.-%-Pb, Sn-45-Gew.-%-Pb-18-Gew.-%-Bi;
(2) Au-12 oder 13-Gew.-%-Ge, Pb-5-Gew.-%-Sn, Sn-5-Gew.-%-Sb, Sn- 3-Gew.-%-Ag, Sn-37-Gew.-%-Pb, Sn-45-Gew.-%-Pb-18-Gew.-%-Bi;
(3) Au-12 oder 13-Gew.-%-Ge, Pb-2-Gew.-%-Sn, Pb-10-Gew.-%-Sn, Sn-3-Gew.-%-Ag, Sn-37-Gew.-%-Pb, Sn-45-Gew.-%-Pb-18-Gew.-%- Bi.
Es ist in den obigen Kombinationen auch möglich, ein Ag-Lötmittel durch ein Lötmittel aus dem Au-Ge-System zu ersetzen, wobei das Substrat verstärkt, hartgelötet und einer Behandlung unterzogen wird, um es resistent gegenüber Korrosion zu machen (z. B. eine Au-Plattierung).
Weiterhin werden die folgenden Kombinationen für das 7-Schritt-Kontaktieren verwendet:
(1) Au-12 oder 13-Gew.-%-Ge, Pb-2-Gew.-%-Sn, Pb-10-Gew.-%-Sn, Sn-5-Gew.-%-Sb, Sn-3- oder 3,5-Gew.-%-Ag, Sn-37-Gew.-%-Pb, Sn- 45-Gew.-%-Pb-18-Gew.-%-Bi.
Dasselbe Lötmittel kann zum Kontaktieren der Halbleiterteile durch CCB- Kontaktierungen 7 und zum Kontaktieren des Abdichtungsrahmens über die Kontaktierung 13 verwendet werden, wenn möglich in einer Zusammenbaureihenfolge wie in Fig. 1:
(2) Au-12 oder 13-Gew.-%-Ge (Kontaktierungen 4 von Eingangs- und Ausgangsstiften), Pb-2-Gew.-%-Sn (Kontaktierungen 8 von LSI- Chips), Pb-10-Gew.-%-Sn (Abdichtung von LSI-Chip), Sn-3- oder 3,5-Gew.-%-Ag (Kontaktierungen 7 von Halbleiterteilen zu einem Substrat), Sn-37-Gew.-%-Pb (Abdichtung 2 des Ganzen), Sn- 45-Gew.-%-Pb-18-Gew.-%-Bi (Kontaktierung 22 der Leiterplatte).
Andererseits muß ein stark skaliertes integriertes Substrat mit einer Polyimid- Dünnfilmschaltung 25, ausgebildet auf einem mehrschichtigen Keramiksubstrat, wie in Fig. 16 gezeigt, mit einem Lötmittel mit geringerem Schmelzpunkt kombiniert werden, da der Dünnfilm bei einer Temperatur von 300 bis 350°C thermisch resistent ist. In diesem Fall kann das Au-20-Gew.-%-Sn-Lötmittel mit einem geringeren Schmelzpunkt als das Au-12-Gew.-%-Ge-Lötmittel zum Kontaktieren der Anschlußstifte verwendet werden. Als die anderen Lötmitteln können, dieselben wie zuvor erwähnt, verwendet werden. Das heißt, die folgende Kombination kann verwendet werden:
(2) Pb-2-Gew.-%-Sn (CCB-Kontaktierungen 8 der LSI-Chip), Pb- 10-Gew.-%-Sn (Abdichtung 18 der LSI-Chip), Au-20-Gew.-%-Sn (Kontaktierung 4 von Eingangs- und Ausgangsstiften), Sn-3 oder 3,5-Gew.-%-Ag (CCB-Kontaktierungen 7 der Halbleiterteile), Sn- 3- oder 3,5-Gew.-%-Ag (Kontaktierung 13 des Rahmens), Sn- 37-Gew.-%-Pb (Abdichtung 2 des Ganzen).
Auf ähnliche Weise können 4 oder 5 Lötmittel dieser Lötmittel leicht kombiniert werden, um die Vorrichtung mit dem 4- oder 5-Schritt-Kontaktieren zusammenzusetzen. Beispiele, die die vier oder fünf Lötmittel verwenden, sind in den Fig. 7 bis 11 gezeigt.
Fig. 5 und 17 zeigen herkömmliche Beispiele von Vorrichtungen, hergestellt durch das 3-Schritt-Kontaktieren mit Au-12-Gew.-%-Ge, Pb-5-Gew.-%-Sn, Sn- 37-Gew.-%-Pb.
Fig. 6 zeigt Kontaktierungen 4 von Eingangs- und Ausgangsstiften, CCB- Kontaktierungen 8, CCB-Kontaktierungen 7, Abdichtung 2, gebildet in dieser Reihenfolge mit Au-13-Gew.-%-Ge, Pb-2-Gew.-%-Sn oder Pb-5-Gew.-%-Sn, Sn- 3-Gew.-%-Ag, Sn-37-Gew.-%-Pb.
Fig. 7 zeigt Kontaktierungen 4 von Eingangs- und Ausgangsstiften, CCB- Kontaktierungen 7, Düsenkontaktierungen 10, Abdichtung 2, gebildet in dieser Reihenfolge mit Au-13-Gew.-%-Ge, Pb-2-Gew.-%-Sn, Sn-37-Gew.-%-Pb bzw. Sn- 37-Gew.-%-Pb. Die Düsenkontaktierung und die Abdichtung wurden gleichzeitig ausgeführt.
Fig. 8 zeigt Kontaktierungen 4 von Eingangs- und Ausgangsstiften, CCB- Kontaktierungen 8, CCB-Kontaktierungen 7, Düsenkontaktierungen 10, Abdichtung 2, gebildet in dieser Reihenfolge mit Au-13-Gew.-%-Ge, Pb-2-Gew.-%- Sn, Pb-10-Gew.-%-Sn, Sn-37-Gew.-%-Pb bzw. Sn-37-Gew.-%-Pb.
Beim Zusammenbau der in Fig. 9 gezeigten Vorrichtung wurde Sn-3-Gew.-%-Ag zum Herstellen der Kontaktierungen 13 des Rahmens 11 und zum Abdichten der Oberplatte 12 verwendet und die anderen Lötmittel waren dieselben, wie sie bei Fig. 7 verwendet wurden.
Beim Zusammenbau der Vorrichtung, die in Fig. 10 gezeigt ist, wurde Sn- 3-Gew.-%-Ag zum Herstellen von Kontaktierungen 13 des Rahmens verwendet und die anderen Lötmittel waren dieselben wie in Fig. 8.
Fig. 11 zeigt eine Vorrichtung mit derselben Struktur wie in Fig. 9 mit der Ausnahme, daß ein Kühlwasserpfad 14 hinzugefügt und an der Vorrichtung mit einer wärmeleitender Paste 15 haftend angebracht wurde.
Weitere Beispiele, die Vorrichtungen betreffen, die durch Kontaktierungen in sechs oder mehr Schritten zusammengebaut sind, sind in den Fig. 12 bis 16 gezeigt.
Fig. 12 zeigt Kontaktierungen 4 von Eingangs- und Ausgangsstiften, CCB- Kontaktierungen 8, CCB-Kontaktierungen 7, Kontaktierungen 13 des Rahmens, Düsenkontaktierung 12, Abdichtung 2, Kontaktierung 16 der Kühleinrichtung, gebildet in dieser Reihenfolge mit Au-13-Gew.-%-Ge, Pb-2-Gew.-%-Sn, Pb- 10-Gew.-%-Sn Sn-5-Gew.-%-Sb, Sn-3-Gew.-%-Ag bzw. Sn-37-Gew.-%-Pb.
Fig. 13 zeigt ein Beispiel von Vorrichtungen, die gepackte LSI-Chips verwenden, und Kontaktierungen 4 von Eingangs- und Ausgangsstiften, CCB-Kontaktierungen 8, Düsenkontaktierungen 17 von gepackten LSI-Chips, Abdichtung 18 von gepackten LSI-Chips, CCB-Kontaktierungen 7, Kontaktierungen 13 des Rahmens, Düsenkontaktierung 10, Abdichtung 2, gebildet in dieser Reihenfolge mit Au- 13-Gew.-%-Ge, Pb-2-Gew.-%-Sn, Pb-10-Gew.-%-Sn, Pb-10-Gew.-%-Sn, Sn-5-Gew.-%- Sb, Sn-3-Gew.-%-Ag, Sn-3-Gew.-%-Ag bzw. Sb-37-Gew.-%-Pb.
Fig. 14 und 15 sind Beispiele von Vorrichtungen, die gepackte LSI-Chips verwenden.
Fig. 14 zeigt Kontaktierungen 4 von Eingangs- und Ausgangsstiften, CCB- Kontaktierungen 8, Düsenkontaktierung 17, Abdichtung 18, CCB-Kontaktierung 7, Kontaktierungen 13 des Rahmens, Abdichtung 2, gebildet in dieser Reihenfolge mit Au-13-Gew.-%-Ge, Pb-2-Gew.-%-Sn, Pb-10-Gew.-%-Sn, Sn- 3-Gew.-%-Ag, Sn-3-Gew.-%-Ag bzw. Sn-37-Gew.-%-Pb.
Fig. 15 zeigt Kontaktierungen 4 von Eingangs- und Ausgangsstiften, CCB- Kontaktierungen 8, Düsenkontaktierungen 17, Abdichtung 18, CCB-Kontaktierungen 7, Kontaktierungen 13 des Rahmens, Abdichtung 2, Kontaktierung 16 der Kühleinrichtung gebildet in dieser Reihenfolge mit Au-13-Gew.-%- Ge, Pb-2-Gew.-%-Sn, Pb-10-Gew.-%-Sn, Pb-10-Gew.-%-Sn, Sn-3-Gew.-%-Ag, Sn- 3-Gew.-%-Ag, Sn-37-Gew.-%-Pb bzw. Sn-45-Gew.-%-Pb-18-Gew.-%-Bi.
Fig. 18 zeigt ein Beispiel einer Vorrichtung mit derselben Struktur wie in Fig. 1 mit der Ausnahme, daß eine Verbindungskontaktplatte 24 hinzugefügt wurde. Die Lötmittel waren dieselben wie in Fig. 17. In diesem Fall ermöglicht das Hinzufügen eines Verbindungselementes 23, daß ein Lötmittel 22 unabhängig ausgewählt werden kann und daß einer der Kontaktierungsschritte reduziert werden kann bzw. überflüssig wird. Als das Lötmittel 22 kann z. B. das für die Abdichtung 2 verwendete Sn-37-Gew.-%-Pb verwendet werden.
Die so erhaltenen elektronischen Schaltungsvorrichtungen wurden einem tatsächlichen Operationstest ausgesetzt, indem der Spannungs-Einschalt-Ausschaltzyklus wiederholt wurde (die Junktion-Temperatur Tj der LSI-Chips 6: 85°C). Ein Betrieb von 50 000 Ein-Aus-Zyklen zeigte, daß alle Vorrichtungen eine zufriedenstellende elektrische Verbindung und Abdichtung hatten, eine Beobachtung der Kontaktierungen durch Scannen mit einem Elektronenmikroskop zeigte, daß Brüche von 1 Mikron oder weniger auftraten, was bedeutet, daß die Vorrichtungen über eine lange Lebensdauer hoch verläßlich sind. Andererseits wurde der Zusammensetzungsbereich von jedem der Lötmittel überprüft unter Verwendung derselben Überprüfungsverfahrens, wie zuvor erwähnt, und derselben Bearbeitung bzw. Bearbeitbarkeit (da der Bereich des Schmelzpunktes erweitert wird, neigt die Bearbeitbarkeit zu einer Verschlechterung). Die Zusammensetzungsbereiche, die als geeignet gefunden wurden, waren Au-12-15-Gew.-%-Ge für -AuGe-Lötmittel, Pb-2-3-Gew.-%-Sn für Pb-2-Gew.-%-Sn, Pb-3-7-Gew.-%-Sn für Pb-5-Gew.-%-Sn, Pb-8-13-Gew.-%-Sn für Pb- 10-Gew.-%-Sn, Au-18-22-Gew.-%-Sn für Au-20-Gew.-%-Sn, Sn-4-6,5-Gew.-%-Sb für Sn- 5-Gew.-%-Sb, Sn-2-8-Gew.-%Ag für Sn-3,5-Gew.-%-Ag, Sn-35-55-Gew.-%-Pb für Sn- 37-Gew.-%-Pb und Sn-40-47-Gew.-%-Pb-15-20-Gew.-%-Bi für Sn-45-Gew.-%Pb-18-Gew.-%- Bi. Erfindungsgemäß werden aus diesen Lötmitteln einige ausgewählt, so daß eines von ihnen einen Schmelzpunkt zumindest 10°C niedriger als jener des direkt davor verwendeten Lötmittels hat.

Claims (20)

1. Elektronische Mehrschritt-Schaltungsvorrichtung mit einer Vielzahl von Teilen und Elementen, die mechanisch oder elektrisch miteinander und mit einem Substrat mit einer Vielzahl von Lötmitteln kontaktiert werden, wobei die Vorrichtung als die Teile und Elemente das Substrat, Eingangs- und Ausgangsstifte und LSI-Chips und optional Gehäuse und eine Kühleinrichtung, kontaktiert über Mehrschrittkontaktierung, aufweist, wobei die Kontaktierungen der Teile und Elemente zumindest eine CCB-Kontaktierung und zumindest eine Abdichtung enthalten, wobei alle Lötmittel einen geringeren Schmelzpunkt als die Wärmebeständigkeitstemperatur des Teiles oder Elementes haben, welches mit dem Lötmittel zu kontaktieren ist, und wobei jeweils eines der Lötmittel einen Schmelzpunkt von wenigstens 10°C weniger als jener des bei dem Kontaktierungsschritt direkt zuvor verwendeten Lötmittels hat.
2. Vorrichtung nach Anspruch 1, wobei das Lötmittel eine Benetzbarkeit von 100% oder mehr bezüglich des Teils oder Elements hat, das mit dem Lötmittel zu kontaktieren ist.
3. Vorrichtung nach Anspruch 1, wobei das Lötmittel eine Zugfestigkeit hat, die geringer ist als jene des Teils oder Elementes bei Raumtemperatur.
4. Vorrichtung nach Anspruch 1, wobei die Lötmittel zumindest vier Legierungen sind, ausgewählt aus den Legierungen Au-10-15-Gew.-%-Ge (Schmelzpunkt: 356 bis 450°C), Pb-1-5-Gew.-%-Sn (Schmelzpunkt: 314 bis 325°C), Pb-10-13-Gew.-%- Sn (Schmelzpunkt: 270 bis 300°C), Au-20-Gew.-%-Sn (Schmelzpunkt: 280°C), Sn- 3-6-Gew.-%-Sb (Schmelzpunkt: 232 bis 243°C), Sn-2-8-Gew.-%-Ag (Schmelzpunkt: 221 bis 235°C), Sn-35-55-Gew.-%-Pb (Schmelzpunkt: 183 bis 200°C) und Sn- 45-Gew.-%-Pb-18-Gew.-%-Bi (Schmelzpunkt: 135 bis 160°C).
5. Vorrichtung nach Anspruch 4, wobei zu der Lötmittellegierung des Pb-Sn- Systems 0,5- bis 5-Gew.-%-Ag hinzugegeben sind.
6. Vorrichtung nach Anspruch 1, wobei zumindest eines der Lötmittel eine Au- 10-15-Gew.-%-Ge-Legierung oder Sn-2-8-Gew.-%-Ag-Legierung ist.
7. Vorrichtung nach Anspruch 1, wobei die Lötmittel zum Herstellen von 4- Schrittvorrichtungen entweder eine Kombination aus den Legierungen Au-10- 15-Gew.-%-Ge (Schmelzpunkt: 356 bis 450°C), Pb-1-5-Gew.-%-Sn (Schmelzpunkt: 314 bis 325°C), Sn-2-8-Gew.-%-Ag (Schmelzpunkt: 221 bis 235°C), und Sn-35- bis 55-Gew.-%-Ob (Schmelzpunkt: 183 bis 200°C), oder eine Kombination von Legierungen der Pb-1- bis 5-Gew.-%-Sn-Legierung, der Au-20-Gew.-%-Sn-Legierung (Schmelzpunkt: 280°C), der Sn-2- bis 8-Gew.-%-Ag-Legierung und der Sn-35- bis 55-Gew.-%-Pb-Legierung sind.
8. Vorrichtung nach Anspruch 1, wobei die Lötmittel zum Bilden von 5-Schritt- Vorrichtungen irgendeine Kombination aus den Legierungen Au-10 bis 15-Gew.-%-Ge, Pb-10- bis 13-Gew.-%-Sn, Sn-2- bis 8-Gew.-%-Ag, Sn-35- bis 55-Gew.-%-Pb, Pb-1- bis 5-Gew.-%-Sn, Pb-10- bis 13-Gew.-%-Sn, Au-20-Gew.-%-Sn, Sn-2- bis 8-Gew.-%-Ag und der Sn-35- bis 55-Gew.-%-Pb sind.
9. Vorrichtung nach Anspruch 1, wobei die Lötmittel zum Herstellen einer 6- Schritt-Vorrichtung entweder aus einer Kombination der Legierungen Au-10- bis 15-Gew.-%-Ge, Pb-1- bis 5-Gew.-%-Sn, Pb-10- bis 13-Gew.-%-Sn, Sn-3- bis 6-Gew.-%- Sb, Sn-35- bis 55-Gew.-%-Pb und der Sn-45-Gew.-%-Pb-18-Gew.-%-Bi oder aus einer Kombination der Legierungen Au-10- bis 15-Gew.-%-Ge, Pb-1- bis 5-Gew.-%- Sn, Pb-10- bis 13-Gew.-%-Sn, Au-20-Gew.-%-Sn, Sn-2- bis 8-Gew.-%-Ag, Sn-35- bis 55-Gew.-%-Pb und der Sn-45-Gew.-%-Pb-18-Gew.-%-Bi bestehen.
10. Vorrichtung nach Anspruch 1, wobei die Lötmittel zum Herstellen von 7- Schritt-Vorrichtungen entweder eine Kombination der Legierungen Au-10- bis 15-Gew.-%-Ge, Pb-1- bis 5-Gew.-%-Sn, Pb-10- bis 13-Gew.-%-Sn, Sn-3- bis 6-Gew.-%- Sb, Sn-2- bis 8-Gew.-%-Ag bis 55-Gew.-%-Pb und Sn-45-Gew.-%-Pb- 18-Gew.-%-Bi oder einer Kombination der Legierungen Au-10- bis 15-Gew.-%- Ge, Pb-1- bis 5-Gew.-%-Sn, Au-20-Gew.-%-Sn, Sn-3- bis 6-Gew.-%-Sb, Sn-2- bis 8- Gew.-%-Ag Sn-35- bis 55-Gew.-%-Pb und Sn-45-Gew.-%-Pb-18-Gew.-%-Bi sind.
11. Verfahren zum Herstellen einer elektronischen Mehrschrittschaltungsvorrichtung durch Zusammensetzen eines Substrats und einer Vielzahl von Teilen und Elementen mechanisch oder elektrisch, die in Folge miteinander und mit dem Substrat mit einer Vielzahl von Lötmitteln kontaktiert werden, wobei das Verfahren die Schritte aufweist: Kontaktieren des Substrats und der Teile und Elemente wie Eingangs- und Ausgangsstifte und LSI-Chips und optional Gehäuse und eine Kühleinrichtung über das Mehrschritt-Kontaktieren, wobei die Kontaktierungen der Teile und Elemente zumindest eine CCB-Kontaktierung und zumindest eine Abdichtung enthalten, wobei die Lötmittel jeweils einen geringeren Schmelzpunkt als die Wärmebeständigkeitstemperatur des Teils oder des Elementes haben, das mit dem Lötmittel zu kontaktieren ist, und wobei eines der Lötmittel einen Schmelzpunkt von zumindest 10°C geringer als jener des bei dem Kontaktierungsschritt direkt zuvor verwendeten Lötmittels hat.
12. Verfahren nach Anspruch 11, wobei das Lötmittel eine Benetzbarkeit von 100% oder mehr bezüglich des Teils oder Elements hat, das mit dem Lötmittel zu kontaktieren ist.
13. Verfahren nach Anspruch 11, wobei das Lötmittel eine Zugfestigkeit hat, die geringer ist als jene des Teils oder Elementes bei Raumtemperatur.
14. Verfahren nach Anspruch 11, wobei die Lötmittel zumindest vier Legierungen sind, ausgewählt aus den Legierungen Au-10-15-Gew.-%-Ge (Schmelzpunkt: 356 bis 450°C), Pb-1-5-Gew.-%-Sn (Schmelzpunkt: 314 bis 325°C), Pb-10-13-Gew.-%- Sn (Schmelzpunkt: 270 bis 300°C), Au-20-Gew.-%-Sn (Schmelzpunkt: 280°C), Sn- 3-6-Gew.-%-Sb (Schmelzpunkt: 232 bis 243°C), Sn-2-8-Gew.-%-Ag (Schmelzpunkt: 221 bis 235°C), Sn-35-55-Gew.-%-Pb-Legierung (Schmelzpunkt: 183 bis 160°C) und Sn-45-Gew.-%-Pb-18-Gew.-%-Bi (Schmelzpunkt: 135 bis 160°C).
15. Verfahren nach Anspruch 14, wobei zu der Lötmittellegierung des Pb-Sn- Systems 0,5 bis 5-Gew.-%-Ag hinzugeben sind.
16. Verfahren nach Anspruch 11, wobei zumindest eines der Lötmittel eine Au- 10-15-Gew.-%-Ge-Legierung oder Sn-2-8-Gew.-%-Ag-Legierung ist.
17. Verfahren nach Anspruch 11, wobei die Lötmittel zum Herstellen von 4- Schrittvorrichtungen entweder eine Kombination aus den Legierungen Au-10- 15-Gew.-%-Ge (Schmelzpunkt: 356 bis 450°C), Pb-1-5-Gew.-%-Sn (Schmelzpunkt: 314 bis 325°C), Sn-2-8-Gew.-%-Ag (Schmelzpunkt: 221 bis 235°C), und Sn-35- bis 55-Gew.-%-Pb (Schmelzpunkt: 183 bis 200°C) oder eine Kombination von Legierungen der Pb-1- bis 5-Gew.-%-Sn-Legierung, der Au-20-Gew.-%-Sn- Legierung (Schmelzpunkt: 280°C), der Sn-2- bis 8-Gew.-%-Ag-Legierung und der Sn-35- bis 55-Gew.-%-Pb-Legierung sind.
18. Verfahren nach Anspruch 11, wobei die Lötmittel zum Bilden von 5-Schritt- Verfahren irgendeine Kombination aus den Legierungen Au-10- bis 15-Gew.-%- Ge, Pb-10- bis 13-Gew.-%-Sn, Sn-2- bis 8-Gew.-%-Ag, Sn-35- bis 55-Gew.-%-Pb, Pb- 1- bis 5-Gew.-%-Sn, Pb-10- bis 13-Gew.-%-Sn, Au-20-Gew.-%-Sn, Sn-2- bis 8-Gew.-%- Ag und der Sn-35- bis 55-Gew.-%-Pb sind.
19. Verfahren nach Anspruch 11, wobei die Lötmittel zum Herstellen einer 6- Schritt-Verfahren entweder aus einer Kombination der Legierungen Au-10- bis 15-Gew.-%-Ge, Pb-1- bis 5-Gew.-%-Sn, Pb-10- bis 13-Gew.-%-Sn, Sn-3- bis 6-Gew.-%- Sb, Sn-35- bis 55-Gew.-%-Pb und der Sn-45-Gew.-%-Pb-18-Gew.-%-Bi oder aus einer Kombination der Legierungen Au-10- bis 15-Gew.-%-Ge, Pb-1- bis 5-Gew.-%- Sn, Pb-10- bis 13-Gew.-%-Sn, Au-20-Gew.-%-Sn, Sn-2- bis 8-Gew.-%-Ag, Sn-35- bis 55-Gew.-%-Pb und der Sn-45-Gew.-%-Pb-18-Gew.-%-Bi bestehen.
20. Verfahren nach Anspruch 11, wobei die Lötmittel zum Herstellen von 7- Schritt-Verfahren entweder eine Kombination der Legierungen Au-10- bis 15-Gew.-%-Ge, Pb-1- bis 5-Gew.-%-Sn, Pb-10- bis 13-Gew.-%-Sn, Sn-3- bis 6-Gew.-%- Sb, Sn-2- bis 8-Gew.-%-Ag, Sn-35- bis 55-Gew.-%-Pb und Sn-45-Gew.-%-Pb- 18-Gew.-%-Bi oder eine Kombination der Legierungen Au-10- bis 15-Gew.-%- Ge, Pb-1- bis 5-Gew.-%-Sn, Au-20-Gew.-%-Sn, Sn-3- bis 6-Gew.-%-Sb, Sn-2- bis 8- Gew.-%-Ag, Sn-35- bis 55-Gew.-%-Pb und Sn-45-Gew.-%-Pb-18-Gew.-%-Bi sind.
DE4110373A 1990-03-30 1991-03-28 Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben Expired - Fee Related DE4110373C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2080713A JP2821229B2 (ja) 1990-03-30 1990-03-30 電子回路装置

Publications (2)

Publication Number Publication Date
DE4110373A1 true DE4110373A1 (de) 1991-10-10
DE4110373C2 DE4110373C2 (de) 1995-02-16

Family

ID=13725983

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4110373A Expired - Fee Related DE4110373C2 (de) 1990-03-30 1991-03-28 Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben

Country Status (3)

Country Link
US (1) US5276289A (de)
JP (1) JP2821229B2 (de)
DE (1) DE4110373C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4225138A1 (de) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichipmodul und Verfahren zu dessen Herstellung
EP0586243A1 (de) * 1992-09-03 1994-03-09 AT&T Corp. Methode und Apparat zur Montage von Multichip-Modulen
WO1998036626A1 (en) * 1997-02-14 1998-08-20 Pulse Engineering, Inc. Printed circuit assembly
EP0999730A2 (de) * 1998-11-02 2000-05-10 Lucent Technologies Inc. Bleifreies Lötverfahren für gedruckte Leiterplatten
WO2009037037A1 (de) * 2007-09-17 2009-03-26 Robert Bosch Gmbh Vorrichtung zum kühlen von elektronischen bauteilen

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3194553B2 (ja) * 1993-08-13 2001-07-30 富士通株式会社 半導体装置の製造方法
US5476818A (en) * 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
JP2926537B2 (ja) * 1994-12-15 1999-07-28 株式会社日立製作所 マルチチップモジュ−ルの冷却装置
JP3058047B2 (ja) * 1995-04-04 2000-07-04 株式会社日立製作所 マルチチップモジュールの封止冷却構造
US5675183A (en) * 1995-07-12 1997-10-07 Dell Usa Lp Hybrid multichip module and methods of fabricating same
JPH09130009A (ja) * 1995-10-27 1997-05-16 Mitsubishi Electric Corp 混成集積回路装置とその製造方法
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
US6720500B1 (en) * 1996-07-22 2004-04-13 Honda Giken Kogyo Kabushiki Kaisha Plug-in type electronic control unit, structure of connection of wiring board with plug member, unit of connection of electronic part with wiring board, and process for mounting electronic part
US5982038A (en) * 1997-05-01 1999-11-09 International Business Machines Corporation Cast metal seal for semiconductor substrates
US6281573B1 (en) 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
JP2000223645A (ja) * 1999-02-01 2000-08-11 Mitsubishi Electric Corp 半導体装置
JP3653417B2 (ja) * 1999-06-09 2005-05-25 株式会社日立製作所 マルチチップモジュールの封止構造
JP2001053205A (ja) 1999-08-05 2001-02-23 Hitachi Ltd マルチチップモジュールの封止冷却装置
US6916683B2 (en) * 2000-05-11 2005-07-12 Micron Technology, Inc. Methods of fabricating a molded ball grid array
US6724078B1 (en) 2000-08-31 2004-04-20 Intel Corporation Electronic assembly comprising solderable thermal interface
US6812564B1 (en) * 2000-09-05 2004-11-02 Hewlett-Packard Development Company, L.P. Monolithic common carrier
US6639322B1 (en) * 2001-09-17 2003-10-28 Applied Micro Circuits Corporation Flip-chip transition interface structure
US7160758B2 (en) * 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
US7193300B2 (en) * 2004-09-13 2007-03-20 Honeywell International Inc. Plastic leadframe and compliant fastener
JP2006269639A (ja) * 2005-03-23 2006-10-05 Denso Corp 放熱装置および車載電子機器
JP2006287080A (ja) * 2005-04-04 2006-10-19 Hitachi Ltd メモリモジュール
US7622327B2 (en) * 2006-03-30 2009-11-24 Intel Corporation Covered devices in a semiconductor package
JP5127617B2 (ja) * 2008-07-23 2013-01-23 三菱電機株式会社 半導体装置
JP4354523B1 (ja) 2009-03-19 2009-10-28 日本ライフライン株式会社 医療用ガイドワイヤ
JP4354525B1 (ja) 2009-05-20 2009-10-28 日本ライフライン株式会社 医療用ガイドワイヤ
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US9287194B2 (en) 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
US8866290B2 (en) * 2013-03-15 2014-10-21 Intel Corporation Molded heat spreaders
JP6582827B2 (ja) * 2015-09-30 2019-10-02 日亜化学工業株式会社 基板及び発光装置、並びに発光装置の製造方法
US10410999B2 (en) * 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10775576B2 (en) * 2018-03-01 2020-09-15 Ayar Labs, Inc. Thermal management system for multi-chip-module and associated methods
TWM585962U (zh) * 2019-05-24 2019-11-01 宇瞻科技股份有限公司 固態硬碟散熱裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0055378B1 (de) * 1980-12-31 1985-05-29 International Business Machines Corporation Verfahren zum Hartlöten aneinandergrenzender Oberflächen von Bauelementen
JPS60226142A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd モジユ−ル構造
DE3730764C1 (de) * 1987-09-12 1988-07-14 Demetron Verwendung von Legierungen aus Zinn und/oder Blei als Weichlote zum Aufbringen von Halbleitern auf metallische Traeger
JPH01184995A (ja) * 1988-01-20 1989-07-24 Fujitsu Ltd ピングリッドアレーパッケージの実装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561011A (en) * 1982-10-05 1985-12-24 Mitsubishi Denki Kabushiki Kaisha Dimensionally stable semiconductor device
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法
JP2548602B2 (ja) * 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
JP2978511B2 (ja) * 1989-09-20 1999-11-15 株式会社日立製作所 集積回路素子実装構造体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0055378B1 (de) * 1980-12-31 1985-05-29 International Business Machines Corporation Verfahren zum Hartlöten aneinandergrenzender Oberflächen von Bauelementen
JPS60226142A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd モジユ−ル構造
DE3730764C1 (de) * 1987-09-12 1988-07-14 Demetron Verwendung von Legierungen aus Zinn und/oder Blei als Weichlote zum Aufbringen von Halbleitern auf metallische Traeger
JPH01184995A (ja) * 1988-01-20 1989-07-24 Fujitsu Ltd ピングリッドアレーパッケージの実装方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Beeferman: "Soldering Creams for Electronic Surface Mounted Devices", Welding Journal, Jan. 86, S. 40 *
Nikkei Electronics, 26.3.1984, S. 161 *
R.J. Klein Wassink: "Weichlöten in der Elektronik"Lonze-Verlag, 1986, S. 133 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4225138A1 (de) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichipmodul und Verfahren zu dessen Herstellung
EP0586243A1 (de) * 1992-09-03 1994-03-09 AT&T Corp. Methode und Apparat zur Montage von Multichip-Modulen
US5564617A (en) * 1992-09-03 1996-10-15 Lucent Technologies Inc. Method and apparatus for assembling multichip modules
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
WO1998036626A1 (en) * 1997-02-14 1998-08-20 Pulse Engineering, Inc. Printed circuit assembly
US5973932A (en) * 1997-02-14 1999-10-26 Pulse Engineering, Inc. Soldered component bonding in a printed circuit assembly
EP0999730A2 (de) * 1998-11-02 2000-05-10 Lucent Technologies Inc. Bleifreies Lötverfahren für gedruckte Leiterplatten
EP0999730A3 (de) * 1998-11-02 2001-12-05 Lucent Technologies Inc. Bleifreies Lötverfahren für gedruckte Leiterplatten
WO2009037037A1 (de) * 2007-09-17 2009-03-26 Robert Bosch Gmbh Vorrichtung zum kühlen von elektronischen bauteilen

Also Published As

Publication number Publication date
JPH03283451A (ja) 1991-12-13
DE4110373C2 (de) 1995-02-16
JP2821229B2 (ja) 1998-11-05
US5276289A (en) 1994-01-04

Similar Documents

Publication Publication Date Title
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE102006011232B4 (de) Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil
DE10066442B4 (de) Halbleitervorrichtung mit Abstrahlungs-Struktur
DE60034418T2 (de) Verwendung eines Weichlötmaterials und Verfahren zur Herstellung einer elektrischen oder elektronischen Vorrichtung
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE60130065T2 (de) Elektronische Vorrichtung und Halbleitervorrichtung
DE69832324T2 (de) Herstellungsverfahren für einen Halbleiter
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE3924225C2 (de) Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
DE69736144T2 (de) Teil für Halbleiter aus Aluminiumnitrid-Substratmaterial und seine Herstellungsmethode
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
DE112017000184T5 (de) Lotverbindung
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE3644874A1 (de) Hybridstruktur
DE69923337T2 (de) Löten eines halbleiterchips auf ein substrat
DE102004021075A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE60114338T2 (de) Herstellungsverfahren für optisches Halbleitermodul
DE102008046724B4 (de) Halbleitervorrichtung
DE4016384A1 (de) Elektronische schaltungseinrichtung
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE4301728C2 (de) Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen Bauelementen
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
KR930001228B1 (ko) 땜납접속된 전자회로 장치와 땜납접속 방법 및 금도금 단자 접속용 땜납

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee