JPH01184995A - ピングリッドアレーパッケージの実装方法 - Google Patents
ピングリッドアレーパッケージの実装方法Info
- Publication number
- JPH01184995A JPH01184995A JP992488A JP992488A JPH01184995A JP H01184995 A JPH01184995 A JP H01184995A JP 992488 A JP992488 A JP 992488A JP 992488 A JP992488 A JP 992488A JP H01184995 A JPH01184995 A JP H01184995A
- Authority
- JP
- Japan
- Prior art keywords
- board
- package
- pin
- solder
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 229910000679 solder Inorganic materials 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims description 31
- 238000002844 melting Methods 0.000 abstract description 10
- 230000008018 melting Effects 0.000 abstract description 10
- 238000005476 soldering Methods 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract 2
- 239000011521 glass Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
日既要〕
電子装置のプリント板において基板に半田付けして平面
実装されるピングリッドアレー（Ｐ、Ｇ、Ａ）パッケー
ジの実装方法で、詳しくは、設計変更（ＥＣ）のための
ワイヤがパッケージのピン間隔の間に半田付けして布線
される回路構成の場合の実装方法に関し、 半田の平面化をしな（でもピン接続を高い精度で行うこ
とを目的とし、 基板のパッケージ搭載位置のピンと設計変更用ワイヤの
接続用パッドに同一種類の半田を供給し、パッド上に第
２基板をバンブ接続により実装して、該第２基板上にワ
イヤをパッドと導通して布線し、第２基板の貫通孔によ
りパッケージのピンとパッドを位置決め保持し、半田に
より接続して実装する。
実装されるピングリッドアレー（Ｐ、Ｇ、Ａ）パッケー
ジの実装方法で、詳しくは、設計変更（ＥＣ）のための
ワイヤがパッケージのピン間隔の間に半田付けして布線
される回路構成の場合の実装方法に関し、 半田の平面化をしな（でもピン接続を高い精度で行うこ
とを目的とし、 基板のパッケージ搭載位置のピンと設計変更用ワイヤの
接続用パッドに同一種類の半田を供給し、パッド上に第
２基板をバンブ接続により実装して、該第２基板上にワ
イヤをパッドと導通して布線し、第２基板の貫通孔によ
りパッケージのピンとパッドを位置決め保持し、半田に
より接続して実装する。
本発明は、電子装置のプリント板において基板に半田付
けして平面実装されるピングリッドアレー（Ｐ、Ｇ、Ａ
）パッケージの実装方法で、詳しくは、設計変更（ＥＣ
）のためのワイヤがパッケージのピン間隔の間に半田付
けして布線される回路構成の場合の実装方法に関する。
けして平面実装されるピングリッドアレー（Ｐ、Ｇ、Ａ
）パッケージの実装方法で、詳しくは、設計変更（ＥＣ
）のためのワイヤがパッケージのピン間隔の間に半田付
けして布線される回路構成の場合の実装方法に関する。
近年、電子装置のプリント板では高密度実装化が進み、
基板を小さくすると共に、基板に搭載される部品の距離
を短縮して高速化する傾向にある。このため、基板自体
にスペースの余地が非常に少なくなって設計変更用のパ
ターンを部品搭載部以外に設けることができず、ピング
リッドアレーのパッケージではそのパッケージ下部のピ
ン相互のスペースを設計変更用の布線領域に用いて、設
計変更用ワイヤが布線されてきている。
基板を小さくすると共に、基板に搭載される部品の距離
を短縮して高速化する傾向にある。このため、基板自体
にスペースの余地が非常に少なくなって設計変更用のパ
ターンを部品搭載部以外に設けることができず、ピング
リッドアレーのパッケージではそのパッケージ下部のピ
ン相互のスペースを設計変更用の布線領域に用いて、設
計変更用ワイヤが布線されてきている。
そこで、従来上記設計変更用ワイヤを備えたピングリッ
ドアレーパッケージの実装は、例えば第２図（ａ）のよ
うに行われている。図において、符号１はピングリッド
アレーのパッケージ、２はピン、３は基板であり、この
基板３の表面のピン接続部にパッド４を介して半田５が
スクリーン印刷等で塗布される。また、ピン用パッド４
相互の間のスペースには他のパッド６が設けられ、この
パッド６に設計変更用ワイヤ７が半田８により予め接合
される。そこで、上記半田５の上にパッケージｌのピン
２を位置合わせして搭載し、半田５を加熱溶融してピン
２を接続することで、基板３上にパッケージ１を平面実
装している。
ドアレーパッケージの実装は、例えば第２図（ａ）のよ
うに行われている。図において、符号１はピングリッド
アレーのパッケージ、２はピン、３は基板であり、この
基板３の表面のピン接続部にパッド４を介して半田５が
スクリーン印刷等で塗布される。また、ピン用パッド４
相互の間のスペースには他のパッド６が設けられ、この
パッド６に設計変更用ワイヤ７が半田８により予め接合
される。そこで、上記半田５の上にパッケージｌのピン
２を位置合わせして搭載し、半田５を加熱溶融してピン
２を接続することで、基板３上にパッケージ１を平面実
装している。
ここで、設計変更時には半田５を再び溶融してパッケー
ジｌをリムーブするが、この場合にワイヤ７の半田８の
溶融を防ぐため、ワイヤ接続用半田８は高融点のものが
使用される。また、パッケージ１のピン２はロウ付時の
精度により長さのバラツキがある。更に、パッケージリ
ムーブ時は半田５がピン２の引抜きにより第２図（ｂ、
）のように尖頭状になり、この状態で再びパッケージｌ
を搭載すると位置ズレを生じ易い。そこで、上記ピン２
のバラツキを吸収し、且つピン２の芯合わせの位置ズレ
を防ぐため、平面出し治具を半田５の上に熱しながら押
付けて平面化し、再溶融時に半田５が表面張力で球形に
ちり上がる性質を用いて安定した接続を行うようになっ
ている。
ジｌをリムーブするが、この場合にワイヤ７の半田８の
溶融を防ぐため、ワイヤ接続用半田８は高融点のものが
使用される。また、パッケージ１のピン２はロウ付時の
精度により長さのバラツキがある。更に、パッケージリ
ムーブ時は半田５がピン２の引抜きにより第２図（ｂ、
）のように尖頭状になり、この状態で再びパッケージｌ
を搭載すると位置ズレを生じ易い。そこで、上記ピン２
のバラツキを吸収し、且つピン２の芯合わせの位置ズレ
を防ぐため、平面出し治具を半田５の上に熱しながら押
付けて平面化し、再溶融時に半田５が表面張力で球形に
ちり上がる性質を用いて安定した接続を行うようになっ
ている。
ところで、上記先行技術のものにあっては、基板３に融
点の異なる２種類の半田５．８が必要なため、メツキ等
で一律に半田供給できず、両半田５．８は近接配置され
るので混合するおそれがあり、リマウンド時の半田５の
みの供給も難しい。
点の異なる２種類の半田５．８が必要なため、メツキ等
で一律に半田供給できず、両半田５．８は近接配置され
るので混合するおそれがあり、リマウンド時の半田５の
みの供給も難しい。
また、治具による平面化には高度の位置決めが必要であ
り、作業も煩雑である。
り、作業も煩雑である。
本発明は、上記問題点に鑑みなされたもので、半田の平
面化をしなくてもピン接続を高い精度で行うことが可能
なピングリッドアレーパッケージの実装方法を提供する
ことを目的とする。
面化をしなくてもピン接続を高い精度で行うことが可能
なピングリッドアレーパッケージの実装方法を提供する
ことを目的とする。
上記目的を達成するため、本発明の実装方法は、
パッケージ搭載時の基板上方のピン長手方向にはスペー
ス的に余裕があり、基板の直上方でピンを正確に位置決
めすれば半田の平面出しは不要になる点に着目している
。
ス的に余裕があり、基板の直上方でピンを正確に位置決
めすれば半田の平面出しは不要になる点に着目している
。
そこで、基板のピングリッドアレーパッケージの搭載位
置に第２基板をバンプ接続により実装し、この第２基板
上に設計変更用ワイヤを基板上のパッドと導通して半田
付けにより布線する。
置に第２基板をバンプ接続により実装し、この第２基板
上に設計変更用ワイヤを基板上のパッドと導通して半田
付けにより布線する。
また、第２基板にはピン位置決め用の貫通孔を設け、パ
ッケージ実装時に貫通孔によりピンと基板上のパッドを
位置決め保持した状態で半田により接続するようになっ
ている。
ッケージ実装時に貫通孔によりピンと基板上のパッドを
位置決め保持した状態で半田により接続するようになっ
ている。
上記実装方法に基づき、第２基板に布線される設計変更
用ワイヤは基板のパッドと導通することで、設計変更時
に従来と同様に使用される。
用ワイヤは基板のパッドと導通することで、設計変更時
に従来と同様に使用される。
パッケージ実装時には第２基板の貫通孔でピンが正確に
位置決め保持されるので、このときパッケージの重りを
加えるとピンのバラツキを吸収しながら半田接続される
。
位置決め保持されるので、このときパッケージの重りを
加えるとピンのバラツキを吸収しながら半田接続される
。
こうして本発明では、設計変更用ワイヤが基板から分離
して布線されることで、基板上の半田は１種類のみで済
み、且つパッケージ実装も半田平面出しが不要で容易化
することが可能となる。
して布線されることで、基板上の半田は１種類のみで済
み、且つパッケージ実装も半田平面出しが不要で容易化
することが可能となる。
以下、本発明の実装方法の実施例を図面に基いて説明す
る。
る。
第１図において、符号■はピングリッドアレーのパッケ
ージ、２はピン、３は基板であり、基板３の表面のパッ
ケージ搭載位置にはビン接続用パッド４とワイヤ接続用
パッド６が近接して配置され、両パッド４．６の間には
設計変更時にカットされるパターン９が接続している。
ージ、２はピン、３は基板であり、基板３の表面のパッ
ケージ搭載位置にはビン接続用パッド４とワイヤ接続用
パッド６が近接して配置され、両パッド４．６の間には
設計変更時にカットされるパターン９が接続している。
そこで、かかる基板３のパッケージ搭載位置の直上方に
第２基板１０が実装されるが、この第２基板１０はワイ
ヤ接続用パッド６と対応する位置の両面にパッド１１．
１２を備えて、これらのパッド１１．１２がビア１３に
より接続している。
第２基板１０が実装されるが、この第２基板１０はワイ
ヤ接続用パッド６と対応する位置の両面にパッド１１．
１２を備えて、これらのパッド１１．１２がビア１３に
より接続している。
また、第２基板１０のピン２と対応する位置に位置決め
用の貫通孔１４が明いている。更に、第２基板１０は設
計変更時にレーザ光線を透過することが可能で、基板３
との熱膨張率に整合性を有する例えば耐熱ガラスから成
る。
用の貫通孔１４が明いている。更に、第２基板１０は設
計変更時にレーザ光線を透過することが可能で、基板３
との熱膨張率に整合性を有する例えば耐熱ガラスから成
る。
これによりピングリッドアレーパッケージ１の実装時に
は、予め基板３のパッド４．６に低融点半田５がスクリ
ーン印刷等により塗布され、第２基板ＩＯの表面パッド
１１に高融点半田８が上述同様にスクリーン印刷等で塗
布される。その後、配線変更等の理由により必要であれ
ばワイヤ７が第２基板ＩＯの表面パッド１１上に布線さ
れる。
は、予め基板３のパッド４．６に低融点半田５がスクリ
ーン印刷等により塗布され、第２基板ＩＯの表面パッド
１１に高融点半田８が上述同様にスクリーン印刷等で塗
布される。その後、配線変更等の理由により必要であれ
ばワイヤ７が第２基板ＩＯの表面パッド１１上に布線さ
れる。
そこで、半田５を熱により溶融して基板３のパッド６と
第２基板１０の裏面パッド１２を位置決めしながら第２
基板１０を搭載すると、基板３のパッド６に対し第２基
板１０上のワイヤ７が導通する。このとき、パッド６．
１２と半田５によるバンプ方式の接続でセルフアライメ
ントすることで、第２基板１０は基板３の直上方に高い
精度で位置決めして実装される。その後、かかる第２基
板ｌＯの貫通孔１４にパッケージ１のピン２を通して搭
載すると、ピン２は貫通孔１４により基板３のパッド４
と正確に位置決め保持された状態で溶融する半田５に入
り、パッケージ１の重りを加えることで各ピン２がそれ
ぞれ深く挿入して長さのバラツキを吸収しながら接続さ
れる。そして、半田５が凝固することで、第２基板ｌＯ
と共にパンケージ１が基板３に実装した状態に保持され
、装置運転時には基板３と第２基板１０が同一に熱膨張
して整合する。
第２基板１０の裏面パッド１２を位置決めしながら第２
基板１０を搭載すると、基板３のパッド６に対し第２基
板１０上のワイヤ７が導通する。このとき、パッド６．
１２と半田５によるバンプ方式の接続でセルフアライメ
ントすることで、第２基板１０は基板３の直上方に高い
精度で位置決めして実装される。その後、かかる第２基
板ｌＯの貫通孔１４にパッケージ１のピン２を通して搭
載すると、ピン２は貫通孔１４により基板３のパッド４
と正確に位置決め保持された状態で溶融する半田５に入
り、パッケージ１の重りを加えることで各ピン２がそれ
ぞれ深く挿入して長さのバラツキを吸収しながら接続さ
れる。そして、半田５が凝固することで、第２基板ｌＯ
と共にパンケージ１が基板３に実装した状態に保持され
、装置運転時には基板３と第２基板１０が同一に熱膨張
して整合する。
一方、設計変更時は半田５を熱して再溶融し、パッケー
ジ１を引抜くことでリムーブする。そして新しいパッケ
ージ１を再び実装する場合は、パッド４の半田５が多少
尖頭状になっていても、貫通孔１４によりピン２は正確
に位置決め保持されるため、上述と同様にパッケージ１
の重りを加える各ピン２はバラツキを吸収して接続され
る。
ジ１を引抜くことでリムーブする。そして新しいパッケ
ージ１を再び実装する場合は、パッド４の半田５が多少
尖頭状になっていても、貫通孔１４によりピン２は正確
に位置決め保持されるため、上述と同様にパッケージ１
の重りを加える各ピン２はバラツキを吸収して接続され
る。
このとき、パッド４の半田補給は貫通孔１４から半田ボ
ールにより行われ、半田劣化を生じている場合は第２基
板１０を除去してパッド４．６の半田５を一律に新しく
することができる。また、パターン改造ではレーザ光線
が第２基板１０を透過して基板３のパターン９に照射さ
れ、このパターン９をカットすると共にワイヤ７等を用
いて回路構成される。
ールにより行われ、半田劣化を生じている場合は第２基
板１０を除去してパッド４．６の半田５を一律に新しく
することができる。また、パターン改造ではレーザ光線
が第２基板１０を透過して基板３のパターン９に照射さ
れ、このパターン９をカットすると共にワイヤ７等を用
いて回路構成される。
以上述べてきたように、本発明によれば、基板上のパッ
ドの半田は低融点の１種類のみであるから、半田の塗布
、補給、交換が容易になり、ワイヤ接続用のものとの混
合がなくなる。
ドの半田は低融点の１種類のみであるから、半田の塗布
、補給、交換が容易になり、ワイヤ接続用のものとの混
合がなくなる。
パッケージの実装において第２基板によりピンが位置決
め保持され、半田の平面出しを行う必要がなくなるので
、実装作業が簡素化及び容易化する。
め保持され、半田の平面出しを行う必要がなくなるので
、実装作業が簡素化及び容易化する。
第２基板はハンプ接続により位置決め精度が高く、レー
ザ透過や基板との整合性により設計変更や装置運転時に
不具合を生じない。
ザ透過や基板との整合性により設計変更や装置運転時に
不具合を生じない。
第１図は本発明のピングリッドアレーパッケージの実装
方法の実施例を示す断面図、第２図（ａ）は従来の実装
状態を示す断面図、（ｂ）はパッケージのリムーブ状態
を示す断面図である。 図において、 ｌはピングリッドアレーパッケージ、 ２はピン、 ３は基板、 ４．６はパッド、 ５は半田、 ７はワイヤ、 ｌＯは第２基板、 １４は貫通孔を示す。
方法の実施例を示す断面図、第２図（ａ）は従来の実装
状態を示す断面図、（ｂ）はパッケージのリムーブ状態
を示す断面図である。 図において、 ｌはピングリッドアレーパッケージ、 ２はピン、 ３は基板、 ４．６はパッド、 ５は半田、 ７はワイヤ、 ｌＯは第２基板、 １４は貫通孔を示す。
Claims (2)
- （１）基板（３）のパッケージ（１）搭載位置のピン（
２）と設計変更用ワイヤ（７）の接続用パッド（４、６
）に同一種類の半田（５）を供給し、 パッド（６）上に第２基板（１０）をバンプ接続により
実装して、該第２基板（１０）上にワイヤ（７）をパッ
ド（６）と導通して布線し、第２基板（１０）の貫通孔
（１４）により パッケージ（１）のピン（２）とパッド（４）を位置決
め保持し、半田（５）により接続して実装したことを特
徴とするピングリッドアレーパッケージの実装方法。 - （２）上記第２基板（１０）はレーザ光線を透過可能で
、基板（３）との整合性を有したことを特徴とする請求
項１記載のピングリッドアレーパッケージの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP992488A JPH01184995A (ja) | 1988-01-20 | 1988-01-20 | ピングリッドアレーパッケージの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP992488A JPH01184995A (ja) | 1988-01-20 | 1988-01-20 | ピングリッドアレーパッケージの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184995A true JPH01184995A (ja) | 1989-07-24 |
Family
ID=11733633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP992488A Pending JPH01184995A (ja) | 1988-01-20 | 1988-01-20 | ピングリッドアレーパッケージの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184995A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4110373A1 (de) * | 1990-03-30 | 1991-10-10 | Hitachi Ltd | Elektronische schaltungseinrichtung und verfahren zum herstellen derselben |
| US20110310578A1 (en) * | 2010-06-18 | 2011-12-22 | Askey Computer Corp. | Cut-edge positioning type soldering structure and method for preventing pin deviation |
-
1988
- 1988-01-20 JP JP992488A patent/JPH01184995A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4110373A1 (de) * | 1990-03-30 | 1991-10-10 | Hitachi Ltd | Elektronische schaltungseinrichtung und verfahren zum herstellen derselben |
| US5276289A (en) * | 1990-03-30 | 1994-01-04 | Hitachi, Ltd. | Electronic circuit device and method of producing the same |
| US20110310578A1 (en) * | 2010-06-18 | 2011-12-22 | Askey Computer Corp. | Cut-edge positioning type soldering structure and method for preventing pin deviation |
| US8179690B2 (en) * | 2010-06-18 | 2012-05-15 | Askey Computer Corp. | Cut-edge positioning type soldering structure and method for preventing pin deviation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5722160A (en) | Packaging method of BGA type electronic component | |
| US6084781A (en) | Assembly aid for mounting packaged integrated circuit devices to printed circuit boards | |
| JP2002026468A (ja) | プリント配線基板及び半導体装置 | |
| US6735857B2 (en) | Method of mounting a BGA | |
| JPH11145578A (ja) | 電子部品の実装構造、搭載用基板および電子部品の搭載方法 | |
| JPH01184995A (ja) | ピングリッドアレーパッケージの実装方法 | |
| US6528873B1 (en) | Ball grid assembly with solder columns | |
| JP2008171992A (ja) | 半導体部品の実装方法 | |
| US7500308B2 (en) | Method of detaching electronic component from printed circuit board | |
| JP2555720B2 (ja) | 半田バンプ部品の実装方法 | |
| JPH026055A (ja) | プリント回路基板とシリコンチップのはんだ付方法 | |
| JPH0468778B2 (ja) | ||
| JPH04314389A (ja) | 電子部品の半田付け方法 | |
| JPH03289192A (ja) | プリント配線基板上における部品のはんだ付け方法 | |
| JP3906873B2 (ja) | バンプ形成方法 | |
| JP3214009B2 (ja) | 半導体素子の実装基板および方法 | |
| JP2000196228A (ja) | ボールグリッドアレイパッケージ用実装基板およびボールグリッドアレイパッケージの実装方法 | |
| JPH11163511A (ja) | はんだ付け方法 | |
| JPH07246492A (ja) | 電子部品のはんだバンプ形成方法および連結はんだ | |
| JPH07273438A (ja) | プリント配線板の製造方法 | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JP2001085832A (ja) | 電子部品実装構造とその実装方法 | |
| JPH08255964A (ja) | 表面実装型部品のリード構造 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JPH05102651A (ja) | 回路素子の表面実装方法 |