DE60130065T2 - Elektronische Vorrichtung und Halbleitervorrichtung - Google Patents

Elektronische Vorrichtung und Halbleitervorrichtung Download PDF

Info

Publication number
DE60130065T2
DE60130065T2 DE60130065T DE60130065T DE60130065T2 DE 60130065 T2 DE60130065 T2 DE 60130065T2 DE 60130065 T DE60130065 T DE 60130065T DE 60130065 T DE60130065 T DE 60130065T DE 60130065 T2 DE60130065 T2 DE 60130065T2
Authority
DE
Germany
Prior art keywords
solder
circuit board
mass
electrode
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60130065T
Other languages
English (en)
Other versions
DE60130065D1 (de
Inventor
Tasao Chiyoda-ku Soga
Hanae Chiyoda-ku Hata
Tetsuya Chiyoda-ku Nakatsuka
Masato Chiyoda-ku Nakamura
Yuji Chiyoda-ku Fujita
Toshiharu Chiyoda-ku Ishida
Masahide Chiyoda-ku Okamoto
Koji Chiyoda-ku Serizawa
Toshihiro Chiyoda-ku Hachiya
Hideki Chiyoda-ku Kusuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE60130065D1 publication Critical patent/DE60130065D1/de
Application granted granted Critical
Publication of DE60130065T2 publication Critical patent/DE60130065T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/1319Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0134Quaternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576Iron [Fe] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20106Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Technologie, die bei elektronischen Geräten anwendbar ist, auf denen elektronische Teile montiert werden (insbesondere mobile Produkte, die eine hohe Schlagfestigkeit aufweisen müssen), CSP-Baugruppen, die Temperaturwechselbeständigkeit benötigen, MCM-Module (Multi-Chip-Module) als Halbleitermodule, Halbleitervorrichtungen mit mittels Die-Bonding befestigten Silicium-Chips oder dergleichen, Verbindungen großflächiger Stromversorgungs-Module usw.
  • Gegenwärtig wird im Hinblick auf den Umweltschutz die Verwendung bleifreier Lote gefördert. Unabhängig von der Art der elektronischen Geräte besteht weltweit der Trend, dass bei den Loten von den herkömmlichen eutektischen Sn-Pb-Loten zu Hochtemperaturloten vom Typ Sn-Ag-Cu, beispielsweise (Sn-(2,0 ~ 4,0)Ag-(0,5 ~ 1,5)Cu, übergegangen wird, bei denen Verbindungen zu erwarten sind, die hohe Zuverlässigkeit aufweisen. Verglichen mit den herkömmlichen vollständig universellen eutektischen Sn-Pb-Loten, muß bei den Loten vom Typ Sn-Ag-Cu, wegen des essentiellen Unterschieds der Metalle, insbesondere wegen ihrer unterschiedlichen Kennwerte in Bezug auf mechanische Festigkeit, die Möglichkeit einer geringeren Zuverlässigkeit der Verbindungen bei einer bestimmten geplanten Anwendung der Produkte oder ihrer Nutzung berücksichtigt werden.
  • Bei der gegenwärtig angewendeten Metallbeschichtung weisen Sn-Ag-Cu-Lote allgemein an sich gegenüber den eutektischen Sn-Pb-Loten hohe Festigkeit, hohe Steifigkeit und hohe Festigkeit der Verbindungsgrenzflächen auf. Wenn die Teile, gedruckte Leiterplatten usw., hohe Festigkeit aufweisen, können Sn-Ag-Cu-Lote eine Zuverlässigkeit erzielen, die mit den Montageprodukten der herkömmlichen Sn-Pb-Lote vergleichbar ist oder höher als diese ist.
  • Wenn aber die Teile, die gedruckten Leiterplatten usw., im Gegensatz dazu eine niedrige Festigkeit haben, ergibt sich, da das Lot an sich nicht bricht, an der Verbindungsgrenzfläche eine Spannungskonzentration, und die Teile oder dergleichen werden möglicherweise beschädigt. Der wichtige Grund hierfür ist, dass Lote vom Sn-Ag-Cu-Typ die mechanische Eigenschaft einer hohen Festigkeit aufweisen. Bei elektronischen Geräten mit den montierten elektronischen Teilen (insbesondere bewegbare mobile Produkte, z.B. Mobiltelefone) weisen Lote vom Sn-Ag-Cu-Typ zwar eine hohe Zuverlässigkeit auf, z.B. Verbindungsfestigkeit oder dergleichen, anhand der experimentell ermittelten Fakten ist aber gezeigt worden, dass sie eine niedrige Festigkeit gegen Schläge, beispielsweise beim Herunterfallen, und eine niedrige Temperaturwechselbeständigkeit usw. aufweisen.
  • US-A-5985212 , US-A-3097965 und JP-A-09-155586 offenbaren jeweils ein elektrisches Gerät, in dem elektronische Teile elektrisch mit einer Leiterplatte durch Löten verbunden werden, wobei bleifreies Lot verwendet wird.
  • Das bleifreie Lot im Dokument US-A-5985212 enthält 2,0 bis 5,0 Gew.-% Cu, 1,0 bis 6,0 Gew.-% In und die Restmenge ist Sn.
  • Das bleifreie Lot im Dokument US-A-3097965 enthält 1,0 bis 7,0 Gew.-% Cu, 0,01 bis 1,0 Gew.-% In und die Restmenge ist Sn.
  • Das bleifreie Lot im Dokument JP-A-09-155586 enthält 0,7 Gew.-% Cu, 1,0 Gew.-% In, 0,5 Gew.-% Ag und die Restmenge ist Sn.
  • Gemäß einem ersten Aspekt der Erfindung ist ein elektronisches Gerät angegeben, das umfaßt:
    • – eine Leiterplatte und
    • – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots miteinander verbunden sind, das enthält: Cu: 0 ~ 2,0 Masse-%, In: 0,1 ~ 7,0 Masse-%, Sn: Restmenge und wobei eine Lötverbindung durch Ausbildung einer Plattierungsschicht aus Sn-(1 ~ 10)Masse-% Bi auf der Elektrode des elektronischen Bauteils hergestellt ist.
  • Gemäß einem zweiten Aspekt der Erfindung ist ein elektronisches Gerät angegeben, das umfaßt:
    • – eine Leiterplatte und
    • – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots miteinander verbunden sind, das enthält: Cu: 0,1 ~ 1,5 Masse-%, In: 0,5 ~ 2,0 Masse-% Ag: 0 ~ 1,0 Masse-% und Sn: Restmenge und eine Lötverbindung durch Ausbildung einer Plattierungsschicht aus Sn-(1 ~ 10) Masse-% Bi auf der Elektrode des elektronischen Bauteils hergestellt ist.
  • Gemäß einem dritten Aspekt der Erfindung ist ein elektronisches Gerät angegeben, das umfaßt:
    • – eine Leiterplatte und
    • – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots miteinander verbunden sind, das enthält: Cu: 0,1 ~ 1,5 Masse-%, In: 0,5 ~ 7,0 Masse-%, Bi: 0 ~ 1,0 Masse-%, und Sn: Restmenge, und eine Lötverbindung durch Ausbildung einer Plattierungsschicht aus Sn-(1 ~ 10) Masse-% Bi auf der Elektrode des elektronischen Bauteils hergestellt ist.
  • Gemäß einem vierten Aspekt der Erfindung ist ein elektronisches Gerät angegeben, das umfaßt:
    • – eine Leiterplatte und
    • – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots miteinander verbunden sind, das enthält: Cu: 0 ~ 2.0 Masse-%, In: 0,1 ~ 7,0 Masse-%, Sn: Restmenge.
  • Gemäß einem fünften Aspekt der Erfindung ist ein elektronisches Gerät angegeben, das umfaßt:
    • – eine Leiterplatte und
    • – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots miteinander verbunden sind, das enthält: Cu: 0,1 ~ 1,5 Masse-%, In: 0,5 ~ 7,0 Masse-%, Ag: 0 ~ 1,0 Masse-%, Sn: Restmenge und eine Lötverbindung durch Ausbildung einer Plattierungsschicht aus Sn-(0,2 ~ 2) Masse-% Cu auf der Elektrode des elektronischen Bauteils hergestellt ist.
  • Gemäß einem sechsten Aspekt der Erfindung ist ein elektronisches Gerät angegeben, das umfaßt:
    • – eine Leiterplatte und
    • – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots miteinander verbunden sind, das enthält: Cu: 0,1 ~ 1.5 Masse-%, In: 0,5 ~ 7,0 Masse-%, Bi: 0 ~ 1,0 Masse-% und Sn: Restmenge, und und eine Lötverbindung durch Ausbildung einer Plattierungsschicht aus Sn-(0,2 ~ 2) Masse-% Cu auf der Elektrode des elektronischen Bauteils hergestellt ist.
  • In ihren verschiedenen Aspekten bietet die vorliegende Erfindung eine verbesserte Stoß- oder Schlagfestigkeit des elektronischen Geräts für den Fall eines Herunterfallens. Sie kann außerdem die Zuverlässigkeit einer Lötverbindung bei einem mittels Die-Bonden verbundenen Silicium-Chip oder dergleichen in einer Halbleitervorrichtung verbessern, auf den ein Temperaturwechsel einwirken könnte, der eine starke Verformung verursachen könnte, bei der Aufbringung von Kontaktierungsflecken auf BOA (Ball Grid Arrays), CSP, WPP, Flip-Chips usw. oder ein Stromversorgungs-Modul, auf das eine hohe Spannung einwirkt, usw.
  • Insbesondere durch den Einsatz eines Materials, das sich leicht verformen und besser als ein Lot vorn Typ Sn-Ag-Cu dehnen läßt, wenn stoßartige große Kräfte auf das Lot einwirken, kann eine Spannungsbelastung an der Verbindungsgrenzfläche der Teile eliminiert werden, ohne dass die Zuverlässigkeit im Wärmezyklus der Verbindung herabgesetzt wird, wodurch die Festigkeit bei einem Fall und die Schlagfestigkeit, sowie die Thermoschock-Isolierungsfunktion gegen große Verformungen verbessert wird. Wenn nämlich bleifreies Lot auf Zinn-Basis im Verbindungsabschnitt verwendet wird, dann wird durch Lösen von Indium – das weicher ist als Zinn – in der Matrix von Zinn oder Zinn-Kupfer ein Material hergestellt, das wenig Spannung hat und einfach zu verformen ist, wodurch sich die Festigkeit bei einem Fall, sowie die Schlagfestigkeit durch Dämpfung des auf die Verbindungsgrenzfläche beim Hinabfallen ausgeübten Schlages verbessert.
  • Hierdurch wird die Schlagenergie beim Hinabfallen durch plastische Verformung des Lots an sich gedämpft, so dass die auf die Verbindungsgrenzfläche ausgeübte Spannung verringert wird. Daher wird auf die Verbindungsgrenzfläche keine hohe Schlagkraft einwirken und die Schlagfestigkeit wird erhöht.
  • Andererseits wird sogar bei einer Löt-Kontaktierungsverbindung der Halbleitervorrichtung mit mittels Die-Bonding befestigtem Silicium- Chip oder dergleichen, bei der Montage von BGA, CSP, WPP (Wafer Process Package), Flip-Chip und der Verbindung eines großflächigen Stromversorgungs-Moduls, auf das eine hohe Spannung einwirkt, nach dem Löten, das eine starke Verformung bewirkt, sowie nach einem Thermoschock-Beschleunigungstest oder dergleichen, ein Bruch infolge der Spannungskonzentration an der Grenzfläche verhindert, und die Zuverlässigkeit der Verbindung kann durch den Einsatz eines Materials erreicht werden, das eine niedrige Festigkeit aufweist und leicht zu verformen ist.
  • Die vorliegende Erfindung kann anhand der folgenden detaillierten Beschreibung und der beigefügten Zeichnungen der bevorzugten Ausführungsform leichter verstanden werden, welche jedoch keine Einschränkung der Erfindung bedeuten und lediglich der Erläuterung und dem besseren Verständnis dienen.
  • In den Zeichnungen zeigen:
  • 1A und 1B eine Darstellung, die ein Stoßübertragungs-Modell zeigt, wenn ein Mobiltelefon heruntergefallen ist,
  • 2 eine Darstellung, die den Summenbetrag Ag bis Sn-0,7 Cu, angetragen an Dehnung und Zugfestigkeit zeigt,
  • 3 eine Darstellung, die den Summenbetrag Ag bis Sn-0,5 Cu, angetragen an Dehnung und Zugfestigkeit zeigt,
  • 4 eine Darstellung, die zeitliche Änderung einer Schlagkraft,
  • 5A und 5B eine Darstellungen, die Baugruppen zeigen,
  • 6 eine Darstellung, die ein Schnitt durch ein Stromversorgungs-Modul zeigt,
  • 7A und 7B Darstellungen, die einen Schnitt durch ein BGA- und CSP- Modell eines drahtgebundenen leitenden Harz-Kontaktierungsflecken zeigen,
  • 8 eine Darstellung, die ein Schnittmodell einer gedruckten Leiterplatte zeigt, auf der ein BGA, ein CSP, ein Modul, Chipteile usw. montiert sind, und
  • 9A und 9B eine Darstellung, die Schnittmodelle eines verbundenen CSP-Bauteils auf einer organischen gedruckten Leiterplatte zeigt.
  • Die vorliegende Erfindung ist im folgenden im Einzelnen, bezogen auf die bevorzugte Ausführungsform der vorliegenden Erfindung, unter Bezug auf die beigefügten Zeichnungen beschrieben. In der folgenden Beschreibung sind zahlreiche spezifische Einzelheiten für ein gründliches Verständnis der vorliegenden Erfindung ausgeführt. Dem einschlägigen Fachmann ist jedoch bewußt, dass die vorliegende Erfindung auch ohne diese spezifischen Einzelheiten verwendet werden kann. In einem anderen Beispiel ist, zur Vermeidung einer unnötigen Unverständlichkeit der vorliegenden Erfindung, der bekannte Aufbau nicht im Einzelnen gezeigt.
  • Zunächst wird der Fall beschrieben, daß ein elektronisches Gerät, beispielsweise ein Mobiltelefon oder dergleichen, heruntergefallen ist.
  • In einem Gehäuse des elektronischen Geräts, beispielsweise einem Mobiltelefon oder dergleichen, sind verschiedene Bauteile mit einem hohen Integrationsgrad (BGA, CSP, TSOP (Thin Small Outline Package), TQFP (Thin Quad Flat Pack) usw.) auf einer gedruckten Leiterplatte montiert. Solche Teile und die Großintegrationsteile werden selten beim normalen Herunterfallen beschädigt. Fallen sie aber von einer hochgelegenen Ort an einer bestimmten Stelle herunter, kann es bei einer bestimmten Zusammenstoßbedingung durch den starken Schlag zu einer Beschädigung an der Verbindungsgrenzfläche der Verbindungen kommen. Die gewichtigen Teile, die Großintegrationsteile usw., könnten diesem sogar bei erhöhter Beschleunigung standhalten. Ein wesentliches Problem stellt die Biegeverformung der gedruckten Leiterplatte aufgrund der Schlagkraft und des in der gedruckten Leiterplatte übertragenen Stoßes dar. Es muß nicht eigens betont zu werden, dass für die Abdämpfung einer solchen Schlagkraft die Stoßdämpfungsfähigkeit des Gehäuses und der gedruckten Leiterplatte wichtig ist. Bei einem Impulsstoß wird das Gehäuse fast nicht durchgebogen, kann aber für die Rolle und die Leistung eines Dämpfers vorgesehen werden. Die Schlagkraft auf die gedruckte Leiterplatte wird über das Gehäuse unter Aufbringung einer Last von der gedruckten Leiterplatte auf eine Lötverbindung übertragen. Die gedruckte Leiterplatte ist relativ groß und läßt sich in Längsrichtung leicht biegen. Daher kann durch eine starke Biegung eine Schlagkraft in einer Grundschwingung ausgeübt werden, die eine halbe Wellenlänge beträgt. Zu diesem Zeitpunkt wird eine freie Schwingung unter einer Bedingung verursacht, in der der Umfangsabschnitt der gedruckten Leiterplatte gedämpft wird. In der gedruckten Leiterplatte wird eine senkrechte Schwingung einer hohen Frequenz übertragen und erzeugt eine laterale Welle. Die senkrechte Schwingung ist eine elastische Welle und stellt eine Bewegung dar, die direkt der Reihe nach übertragen wird. Ein solcher Stoß kann absorbiert werden, indem in einem Trägerteil der gedruckten Leiterplatte eine pufferähnliche Funktion vorgesehen ist. Größere Kräfte, die vom Trägerteil nicht vollständig absorbiert werden können, können auf die Verbindung einwirken. Ist im Begrenzungsteil der gedruckten Leiterplatte kein Dämpfer vorhanden, wird diese große Kraft über die gedruckte Leiterplatte direkt auf die Verbindung übertragen. Andererseits erzeugt die seitliche Schwingung, obwohl sie in Abhängigkeit von der Begrenzungsbedingung der gedruckten Leiterplatte variabel ist, infolge der Verformung der gedruckten Leiterplatte augenblicklich eine starke Verformung und eine hohe Biegespannung und führt durch die Biegung der gedruckten Leiterplatte usw. zu einem Bruch an der Interferenz.
  • 1 zeigt ein Stoßübertragungs-Modell (1A), das den Einfluß eines Schlages auf eine Verbindung 8 eines Großintegrationsbauteils 7 oder dergleichen infolge einer natürlichen Schwingung der gedruckten Leiterplatte, wenn das elektronische Gerät, z.B. ein Mobiltelefon, heruntergefallen ist und der Endabschnitt 4 auf die Bodenfläche 5 aufprallt und ein Schlag vom Gehäuse über die Begrenzungsteile 9 auf die gedruckte Leiterplatte 6 übertragen wird. Das ist im Schwingungsmodus mit einer Dämpfung mit einem einzigen Freiheitsgrad ausgedrückt und es wird ein Stoßübertragungs-Modell betrachtet, wie in 1B gezeigt ist. Die Stoßübertragung erfolgt als senkrechte Schwingung und als seitliche aufeinanderfolgende Schwingung der Bodenfläche, des Gehäuses, des Begrenzungsteils, der gedruckten Leiterplatte, der Verbindung und des Großintegrationsbauteils. Die Dämpfung kann als eine Dämpfungsfolge des Verlustes durch den Aufprall auf die Bodenfläche und das Gehäuse, des Verlustes durch die Materialdämpfung des Gehäuses, des Verlustes durch die Materialdämpfung des Begrenzungsteils, Verlustes durch die Reibung zwischen dem Begrenzungsteil, dem Gehäuse und der gedruckten Leiterplatte, des Verlustes durch die Materialdämpfung, des Verlustes durch die Materialdämpfung des Lots, des Verlustes durch die Materialdämpfung des Großintegrationsbauteils usw. angesehen werden. Unter Berücksichtigung des Stoßübertragungsweges von der Bodenfläche zum Großintegrationsbauteil, kann das Dämpfungssystem in Materialdämpfung einschließlich Lot und struktureller Dämpfung einschließlich Reibung eingeteilt werden. Beim Schwingungsübertragungssystem von der Bodenfläche zum Großintegrationsbauteil über das Gehäuse, das Begrenzungsteil, die gedruckte Leiterplatte, bewirkt die Verbindung zur Übertragung des Schlags in Form einer seitlichen Schwingung als Maximumsstelle möglicherweise allgemein eine Verformung, ein natürlicher Schwingungsmodus an der halben Wellenlänge in Längsrichtung der gedruckten Leiterplatte unter Biegung des zentralen Abschnitts der gedruckten Leiterplatte. Zu diesem Zeitpunkt wirkt augenblicklich eine große Biegespannung auf die Lötverbindung ein. Bei einem Lot mit einer hohen Eigensteifigkeit kann die Verformung vom Lot absorbiert werden, indem sie sich auf eine große Fläche der Verbindungsgrenzfläche auswirkt. Hält diese das nicht aus, kommt es zu einem Bruch. Zu diesem Zeitpunkt kann, wenn das Lot weich ist, die auf die Verbindungsgrenzfläche aufzubringende Kraft durch die Verursachung einer plastischen Deformation absorbiert werden. Es ist anzumerken, daß die Schlagkraft durch ihr eigenes Gewicht beim ausgeübten Schlag als klein anzusehen ist, da die im Mobiltelefon verwendeten Teile, wie z.B. das Großintegrationsbauteil, typischerweise klein und leicht sind.
  • Es wurde daher eine Untersuchung über einen Zusatz von Indium zur Absenkung der Löttemperatur durchgeführt, zur Erzielung einer Verformbarkeit des Lotes an sich, zur sicheren Erzielung einer hohen Zuverlässigkeit gegenüber einem Wärmezyklus oder dergleichen, zur Modifizierung der Eigenschaft des Zinnkristalls, die das Lot daran hindert, eine Verformung zu verursachen, damit es sich leicht in einer Matrix löst, aber nur schwer gehärtet werden kann, damit sicher eine hohe Zuverlässigkeit gewährleistet wird.
  • Da es insbesondere wichtig ist, einer Zinnmatrix (Kristall) an sich eine hohe Verformbarkeit zu erteilen, wurde eine Untersuchung über einen Zusatz von Indium unter Verwendung eines eutektischen Sn-Cu-Lots durchgeführt, das weich ist und eine ausgezeichnete Dehnung aufweist.
  • 2 zeigt eine Dehnung 1 und die Zugspannung 2, wenn Indium zu Sn-0,7Cu zugegeben wurde. Es ist die horizontale Achse unter Anwendung eines Logarithmus gezeigt.
  • Aus 2 geht hervor, dass die Dehnung nur verbessert werden kann, indem Indium lediglich in einer Menge von etwa 0,2 bis 7,0 Masse-% zu Sn-0,7Cu zugegeben wird. Insbesondere ist bei einer Zugabe von etwa 0,5 bis 2,0 Masse-% Indium zu erkennen, dass gegenüber Sn-0,7Cu eine Verbesserung der Dehnung um größer oder gleich 10 % erzielt werden kann. Allgemein wird dem Kristallkorn eine kleine Menge Metall zugegeben, wodurch die Festigkeit erhöht, die Dehnung aber verringert wird. Da aber Indium weicher als Zinn ist, wird die Festigkeit nicht gesteigert, sondern es können bessere Dehnungskennwerte erzielt werden. Wenn die Festigkeit verringert wird und die Dehnung erhöht, können die in der Grenzfläche aufgebrachten Spannungen verringert und die Schlagfestigkeit erhöht werden. Wird eine hohe Kraft aufgebracht, kann die Schlagenergie durch die Verformung des Lots absorbiert werden.
  • Ist die Menge des zugegebenen Indiums kleiner als etwa 2 Masse-%, ändert sich die Dehnungskraft nur ein wenig. Wenn jedoch die zugegebene Menge Indium größer oder gleich 5 Masse-% ist, verringert sich die Schmelztemperatur und die Dehnungskraft nimmt zu. Wenn die Dehnungskraft zunimmt, ist es sogar dann schwer, das Lot zu verformen, wenn ein starker Schlag aufgebracht wird, so dass sich die Schlagfestigkeitskennwerte verschlechtern. Demgemäß läßt sich hinsichtlich der Zugspannung sagen, dass eine Menge größer oder gleich 5 Masse-% Indium nicht zugegeben werden sollte.
  • Andererseits hat das als Basis verwendete eutektische Sn-Cu-Lot einen um etwa 10 °C höheren Schmelzpunkt als das eutektische Sn-Ag-Cu-Lot. Daher ist das eutektische Sn-Cu-Lot nicht für eine Oberflächenmontage in Betracht gezogen worden. Jedoch wird der Schmelzpunkt durch den Zusatz von Indium, wie oben erläutert, erniedrigt, und es wird ein Löten bei einer Temperatur möglich, die der des eutektischen Sn-Ag-Cu-Lot vergleichbar ist. Es ist hier anzumerken, dass, wenn eine Sn-Cu-Zusammensetzung die Basis bildet, da dem eutektischen Sn-0,7Cu-Lot Indium zugesetzt wird, obwohl je nach der Indiummenge variabel, die Kupfermenge bevorzugt etwa 0,1 bis 0,7 Masse-% kleiner als beim eutektischen Lot sein sollte. Ist die Metallbeschichtung Kupfer, ist es unter Berücksichtigung einer Verhinderung des Upstagings bevorzugt, eine größere Menge Indium zuzugeben. Daher ist Kupfer in einer Menge von 0 bis 2,0 Masse-% effektiv.
  • In der folgenden Tabelle 1 sind die Schmelzpunkte (Linie der flüssigen Phase, Linie der festen Phase) und die Härte der Sn-Cu-In-Lote gezeigt. Die Geschwindigkeit des Temperaturanstiegs beträgt 2 °C/Minute. Wenn die Härte gemessen wird, wird ein Gewicht von 100 g aufgebracht. Durch den Zusatz von Indium zum eutektischen Sn-Cu-Lot wird ein Verbindungsaufbau realisiert, bei dem Löttemperatur und Lötfestigkeit verringert ist, die Dehnung aber nicht verringert ist. In allen Beispielen, obwohl Indium zugegeben wird, weil weiches Indium in der Zinnmatrix löslich ist, ändert sich die Härte nur ein wenig.
  • Wie oben beschrieben, wird durch den Zusatz von Indium, das in die Sn-In-Matrix eindringt, die Dehnung (Verformbarkeit) aufrechterhalten, und das Lot an sich wird weicher als im Fall von Sn auf der Basis eines eutektischem Sn-Cu-Lots; ferner kann die Spannungskonzentration in der Grenzfläche vermieden werden, so daß eine Verbesserung der Schlagfestigkeit und der Temperaturwechselbeständigkeit von elektronischen Teilen sogar bei Loten vom Sn-Typ erzielt werden kann. Durch den Zusatz von Indium ändert sich nämlich die Zugspannung nicht wesentlich, aber die Dehnung wird vergrößert. Wenn daher ein Schlag aufgebracht wird, wird das Lot an sich verformt und absorbiert die Schlagenergie. Da keine großen Kräfte einwirken, können in der Verbindungsgrenzfläche bei der Lot-Bump-Verbindung von BGA, CSP, WPP, Flip-Chips oder dergleichen, Brüche an herkömmlich erzeugten Grenzfläche eingeschränkt werden. Dies Phänomen ist nicht nur in Bezug auf die Schlagfestigkeit, sondern auch die Temperaturwechselbeständigkeit im Wärmezyklus wirksam. Tabelle 1
    Nr. Zusammensetzung Schmelzpunkt °C (flüssige Phase, feste Phase) Härte (Hv)
    1 Sn-0,7Cu* 232,8 ~ 229,2 18
    2 Sn-0,7Cu-0,2In 232,2 ~ 228,7 12
    3 Sn-0,7Cu-0,5In 231,6 ~ 227,4 13
    4 Sn-0,7Cu-1,0In 230,8 ~ 225,7 13
    5 Sn-0,7Cu-2,0In 228,5 ~ 220,9 13
    6 Sn-0,7Cu-5,0In 222,7 ~ 215,4 19
    • * außerhalb der Ansprüche
  • In der Diskussion wurde das eutektische Lot vom Sn-Cu-Typ als Basis gewählt, das eutektische Lot vom Sri-Cu-Typ ist an sich ein Material mit einer ausgezeichneten Dehnung.
  • Bezüglich der Lote der Basis wurde, zusätzlich zum eutektischen Lot vom Sn-Cu-Typ, eine Untersuchung der Lote vom Sn-Ag-Typ und vom Sn-Sb-Typ durchgeführt. Wenn jedoch ein Lot vom Sn-Ag-Typ als Basis gewählt wird, wird die nadelförmige Ag3Sn-Verbindung im Zinn verteilt und verstärkt, oder es bildet sich Ag3Sn in Netzwerkform im granularen Zinnteil, und nach einem Schlag oder einem Thermoschock nimmt die Festigkeit zu und überträgt die Spannung direkt auf die Verbindungsgrenzfläche. An der Grenzfläche des schwachen Teils kann dann ein Bruch auftreten.
  • Im Sn-Sb-Lot wird Antimon in Zinn gelöst und verstärkt und wird angereichert und verringert, ähnlich wie beim Sn-Ag-Lot, die Verformbarkeit. Daher ist ein Sn-Cu-Lot als Basis bevorzugt.
  • Es wurde ferner ein Sn-Ag-Cu-Lot untersucht. 3 zeigt die Beziehung zwischen Dehnung 1 und Zugspannung 2 in einem Fall, in welchem dem Sn-0,7Cu-Eutektikum Silber zugegeben wurde (228 °C).
  • Wie aus 3 zu ersehen ist, führt eine kleinere Menge Silber zu einer Dehnung und verringert demgegenüber die Zugspannung. Im Sn-0,7Cu-Lot erreicht die Dehnung ihr Maximum und die Zugspannung ihr Minimum. Deshalb sind eine Verbesserung der Verformbarkeit und eine Verbesserung in Bezug auf eine Verringerung der Spannungslast am Verbindungsteil des Lots durch Silber nicht zu erwarten.
  • Aus diesem Ergebnis ist andererseits zu erwarten, dass durch eine geringere Verteilung des nadelförmigen Ag3Sn in der Zinnmatrix eine größere Dehnung und eine niedrigere Festigkeit erzielt werden. Es läßt sich nämlich einschätzen, dass eine Verbesserung der Schlagfestigkeit bei weniger Silber erreicht werden kann. Daher wird nicht nur dem Lot vom Sn-Ag-Cu-Typ, sondern auch dem Lot vom Sn-Ag-Typ die gleiche Wirkung des Ag3Sn zugeschrieben, dass nämlich eine ausreichende Schlagdämpfungsfunktion nicht erreicht werden kann.
  • Im Sn-0,7Cu-Lot ist andererseits Cu6Sn6 in der Zinnmatrix verteilt. Verglichen mit dem eutektischen Sn-3,5Ag-Lot wird die Verteilungsmenge klein und bei Cu6Sn5 handelt es sich nicht um ein kapillares Kristall wie bei Ag3Sn. Daher beeinträchtigt Cu6Sn5 im eutektischen Sn-0,7Cu-Lot nicht die intergranulare Verformung.
  • Im Wärmezyklustest von zwei Durchgangslochverbindungen aus Sn-3Ag-0,7Cu und Sn-0,7Cu zeigen Dendrite des Sn-3Ag-0,7Cu-Lots eine Tendenz zu linearem Wachstum. Eine plastische Verformung an der Stelle, an der nach dem Wärmezyklustest Spannung aufgebracht wird, ist von außen schwer zu erkennen und ein gerader Riß ist zu sehen. Das Wachstum von Dendriten aus dem Sn-0,7Cu-Lot ist nicht so geradlinig und zeigt eine klare plastische Verformung in seinem äußeren Aussehen an der Stelle, wo nach dem Wärmezyklustest Spannung auftritt.
  • Aus dem Obengesagten geht hervor, dass das Sn-Cu-Lot sich bei einem Thermoschock in Bezug auf die Verbindung besser als das Sn-Ag-Lot oder das Sn-Ag-Cu-Lot verhält. Das Lot vom Sn-Cu-Typ wird als Basis-Lot gewählt.
  • 4 zeigt die Änderung der von der Verbindung übertragenen Schlagkraft mit der Zeit, die von einem am Großintegrationsbauteil befestigten Beschleunigungssensor gemessen wurde. Eine Hochfrequenzwelle 10 stellt eine elastische Längswelle dar. In 4 ist zur Darstellung einer Schlagdämpfung mit dem Ablauf der Zeit in der senkrechten Achse die Schlagkraft und in der horizontalen Achse die Zeit angetragen. Es wird angenommen, dass die seitliche Schwingung zu diesem Zeitpunkt am Maximum ist, obwohl eine zeitliche Verschiebung vorliegen kann. In 4 zeigt die Extinktionskurve 1 die Änderung der Schlagkraft im herkömmlichen eutektischen Sn-Pb-Lot, die Extinktionskurve 2 zeigt die Änderung der Schlagkraft im herkömmlichen Sn-3,5Ag-0,7Du-Lot und Extinktionskurve 3 zeigt die Änderung der Schlagkraft im Sn-0,5Cu-3In-Lot. Es wird angenommen, dass die auf die Verbindung aufgebrachte Schlagkraft die gleiche ist. Bei einer großen Schlagkraft verursacht das herkömmliche eutektische Sn-Pb-Lot an sich leicht eine Verformung (da Sn und Pb feine Partikel sind, die eine große Oberfläche und eine Disposition zur Verformung infolge des Fließens in der Korngrenze haben). Daher wird die Schlagkraft vom Lot infolge der Verformung des Lots in der Verbindung absorbiert. Die Temperaturabhängigkeit und die Biegegeschwindigkeitsabhängigkeit sind jedoch groß, es liegt eine gute Wirksamkeit gegen einen Schlag bei Raumtemperatur vor. Andererseits hat das Sn-3,5Ag-0,7-Cu-Lot als typisches Lot vom Sn-Ag-Cu-Typ eine hohe Festigkeit und ist schwer zu verformen, um die Schlagkraft direkt auf die Fugengrenzfläche zu übertragen. Ist die Verbindungsgrenzfläche niedrig, kann die Grenzfläche brechen.
  • Aufgrund des Charpy-Schlagtests ist bekannt, dass das Lot vom Sn-Ag-Typ (Sn-4Ag) eine höhere Absorptionsenergie als das eutektische Sn-Pb-Lot (Sn-40Pb) aufweist (vgl. beispielsweise in "Mounting Technology of Surface Mount Type LSI Package and Reliability Thereof", Oyo Gijutsu Shuppan Inc., S. 368, Nov. 16, 1988). Danach beträgt die Schlagfestigkeit bei Raumtemperatur für Sn-40Pb 32·5 J (24 (ft-lb)), für Sn-4Ag 51·5 J (38 (ft-lb)) und für Pb-10Sn 10·8 J (8 ft-lb)). Es ist andererseits auch bekannt, dass sich die Absorptionsenergie verringert, wenn Sn-Ag Eismut zugegeben wird (beispielsweise in "12th Environment Adapted Mounting Technology Forum", S. 4-1, Nov. 28, 2000). Durch die Zugabe von Eismut wird das Lot spröde. Es ist daher selbstverständlich zu erwarten, dass die Zugabe von Eismut den Schlagwert verringert. Es ist ferner abzuschätzen, dass ein Lot mit einem hohen Bleigehalt (Pb-10Sn) einen niedrigen Schlagwert aufweist.
  • Das Lot vom Sn-Pb-Typ hat selbstverständlich eine hohe Biegegeschwindigkeit beim Aufbringen eines Schlags und es weist eine signifikante Biegegeschwindigkeits- und Temperaturabhängigkeit auf. Unter Berücksichtigung der Tatsache, dass ein Herunterfallen des Mobiltelefons, bei dem das gegenwärtig gebräuchliche eutektische Sn-Pb-Lot verwendet wurde, kein Problem darstellte, wird ein derartiges Problem beim Herunterfallen bei Raumtemperatur auch nicht auftreten. Hier hat ein Lot mit einem hohen Bleigehalt eine geringere Temperaturabhängigkeit und Biegeabhängigkeit und eine ausgezeichnete Stabilität. Bei einem Lot mit einem hohen Zinngehalt verringert sich der Schlagwert bei niedrigen Temperaturen (–55 °C) abrupt. Der Grund ist eine gesteigerte Sprödigkeit. Dehnung und Festigkeit können aber sicher gewährleistet sein und normalerweise tritt kein Problem auf. Aus diesen Daten läßt sich eine Beziehung zum folgenden Phänomen beobachten.
  • Früher war es bei einem Lot vom Sn-Ag-Cu-Typ und einem Verbindungsaufbau, auf den der Wärmezyklus stark einwirkt, sehr wahrscheinlich, dass die Verbindungsgrenzfläche an einigen Stellen beschädigt wird, da das Lot an sich nicht leicht verformbar ist. Beim Stoß nach dem Herunterfallen wird angenommen, dass ein Verhalten, ähnlich dem oben beschriebenen, verursacht wird. Ist das Lot weich (die Spannung ist gering und die Dehnung ist ausgezeichnet), kann das Lot eine Verformung verursachen und eine große Spannung wirkt auf die Verbindungsgrenzfläche ein. Das ist die Funktion des Lots. Das eutektische Sb-Pb-Lot hat solch eine ausgezeichnete Funktion. Das Lot mit einem hohen Bleigehalt (Sn-10Pb) ist ebenfalls weich und hat eine ähnliche Funktion. Der Mechanismus des Lots mit hohem Bleigehalt hat einen Aufbau, in dem Zinn in der Bleimatrix gelöst ist, die weich ist. Obwohl es im metallographischen Aufbau einen Unterschied zum eutektischen Sn-Pb-Lot (Ansammlung von feinem Kristall) gibt, kann ein ähnlicher Effekt erreicht werden, da auf die Verbindungsgrenzfläche keine Spannung aufgebracht wird.
  • Der Grund, warum das Lot vom Sn-Ag-Cu-Typ, das im Charpy-Test einen hohen Schlagwert aufweist, für einen Aufschlag beim Herunterfallen nicht geeignet ist, liegt in seiner zu hohen Festigkeit. Wie aus 3 zu erwarten ist, ist der Grund der, dass im Zinnkristall Ag3Sn in Nadelform verteilt ist, wodurch eine verstärkte Zusammensetzung gebildet wird. Es ist zu erwarten, dass durch die Verringerung des Silbergehalts die Festigkeit verringert und die Dehnung erhöht werden kann. Im Zinnkristall dispergiertes Cu6Sn5 weist eine kleine Kupfermenge im Zinnkristall auf und bildet keine nadelförmigen Kristalle wie Ag3Sn, wodurch der Schmelzpunkt von 232 °C auf 227 °C gesenkt wird. Zur Verstärkung der Stoßdämpfungsleistung ist es erforderlich, die Festigkeit des Lots zu verringern, die Dehnung zu erhöhen und eine leichtere Verformbarkeit zu erzielen. Es ist daher sehr wirksam, Indium zuzugeben, das im Zinnkristall leicht gelöst wird und weicher als Zinn ist. Hierdurch kann auch der Schmelzpunkt gesenkt werden.
  • Eines der typischen Beispiele der vorliegenden Erfindung, das Lot vom Typ Sn-0,5Cu-3In, kann, wie in Kurve 3 gezeigt ist, als eutektisches Lot vom Sn-Pb-Typ die Schlagenergie nicht absorbieren, zeigt aber hohe Schlagdämpfungskennwerte in Abhängigkeit vom Verformungseffekt, wenn der Zinnmatrix Indium zugegeben wurde. Diese Verformungskennwerte beruhen auf der intergranularen Verformung aufgrund der Weichheit der Zinnmatrix. Eine größere Indiummenge führt zu einem niedrigeren Schmelzpunkt, und solange sich der Absolutwert der Festigkeit nicht erhöht, kann ein gewisser Schlagkraftdämpfungseffekt erzielt werden. Hieraus ist zu ersehen, dass Schlagfestigkeit und Temperaturwechselbeständigkeit der verbundenen Teile durch die Verwendung eines Lots vom Sn-Cu-In-Typ verbessert werden kann.
  • Als nächstes wird ein Beispiel zur Verbesserung der Zuverlässigkeit der Verbindung beschrieben, wie sie zur Verbindung des mittels Die-Bonden hergestellten Silicium-Chips der Halbleitervorrichtung oder dergleichen oder des großflächigen Stromversorgungs-Moduls verwendet wird, auf welche eine hohe Spannung einwirkt.
  • 5A zeigt ein Schnittmodell des Aufbaus eines Harzbauteils 13 hoher Integrationsdichte, bei dem die Metallbeschichtung auf der Rückseite eines Silicium-Chips 11 vorgesehen ist und der Silicium-Chip 11 mittels Die-Ronden auf einer mit Ni/Au plattierten Fe-Ni-Legierung (Basis) 12 aufgebracht ist. Ein Anschluß am Silicium-Chip 11 ist über einen Bonding-Draht 14 elektrisch mit einem Anschlußdraht 15 verbunden. Das Ronden 16 erfolgt unter Verwendung einer etwa 150 μm dicken Lotfolie und durch flußmittelloses Löten in einer Stickstoff- oder Wasserstoffatmosphäre. Ist Waschen im nachfolgenden Verfahren möglich, kann eine Lötpaste verwendet werden. In diesem Fall ist eine Reflow- Verbindung an der Atmosphäre vorzusehen. Ist die Differenz der Wärmeausdehnungskoeffizienten zwischen dem Silicium-Chip und der Basis groß, oder wenn ein großer Chip verbunden werden soll, wenn das herkömmliche Sn-Ag-Cu-Lot, das eine hohe Festigkeit und hohe Steifigkeit aufweist, verwendet wurde, kann der Chip unter harten Nutzungsbedingungen im Wärmezyklustest brechen. Wenn demgegenüber das Sn-Cu-In-Lot verwendet wird, kann ein Bruch des Silicium-Chips verhindert werden, da das Lot bei einer relativ niedrigen Spannung eine Verformung erzeugen kann. Es wird insbesondere ein Lot benötigt, das einen hohen Schmelzpunkt hat, bevorzugt sind: Sn-0,7Cu-0,1In oder Sn-0,1In, Sn-0,2In, Sn-(0,3 ~ 0,7)Cu-lIn oder Sn-(0,3 ~ 0,7(Cu-2In) usw.
  • 5b zeigt ein Beispiel, in dem ein bloßer Chip, CSP oder BGA mit einer gedruckten Leiterplatte 17 verbunden ist. Das Lot für eine externe Verbindung kann in Form eines Kügelchens auf eine Chip-Trägerplatte eines CSP, BGA usw. oder in Form einer Lötpaste auf die Elektrode auf der gedruckten Leiterplatte aufgebracht werden. Da das Lot 18 für das Bauteil durch ein Harz 19 verstärkt ist, ist die Verformungsbefähigung nicht signifikant. Ist die Wärmehierarchie von Bedeutung, kann eine Kontaktierungsflecken-Verbindung zwischen dem Chip 20 und der Chip-Trägerplatte 21 aus Sn-5Sb oder einem leitenden Harz bestehen. Es ist nämlich lediglich erforderlich, dass der Verbindungsaufbau bei einer höheren Temperatur als dem Schmelzpunkt des Lot-Kontaktierungsfleckens 22 erstellt wird. Andererseits müssen die zu verbindenden Abschnitte auf der gedruckten Leiterplatte 17 Schlagfestigkeit aufweisen. Daher wird Sn-0,5Cu-3In-Lot 22 verwendet. Es wurde festgestellt, dass das Lot vom Sn-Cu-In-Typ bei einem Thermoschock oder einem Schlag um 20 bis 50 % gegen ein Durchbiegen der gedruckten Leiterplatte stärker ist als das Sn-Ag-Cu-Lot. In der gezeigten Ausführungsform wird ferner auf die Anschlußelektrode auf der Chip-Trägerplatte 21 ein Sn-Cu-In-Lötkügelchen aufgebracht. Die Lötkügelchen werden auf der gedruckten Leiterplatte durch das in Form einer Paste aufgebrachte Lot fixiert. In diesem Fall kann durch Aufbringen des Sn-Cu-In-Lots für die Elektrode auf der Chip-Trägerplatte der Schlag an dem Teil absorbiert werden, an dem sich die Spannung konzentriert. Allgemein ist die Chip-Trägerseite oft mit einem Material derart ausgebildet, dass sie mit dem Lot eine hohe Wärmeausdehnungsdifferenz hat und eine kleinere Anschlußfläche hat, damit durch eine Spannungskonzentration ein Bruch verursacht wird. Bei einer bestimmten Ausführung oder einem bestimmten Material ist es möglich, dass die Grenzfläche an der gedruckten Leiterplatte schwächer ist. In einem derartigen Fall läßt sich durch die vorab erfolgte Oberflächenbehandlung der Sn-In- oder In-Plattierung auf der gedruckten Leiterplatte der Indium-Effekt erzielen. Nach der Reflow-Verbindung über das Sn-3Ag-0,5Cu-Kügelchen auf der Chip-Trägerseite oder der Sn-3Ag-0,5Cu-Paste verringert sich nämlich, auch beim homogenen Mischen, der Silbergehalt und durch das Vorliegen von Indium wird die gesamte Paste weicher. In einem bestimmten Prozeß kann mehr indiumreiches Sn-Ag-Cu-Lot (obwohl der Silbergehalt nicht Null sein darf, aber reduziert sein kann) in der Nähe der Grenzfläche auf der Seite der gedruckten Leiterplatte gebildet werden, um so Weichheit und Dehnung zu steigern und eine ausgezeichnete Schlagfestigkeit zu erzielen.
  • 6 ist ein Beispiel für die Anwendung auf ein großflächiges Stromversorgungs-Modul angewendetes. Ein Silicium-Chip 23 weist einen Durchmesser von 20 mm auf und hat eine metallisierte Schicht 24 aus Al/Ti/Ni/Au. Eine Molybdän-Platte 25 dient als spannungsabsorbierendes Material und hat eine Nickelplattierung 26. Ein isolierendes Substrat 27 aus Al2O3 ist mit einer nickelplattierten Wolfram-Sinterschicht 28 versehen. Ferner ist eine Kupferplatte 29 mit einer Nickelplattierung 30 versehen. Zum Löten der obengenannten Komponenten wird eine Lötfolie einer Dicke von etwa 150 μm für eine Reflow-Verbindung unter einer Stickstoff- oder Wasserstoffatmosphäre verwendet worden. Der Lötvorgang kann daher ohne Waschen erfolgen. Falls Waschen möglich ist, kann die Verbindung durch Reflow-Verbindung an der Atmosphäre mit der Lötpaste durchgeführt werden. Als Zusammensetzung des Lots 21 werden Sn-0,7Cu-1In, Sn-0,5Cu-4In, Sn-1,5Cu-5In verwendet. Jede dieser Zusammensetzungen kann einen Bruch des Silicium-Chips verhindern und kann den Wärmezyklustest in einem Temperaturbereich von –55 bis 125 °C mit 1000 Zyklen überstehen, so dass eine hohe Zuverlässigkeit erzielt wird.
  • Anzumerken ist, dass das Sn-Cu-In-Lot eine ausgezeichnete Temperaturwechselbeständigkeit für die einer höheren Beanspruchung ausgesetzten Anschlußteile der Verbindung aufweist, die Chipfestigkeit und Bedampfungsfestigkeit des Chips wird nicht zuverlässig erhalten. Beim Anschlußteil bietet das Sn-Cu-In-Lot eine ausgezeichnete Schlagfestigkeit sowie Temperaturwechselbeständigkeit für den Fe-Ni-Typ, die Anschlußteile vom Cu-Typ, die mit einer Sn-(1 ~ 10)Bi-Plattierung, Sn-(0,2 ~ 2)Cu-Plattierung oder mit der herkömmlichen Sn-10Pb-Plattierung versehen sind, und diese gewährleisten sicher eine hohe Zuverlässigkeit als Verbindung.
  • Wie oben angegeben, kann, wenn schwache Teile durch Oberflächenmontage montiert wurden, auf das Verbindungsteil nach dem Löten eine hohe Spannung einwirken. Wird aber Sn-Cu-In-Lot verwendet, brechen die Teile mit niedriger Bruchfestigkeit nicht und ein bleifreies Löten wird möglich. Ist ein Lot mit einem hohen Schmelzpunkt erforderlich, kann Sn-0,7Cu-0,1In oder Sn-0,1In, Sn-2In, Sn-(0,3–0,7)Cu-1In oder Sn-(0,3–0,7)Cu-2In verwendet werden, und wenn ein Lot mit einem niedrigen Schmelzpunkt erforderlich ist, kann Sn-0,5Cu-5In oder Sn-0,5Cu-7In verwendet werden. Ist die Festigkeit der Komponenten in einem geforderten Maße aufrechtzuerhalten, kann zur Erzielung der erforderlichen Stärke der Verbindung Sn-0,8Ag-0,5Cu-3In etc. verwendet werden.
  • Zur Erhaltung eines bleifreien Lots auf einer Zinnbasis, das leicht zu verformen ist und eine ausgezeichnete Dehnung aufweist, wird Indium, das weicher als Zinn ist, wie angegeben, in der Zinnmatrix gelöst. Hierdurch ist die stoßdämpfende Wirkung, die den Stoß beim Herunterfallen dämpft, zu erwarten. Nach dem Herunterfallen kann die Schlagenergie nämlich durch die plastische Verformung des Lots an sich absorbiert werden und die auf die Verbindung ausgeübte Spannung wird durch deren eigene Verformung in der Weise absorbiert, dass auf die Verbindungsgrenzfläche keine große Schlagkraft einwirkt. Auf diese Weise wird eine ausgezeichnete Schlagfestigkeit erreicht. Bei einem Lot, das bei einem Zusammenstoß schwer zu verformen ist, kann die kinetische Energie nach dem Zusammenstoß direkt auf die Verbindungsgrenzfläche einwirken und dort einen Bruch bewirken.
  • Andererseits kann ein Lot vom Sn-Cu-In-Typ eine hohe Zuverlässigkeit durch Die-Ronden des großflächigen Silicium-Chips oder dergleichen, d.h., der Teile, die leicht brechen, und durch eine Lot-Kontaktierungsverbindung des BGA-, CSP-, WPP-, Flip-Chip-Bauteils oder dergleichen und des großflächigen Stromversorgungs-Moduls, auf das eine hohe Spannung einwirkt, erzielen.
  • Wenn ferner zur Verhinderung einer möglichen Migration oder eines Kurzschlusses usw. kein Silber enthalten ist, wird kein nadelförmiges Kristall durch Silber erzeugt. Daher kann eine sehr zuverlässige Verbindung erhalten werden.
  • Wenn demgemäß bei der BGA-, CSP- und der Montage eines bloßen Chips usw. die obige Zusammensetzung verwendet wird, kann nicht nur eine Verbesserung der Festigkeit gegen ein Herunterfallen und der Schlagfestigkeit des mobilen Produktes, sondern auch eine ausgezeichnete Plattenbiegefestigkeit, sowie die Befähigung erhalten werden, dass auf Anti-Probing untersucht werden kann (Biegefähigkeit). Das Sn-Cu-In-Lot ist andererseits für mittels Die-Bonding verbundenen Silicium-Chip-Bauteilen oder dergleichen, die gegenüber einem eine große Verformung bewirkenden Temperaturwechsel schwach sind, und die Montage eines Stromversorgungs-Moduls als großem Chip ausgebildet. Ferner wird durch eine Zugabe von Indium zu Sn-Cu die Löttemperatur mit der Löttemperatur des Sn-Ag-Cu-Lots vergleichbar. Wenn in einem Sn-Cu-In-Lot eine hohe Festigkeit benötigt wird, kann kleiner/gleich 1 Masse-% Silber zugesetzt werden. Auf diese Weise läßt sich die Verringerung der Dehnung begrenzen.
  • Durch Zusatz von bis zu 1 Masse-% Bismut zu dem Sn-Cu-In-Lot läßt sich ferner die Verkürzung der Lebensdauer begrenzen und eine gute Fließfähigkeit des Lots erreichen. Auf diese Weise ist der Effekt einer Verhinderung von Brückenbildung und der Verhinderung von Chip-Ausschuß zu erwarten.
  • 7a zeigt BGA oder CPS mit Drahtkontaktierung, wobei die untere Seite des Silicium-Chips 20 Bonding durch ein leitendes Harz 48 aufweist. Die Anschlußbereiche bestehen hier bevorzugt aus Ni/Au oder dergleichen, deren Oberfläche sich schwer oxidieren läßt, sie sind stabil (nicht bedampft) und die Kontaktierung kann einen Reflow von 250 °C aushalten. Wenn andererseits bei den Stromversorgungsteilen Drahtkontaktierung verwendet wird, ist es möglich, eine Verbundlotfolie zu verwenden, in der Kupfer und Zinn zur Verbindung mit der intermetallischen Cu-Sn-Verbindung gemischt sind und die ein Bauteil einer den Reflow aushaltenden Festigkeit bildet. Mögliche Verbindungen, außer Cu-Sn, können Ni-Sn, Au-Sn, Ag-Sn, Pt-Sn usw. sein. 7B zeigt einen Kontaktflecken aus dem leitenden Harz 47 im Flip-Chip-Aufbau. Im vorliegenden Falle bestehen beide Anschlußbereiche auf der Chipseite und der Seite der gedruckten Leiterplatte aus Gold, Ni/Au46 und dergleichen, dessen Oberfläche schwer zu oxidieren ist, und bilden eine Verbindung, die den Reflow bei 250 °C aushält. Ferner wird ein Harz 35 eingefüllt, das zur sicheren Erzielung von mechanischer Festigkeit, einer verlängerten Lebensdauer und eines Wärmeausdehnungskoeffizienten von 10 ~ 60 × 10-6/°C einen Elastizitätsmodul von 5 bis 1500 kg/mm2 aufweist.
  • Es ist ferner auch möglich, eine Zinn-Plattierung oder dergleichen an den Anschlüssen der Relaisplatte vorzusehen, zuvor ein Harz auf den Chip-Befestigungsbereich einschließlich des Anschlußbereichs aufzubringen, den Chip, auf den zuvor Kontaktierungsflecken aus Gold oder dergleichen aufgebracht wurden, gegenüber der Kapillare eines Impulsheizgerätes anzuordnen, einen Gold-Kontaktierungsfleck am Anschluß der Relaisplatte anzubringen, anschließend einen solchen Preßdruck aufzubringen, dass der Gold-Kontaktierungsfleck mit der Zinnplattierung in Kontakt kommt, und dann durch Erwärmen zu verschmelzen. Im vorliegenden Fall kann thermoplastisches Harz, das modifiziert werden kann (eine Verringerung des Ausdehnungskoeffizienten kann durch Zusatz von Quarz als Füllstoff erfolgen), zum Füllen eines Spalts zwischen dem Chip und der Relaisplatte sogar dann verwendet werden, wenn dieser höchstens gleich 50 μm ist. Es ist anzumerken, dass die Ausführung des Chip-Anschlusses und des Anschlusses der Relaisplatte nicht auf die obige Ausführung beschränkt ist.
  • Am äußeren Anschluß der Verbindungselektrode verschiedener BGA- und CSP-Bauteile können als Lot-Zusammensetzungen zur Dämpfung der Schlagkraft Sn-0,3Cu-3In, Sn-0,7Cu-2In, Sn-0,7Cu-0,2In, Sn-0,7Cu-5In usw. verwendet werden. Wenn Gold in einem solchen eutektischen Sn-Cu-Lot enthalten ist, wird nadelförmiges Ag3Sn in der Zinnmatrix gelöst und verteilt, das Lot an sich wird so hart, dass es sich nur schwer verformt wodurch an die Verbindungsgrenzfläche größere Spannung aufgebracht wird. Hierauf beruht das Problem des bleifreien Sn-Ag-Cu-Lots. Auch wenn bei einer normalen Verbindung kein Problem auftritt, kann doch bei einem bestimmten Aufbau mit einer kleinen Toleranz der baulichen Form ein Schwachpunkt auftreten. Ein Lot vom Sn-Cu-In-Typ kann ein Maß für einen solchen Schwachpunkt bieten. Sn-Cu ist der verteilte Typ des eutektischen Cu6Sn5-Lots und bildet, im Gegensatz zu Ag3Sn, keine Nadelform aus, hat eine niedrige Härte und verbesserte Dehnung. Sn-Cu weist nämlich eine Zusammensetzung auf, die leicht zu verformen ist, bei der es nur schwer zu einer Spannungskonzentration kommt. Bei eutektischem Sn-0,75Cu hat der Schmelzpunkt den hohen Wert von 228 °C. Durch den Zusatz von Indium wird der Schmelzpunkt niedriger und es wird weiches Indium in der Zinnmatrix gelöst und bildet ein System, welches leichter verformt werden kann. Hierdurch kann die Zusammensetzung für den Fall, bei dem die Schlagfestigkeit, die Flexibilität benötigt, von Bedeutung ist, für den Fall, bei dem auch die Hitzebeständigkeit des Teils berücksichtigt werden muß, und für den Fall gewählt werden, bei dem ferner auch die Verbindungsfestigkeit zu berücksichtigen ist. Der Lötkontaktflecken kann auf dem Relaisplattenanschluß in Form eines Kügelchens, durch Aufdrucken, durch Elektroplattierung oder durch Verzinnen aufgebracht werden.
  • 8 zeigt ein Beispiel, in dem BGA, CSP, TSOP 56, ein Chipteil 51, ein Funktionselement (z.B. ein für die Signalverarbeitung in Mobiltelefonen oder dergleichen verwendetes Hochfrequenz-Modul) usw. auf einem organischen Substrat 54 für ein Mobiltelefon montiert sind. Die maximale Rückflußtemperatur beträgt 235 °C, vergleichbar mit: Sn-0,7Cu-5In (Schmelzpunkt 222,7 ~ 215,4 °C), Sn-3Ag-0,5Cu (Schmelzpunkt 221 ~ 217 °C). Das Hochfrequenz-Modul ist durch die Montage von Chips oder Chipteilen aus GaAs oder Si als passives Element auf einer Platte 27 aus Al2O3 hergestellt, dessen Wärmeleitfähigkeit und mechanische Kennwerte ausgezeichnet sind, und das Teil eines Mehr-Chip-Moduls (MCM) ist. Die Verbindung der mehreren, etwa 2 × 2 mm großen, Chips 20 und der Chipteile 51 ist kompakt, damit die Spannung niedrig bleibt. Die Dimension einer Modulplatte (im vorliegenden Fall einer Al2O3-Platte), auf der die Chips 20 und die Chipteile 51 auf einem Niveau montiert sind, beträgt 10 × 10 mm. Die Zuverlässigkeit der Verbindung ist für die gedruckte Leiterplatte in einem ausreichenden Maße gewährleistet. Insbesondere kann ein Rückschmelzen im Reflow der gedruckten Leiterplatte die Kennwerte des Chips mit Drahtkontaktierung beeinflussen. Daher ist die Rückseite des Chips als Goldelektrode ausgebildet und die Seite des Al2O3-Substrats 27 ist für die Die-Bonding-Verbindung als Ni/Sn-Plattierungselektrode ausgebildet. Die Intermetallverbindung von Gold und Zinn wird beim Reflow bei 260 °C nicht geschmolzen. Es ist hier anzumerken, dass das Chipteil, da es sich auf Niveau 1005 befindet und das Lot beim Reflow der gedruckten Leiterplatte wieder geschmolzen wird, auch bei Verwendung eines Sn-3Ag-0,5Cu-Lots beispielsweise aufgrund der Wirkung der Oberflächenspannung so befestigt werden kann, dass seine Eigenschaften nicht beeinträchtigt werden. Der Anschlußbereich 36 der externen Verbindung des Hochfrequenzmoduls besteht aus einer Ni/Au-Plattierung. Die Zuleitung des TSOP-Bauteils 56 wird durch eine Sn/Bi-Plattierung (etwa 7 μm dick) auf der Legierungsleitung 55 gebildet. Die Reflow-Verbindung erfolgt anfangs auf der unteren Fläche des leichten Bauteils mit Sn-0,7Cu-5In oder dergleichen, danach erfolgt die Reflow-Verbindung 37 in der gleichen Weise auf der oberen Fläche des leichten Bauteils mit Sn-0,7Cu-5In oder dergleichen. Es ist möglich, dass die bereits verbundenen leichten Teile wegen des leichten Gewichtes nach dem Reflow der Teile auf der oberen Fläche nicht herunterfallen, die Kennwerte werden somit nicht beeinträchtigt. Die Auswahl der Zusammensetzung des Sn-Cu-In-Lots muß unter Berücksichtigung der Warmfestigkeit, der Schlagfestigkeit und der Verbindungsfestigkeit der Teile erfolgen.
  • Die 9 und 9A B zeigen ein typisches Beispiel eines CSP-Bauteils, wobei 9A den Zustand vor und 9B den Zustand nach der Verbindung zeigt. Die Zufuhr des Lots zum Anschluß der Relaisplatte des Bauteils 58 erfolgt in Form eines Kügelchens oder einer Paste, indem Sn-0,3Cu-5In-Lot auf ein Kupferkissen oder eine Cu/Ni/Au-Plattierung aufgebracht wird. An den Anschluß 38 auf der organischen Platte 54 (gedruckte Leiterplatte) wird anfangs Sn-3Ag-0,5Cu-Lot 59 durch Aufdruck aufgebracht. Danach wird das Bauteil zusammen mit den anderen Großintegrationsbauteilen, Teilen usw. auf die gedruckte Leiterplatte montiert. Dann wird die gedruckte Leiterplatte mit den montierten Großintegrationsbauteilen usw. mit einer Geschwindigkeit von 1 m/min. bei einer maximalen Temperatur von 240 °C unter Atmosphärendruck und unter Verwendung eines Luftgebläse-Schmelzofens transportiert, in dem die Temperaturverteilung in der gedruckten Leiterplatte einheitlich wird. Auf der Bauteilseite des verbundenen Kontaktierungsfleckens liegt, genau wie gemischt, in der Hauptsache Sn-Cu-In vor.
  • Die einfach durch Sn-3Ag-0,5Cu-Kügelchen oder Sn-3Ag-0,5Cu-Paste verbunden Verbindungen können im Lotbereich 60 (Abschnitt A) in der Nähe der Verbindungsgrenzfläche nahe an der Bauteilseite einen Bruch und möglicherweise eine Spannungskonzentration hervorrufen. Beim Sn-Cu-In-Lot kann dieses, weil es weich ist, gedehnt werden und, da es eine niedrige Festigkeit hat, kann die konzentrierte Spannung durch die Verformung des Lots absorbiert werden, und die Lebensdauer verlängert sich. Andererseits kann sogar bei einem Schlag, wie er beim Herunterfallen auftritt, der gleiche Effekt erwartet werden. Es wird nämlich angenommen, dass die die Spannungskonzentration verursachende Stelle der Abschnitt A ist. Beim Sn-3Ag-0,5Cu-Lot wirkt die konzentrierte Spannung nach dem Auftreten eines Schlages infolge eines Herunterfallens auf die Verbindungsgrenzfläche ein und verursacht möglicherweise einen Bruch im Lötbereich in der Nähe der Verbindungsgrenzfläche oder in der Verbindungsgrenzfläche. Sogar wenn die Verbindungsfestigkeit hoch ist, wird die Spannung auf einen Punkt konzentriert und verursacht normalerweise ein Problem, das möglicherweise zu einem Bruch führt.
  • Es ist daher wichtig, dass das Lot weich und in dem Bereich leicht verformbar ist, in dem sich die Spannung konzentriert. Folgende Materialkennwerte des Lots sind erforderlich: eine geringe Zugfestigkeit, eine ausgezeichnete Dehnung und ein niedriges Elastizitätsmodul. Daher ist es hinsichtlich des Metallaufbaus erforderlich, dass Ag3Sn nicht im Zinnkristall des Bereichs, an dem sich die Spannung konzentriert, dispergiert wird, dass weiches Indium gelöst wird, um das Zinnkristall zu erweichen, und dass der Schmelzpunkt dadurch gesenkt wird, dass Kupfer in einer Menge enthalten ist, die kleiner als beim eutektischen Lot (0,75 %) ist.
  • Als weitere Anwendung wird ein BGA-Kontaktflecken mit einem Sn-Cu-In-Lot gebildet. Wird einer Reparatur Präferenz gegeben, ist eine Verbindung mit einer Sn-1Ag-(40 ~ 57Bi)-Paste vom Niedertemperaturtyp (Festphasen-Lineartemperatur 137 °C) möglich. Das Sn-Cu-In-Lot vom Hochtemperaturtyp kann sich sogar bei mehreren Reparaturen nicht verformen. Das Lot auf der Seite der gedruckten Leiterplatte kann nivelliert und bei einer Temperatur nahe an 200 °C zugeführt werden.
  • Gemäß der vorliegenden Erfindung lassen sich die Festigkeit beim Herunterfallen oder die Schlagfestigkeit im elektronischen Gerät verbessern. Andererseits kann bei der Halbleitervorrichtung, bei der der Silicium-Chip oder dergleichen durch Die-Ronden aufgebracht ist, und die hinsichtlich eines eine große Verformung verursachenden Temperaturwechsels schwach ist, oder bei der Verbindung von BGA- und CSP-Bauteilen auf der gedruckten Leiterplatte ein Grenzflächenbruch durch bleifreies Sn-Ag-Cu-Lot verursacht werden. Mit Hilfe der vorliegenden Erfindung können Brüche in der Grenzfläche eingeschränkt werden. Darüber hinaus kann die Zuverlässigkeit einer Lotverbindung im Stromversorgungs-Modul verbessert werden, auf das eine hohe Spannung einwirken kann.
  • Ferner transformiert bei niedriger Temperatur β-Zinn (ein körperzentrierter kubischer Kristall) zu α-Zinn (ein einfacher kubischer Kristall), bekannt als Zinnpest (Siehe: "Mounting Technology of Surface Mount Type LSI Package and Reliability Thereof" Seiten 357, 368, veröffentlicht von Ohyo Gijutsu Shuppan Inc.). Darüber hinaus tritt im Sn-Cu-System wahrscheinlich eine kristalline Transformation des Zinns auf. Insbesondere wenn die Probe, die durch rasche Kühlung koaguliert, eine lange Zeit auf der niedrigen Temperatur gelassen wird, wird angenommen, dass die Möglichkeit der Entstehung von Zinnpest in der Hauptsache aufgrund des Spannungseffektes zunimmt.
  • Durch den Zusatz von Indium, das weich und im Zinn löslich ist, wird die Spannung der Korngrenzen usw. verringert, so dass, ähnlich wie bei Blei, der Effekt der Verzögerung der Zinnpest erwartet werden kann.
  • Obwohl die vorliegende Erfindung unter Bezug auf eine beispielhafte Ausführungsform dargestellt und beschrieben ist, ist den Fachleuten auf diesem Gebiet klar, daß darin verschiedene Änderungen, Auslassungen und Hinzufügungen vorgenommen werden können, ohne dass vom Umfang der vorliegenden Ansprüche abgewichen wird. Die vorliegende Erfindung ist daher nicht als auf die spezielle, oben dargestellte Ausführungsform beschrankt anzusehen, sondern sie umfaßt alle möglichen Ausführungsformen, die im Hinblick auf das in den anliegenden Ansprüchen dargestellte Merkmal innerhalb des Umfangs verwirklicht werden können, darin enthalten sind und diesem äquivalent sind.

Claims (8)

  1. Elektronisches Gerät, das umfaßt: – eine Leiterplatte (6, 17) und – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots (8, 18, 22) miteinander verbunden sind, das enthält: Cu: 0 ~ 2,0 Masse-%, In: 0,1 ~ 7,0 Masse-%, Sn: Restmenge und wobei eine Lötverbindung durch Ausbildung einer Plattierungsschicht aus Sn-(1 ~ 10) Masse-% Bi auf der Elektrode des elektronischen Bauteils hergestellt ist.
  2. Elektronisches Gerät nach Anspruch 1, bei dem das bleifreie Lot enthält: Cu: 0,1 ~ 1,5 Masse-%, In: 0,5 ~ 2,0 Masse-% und Sn: Restmenge.
  3. Elektronisches Gerät, das umfaßt: – eine Leiterplatte (6, 17) und – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots (8, 18, 22) miteinander verbunden sind, das enthält: Cu: 0,1 ~ 1,5 Masse-%, In: 0,5 ~ 7,0 Masse-%, Ag: 0 ~ 1,0 Masse-%, Sn: Restmenge und eine Lötverbindung durch Ausbildung einer Plattierungsschicht aus Sn-(1 ~ 10) Masse-% Bi auf der Elektrode des elektronischen Bauteils hergestellt ist.
  4. Elektronisches Gerät, das umfaßt: – eine Leiterplatte (6, 17) und – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots (8, 18, 22) miteinander verbunden sind, das enthält: Cu: 0,1 ~ 1,5 Masse-%, In: 0,5 ~ 7,0 Masse-%, Bi: 0 ~ 1,0 Masse-% und Sn: Restmenge und wobei die Lötverbindung durch Ausbildung einer Plattierungsschicht aus Sn-(1 ~ 10) Masse-% Bi auf der Elektrode des elektronischen Bauteils hergestellt ist.
  5. Elektronisches Gerät, das umfaßt: – eine Leiterplatte (6, 17) und – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots (8, 18, 22) miteinander verbunden sind, das enthält: Cu: 0 ~ 2.0 Masse-%, In: 0,1 ~ 7,0 Masse-%, Sn: Restmenge und wobei eine Lötverbindung durch Ausbildung einer Plattierungsschicht aus Sn-(0,2 ~ 2) Masse-% Cu auf der Elektrode des elektronischen Bauteils hergestellt ist.
  6. Elektronisches Gerät nach Anspruch 5, bei dem das bleifreie Lot enthält: Cu: 0,1 ~ 1.5 Masse-%, In: 0,5 ~ 2,0 Masse-% und Sn: Restmenge.
  7. Elektronisches Gerät, das umfaßt: – eine Leiterplatte (6, 17) und – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots (8, 18, 22) miteinander verbunden sind, das enthält: Cu: 0,1 ~ 1,5 Masse-%, In: 0,5 ~ 7,0 Masse-%, Ag: 0 ~ 1,0 Masse-%, Sn: Restmenge und wobei eine Lötverbindung durch Ausbildung einer Plattierungsschicht aus Sn-(0,2 ~ 2) Masse-% Cu auf der Elektrode des elektronischen Bauteils hergestellt ist.
  8. Elektronisches Gerät, das umfaßt: – eine Leiterplatte (6, 17) und – ein elektronisches Bauteil zur elektrischen Verbindung mit einer Elektrode der Leiterplatte, wobei die Elektrode der Leiterplatte und eine Elektrode des elektronischen Bauteils durch Löten unter Verwendung eines bleifreien Lots (8, 18, 22) miteinander verbunden sind, das enthält: Cu: 0,1 ~ 1,5 Masse-%, In: 0,5 ~ 7,0 Masse-%, Bi: 0 ~ 1,0 Masse-% und Sn: Restmenge und wobei eine Lötverbindung durch Ausbildung einer Plattierungsschicht aus Sn-(0,2 ~ 2) Masse-% Cu auf der Elektrode des elektronischen Bauteils hergestellt ist.
DE60130065T 2000-06-12 2001-03-07 Elektronische Vorrichtung und Halbleitervorrichtung Expired - Lifetime DE60130065T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000180714 2000-06-12
JP2000180714 2000-06-12

Publications (2)

Publication Number Publication Date
DE60130065D1 DE60130065D1 (de) 2007-10-04
DE60130065T2 true DE60130065T2 (de) 2008-05-15

Family

ID=18681747

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60130065T Expired - Lifetime DE60130065T2 (de) 2000-06-12 2001-03-07 Elektronische Vorrichtung und Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US6555052B2 (de)
EP (1) EP1163971B1 (de)
KR (1) KR100407448B1 (de)
DE (1) DE60130065T2 (de)
TW (1) TWI228439B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020116018A1 (de) 2020-06-17 2021-12-23 Tdk Electronics Ag Sensor

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
CN1191747C (zh) * 2001-09-06 2005-03-02 株式会社理光 电子元件组装检查方法
JP2003151726A (ja) * 2001-11-19 2003-05-23 Nec Corp 加温装置、加温装置実装構造および光導波路デバイス
JP2003178661A (ja) * 2001-12-11 2003-06-27 Yazaki Corp リレー素子及びその実装構造
US7235886B1 (en) 2001-12-21 2007-06-26 Intel Corporation Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby
US20030116860A1 (en) * 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
US7061025B2 (en) * 2003-03-10 2006-06-13 Mccolloch Lawrence R Optoelectronic device packaging assemblies and methods of making the same
US20040187976A1 (en) * 2003-03-31 2004-09-30 Fay Hua Phase change lead-free super plastic solders
US20050029675A1 (en) * 2003-03-31 2005-02-10 Fay Hua Tin/indium lead-free solders for low stress chip attachment
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
US7012328B2 (en) * 2004-05-14 2006-03-14 Intevac, Inc. Semiconductor die attachment for high vacuum tubes
US7607560B2 (en) * 2004-05-14 2009-10-27 Intevac, Inc. Semiconductor die attachment for high vacuum tubes
US20050269385A1 (en) * 2004-06-03 2005-12-08 National Tsing Hua University Soldering method and solder joints formed therein
WO2006018767A2 (en) * 2004-08-13 2006-02-23 Koninklijke Philips Electronics, N.V. Solid state radiation detector packaging technique
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
US7223695B2 (en) * 2004-09-30 2007-05-29 Intel Corporation Methods to deposit metal alloy barrier layers
GB2419137A (en) * 2004-10-15 2006-04-19 Alpha Fry Ltd Solder alloy
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
JP4490861B2 (ja) * 2005-04-25 2010-06-30 日立協和エンジニアリング株式会社 基板
US7183652B2 (en) 2005-04-27 2007-02-27 Infineon Technologies Ag Electronic component and electronic configuration
US20070018308A1 (en) * 2005-04-27 2007-01-25 Albert Schott Electronic component and electronic configuration
KR100706574B1 (ko) * 2005-06-29 2007-04-13 삼성전자주식회사 무연 솔더볼을 갖는 반도체 패키지 및 그 제조방법
EP1924393A1 (de) * 2005-08-24 2008-05-28 Fry's Metals Inc. Verringerung von gelenkversprödung in bleifreien lötprozessen
US20070090475A1 (en) * 2005-10-05 2007-04-26 Honeywell International Inc. Mems performance improvement using high gravity force conditioning
US7601612B1 (en) * 2005-10-24 2009-10-13 Globalfoundries Inc. Method for forming solder joints for a flip chip assembly
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
JP4790439B2 (ja) * 2006-02-09 2011-10-12 富士通株式会社 電極、電子部品及び基板
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
US20080157910A1 (en) * 2006-12-29 2008-07-03 Park Chang-Min Amorphous soft magnetic layer for on-die inductively coupled wires
KR100797161B1 (ko) * 2007-05-25 2008-01-23 한국생산기술연구원 주석-은-구리-인듐의 4원계 무연솔더 조성물
KR20090042556A (ko) * 2007-10-26 2009-04-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5058766B2 (ja) * 2007-12-07 2012-10-24 山陽特殊製鋼株式会社 鉛フリー接合用材料を用いてはんだ付けしてなる電子機器
JP4899115B2 (ja) * 2008-03-05 2012-03-21 千住金属工業株式会社 鉛フリーはんだ接続構造体およびはんだボール
DE112009002570B4 (de) * 2008-10-24 2024-05-23 Mitsubishi Electric Corporation Lötmetalllegierung und Halbleiterbauteil
JP5339968B2 (ja) * 2009-03-04 2013-11-13 パナソニック株式会社 実装構造体及びモータ
US8462510B2 (en) * 2011-05-11 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Board-level package with tuned mass damping structure
JP2013252548A (ja) * 2012-06-08 2013-12-19 Nihon Almit Co Ltd 微細部品接合用のソルダペースト
US8829692B2 (en) 2012-09-04 2014-09-09 Rolls-Royce Corporation Multilayer packaged semiconductor device and method of packaging
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
JP6451898B2 (ja) * 2016-04-11 2019-01-16 株式会社村田製作所 弾性波素子および弾性波装置
US10957667B2 (en) * 2016-10-01 2021-03-23 Intel Corporation Indium solder metallurgy to control electro-migration
CN112117205B (zh) * 2020-09-15 2024-01-16 桂林航天工业学院 一种锡基钎料封装焊点的制备方法
JP2022129553A (ja) * 2021-02-25 2022-09-06 セイコーエプソン株式会社 センサーモジュール
CN115319221A (zh) * 2022-07-26 2022-11-11 云南电网有限责任公司昆明供电局 一种基于Sn基材料的电缆线芯接头钎焊方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3097965A (en) * 1961-06-27 1963-07-16 Richard A Wilkins Conductive wire coating alloys, wires coated therewith and process for improving solderability therefor
US6184475B1 (en) * 1994-09-29 2001-02-06 Fujitsu Limited Lead-free solder composition with Bi, In and Sn
JP2805595B2 (ja) 1994-11-02 1998-09-30 三井金属鉱業株式会社 鉛無含有半田合金
JP3040929B2 (ja) 1995-02-06 2000-05-15 松下電器産業株式会社 はんだ材料
WO1997009455A1 (en) * 1995-09-01 1997-03-13 Sarnoff Corporation Soldering composition
JP3874031B2 (ja) * 1995-11-29 2007-01-31 内橋エステック株式会社 無鉛はんだ合金
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
JPH09326554A (ja) 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 電子部品接合用電極のはんだ合金及びはんだ付け方法
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US5985212A (en) 1996-12-12 1999-11-16 H-Technologies Group, Incorporated High strength lead-free solder materials
JP3736819B2 (ja) * 1997-01-17 2006-01-18 株式会社豊田中央研究所 無鉛はんだ合金
JPH10314980A (ja) 1997-05-14 1998-12-02 Sony Corp はんだ材料
US6402013B2 (en) * 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP3350026B2 (ja) * 2000-08-01 2002-11-25 エフシーエム株式会社 電子部品用材料、電子部品用材料の接続方法、ボールグリッドアレイ型電子部品およびボールグリッドアレイ型電子部品の接続方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020116018A1 (de) 2020-06-17 2021-12-23 Tdk Electronics Ag Sensor

Also Published As

Publication number Publication date
DE60130065D1 (de) 2007-10-04
KR20010112054A (ko) 2001-12-20
US20030186072A1 (en) 2003-10-02
EP1163971A1 (de) 2001-12-19
EP1163971B1 (de) 2007-08-22
US20020066583A1 (en) 2002-06-06
US6555052B2 (en) 2003-04-29
US6774490B2 (en) 2004-08-10
KR100407448B1 (ko) 2003-11-28
TWI228439B (en) 2005-03-01

Similar Documents

Publication Publication Date Title
DE60130065T2 (de) Elektronische Vorrichtung und Halbleitervorrichtung
DE102007019523B4 (de) Halbleiterleistungsmodul
DE60210858T2 (de) Elektronische Vorrichtung mit einem Al- oder Co-Teilchen enthaltenden Lot aus einer Zn-Al-Ge-Mg Legierung
DE69837224T2 (de) Mit bleifreiem Lötmittel verbundene elektronische Vorrichtung
DE60126157T2 (de) Zusammensetzungen; verfahren und vorrichtungen für bleifreies hochtemperaturlötmittel
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE60019651T2 (de) Bleifreies weichlot
EP0787559B1 (de) Weichlotlegierung, Weichlotpaste und Verfahren zum Weichlöten
DE112011101556B4 (de) Gemischtlegierungslötmittelpaste
DE69834702T2 (de) Packung für eine Halbleiteranordnung, Verfahren zu ihrer Herstellung und Leiterplatte dafür
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE102014106714B4 (de) Bolzenkontakthügel und Packungsstruktur desselben sowie Verfahren zur Herstellung derselben
DE112017000184T5 (de) Lotverbindung
CN105063419A (zh) 具有改良的抗跌落冲击性的无铅焊料合金及其焊接接头
DE102013107065A1 (de) Bolzenkontakthügelstruktur und Verfahren zum Herstellen derselben
US20020155024A1 (en) Lead-free solder compositions
KR101165426B1 (ko) 무연 솔더 합금
KR20190132566A (ko) 면 실장 부품의 솔더링 방법 및 면 실장 부품
DE60212664T2 (de) Verbesserte zusammensetzungen, verfahren und vorrichtungen für ein bleifreies hochtemperaturlot
DE69907263T2 (de) Löthöcker mit niedriger alphastrahlungsemission
DE60300669T2 (de) Bleifreie Weichlötlegierung
KR20000070612A (ko) 무연 주석 합금
US20040241039A1 (en) High temperature lead-free solder compositions
US20060255476A1 (en) Electronic assembly with controlled solder joint thickness
DE4016384A1 (de) Elektronische schaltungseinrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition