JPH03283451A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH03283451A JPH03283451A JP2080713A JP8071390A JPH03283451A JP H03283451 A JPH03283451 A JP H03283451A JP 2080713 A JP2080713 A JP 2080713A JP 8071390 A JP8071390 A JP 8071390A JP H03283451 A JPH03283451 A JP H03283451A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- electronic circuit
- circuit device
- solder
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005219 brazing Methods 0.000 claims abstract description 69
- 238000002844 melting Methods 0.000 claims abstract description 46
- 230000008018 melting Effects 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000000945 filler Substances 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 23
- 150000002739 metals Chemical class 0.000 claims description 12
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910001316 Ag alloy Inorganic materials 0.000 claims 3
- 229910000927 Ge alloy Inorganic materials 0.000 claims 2
- 229910000978 Pb alloy Inorganic materials 0.000 claims 2
- 229910020220 Pb—Sn Inorganic materials 0.000 claims 1
- 229910001245 Sb alloy Inorganic materials 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 33
- 238000007789 sealing Methods 0.000 abstract description 30
- 238000000034 method Methods 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000000919 ceramic Substances 0.000 description 11
- 238000001816 cooling Methods 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 8
- 230000005496 eutectics Effects 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000007774 longterm Effects 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 5
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052863 mullite Inorganic materials 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000004519 grease Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000498 cooling water Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000009864 tensile test Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101100080050 Oryza sativa subsp. japonica NIP2-2 gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- 241001655798 Taku Species 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10704—Pin grid array [PGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路部品、配線基板及び冷却部品によって
構成された電子回路装置にかかわり、特に、複雑になる
装置の組立て順序、保守のための分解順序、長期の信頼
性、を確保するために好適な電子回路装置に関する。
構成された電子回路装置にかかわり、特に、複雑になる
装置の組立て順序、保守のための分解順序、長期の信頼
性、を確保するために好適な電子回路装置に関する。
従来、電子回路はPb5n系p SnAg系r A u
S n系+Agろうの各ろう材を1〜3種用いて形成
されている。第17図と第2図は最も多い3種のろう材
を用いた電子回路の例である。第17図は特願昭59−
81704に開示された例であるが、組立順に入出力ピ
ン5を回路基板3にAgろう4を用いて接続し、LSI
6をP b 5 wt%Snはんだ3で基板3に接続し
た後、S n37wt%Pb共晶はんだ2で封止キャッ
プ1を基板3に気密封止している。第2図は日経エレク
トロニクス(1984,3,26号)の161ページに
示された例で、同様な構成の電子回路で、入出力ピン5
の基板4への接続にA u S n系のろうを用いてい
る。
S n系+Agろうの各ろう材を1〜3種用いて形成
されている。第17図と第2図は最も多い3種のろう材
を用いた電子回路の例である。第17図は特願昭59−
81704に開示された例であるが、組立順に入出力ピ
ン5を回路基板3にAgろう4を用いて接続し、LSI
6をP b 5 wt%Snはんだ3で基板3に接続し
た後、S n37wt%Pb共晶はんだ2で封止キャッ
プ1を基板3に気密封止している。第2図は日経エレク
トロニクス(1984,3,26号)の161ページに
示された例で、同様な構成の電子回路で、入出力ピン5
の基板4への接続にA u S n系のろうを用いてい
る。
このように、これまでの電子回路においては、性質の明
らかなろう材、S n37 P b共晶はんだ、Pb5
Snはんだ、Agろう、A u S nはんだが使用
されている。ところが、電子回路はより高速で高機能化
追求されているため、信号伝播遅延時間が小さく高速化
が可能な、低誘電率で、高密度パターン形成が可能なセ
ラミック多層基板や薄膜多層基板が必要となっている。
らかなろう材、S n37 P b共晶はんだ、Pb5
Snはんだ、Agろう、A u S nはんだが使用
されている。ところが、電子回路はより高速で高機能化
追求されているため、信号伝播遅延時間が小さく高速化
が可能な、低誘電率で、高密度パターン形成が可能なセ
ラミック多層基板や薄膜多層基板が必要となっている。
しかし、これらのセラミック多層基板は脆く、強度が低
く、薄膜多層基板は耐熱温度が約420℃以下と低いと
いう問題があった。また、電気的接続、冷却部品の接続
、封止のための接続を行うため、大規模な構成が必要と
なり、より高信頼度な接続と同時に、より多種類のろう
材で組立る必要に迫られている。しかし、組立の順序、
保守のための分解順序、長期の信頼性等を考慮した場合
に必要な特性、すなわち融点温度差、ぬれ性、基板を破
壊しない接続強度、マイグレーション寿命および腐食の
各特性に優れたろう材は、上記の例で用いた以外は使用
されておらずまた既存のろう材において全ての特性が知
られているろう材はなく、より高速で高機能な電子回路
を実現する上で大きな問題となっていた。
く、薄膜多層基板は耐熱温度が約420℃以下と低いと
いう問題があった。また、電気的接続、冷却部品の接続
、封止のための接続を行うため、大規模な構成が必要と
なり、より高信頼度な接続と同時に、より多種類のろう
材で組立る必要に迫られている。しかし、組立の順序、
保守のための分解順序、長期の信頼性等を考慮した場合
に必要な特性、すなわち融点温度差、ぬれ性、基板を破
壊しない接続強度、マイグレーション寿命および腐食の
各特性に優れたろう材は、上記の例で用いた以外は使用
されておらずまた既存のろう材において全ての特性が知
られているろう材はなく、より高速で高機能な電子回路
を実現する上で大きな問題となっていた。
上記従来技術は、より高速で高性能な電子回路において
必要となる多種類のろう材を用いた装置を実現するには
、ろう材が少なく、多階層の接続と信頼性を確保するこ
とができないという問題があった。
必要となる多種類のろう材を用いた装置を実現するには
、ろう材が少なく、多階層の接続と信頼性を確保するこ
とができないという問題があった。
本発明は階層接続が不可欠な電子回路装置を実現するこ
とを目的としており、さらに保守のための分解可能なこ
と、組立て時および使用時の信頼性を提供し、上記課題
を解決することにある。
とを目的としており、さらに保守のための分解可能なこ
と、組立て時および使用時の信頼性を提供し、上記課題
を解決することにある。
上記目的を達成するために、ろう材について、階層接続
と信頼性の各特性を明らかにして、多階層接続を行った
電子回路装置を実現したものである。
と信頼性の各特性を明らかにして、多階層接続を行った
電子回路装置を実現したものである。
階層接続を行うには1部品の熱容量差、温度コントロー
ラの精度等による実作業温度バラツキを考慮して上下の
ろう材の融点差として約10℃以上必要である。また、
ろう材の特性として、引張強度が小さい、すなわち軟く
組立時の熱収縮応力を小さくして基板や部品を破壊しな
いこと、使用中の温度変化によって起こる熱疲労に優れ
ていること、電界中のマイグレーション短絡や腐食に対
する耐性に優れていること、組立て時のぬれ性に優れて
いること9等が必要である。ろう材としては第3図に示
すごとく融点の順に多くある。しかし、上記特性がすべ
て知られているろう材としては、S n37 P b共
晶はんだ合金、P b 5 vt%Sn合金、で非常に
少ない。そこで、本発明では、ろう材の上記特性を調べ
て、多階層接続を行って電子回路装置を実現するために
適したろう材の組合せを明らかにすることにより、上記
課題を解決しようとしたものである。
ラの精度等による実作業温度バラツキを考慮して上下の
ろう材の融点差として約10℃以上必要である。また、
ろう材の特性として、引張強度が小さい、すなわち軟く
組立時の熱収縮応力を小さくして基板や部品を破壊しな
いこと、使用中の温度変化によって起こる熱疲労に優れ
ていること、電界中のマイグレーション短絡や腐食に対
する耐性に優れていること、組立て時のぬれ性に優れて
いること9等が必要である。ろう材としては第3図に示
すごとく融点の順に多くある。しかし、上記特性がすべ
て知られているろう材としては、S n37 P b共
晶はんだ合金、P b 5 vt%Sn合金、で非常に
少ない。そこで、本発明では、ろう材の上記特性を調べ
て、多階層接続を行って電子回路装置を実現するために
適したろう材の組合せを明らかにすることにより、上記
課題を解決しようとしたものである。
融点の差が10℃以上あるろう材を組合わせれば、融点
の高い順に接合する階層接続が可能である。
の高い順に接合する階層接続が可能である。
また、組立て時の信頼性においては以下の点で安全に作
用する。電子回路には樹脂基板とセラミック基板が用い
られる。このセラミック基板は金属に比べ脆いため、接
合後の冷却過程でろう材との界面に発生する熱応力で破
壊しやすいという問題がある。セラミック基板の引張強
度はアルミナが約30kg/+++++2以上、ムライ
トが約25kg/mm”以上。
用する。電子回路には樹脂基板とセラミック基板が用い
られる。このセラミック基板は金属に比べ脆いため、接
合後の冷却過程でろう材との界面に発生する熱応力で破
壊しやすいという問題がある。セラミック基板の引張強
度はアルミナが約30kg/+++++2以上、ムライ
トが約25kg/mm”以上。
ガラスが約15kg/+m2以上、である(短冊片の引
張試験による6)。そこで、各ろう材の常温における引
張強度がこれ以下であればろう材が、変形し基板を破壊
することはない。この関係が逆転している場合に接合部
位の構造を改善するか、基板を強化する等を行っている
が、実際問題として、この作業は非常なロスとなってい
る。そこで、これらの特性を調べて適正なろう材を組合
せることにより、高信頼な階層接続を確実に行うことが
できる。第4図は引張試験によって得た、室温での引張
応力−ひすみ特性である。室温で強く、温度が高くなる
と軟くなるので、室温での強度がセラミックの強度以下
であれば良い。Agろう、Au6Siを除くとすべて引
張強度が20kg/mm2以下であり、アルミナ、ムラ
イトセラミックに対しては破壊がなく安全である。ガラ
スに対してもさらに、Au13Ga、Au12Ge、A
u20Snを除く他のろう材の引張強度が15kg/m
m”以下であり、これらを適用することができる。
張試験による6)。そこで、各ろう材の常温における引
張強度がこれ以下であればろう材が、変形し基板を破壊
することはない。この関係が逆転している場合に接合部
位の構造を改善するか、基板を強化する等を行っている
が、実際問題として、この作業は非常なロスとなってい
る。そこで、これらの特性を調べて適正なろう材を組合
せることにより、高信頼な階層接続を確実に行うことが
できる。第4図は引張試験によって得た、室温での引張
応力−ひすみ特性である。室温で強く、温度が高くなる
と軟くなるので、室温での強度がセラミックの強度以下
であれば良い。Agろう、Au6Siを除くとすべて引
張強度が20kg/mm2以下であり、アルミナ、ムラ
イトセラミックに対しては破壊がなく安全である。ガラ
スに対してもさらに、Au13Ga、Au12Ge、A
u20Snを除く他のろう材の引張強度が15kg/m
m”以下であり、これらを適用することができる。
このように、上記の必要な特性を有するろう材を各基板
に対して適正に組合わせれば、高信頼度で、多階層の接
続が必要な電子回路装置を順番に、安全にかつ高信頼度
に組立てられることが理解できる。
に対して適正に組合わせれば、高信頼度で、多階層の接
続が必要な電子回路装置を順番に、安全にかつ高信頼度
に組立てられることが理解できる。
以下1本発明の実施例を図面並びに表を用いて説明する
。
。
第1,5〜16.18図は本発明に基づいて3〜7種類
の異なるろう材を用いて構成した電子回路装置の概略を
断面図で示したものである。第1表は本発明のろう材の
各種特性を他のろう材を比較して示したものである。
の異なるろう材を用いて構成した電子回路装置の概略を
断面図で示したものである。第1表は本発明のろう材の
各種特性を他のろう材を比較して示したものである。
以下、本発明の実施例として、第1図を代表例とじて詳
細に説明する。
細に説明する。
第1図は本発明に基づいて、6つの異なる融点からなる
ろう材を用いて構成した多階層接続の電子回路装置であ
る。この製造方法を組立順序に従って以下に述べる。
ろう材を用いて構成した多階層接続の電子回路装置であ
る。この製造方法を組立順序に従って以下に述べる。
まず最初に、ムライトセラミック回路基板3に大畠カリ
ードピン5を、Au13Geろう(融点356℃(固相
線)〜380℃(液相線))で接続する。この接続は回
路基板3の裏面に形成されたW/Ni/Auメタライズ
からなる接続端子にHz / N z ” 1/3の還
元性雰囲気で約400℃に加熱したベルト炉中でAu1
3Geろうを溶融し接続を行う。一方。
ードピン5を、Au13Geろう(融点356℃(固相
線)〜380℃(液相線))で接続する。この接続は回
路基板3の裏面に形成されたW/Ni/Auメタライズ
からなる接続端子にHz / N z ” 1/3の還
元性雰囲気で約400℃に加熱したベルト炉中でAu1
3Geろうを溶融し接続を行う。一方。
半導体部品はあらかじめ、小型の回路基板9の表面に同
様なメタライズの接続端子にN2不活性雰囲気中でLS
I6をPb2Snろう(融点320℃)で約350℃で
加熱溶融しCCB接続8を行った後、LSIをパッケー
ジするため封止18と熱放散のためのダイボンド10を
P blOS nろうで約310℃で加熱溶融して同時
に接続する。次に、多数の半導体部品をその回路基板9
の裏面の接続端子と回路基板3の表面に同一メタライズ
からなる接続端子にN2不活性雰囲気中で約240℃に
加熱したベルト炉中でSSn3Aろう(融点221℃)
を溶融し、−括CCB接続を行う。また、全体の気密封
止を行うため、封止天板12に、フレーム11をあらか
じめHe中でSSn3Aを約240℃加熱溶融してフレ
ーム接続13を行う。しかる後に、熱伝導中継部材20
を各半導体部品上に装着した後、全体の気密封止をHe
中で37Pbろう(融点183℃)で約200℃に加熱
溶融して接続し、マルチチップからなる電子回路を形成
する。さらに、この電子回路をより大きなプリント基板
21のスルホールに入出力ピン5を挿入して、最も低い
融点のS n45 P b18 B iろう22で加熱
溶融接続を行う。この接続はばんだ浴上に溶融したはん
だを慣流させ、その上にプリント板を移動させることに
より行う。
様なメタライズの接続端子にN2不活性雰囲気中でLS
I6をPb2Snろう(融点320℃)で約350℃で
加熱溶融しCCB接続8を行った後、LSIをパッケー
ジするため封止18と熱放散のためのダイボンド10を
P blOS nろうで約310℃で加熱溶融して同時
に接続する。次に、多数の半導体部品をその回路基板9
の裏面の接続端子と回路基板3の表面に同一メタライズ
からなる接続端子にN2不活性雰囲気中で約240℃に
加熱したベルト炉中でSSn3Aろう(融点221℃)
を溶融し、−括CCB接続を行う。また、全体の気密封
止を行うため、封止天板12に、フレーム11をあらか
じめHe中でSSn3Aを約240℃加熱溶融してフレ
ーム接続13を行う。しかる後に、熱伝導中継部材20
を各半導体部品上に装着した後、全体の気密封止をHe
中で37Pbろう(融点183℃)で約200℃に加熱
溶融して接続し、マルチチップからなる電子回路を形成
する。さらに、この電子回路をより大きなプリント基板
21のスルホールに入出力ピン5を挿入して、最も低い
融点のS n45 P b18 B iろう22で加熱
溶融接続を行う。この接続はばんだ浴上に溶融したはん
だを慣流させ、その上にプリント板を移動させることに
より行う。
そして、最後に冷却水路14を封止天板の上部に熱伝導
グリス15を介在させて接着することにより、融点の異
なるろう材を順次加熱溶融し、多階層接続した電子回路
装置を構成する。
グリス15を介在させて接着することにより、融点の異
なるろう材を順次加熱溶融し、多階層接続した電子回路
装置を構成する。
この製造方法にて電子回路装置を実現するにはさらに次
の点に留意している。各ろう材の加熱温度は前の接合部
を溶かさないようにするため、各ろう材の融点差を10
℃以上つけている。また、各部品の接合端子のメタライ
ズに対して、十分なぬれ性が確保できるろう材を選定し
ている。さらに、入出力ピン5の接続にAu13Beを
用いたのは、接合後の冷却過程で発生する応力を約1k
g/mm2とムライト基板の強度25 kg / ll
lm2より十分小さく、クランク発生を押さえている。
の点に留意している。各ろう材の加熱温度は前の接合部
を溶かさないようにするため、各ろう材の融点差を10
℃以上つけている。また、各部品の接合端子のメタライ
ズに対して、十分なぬれ性が確保できるろう材を選定し
ている。さらに、入出力ピン5の接続にAu13Beを
用いたのは、接合後の冷却過程で発生する応力を約1k
g/mm2とムライト基板の強度25 kg / ll
lm2より十分小さく、クランク発生を押さえている。
他のろう材についても、同様な考慮をしている。
一方このような大規模な電子回路は、半導体部品等の不
良で保守をすることが必須であるが、各ろう材の融点に
10℃以上の差があるので、逆の工程で容易に部品を交
換できる。もちろん、組立の途中段階で不良がわがれば
、より容易に部品を交換することができる。このように
、大規模な電子回路を構成するには後工程で前工程の接
続を溶がさずに組立る階層接続が重要で、ここに用いた
ろう材の組合せはこの特性を十分満たすことがわかった
・ さらに、これらのろう材の特性として、組立ておよび使
用時の長期信頼性を確保することが電子回路装置を実現
する上で、極めて重要である。そこで必要な各種特性を
第1表から述べる。
良で保守をすることが必須であるが、各ろう材の融点に
10℃以上の差があるので、逆の工程で容易に部品を交
換できる。もちろん、組立の途中段階で不良がわがれば
、より容易に部品を交換することができる。このように
、大規模な電子回路を構成するには後工程で前工程の接
続を溶がさずに組立る階層接続が重要で、ここに用いた
ろう材の組合せはこの特性を十分満たすことがわかった
・ さらに、これらのろう材の特性として、組立ておよび使
用時の長期信頼性を確保することが電子回路装置を実現
する上で、極めて重要である。そこで必要な各種特性を
第1表から述べる。
融点と引張強さに関して既に第3,4図で述べた。それ
以外の特性としてはまずぬれ性がある。
以外の特性としてはまずぬれ性がある。
通常多層配線されたセラミック基板のメタライズはNi
/Auのめっきを行うので、これに対するぬれ性を0.
3φのボールを用いて拡がり面積で評価した。魔1〜4
までのろう材はH2/ H2雰囲気で溶かし、それ以外
はH2中で溶かし同一フラックスを用いて評価した。そ
の結果、Nα2のAu6Si共晶ろう、Na 5のPb
、&11のPb12Sb4Sn。
/Auのめっきを行うので、これに対するぬれ性を0.
3φのボールを用いて拡がり面積で評価した。魔1〜4
までのろう材はH2/ H2雰囲気で溶かし、それ以外
はH2中で溶かし同一フラックスを用いて評価した。そ
の結果、Nα2のAu6Si共晶ろう、Na 5のPb
、&11のPb12Sb4Sn。
は非常にぬれが悪く、Na 9のAu20Sn、Nci
16の5n45Pb18Bi、 N[117のS n5
7 B iは100%程度のぬれ拡がりで、ぬれ性とし
てはこれ以上低下すると使用が難しくなる。但し、&1
6.17は通常用いられる樹脂基板のCuメタライズに
はぬれが良好であった。これ以外はCu、Ag−Pd、
Ptメタライズに対しても同様な傾向であった。以上か
ら、Au6Si共晶、Pb、Pb12Sb4Snはぬれ
性の点からまず階層接続には不適であることがわかった
。
16の5n45Pb18Bi、 N[117のS n5
7 B iは100%程度のぬれ拡がりで、ぬれ性とし
てはこれ以上低下すると使用が難しくなる。但し、&1
6.17は通常用いられる樹脂基板のCuメタライズに
はぬれが良好であった。これ以外はCu、Ag−Pd、
Ptメタライズに対しても同様な傾向であった。以上か
ら、Au6Si共晶、Pb、Pb12Sb4Snはぬれ
性の点からまず階層接続には不適であることがわかった
。
次に、ろう付は工程におけるクラック発生の問題は0.
6φのヘッド径を有するコバールのり−ドピンに各ろう
材で上記の同一メタライズ(約2φ)上にろう付けし、
約0.5℃/seeの冷却速度で室温まで下げた時のク
ラック発生について調べた。
6φのヘッド径を有するコバールのり−ドピンに各ろう
材で上記の同一メタライズ(約2φ)上にろう付けし、
約0.5℃/seeの冷却速度で室温まで下げた時のク
ラック発生について調べた。
この場合にはAgろう以外にクランクの発生は見られず
、大きな温度差によって発生する熱収縮応力の効果が表
われている。Agろうを用いる場合には基板側のメタラ
イズの外周を補強した構造を採用すればクラック発生を
防止できるので、このような構造設計が必要である。
、大きな温度差によって発生する熱収縮応力の効果が表
われている。Agろうを用いる場合には基板側のメタラ
イズの外周を補強した構造を採用すればクラック発生を
防止できるので、このような構造設計が必要である。
次に、使用時の長期の信頼性で重要な、繰返し温度変化
によって起こる熱疲労寿命、端子間に電界が加わった状
態でのマイグレーション短絡寿命。
によって起こる熱疲労寿命、端子間に電界が加わった状
態でのマイグレーション短絡寿命。
高温高湿下での腐食等について調べた。まず熱疲労寿命
は一50〜+150℃、1時間1サイクルの条件で、最
大熱変位が約5μとなるCCB接続構造体を作成し評価
した結果、Nα6のPb2Sn、&13のSn3 Ag
、 N(114のSn3.5Agが最もすぐれており、
以下、Pb5Sn、Sn>Sr+37Pb>Pb108
n、5n5Sb、5n45Pb18Bi>Pb12Sb
4Sn。
は一50〜+150℃、1時間1サイクルの条件で、最
大熱変位が約5μとなるCCB接続構造体を作成し評価
した結果、Nα6のPb2Sn、&13のSn3 Ag
、 N(114のSn3.5Agが最もすぐれており、
以下、Pb5Sn、Sn>Sr+37Pb>Pb108
n、5n5Sb、5n45Pb18Bi>Pb12Sb
4Sn。
S n57 B iの順であった。ここで、相対寿命と
して0.5以下のPb12Sb4Sn、5n57Biは
実用上問題になると推定される。また、Au20Snは
非常に硬いために、ろうが破壊する前に基板が割れてし
まった。従って、ストレスの大きなCCB接続に適用す
ることはできない。同様な事はNa 1〜4までのろう
材にもおこる可能性があり、適用部位に注意する必要が
ある。次に、マイグレーシヨンは水滴中以外は長時間の
寿命があり、結露を注意すればいずれも信頼性は確保で
きる。また、腐食は、AgろうとpbとS n57 B
iを除けば、実用上十分な信頼性が確保できる。これ
ら以外の信頼性では50℃程度の温度で起こるホイスカ
の発生があるが、Snに見られた以外はいずれも起こら
なかった。
して0.5以下のPb12Sb4Sn、5n57Biは
実用上問題になると推定される。また、Au20Snは
非常に硬いために、ろうが破壊する前に基板が割れてし
まった。従って、ストレスの大きなCCB接続に適用す
ることはできない。同様な事はNa 1〜4までのろう
材にもおこる可能性があり、適用部位に注意する必要が
ある。次に、マイグレーシヨンは水滴中以外は長時間の
寿命があり、結露を注意すればいずれも信頼性は確保で
きる。また、腐食は、AgろうとpbとS n57 B
iを除けば、実用上十分な信頼性が確保できる。これ
ら以外の信頼性では50℃程度の温度で起こるホイスカ
の発生があるが、Snに見られた以外はいずれも起こら
なかった。
また、Pb−5n系のはんだに0.5〜5讐t%Agを
入れたろう材は多少硬くなるが、もとのPb−3n系の
特性とほぼ同等の性質を示し、Pb−5n系ろうに置換
えて使用できる。以上の結果を総合すると、階層接続に
適したろう材の組合せはAu12or13Ge。
入れたろう材は多少硬くなるが、もとのPb−3n系の
特性とほぼ同等の性質を示し、Pb−5n系ろうに置換
えて使用できる。以上の結果を総合すると、階層接続に
適したろう材の組合せはAu12or13Ge。
Pb2Sn、Pb5Sn、Pb103n、5n5Sb、
5n3or3.5Ag、 5n37Pb、 5n45P
b18Biから選ぶことができる。例えば6階層の接続
が必要な場合には。
5n3or3.5Ag、 5n37Pb、 5n45P
b18Biから選ぶことができる。例えば6階層の接続
が必要な場合には。
(1)Au12or13Ge/Pb2Sn/5n5Sb
/SSn3A/5n37Pb/5n45Pb18Bi(
2)Au12or13Ge/Pb5Sn/5n5Sb/
SSn3A/5n37Pb/5n45Pb18Bi(3
)Au12or13Ge/Pb2Sn/Pb108n/
SSn3A/5n37Pb/5n45Pb18Biさら
に、基板の高強度化、ろう付は後、耐食性処理(例えば
Auめっき)してA u G eに代えてAgろうを用
いた組合せができる。
/SSn3A/5n37Pb/5n45Pb18Bi(
2)Au12or13Ge/Pb5Sn/5n5Sb/
SSn3A/5n37Pb/5n45Pb18Bi(3
)Au12or13Ge/Pb2Sn/Pb108n/
SSn3A/5n37Pb/5n45Pb18Biさら
に、基板の高強度化、ろう付は後、耐食性処理(例えば
Auめっき)してA u G eに代えてAgろうを用
いた組合せができる。
さらに、7階層必要な場合には、
(1)Au12or13Ge/Pb2Sn/Pb105
n/Sn5 Sb/ 5n3or3.5Ag/ 5n3
7Pb/ 5n45P b18 B iの組合せが可能
である。
n/Sn5 Sb/ 5n3or3.5Ag/ 5n3
7Pb/ 5n45P b18 B iの組合せが可能
である。
また、組立順序によって、半導体部品のCCB接続7と
封止フレーム接続13のろう材を同じにすることが可能
な場合には、第1図の実施例で示したように (2) Au12or13Ge(入出力ピン接続4)/
Pb2Sn(LSI接続8 ) / Pb10Sn (
L S工封止1g) / 5n3or3.5Ag(フレ
ーム接続13) / 5n3or3.5Ag(半導体部
品の基板接続7 ) / 5n37Pb (全体の封止
2)/5n45Pb18Bi (プリント基板接続22
)の組合せができる。
封止フレーム接続13のろう材を同じにすることが可能
な場合には、第1図の実施例で示したように (2) Au12or13Ge(入出力ピン接続4)/
Pb2Sn(LSI接続8 ) / Pb10Sn (
L S工封止1g) / 5n3or3.5Ag(フレ
ーム接続13) / 5n3or3.5Ag(半導体部
品の基板接続7 ) / 5n37Pb (全体の封止
2)/5n45Pb18Bi (プリント基板接続22
)の組合せができる。
一方、第16図に示した多層セラミック基板上にポリイ
ミド系の薄膜回路25を形成し、より高集積化した基板
では、薄膜の耐熱温度が300〜350℃以下であるた
め、より低融点のろう材を組合せる必要がある。この場
合には、A u 12 G eろうより軟く低融点のA
u20Snろうをリードピンの接合に用いた組合せが可
能である。組立て順序からそれ以外のろう材は同じで良
い。すなわち、 (1)LSICCB接続8/LSI封止18/入出力ピ
ン接続4/半導体部品CCB接続7/フレーム接続13
/全体封止2に対してpb2 Sn/ Pb108n/
Au20Sn/ Sn3.0or3.5Ag/ S
n 3 or3.5Ag/ S n37 P bの組合
せができる。
ミド系の薄膜回路25を形成し、より高集積化した基板
では、薄膜の耐熱温度が300〜350℃以下であるた
め、より低融点のろう材を組合せる必要がある。この場
合には、A u 12 G eろうより軟く低融点のA
u20Snろうをリードピンの接合に用いた組合せが可
能である。組立て順序からそれ以外のろう材は同じで良
い。すなわち、 (1)LSICCB接続8/LSI封止18/入出力ピ
ン接続4/半導体部品CCB接続7/フレーム接続13
/全体封止2に対してpb2 Sn/ Pb108n/
Au20Sn/ Sn3.0or3.5Ag/ S
n 3 or3.5Ag/ S n37 P bの組合
せができる。
同様にして、3,4.5階層で良い場合にはこれらのろ
う材を組合せて容易に作成でき、これらの実施例を第5
〜第11図に示した。第5図は第17図に示した電子回
路装置と同様な構造であるが、本発明に従って3階層の
ろう材の組合せとして最適なAu12Geろう、Pb5
Snはんだ、S n37 P b共晶はんだを用いて構
成した電子回路装置である。
う材を組合せて容易に作成でき、これらの実施例を第5
〜第11図に示した。第5図は第17図に示した電子回
路装置と同様な構造であるが、本発明に従って3階層の
ろう材の組合せとして最適なAu12Geろう、Pb5
Snはんだ、S n37 P b共晶はんだを用いて構
成した電子回路装置である。
LSIの接続7はより低融点のSSn3Aでも良い。
同様にして、各実施例の最適なろう材構成を示す。
第6図のろう材構成は人出ピン接続4/CCB接続8/
CCB接続7/封止2.の順に、A u 13Ge/P
b2Sn orPb5Sn/SSn3A/5n37Pb
。
CCB接続7/封止2.の順に、A u 13Ge/P
b2Sn orPb5Sn/SSn3A/5n37Pb
。
である。
第7図は入出力ピン接続4/CCB接続7/ダイボンド
10/封止2の順に、Au13Ge/Pb2Sn/5n
37Pb/5n37Pb、のろう材構成である。ダイボ
ンド10と封止2は同時に接続する。
10/封止2の順に、Au13Ge/Pb2Sn/5n
37Pb/5n37Pb、のろう材構成である。ダイボ
ンド10と封止2は同時に接続する。
第8図は入出力ピン4/CCB接続8/CCB接続7/
ダイボンド10/封止2.の順に、A u 13Ge/
Pb2Sn/Pb108n/5n37Pb/5n37P
b。
ダイボンド10/封止2.の順に、A u 13Ge/
Pb2Sn/Pb108n/5n37Pb/5n37P
b。
のろう材構成。
第9図はフレーム11と封止天板12の接続13にSS
n3Aを用い、それ以外は第7図と同一構成である。
n3Aを用い、それ以外は第7図と同一構成である。
第10図はフレーム接続13にSSn3Aを用い、それ
以外は第8図と同一構成である。
以外は第8図と同一構成である。
第11図は第9図の構成に、冷却水路14を熱伝導グリ
ース15で接着した構成である。
ース15で接着した構成である。
さらに、6階層以上の他の実施例として示したのが第1
2〜16図である。
2〜16図である。
第12図は入出力ピン接続4/CCB接続8/CCB接
続7/フレーム接続13/ダイボンド10/封止2/冷
却体接続16.の順に、Au13Ge’/Pb2Sn/
Pb105n/ Sn5 Sb/ Sn3 Ag/
SSn3A/5n37Pb、のろう材で構成。
続7/フレーム接続13/ダイボンド10/封止2/冷
却体接続16.の順に、Au13Ge’/Pb2Sn/
Pb105n/ Sn5 Sb/ Sn3 Ag/
SSn3A/5n37Pb、のろう材で構成。
第13図はパッケージしたLSIを用いた場合の実施例
である。入出力ピン接続4/CCB接続8/パツケージ
LSIのダイボンド17/パツケージLSIの封止18
/ CCB接続7/フレーム接続13/ダイボンド10
/封止2.の順に、Au13Ge/Pb2Sn/Pb1
08n/Pb105n/5n5Sb/SSn3A/SS
n3A/5n37Pb、のろう材で構成。
である。入出力ピン接続4/CCB接続8/パツケージ
LSIのダイボンド17/パツケージLSIの封止18
/ CCB接続7/フレーム接続13/ダイボンド10
/封止2.の順に、Au13Ge/Pb2Sn/Pb1
08n/Pb105n/5n5Sb/SSn3A/SS
n3A/5n37Pb、のろう材で構成。
第14.15図もパッケージしたLSIを用いた実施例
である。
である。
第14図は入出力ピン接続4/CCB接続8/ダイボン
ド17/封止18/ CCB接続7/フレーム接続13
/封止2/の順に、Au13Ge/Pb2Sn/Pb1
08n/Pb108n/SSn3A/SSn3A/5n
37Pb、のろう材で構成。
ド17/封止18/ CCB接続7/フレーム接続13
/封止2/の順に、Au13Ge/Pb2Sn/Pb1
08n/Pb108n/SSn3A/SSn3A/5n
37Pb、のろう材で構成。
第15図は入出力ピン接続4/CCB接続8/ダイボン
ド17/封止18/ CCB接続7/フレーム接続13
/封止2/冷却体接続16.の順に、A u 13 G
e/Pb2Sn/Pb108n/Pb108n/SS
n3A/S n 3 Ag/ S n37Pb/ 5n
45Pb18Bi、のろう材で構成されている。
ド17/封止18/ CCB接続7/フレーム接続13
/封止2/冷却体接続16.の順に、A u 13 G
e/Pb2Sn/Pb108n/Pb108n/SS
n3A/S n 3 Ag/ S n37Pb/ 5n
45Pb18Bi、のろう材で構成されている。
第18図は第1図の例に、コネクタ24を加ねえた例で
、ろう材構成は第17図と同一である。この場合には、
コネクタz3を加ねえたことで、ろう材22を独立に選
んで階層を1つ減らすことが可能で、例えば封止2と同
一のろう材としてS n37 P bを用いても良い。
、ろう材構成は第17図と同一である。この場合には、
コネクタz3を加ねえたことで、ろう材22を独立に選
んで階層を1つ減らすことが可能で、例えば封止2と同
一のろう材としてS n37 P bを用いても良い。
このようにして作成した各電子回路装置を、パワー〇N
10FFにして実稼動試験(LSI6のジャンクション
温度Tj=85℃)を行い、5万回稼動した結果、いず
れも、電気的接続、封止性能を十分満足し、かつ各接続
部の変化も1μ以下のクラックが走査型電子顕微鏡でa
mされる程度で、非常に高い信頼性が得られた。
10FFにして実稼動試験(LSI6のジャンクション
温度Tj=85℃)を行い、5万回稼動した結果、いず
れも、電気的接続、封止性能を十分満足し、かつ各接続
部の変化も1μ以下のクラックが走査型電子顕微鏡でa
mされる程度で、非常に高い信頼性が得られた。
一方、各ろう材の組成範囲を、同様な評価方法と作業性
(融点の範囲が拡がるため5作業が低下する傾向にある
)を調べた結果、A u G eろうはAu12〜15
Ge、Pb2SnはPb2〜3Sn、Pb5SnはPb
3〜7 Sn、Pb108nは8−13Sn。
(融点の範囲が拡がるため5作業が低下する傾向にある
)を調べた結果、A u G eろうはAu12〜15
Ge、Pb2SnはPb2〜3Sn、Pb5SnはPb
3〜7 Sn、Pb108nは8−13Sn。
Au20SnはAu18−22Sn、Sn5 Sbは4
−6.5Sb。
−6.5Sb。
Sn3.5AgはSn2〜8Ag、5n37Pbは5n
35〜55P b 、 S n45 P b18 B
iは5n40〜47Pb15〜20Bi。
35〜55P b 、 S n45 P b18 B
iは5n40〜47Pb15〜20Bi。
の範囲が妥当であることがわかった。これらの組成範囲
で10℃以上の融点の差がないケースが生じるが、組成
範囲の選択によって組合せることが可能なことは言うま
でもない。
で10℃以上の融点の差がないケースが生じるが、組成
範囲の選択によって組合せることが可能なことは言うま
でもない。
以上、階層接続に適したろう材を組合せることによって
高性能な電子回路装置の実現が可能となった。
高性能な電子回路装置の実現が可能となった。
・〔発明の効果〕
本発明によれば、セラミックおよびガラス、樹脂等の配
線基板と、電子回路部品、冷却部品を組合せた電子回路
装置において、電気的接続と、封止のための接続と、冷
却部品との接続とを、組立ての順序、保守のための分解
順序、長期の信頼性を同時に実現できる効果があり、今
後増々大規模。
線基板と、電子回路部品、冷却部品を組合せた電子回路
装置において、電気的接続と、封止のための接続と、冷
却部品との接続とを、組立ての順序、保守のための分解
順序、長期の信頼性を同時に実現できる効果があり、今
後増々大規模。
高密度化する電子回路装置を実現するのに大きく寄与で
きる。
きる。
第1図は本発明を適用した電子回路、第2図は従来例、
第3図は本発明にかかわるろう材の融点を示す図、第4
図は本発明にかかわるろう材の引張応力−ひすみ特性を
示す図、第5図〜第16図は他の本発明の実施例の示す
図、第17図は他の従来技術を示す図、第18図は他の
本発明の実施例を示す図である。 1・・・封止キャップ、2・・・封止、3・・・回路基
板、4・・入出力ピン接続、5・・・入出力ピン、6・
・・半導体あるいはLSI、7,8・・・CCB接続、
9・・・熱伝導中継部材、10・・・ダイボンド、11
・・・フレーム、12・・・封止天板、13・・・フレ
ーム接続、14・・・冷却水路。 15・・・熱伝導グリース、16・・・冷却体接続、1
7・・・パッケージLSIのダイボンド、18・・・パ
ッケージLSIの封止、19・・・封止キャップ、20
・・・熱伝導中継部材、21・・・プリント基板、22
・・・プリント基板接続、23・・・コネクタ、24・
・・コネクタ接触板、25・・・薄膜回路、26・・・
放熱フィン。 ゝ、−t−;’−2 −() 第 1 口 第 区 第1 晃 /6 拓77図 第7B口
第3図は本発明にかかわるろう材の融点を示す図、第4
図は本発明にかかわるろう材の引張応力−ひすみ特性を
示す図、第5図〜第16図は他の本発明の実施例の示す
図、第17図は他の従来技術を示す図、第18図は他の
本発明の実施例を示す図である。 1・・・封止キャップ、2・・・封止、3・・・回路基
板、4・・入出力ピン接続、5・・・入出力ピン、6・
・・半導体あるいはLSI、7,8・・・CCB接続、
9・・・熱伝導中継部材、10・・・ダイボンド、11
・・・フレーム、12・・・封止天板、13・・・フレ
ーム接続、14・・・冷却水路。 15・・・熱伝導グリース、16・・・冷却体接続、1
7・・・パッケージLSIのダイボンド、18・・・パ
ッケージLSIの封止、19・・・封止キャップ、20
・・・熱伝導中継部材、21・・・プリント基板、22
・・・プリント基板接続、23・・・コネクタ、24・
・・コネクタ接触板、25・・・薄膜回路、26・・・
放熱フィン。 ゝ、−t−;’−2 −() 第 1 口 第 区 第1 晃 /6 拓77図 第7B口
Claims (1)
- 【特許請求の範囲】 1、基板上に複数の部品を各々異なるろう材によって機
械的又は電気的に順次接続して階層を形成して成る各階
層電子回路装置において、各融点温度が各々接続すべき
部品の耐熱温度以下であって接続順序により正順にほぼ
10℃以上つづ低く、かつ各々接続すべき部品に対する
ぬれ性が100%以上、さらに引張強度が各々接続すべ
き部品の常温における引張強度以下の特性を有するろう
材によって上記複数の部品を順次各々接続してあること
を特徴とする各階層電子回路装置。 2、上該異なるろう材が、Au10〜15wt%Ge合
金(融点356〜450℃)、Pb1〜5wt%Sn合
金(融点314〜325℃)、Pb10〜13wt%S
n合金(融点270〜300℃)、Au20wt%Sn
(融点280℃)、Sn3〜6wt%Sb合金(融点2
32〜243℃)、Sn2〜8wt%Ag合金(融点2
21〜235℃)、Sn35〜55wt%Pb合金(融
点183〜200℃)、Sn45Pb18Bi合金(融
点135〜160℃)の中から、少なくとも4種以上を
組合わせて構成したことを特徴とする請求項1記載の電
子回路装置。 3、上該異なるろう材がAu10〜15wt%GeとS
n2〜8wt%Ag合金の少なくともひとつを使用して
いることを特徴とする請求項1記載の電子回路装置。 4、4階層を構成するために上記異なるろう材が融点の
高い順に、Au10〜15wt%Ge合金(融点356
℃〜450℃)、Pb1〜5wt%Sn合金(融点31
4℃〜325℃)、Sn2〜8wt%Ag合金(融点2
21℃〜235℃)、Sn35〜55wt%Pb合金(
融点183〜200℃)か、Pb1〜5wt%Sn、A
u20wt%Sn(融点280℃)Sn2〜8Ag、S
n35〜55Pbのいずれかの組合せで構成されたこと
を特徴とする請求項1記載の電子回路装置。 5、5階層を構成するための各ろう材が融点の高い順に
、Au10〜15Ge、Pb10〜13Sn、Sn2〜
8Ag、Sn35〜55Pbか、Pb1〜55n、Pb
10〜13Sn、Au20Sn、Sn2〜8Ag、Sn
35〜55Pbのいずれかの組合せで構成されたことを
特徴とする請求項1記載の電子回路装置。 6、6階層を構成するための各ろう材が融点の高い順に
、Au10〜15Ge、Pb1〜5Sn、Pb10〜1
3Sn、Sn3〜6Sb、Sn35〜55Pb、Sn4
5Pb18Biか、Au10〜15Ge、Pb1〜5S
n、Pb10〜13Sn、Au20Sn、Sn2〜8A
g、Sn35〜55Pb、Sn45Pb18Biのいず
れかの組合せで構成されたことを特徴とする請求項1記
載の電子回路装置。 7、7階層を構成するための各ろう材が融点の高い順に
、Au10〜15Ge、Pb1〜5Sn、Pb10〜1
3Sn、Sn3〜6Sb、Sn2〜8Ag、Sn35〜
55Pb、Sn45Pb18BiかAu10〜15Ge
、Pb1〜5Sn、Au20Sn、Sn3〜6Sb、S
n2〜8Ag、Sn35〜55Pb、Sn45Pb18
Biのいずれかの組合せで構成されたことを特徴とする
請求項1記載の電子回路装置。 8、Pb−Sn系ろう材に0.5〜5wt%Agを加え
たろう材にして構成したことを特徴とする請求項2記載
の電子回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2080713A JP2821229B2 (ja) | 1990-03-30 | 1990-03-30 | 電子回路装置 |
US07/674,599 US5276289A (en) | 1990-03-30 | 1991-03-25 | Electronic circuit device and method of producing the same |
DE4110373A DE4110373C2 (de) | 1990-03-30 | 1991-03-28 | Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2080713A JP2821229B2 (ja) | 1990-03-30 | 1990-03-30 | 電子回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03283451A true JPH03283451A (ja) | 1991-12-13 |
JP2821229B2 JP2821229B2 (ja) | 1998-11-05 |
Family
ID=13725983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2080713A Expired - Fee Related JP2821229B2 (ja) | 1990-03-30 | 1990-03-30 | 電子回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5276289A (ja) |
JP (1) | JP2821229B2 (ja) |
DE (1) | DE4110373C2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010027953A (ja) * | 2008-07-23 | 2010-02-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2010214054A (ja) | 2009-03-19 | 2010-09-30 | Japan Lifeline Co Ltd | 医療用ガイドワイヤ |
JP2010268888A (ja) | 2009-05-20 | 2010-12-02 | Japan Lifeline Co Ltd | 医療用ガイドワイヤ |
JP2017069401A (ja) * | 2015-09-30 | 2017-04-06 | 日亜化学工業株式会社 | 基板及び発光装置、並びに発光装置の製造方法 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4225138A1 (de) * | 1992-07-30 | 1994-02-03 | Daimler Benz Ag | Multichipmodul und Verfahren zu dessen Herstellung |
US6077725A (en) * | 1992-09-03 | 2000-06-20 | Lucent Technologies Inc | Method for assembling multichip modules |
JP3194553B2 (ja) * | 1993-08-13 | 2001-07-30 | 富士通株式会社 | 半導体装置の製造方法 |
US5476818A (en) * | 1994-08-19 | 1995-12-19 | Motorola, Inc. | Semiconductor structure and method of manufacture |
JP2926537B2 (ja) * | 1994-12-15 | 1999-07-28 | 株式会社日立製作所 | マルチチップモジュ−ルの冷却装置 |
JP3058047B2 (ja) * | 1995-04-04 | 2000-07-04 | 株式会社日立製作所 | マルチチップモジュールの封止冷却構造 |
US5675183A (en) * | 1995-07-12 | 1997-10-07 | Dell Usa Lp | Hybrid multichip module and methods of fabricating same |
JPH09130009A (ja) * | 1995-10-27 | 1997-05-16 | Mitsubishi Electric Corp | 混成集積回路装置とその製造方法 |
JPH09306954A (ja) | 1996-05-20 | 1997-11-28 | Hitachi Ltd | 半導体装置及びその実装方法並びに実装構造体 |
DE69738289D1 (de) * | 1996-07-22 | 2007-12-27 | Honda Motor Co Ltd | Verbindung zwischen leiterplatte und steckerelement |
US5973932A (en) * | 1997-02-14 | 1999-10-26 | Pulse Engineering, Inc. | Soldered component bonding in a printed circuit assembly |
US5982038A (en) * | 1997-05-01 | 1999-11-09 | International Business Machines Corporation | Cast metal seal for semiconductor substrates |
US6281573B1 (en) | 1998-03-31 | 2001-08-28 | International Business Machines Corporation | Thermal enhancement approach using solder compositions in the liquid state |
US6264093B1 (en) * | 1998-11-02 | 2001-07-24 | Raymond W. Pilukaitis | Lead-free solder process for printed wiring boards |
JP2000223645A (ja) * | 1999-02-01 | 2000-08-11 | Mitsubishi Electric Corp | 半導体装置 |
JP3653417B2 (ja) * | 1999-06-09 | 2005-05-25 | 株式会社日立製作所 | マルチチップモジュールの封止構造 |
JP2001053205A (ja) | 1999-08-05 | 2001-02-23 | Hitachi Ltd | マルチチップモジュールの封止冷却装置 |
US6916683B2 (en) * | 2000-05-11 | 2005-07-12 | Micron Technology, Inc. | Methods of fabricating a molded ball grid array |
US6724078B1 (en) * | 2000-08-31 | 2004-04-20 | Intel Corporation | Electronic assembly comprising solderable thermal interface |
US6812564B1 (en) * | 2000-09-05 | 2004-11-02 | Hewlett-Packard Development Company, L.P. | Monolithic common carrier |
US6639322B1 (en) * | 2001-09-17 | 2003-10-28 | Applied Micro Circuits Corporation | Flip-chip transition interface structure |
US7160758B2 (en) * | 2004-03-31 | 2007-01-09 | Intel Corporation | Electronic packaging apparatus and method |
US7193300B2 (en) * | 2004-09-13 | 2007-03-20 | Honeywell International Inc. | Plastic leadframe and compliant fastener |
JP2006269639A (ja) * | 2005-03-23 | 2006-10-05 | Denso Corp | 放熱装置および車載電子機器 |
JP2006287080A (ja) * | 2005-04-04 | 2006-10-19 | Hitachi Ltd | メモリモジュール |
US7622327B2 (en) * | 2006-03-30 | 2009-11-24 | Intel Corporation | Covered devices in a semiconductor package |
DE102007044358A1 (de) * | 2007-09-17 | 2009-03-19 | Robert Bosch Gmbh | Vorrichtung zum Kühlen von elektronischen Bauteilen |
US8709870B2 (en) * | 2009-08-06 | 2014-04-29 | Maxim Integrated Products, Inc. | Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages |
US8299608B2 (en) * | 2010-07-08 | 2012-10-30 | International Business Machines Corporation | Enhanced thermal management of 3-D stacked die packaging |
JP2013115083A (ja) * | 2011-11-25 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
US9287194B2 (en) * | 2013-03-06 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging devices and methods for semiconductor devices |
US8866290B2 (en) * | 2013-03-15 | 2014-10-21 | Intel Corporation | Molded heat spreaders |
US10410999B2 (en) | 2017-12-19 | 2019-09-10 | Amkor Technology, Inc. | Semiconductor device with integrated heat distribution and manufacturing method thereof |
US10775576B2 (en) * | 2018-03-01 | 2020-09-15 | Ayar Labs, Inc. | Thermal management system for multi-chip-module and associated methods |
TWM585962U (zh) * | 2019-05-24 | 2019-11-01 | 宇瞻科技股份有限公司 | 固態硬碟散熱裝置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4418857A (en) * | 1980-12-31 | 1983-12-06 | International Business Machines Corp. | High melting point process for Au:Sn:80:20 brazing alloy for chip carriers |
US4561011A (en) * | 1982-10-05 | 1985-12-24 | Mitsubishi Denki Kabushiki Kaisha | Dimensionally stable semiconductor device |
JPS60226142A (ja) * | 1984-04-25 | 1985-11-11 | Hitachi Ltd | モジユ−ル構造 |
JPS6187396A (ja) * | 1984-10-05 | 1986-05-02 | 株式会社日立製作所 | 電子回路装置とその製造方法 |
DE3730764C1 (de) * | 1987-09-12 | 1988-07-14 | Demetron | Verwendung von Legierungen aus Zinn und/oder Blei als Weichlote zum Aufbringen von Halbleitern auf metallische Traeger |
JPH01184995A (ja) * | 1988-01-20 | 1989-07-24 | Fujitsu Ltd | ピングリッドアレーパッケージの実装方法 |
JP2548602B2 (ja) * | 1988-04-12 | 1996-10-30 | 株式会社日立製作所 | 半導体実装モジュール |
JP2978511B2 (ja) * | 1989-09-20 | 1999-11-15 | 株式会社日立製作所 | 集積回路素子実装構造体 |
-
1990
- 1990-03-30 JP JP2080713A patent/JP2821229B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-25 US US07/674,599 patent/US5276289A/en not_active Expired - Lifetime
- 1991-03-28 DE DE4110373A patent/DE4110373C2/de not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010027953A (ja) * | 2008-07-23 | 2010-02-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2010214054A (ja) | 2009-03-19 | 2010-09-30 | Japan Lifeline Co Ltd | 医療用ガイドワイヤ |
JP2010268888A (ja) | 2009-05-20 | 2010-12-02 | Japan Lifeline Co Ltd | 医療用ガイドワイヤ |
JP2017069401A (ja) * | 2015-09-30 | 2017-04-06 | 日亜化学工業株式会社 | 基板及び発光装置、並びに発光装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5276289A (en) | 1994-01-04 |
DE4110373C2 (de) | 1995-02-16 |
JP2821229B2 (ja) | 1998-11-05 |
DE4110373A1 (de) | 1991-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03283451A (ja) | 電子回路装置 | |
US4418857A (en) | High melting point process for Au:Sn:80:20 brazing alloy for chip carriers | |
JP3800977B2 (ja) | Zn−Al系はんだを用いた製品 | |
JP3736452B2 (ja) | はんだ箔 | |
JP4343117B2 (ja) | 半導体装置およびその製造方法 | |
US5001546A (en) | Clad metal lead frame substrates | |
TWI505899B (zh) | A bonding method, a bonding structure, and a method for manufacturing the same | |
TWI395313B (zh) | 銲球凸塊結構及其形成方法 | |
JPH10118783A (ja) | 半田材料及びそれを用いた電子部品 | |
JP2009060101A (ja) | 電子機器 | |
JPH0788680A (ja) | 高温無鉛すずベースはんだの組成 | |
JP2020520807A (ja) | 拡散はんだ付けのための無鉛はんだ膜及びその製造のための方法 | |
US20240021565A1 (en) | Solder material and method for die attachment | |
EP0082271A2 (en) | Methods of brazing adjoining surfaces of elements, brazing alloys, and structures comprising brazed joints | |
JP2009076703A (ja) | 半導体装置 | |
US5249100A (en) | Electronic circuit device provided with a ceramic substrate having lead pins bonded thereto by solder | |
JP4765098B2 (ja) | 半導体装置およびその製造方法 | |
JP2002261104A (ja) | 半導体装置および電子機器 | |
JP4877046B2 (ja) | 半導体装置およびその製造方法 | |
JP3892190B2 (ja) | 混載実装構造体及び混載実装方法並びに電子機器 | |
JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
JP4432541B2 (ja) | 電子機器 | |
US6742248B2 (en) | Method of forming a soldered electrical connection | |
JP2001244622A (ja) | 電子回路装置 | |
JP4369643B2 (ja) | はんだ接合層 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |