DE4007385C2 - Schaltkreis zum automatischen Nullpunkt-Abgleich und zugehörige Schaltungsanordnung, Analog-Digital-Signal-Codierer und Gleichspannungs-Ausgleich-Schaltkreis - Google Patents

Schaltkreis zum automatischen Nullpunkt-Abgleich und zugehörige Schaltungsanordnung, Analog-Digital-Signal-Codierer und Gleichspannungs-Ausgleich-Schaltkreis

Info

Publication number
DE4007385C2
DE4007385C2 DE4007385A DE4007385A DE4007385C2 DE 4007385 C2 DE4007385 C2 DE 4007385C2 DE 4007385 A DE4007385 A DE 4007385A DE 4007385 A DE4007385 A DE 4007385A DE 4007385 C2 DE4007385 C2 DE 4007385C2
Authority
DE
Germany
Prior art keywords
signal
circuit
devices
control signal
integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4007385A
Other languages
English (en)
Other versions
DE4007385A1 (de
Inventor
Lawrence Edwin Connell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE4007385A1 publication Critical patent/DE4007385A1/de
Application granted granted Critical
Publication of DE4007385C2 publication Critical patent/DE4007385C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H03F1/304Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device and using digital means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Ganz allgemein betrifft die Erfindung die DC-Gleichspan­ nungs-Gegenkopplungstechnik für Analog-Digital-A/D-Umsetz- Schaltkreise. Insbesondere betrifft die Erfindung eine verbesserte Schaltungsanordnung, die auf der bekannten, automatischen Nullpunkts-Abgleich-Technik basiert, die dazu dient, eine Offsetfehler-Gleichspannung von verschiedenen Schaltungskomponenten zu kompensieren. Die Erfindung ist im wesentlichen auf die Anwendung in A/D-Wandlern, Nullspan­ nungsschaltern oder Nullpunktschaltern und Signal-Begrenzern bezogen.
Gegenwärtig besteht eine zunehmende Forderung zur weiteren Reduzierung der Größe, der Kosten und der Komplexität der elektronischen Schaltkreise, die zur Übertragung von analogen Ton-Signalen, digitalen Ton-Signalen und Hochgeschwindig­ keitsdaten über verschiedene Arten von Kommunikationskanälen eingesetzt werden. Diese zunehmende Forderung hat im wesentlichen in Verbesserungen bei der Entwicklung von integrierten Schaltkreisen für die analoge/digitale Wandlung von analogen Ton-Signalen zur digitalen Verschlüsselung (Codierung) ihren Niederschlag gefunden. Beispielsweise ist eine auf einem Micro-Chip monolithisch integrierte Schaltung für die komprimierte/expandierte (kompandierte) Pulscodemo­ dulation (PCM) Verschlüsseler/Entschlüsseler (CODEC), die monolithisch integrierte CMOS-Schaltungstechnologie anwendet, von R. Gregorian et al. in dem Aufsatz "An Integrated Single- Chip PCM Voice CODEC with Filters", IEEE Journal of Solid Circuits, Vol. SC-16, No. 4, (August 1981), beschrieben. Seiten 322-33.
Es ist bekannt, daß die Gleichspannuns-Gegenkopplung eines A/D-Konverters oder Wandlers einen direkten Einfluß auf das Ausgangs-Signal erzeugt, wenn der A/D-Eingang unbelegt ist. Für kompandierte Puls-Code-Modulations-Verschlüsseler (PCM- Codierer) sind die Quantisierungsstufen uneinheitlich voneinander beabstandet, und das Fein-Auflösungsvermögen ist nur über einen kleinen Bereich der Signalgröße möglich. Deshalb ist es notwendig, um Kleinsignale korrekt zu codieren, die Vorspannung am Eingang des A/D-Wandlers so präzise zu regeln, daß Kleinsignale innerhalb dieses Bereiches zentriert werden. Für Signal-Begrenzer wirkt die DC-Gegenkopplung am Eingang des Begrenzers auf das Tastver­ hältnis der Ausgangswellenform. Falls Signal-Begrenzer dazu benutzt werden, Signale zu demodulieren, ist es erforderlich, das Tastverhältnis oder die Nulldurchgänge der Eingangs- Wellenform zu erhalten. Um sicherzustellen, daß Eingangs- Kleinsignale in korrekter Weise demoduliert werden, muß die DC-Spannung (Vorspannung) des Begrenzers präzise überwacht werden, um Offset-Gleichspannungsfehler auszuschalten. Offset-Gleichspannungen können einen sehr unterschiedlichen Ursprung haben, zum Beispiel von der Begrenzerstufe selbst oder von vorgeschalteten Empfangsfilter-Stufen usw.
Eine bekannte Ausführung zur genauen Vorspannungs-Steuerung von Begrenzern oder A/D-Konvertern oder Wandlern schlägt eine Technik vor, die üblicherweise als "automatischer Nullpunkt­ abgleich" bezeichnet wird. Unter Anwendung dieser Technik wird das stark begrenzte Signal, das am Ausgang des Begrenzers zur Verfügung steht (oder das als eines oder mehrere Bits des A/D-Ausganges, zum Beispiel das Vorzeichen- Bit), integriert oder gemittelt und in Gegenkopplung dem Eingang des Begrenzers (oder einer Vorfilterstufe) zugeführt, um die inhärenten Offsetfehler (die eigenen Offsetfehler) (und irgendwelche kumulierten Offsetfehler der üblicherweise benutzten Vorfilter) zu unterdrücken. Typischerweise wird ein einfacher Hochpaß-Filter verwendet, um große, kumulierte Offsetfehler zu unterdrücken. Falls der Vorfilter-Offset­ fehler relativ gering ist, kann der Hochpaß-Filter entfallen. Die Aufgabe eines automatischen (selbstarbeitenden) Rück­ kopplungsnetzwerkes zum Nullpunkt-Abgleich ist, eine automatische Einstellung der Begrenzer- oder Filter-Stufe zu bewirken, um die DC-Offsetfehler-Gleichspannung zu unter­ drücken. Eine weitere Beschreibung dieser automatischen Einstellung ist in dem Artikel "Pecise Biasing of Analog to- Digital Converters by Means of Auto-Zero Feedback", IEEE Journal of Solid State Circuits, Vol. SC-17, No. 6, (Dezember 1982, Seiten 1220-25, von J. C. Candy und B. A. Wooley, beschrieben.
Bekannte Abgleich-Schaltkreise verwenden einen Analog- Integrator, um das digitale Ausgangssignal zu mitteln und dadurch eine Kompensationsspannung dem Eingang des Begrenzers (Komparators) bereitzustellen. Grundsätzlich tritt eine Amplituden-Welligkeit immer dann auf, wenn die säge­ zahnförmigen Spannungen (Amplituden), die am Ausgang des Integrators auftreten, zurückgeführt und dem Eingangs-Signal hinzuaddiert werden. Die Amplitude der sägezahnähnlichen Wellenform muß so weit herabgesetzt werden, daß durch den integrierenden Rückkopplungs-Schaltkreis verursachte Verzerrungen vermieden werden. Um solche Verzerrungen zu minimieren, ist eine große Zeitkonstante, beispielsweise in der Größe von einigen Sekunden, erforderlich. Daher erfordert der Schaltkreis für den Nullpunktabgleich in der Regel einen großen Integrations-Kondensator getrennt von dem integrierten Schaltkreis. Beispielsweise zeigt der Stand der Technik den Einsatz eines externen Kondensators mit einer Kapazität von 0,1 bis 0,2 Microfarad, so daß die maximale Welligkeit der Amplitude geringer als ein Fünftel LSB bei 300 Hz beträgt.
Hierzu wird beispielsweise auf K. Yamakido et al., "A Single- Chip CMOS Filter/CODEC", IEEE Journal of Solid State Circuits, Vol. SC-16, No. 4, (August 1981), Seiten 302-07, verwiesen.
Der wesentliche Nachteil bei der Anwendung dieser bekannten Nullpunkt-Abgleich-Technik ist das Erfordernis, einen großen Integrations-Kondensator verwenden zu müssen. Ein Kondensator mit 0,1 bis 0,2 Microfarad kann nicht einfach in den übrigen Schaltkreis des A/D-Micro-Chips integriert werden, da seine Kapazität viel zu groß ist. Aus diesem Grund erfordert ein externer Nullpunkt-Abgleich-Kondensator einen eigenen Anschlußstecker am integrierten Schaltkreis. Weiterhin vergrößert die Verwendung von zusätzlichen Komponenten, die außerhalb des Micro-Chips liegen, die Baugröße, die Kosten und die Fehlerrate des Schaltkreises. In zeitgemäßen, integrierten, mit Kondensator-geschalteten Schaltkreisen können diese Nachteile sehr wesentliche Auswirkungen für viele signalverarbeitende Anwendungen haben.
Aus der DE 36 05 561 A1 ist ein Verfahren zur Kompensation der Offset-Spannung ei­ nes Regelverstärkers und eine Schaltungsanordnung zur Durchführung des Verfahrens bekannt. Zum Messen der Offset-Kompensationsspannung wird der Ausgang des Re­ gelverstärkers vom Stellglied des Regelkreises getrennt und der Wert der Offset- Kompensationsspannung abgespeichert. Nach dem Messen und Abspeichern der Off­ set-Kompensationsspannung wird der Ausgang des Regelverstärkers wieder mit dem Stellglied des Regelkreises verbunden, und die abgespeicherte Offset- Kompensationsspannung wird auf den Eingang des Regelverstärkers zurückgekoppelt.
Im Stand der Technik besteht ein Bedürfnis, eine verbesserte Schaltungsanordnung zur Vorspannungserzeugung eines Verstärkers, einen verbesserten Schaltkreis zum auto­ matischen Nullpunkt-Abgleich, einen verbesserten Analog-Digital-Signalcodierer und ei­ nen verbesserten Gleichspannungsausgleichsschaltkreis anzugeben, ohne dass externe Kondensatoren für den Nullpunkt-Abgleich eingesetzt werden.
Diese Aufgabe wird erfindungsgemäß durch die Gegenstände der Patentansprüche 1, 6, 11 und 16 gelöst.
Durch die Vermeidung eines externen Kondensators zum automatischen Nullpunkt-Ab­ gleich kann dieser auf einem Halbleiter-Micro-Chip vollständig integriert werden.
Bevorzugte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Neben weiteren sich ergebenden Vorteilen wird die Aufgabe durch die Erfindung gelöst, die nachfolgend ausführlich beschrieben ist, die im wesentlichen einen verbesserten Nullpunkt-Abgleich-Regelkreis zur Einstellung der Eingangs-Offsetfehler-Spannung von verschiedenen Ausführungen von Signal-Codiergeräten vorsieht. Der Regelkreis der vorliegenden Erfindung weist eine digitale Integrations-Stufe in der Rückkopplungsschleife auf mit folgenden Merkmalen: a) Abtasten des begrenzten Signales mit einer Abtastfrequenz, die wesentlich höher liegt als die Frequenz des Eingangs-Signales, b) fortlaufende Zählung der Gesamtzahl von positiven und negativen Abtast-Impulsen und c) Ermittlung des Zeitpunktes, zu dem die Gesamtzahl von Impulsen einen vorgegebenen positiven oder negativen Schwellwert überschreitet. Wird dieser Schwellwert über­ schritten, gibt die digitale Integrationsstufe eine analoge Integrationsstufe frei, um eine kleine Ladungsmenge (ein "kleines Ladungspaket") an den Integrations-Kondensator weiterzuleiten, der die Schwellwertüberschreitungen aufintegriert, um damit ein Steuer-Signal zur Vorspannungs­ einstellung zu erzeugen. Dieses vom Analog-Integrator gelieferte Ausgangs-Signal wird dann gedämpft und einer Begrenzer- oder Filter-Stufe zugeführt, um das Eingangs- Signal durch Vorspannung auf die Mitte des Begrenzer- Schwellwertes zu legen. Auf diese Weise wird der Inte­ grations-Kondensator gezielt in kleinen Raten aufgeladen, so daß ein großer, externer Kondensator nicht erforderlich ist. Darüberhinaus wird der Begrenzer-Ausgang mit einer genügend hohen Frequenz abgetastet, so daß ein präzises Tastverhältnis erhalten wird.
In einer bevorzugten Ausführungsform wird ein Aufwärts/Ab­ wärts-Zähler verwendet, um die digitale Integration auszu­ führen, und es wird für die analoge Integrationsstufe ein gesteuerter bzw. geschalteter Integrations-Kondensator verwendet. Eine Eingangs-Filterstufe und ein Eingangs- Hysterese-Schaltkreis werden darüber hinaus eingesetzt. Erfindungsgemäß weist der Kondensator eine Kapazität von 20 Picofarad auf, die ausreichend ist, um die Nullpunkt- Abgleich-Integration durchzuführen, während gleichzeitig die Signal-Verzerrung entsprechend der Amplituden-Welligkeit minimiert wird. Dadurch wird ein Schaltkreis erhalten, der einen dynamischen Eingangsbereich von 40 dB aufweist, und der ein exaktes Tastverhältnis mit einem Fehler pro Zyklus von kleiner 1% aufweist.
Ausführungsbeispiel
Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbei­ spieles anhand der Zeichnung. In der Zeichnung zeigt:
Fig. 1 ein allgemeines Blockschaltbild einer Begrenzer- Stufe, die einen verbesserten Rückführungs-Regelkreis für den automatischen Nullpunkt-Abgleich gemäß der Erfindung aufweist,
Fig. 2 ein detailliertes Blockschaltbild eines Signal- Codierers, der den Regelkreis für den automatischen Nullpunkt-Abgleich gemäß der Erfindung zeigt,
Fig. 3 ein schematisches Schaltbild der Aufwärts/Abwärts- Zähleinheit gemäß Fig. 2,
Fig. 4 eine alternative Ausführungsform einer Eingangsstufe des Signal-Codierers gemäß Fig. 2 ohne die Verwendung eines Eingangs-Filters und
Fig. 5 verschiedene Impulsformen des Schaltkreises nach Fig. 2, um die Taktzeiten und die Spannungs­ verhältnisse zu zeigen.
Fig. 1 zeigt ein Blockschaltbild eines Signal-Codierers 100, der einen Rückkopplungskreis für den automatischen Nullpunkt- Abgleich gemäß der Erfindung aufweist. Ein analoges Eingangs- Signal, wie es für Ton-Frequenzen üblich ist, wird dem Ein­ gang 105 (Klemme) des Begrenzers 120 zugeführt. Der Begrenzer 120 ist ein üblicher Komparator entsprechend dem Typ Motorola MC3302. Das automatische Verfahren zum Nullpunkt-Abgleich gemäß der Erfindung könnte jedoch auch zur Korrektur von Offsetfehler-Spannungen einer Verstärkerstufe verwendet werden. Deshalb könnte der Begrenzer 120 auch ein hoch­ empfindlicher Operations-Verstärker sein. Demgemäß würde der Ausgang 125 ein analoges Signal liefern, und der Digital- Integrator 130 würde durch einen Analog-Integrator ersetzt.
Das digitale Ausgangs-Signal am Ausgang 125 wird an den Eingang des Digital-Integrators 130 weitergegeben. Der Integrator 130 integriert das limitierte, begrenzte Ausgangs- Signal ebenso gut wie ein Analog-Integrator, wobei ein großer Integrations-Kondensator hierbei nicht erforderlich ist. Die digitale Integrationsstufe führt drei Grundfunktionen aus: a) Abtasten des begrenzten Signals mit einer Abtastrate, die viel höher ist als die Frequenz des Eingangs-Signales; b) gleichzeitig wird eine fortlaufende Zählung der Gesamtzahl der positiven und negativen Tastimpulse durchgeführt, und c) Ermittlung des Zeitpunktes, zu dem die Gesamtzahl der auf­ kumulierten Tastimpulse einen vorbestimmten positiven oder negativen Schwellwert überschreiten. In anderen Worten ausgedrückt, entspricht das Ausgangs-Signal des digitalen Integrators einem digitalen Wert eines Analog-Integrator- Ausgangs-Signales, wobei allerdings im wesentlichen nur das signifikanteste Bit (MSB) des digitalen Ausgangs in dieser Anwendung als Schwellwert-Überschreitungs-Indikator verwendet wird.
Zuerst tastet der digitale Integrator das begrenzte Signal mit einer Abtastfrequenz fs, die viel höher ist als die Frequenz fo des Eingangs-Signales, ab; zum Beispiel ent­ sprechen 100 kHz Abtastfrequenz einem 1-kHz-Ton-Signal. Diese erhöhte Abtastrate ist notwendig, um die Nullpunkt-Durchgänge des Eingangs-Signales zu erhalten, so daß ein exaktes Tastverhältnis erzielt werden kann. Als nächsten Schritt kumuliert der Integrator die Gesamtanzahl der positiven und negativen Abtastimpulse; zum Beispiel zählt er aufwärts für die positiven Abtastimpulse und abwärts für die negativen Abtastimpulse, so daß eine kontinuierliche Abtast- Impulszählung erfolgt, bis ein vorgegebener Zähler- Schwellwert erreicht und überschritten wird. Die Länge des Zählers bzw. die Länge des Zählerstandes in Verbindung mit verschiedenen Parametern der nachfolgenden Analog Inte­ grations-Stufe bestimmt den Betrag der Amplituden- Welligkeit, die am Ausgang des Schaltkreises anliegt. Mit einer Vergrößerung der Zähler-Länge kann die Amplituden- Welligkeit verringert werden. Typischerweise kann die Schleife für den automatischen Nullpunktabgleich eine Zeit­ konstante von einigen Sekunden aufweisen. Um die Schleife schnell zu aktivieren bzw. in Bereitschaft zu setzen, kann eine verkürzte Zählerstands-Länge verwendet werden, um die Schleife zu initieren. Nach einer vorgegebenen Zeitperiode kann die Schleife dann auf ihre normale Zeitkonstante umgeschaltet werden. Bei einem überschreiten des Schwell­ wertes gibt die digitale Integrations-Stufe die analoge Integrations-Stufe frei, so daß diese eine kleine Ladungs­ menge, zum Beispiel ein "Ladungspaket", an den Integrations- Kondensator abgibt. Der digitale Integrator gibt das Schwellwert-Überschreitungs-Signal an einen Taktgeber 170 über die Leitung 131 ab, und er gibt die Polarität des Schwellwert-Überschreitungs-Signales an einen analogen Integrator 140 über die Leitung 135 weiter, und er setzt seinen Zählerstand auf seinen Mittelwert zurück. Der Takt­ geber 170 erzeugt Steuersignale über die Leitung 173, die der Analog-Integrator verwendet, um ein Ladungs-Paket an den Integrations-Kondensator zu liefern. Die Arbeitsweise des Taktgebers 170 wird detailliert in Verbindung mit Fig. 2 beschrieben.
Der Analog-Integrator 140 wandelt das digitale Steuersignal immer dann in ein Ladungs-Paket um, wenn eine Schwellwert- Überschreitungs-Bedingung erfüllt ist. Diese Ladungs-Pakete werden dann an den Integrations-Kondensator weitergegeben, der dann dazu verwendet wird, die Vorspannung für die Begren­ zer-Stufe bereitzustellen. Mit jedem Erreichen des Schwell­ wert-Überlaufes wird entweder ein positives oder ein negatives Ladungs-Paket an den Integrations-Kondensator geliefert. Das Polaritäts-Steuer-Signal 135 legt fest, ob eine positive oder eine negative Ladung geliefert wird, und die Schwellwert-Überschreitungs-Anzeige und das entsprechende Signal des Taktgebers bestimmt, wann das Ladungs-Paket abzu­ geben ist. D. h. jedesmal wenn der Digital-Integrator eine Schwellwert-Überschreitungs-Bedingung erreicht, wird der Analog-Integrator so getaktet, daß eine kleine Ladungsmenge mit der richtigen Polarität an den Integrations-Kondensator weitergegeben wird. Die Polarität der Ladung, die integriert wird, ist eine Funktion der positiven oder negativen Schwell­ wert-Überschreitungs-Bedingung. Die Größe der Ladung ist so ausreichend groß gewählt, daß die Differenz zwischen den absoluten Werten der zwei gegenpolaren Ladungen kleiner 2% beträgt. Ein Fehler von 2% in der Ladung wirkt sich in einem Fehler von 1% des Tastverhältnisses aus. Die Spannung des Integrations-Kondensators, der sich in dem Analog-Integrator befindet, wird dann als Vorspannungs-Steuer-Signal über die Leitung 145 und das Dämpfungsglied (Anpassungsglied) 150 bereitgestellt. Die Funktion des Dämpfungsgliedes liegt darin, die Größe der Vorspannungs-Änderung pro Ladungs-Paket zu reduzieren. Weiterhin ermöglicht das Dämpfungsglied die Verwendung eines kleineren Integrations-Kondensators. Das gedämpfte Steuer-Signal wird dann über die Leitung 155 an einen zweiten Eingang des Begrenzers weitergegeben, zum Beispiel an den DC-Vorspanungs-Eingang des Begrenzers, der den Eingangs-Schalt-Schwellwert steuert. Die Rückkopplungs- Schleife für den automatischen Nullpunkt-Abgleich arbeitet dahingehend, daß das Eingangs-Signal dem aktualisierten Schalt-Schwellwert des Begrenzers durch Einstellung der Begrenzer-Vorspannung zentriert wird. Falls somit ein Gleichspannungs-Offsetfehler vorlag, so daß das Eingangs- Signal mit einer Vorspannung von 10 mV über der Schalt­ schwelle des Begrenzers 120 angehoben wurde, würde die Rückkopplungs-Schleife des automatischen Nullpunkt-Abgleiches die DC-Vorspannung anheben, um über die Leitung 155 den Schalt-Schwellwert des Begrenzers um 10 mV anzuheben. Es ist anzumerken, wie es auch später anhand der Fig. 2 erläutert wird, daß der Gleichspannungsanteil des Eingangs-Signals, wie es durch die Vorspannung des Begrenzers gegengekoppelt wird, so eingestellt ist, daß das Eingangs-Signal auf den aktualisierten Schalt-Schwellwert des Begrenzers zentriert wird.
Die Verwendung des Digital-Integrators in Verbindung mit dem Analog-Integrator ermöglicht erfindungsgemäß den Aufbau eines automatischen Nullpunkt-Fehler-Abgleich-Schaltkreises, der vollständig integrierbar ist. Falls versucht wird, ähnliche Ergebnisse durch einfache Taktung des Analog-Integrators mit einer festgelegten, geringeren Rate zu erzielen, würde das Ausgangs-Tastverhältnis um die Hälfte (50 : 50) gemäß der fol­ genden Beziehung abweichen:
Tastverhältnis = 50(1 - 2fo/fs)/50(1 + 2fo/fs),
wobei mit fo und fs jeweils die Eingangs-Frequenz und die Abtast-Frequenz bezeichnet sind. Somit würde eine langsame Taktung des analogen Integrators ein schlechtes Tastver­ hältnis bewirken, es sei denn, fs << fo.
Wie Fig. 2 zeigt, verwendet ein Signal-Codierer 200 den Grundaufbau des Codierers 100 nach Fig. 1. Ein analoges Eingangs-Signal wird am Eingang 205 des Hochpaß-Filters 110 eingegeben. Bei dem Filter 110 handelt es sich um einen üblichen Schalt-Kondensator-Hochpaß-Filter. Der Steuereingang des Feldeffekt-Schalt-Transistors (FET) 207 wird unter Verwendung des Taktsignals A der ersten Phase getaktet, während die Schalter 211, 209, 218 und 219 unter Verwendung des Taktsignals B der zweiten Phase getaktet werden, verzögert gegenüber dem Taktsignal AD der ersten Phase, umgekehrt verzögert gegenüber dem Taktsignal BD der zweiten Phase; entsprechendes gilt für das Taktsignal BD der zweiten Phase. Obwohl der Hochpaß-Filter nicht erforderlich ist, kann er eingesetzt werden, um Gleichspannungs-Offsetfehler aus den vorhergehenden Stufen zu verhindern, und damit den Gesamt- Gleichspannungs-Offsetfehler, der kompensiert werden muß, zu minimieren.
Als Alternative hierzu kann ein Tiefpaß-Filter für andere Applikationen verwendet werden. Allerdings müssen in einem solchen Fall die Gleichspannungs-Offsetfehler der vorherigen Schaltstufen in der automatischen Nullpunkt-Abgleich-Rück­ kopplungs-Schleife ausgeglichen werden.
In jedem Fall muß die Vorspannungs-Steuerspannung über die Leitung 255 dem positiven Eingang des Operationsverstärkers 216 zugeführt werden. Der Ausgang 215 des Operationsver­ stärkers ist über den negativen Eingang des Komparators 222 mit dem Begrenzer 120 verbunden. Der Ausgang des Komparators 222 ist über eine Leitung 223 mit dem Eingang eines D-Flip- Flops 224 verbunden. Das Flip-Flop wird durch das Taktsignal A der ersten, invertierten Phase getaktet. Der Q-Ausgang 225 ist mit dem Aufwärts/Abwärts-Zähler 230 verbunden und dient als digitaler Ausgang des Schaltkreises. Normalerweise würde der positive Eingang des Komparators auf Massepotential bezogen, wie es in der Figur mit VAG bezeichnet ist. In einer bevorzugten Ausführungsform beträgt VAG näherungsweise 1/3 der Versorgungs-Spannung VDD. Es ist zu beachten, daß der Hysterese-Schaltkreis 260 an den Begrenzer eine Hysterese liefern kann, derart, daß der Schwellwert des Einganges mit dem Ausgangs-Signal verändert wird. Damit ist der Q-Ausgang 225 auch mit dem Hysterese-Schaltkreis 260 gekoppelt. Falls der Q-Ausgang 225 auf H (High; Zustand 1) liegt, wird der Hysterese-Transistor 268 eingeschaltet, so daß der positive Eingang 265 des Komparators mit VAG über die Leitung 269 verbunden ist. Falls im umgekehrten Fall der Q-Ausgang auf L (Low; Zustand 0) Null aufweist, wird der Transistor 264 eingeschaltet, so daß der Eingang 265 am Knotenpunkten 261 anliegt. Die Spannung am Knotenpunkt 261 liegt geringfügig unterhalb VAG, wie dies durch das Widerstands-Teiler-Netzwerk der Widerstände 266/267 festgelegt wird.
In einer bevorzugten Ausführungsform ist der Hysterese- Schaltkreis 260 zur Verwendung in einem Schaltkreis zur Nullpunkt-Durchgangs-Erkennung ausgelegt. Im vorliegenden Fall, wo entweder kein Signal oder ein kleines Signal anliegt, schwingt der digitale Ausgang bei einer unschäd­ lichen Außerband-Frequenz. Die Hysterese bewirkt zweierlei, nämlich die Rauschunempfindlichkeit des Schaltkreises zu erhöhen und zu verhindern, daß ein Trägerfrequenz-Schalt­ kreis, der am Ausgang der Trigger-Stufe angeordnet ist, durch Rauschen oder falsche, niedrige Eingangs-Signale getriggert wird. Mit der Hysterese wird, falls kein Eingangs-Signal vorliegt, der Ausgang bei einer Frequenz schwingen, deren Periode der zweifachen Zeit entspricht, die benötigt wird, damit das gedämpfte Vorspannungs-Steuer-Signal 255 die beiden Schwellwerte des Komparators 222 überschreitet.
Einige Anwendungen erfordern einen stationären Ausgang dann, falls entweder kein Signal oder nur ein kleines Signal vorliegt. In einem solchen Fall kann das Ausgangssignal noch durch Vergleiche des Eingangssignals mit den gleichen zwei Spannungswerten, die durch den Hysterese-Schaltkreis 260 vorgegeben werden, am Eingang 265 abgeleitet werden. Dann jedoch würde das Eingangs-Signal des Digital-Integrators 130 durch Vergleich des Eingangs-Signals mit einem dritten Spannungswert abgeleitet werden, wobei dieser dritte Spannungswert in der Mitte zwischen den beiden Hysterese- Spannungswerten liegt. Dieser zusätzliche Vergleich könnte durch Multiplexen oder Vervielfachen des Eingangs-Signals am Komparator 222 ausgeführt werden.
Eine alternative Ausführungsform des Eingangs-Schaltkreises ist in Fig. 4 gezeigt. Der in Fig. 4 gezeigte Schaltkreis ist einseitig geerdet, d. h. er hat einen unsymmetrischen Eingang und Ausgang. Dieser Schaltkreis kann jedoch in einen vollständigen Differential-Schaltkreis abgeändert werden, wobei übliche Schaltungstechniken verwendet werden. In Fig. 4 wird keine Eingangs-Filterstufe verwendet, und der Komparator 222 der Fig. 2 ist durch einen Operationsverstärker 422 ersetzt. In diesem Fall wird das Eingangs-Signal am Eingang 205 über zwei komplementäre Schalt-Transistoren 406 und 407 und den Kondensator 408 mit dem negativen Eingang 409 des Operations-Verstärkers 422 während des Takt-Signals der verzögerten, zweiten Phase BD unmittelbar gekoppelt. Ein Transistor 410 verbindet ebenfalls einen Ausgangs-Knotenpunkt 423 mit dem Eingangs-Knotenpunkt 409 während des Taktsignales B der zweiten Phase, so daß der Operations-Verstärker 422 mit seinem Schalt-Schwellwert vorgespannt wird. Während des Taktsignals AD der verzögerten, ersten Phase werden die Schalter 406, 407 und 410 gesperrt und der Schalter 412 eingeschaltet, so daß die Vorspannungs- Steuerspannung über die Leitung 255 am Knoten 409 mit dem Schalter 412 und dem Kondensator 408 verbunden ist. Auf diese Weise ist die Rückkopplungs-Schleife geschlossen und damit die Offset-Fehler-Spannung eliminiert.
Der Hysterese-Schaltkreis 460 ist in ähnlicher Weise wie der Hysterese-Schaltkreis 260 der Fig. 2 aufgebaut. Falls eine Schalt-Hysterese nicht erforderlich ist, kann der Schaltkreis 460 einfach weggelassen werden.
Wie die Fig. 2 zeigt, ist der Digital-Integrator 230 als Aufwärt/Abwärts-Zähler ausgelegt. Der Aufwärts/Abwärts- Eingang U/D ist mit dem digitalen Ausgang 225 verbunden, um anzuzeigen, in welche Richtung gezählt wird. Das invertierte Takt-Signal A der ersten Phase, das eine wesentlich höhere Frequenz hat als die höchste Frequenz des dem Eingang 205 zugeführten Signals wird als Taktgeber-Signal des Zählers verwendet. Die Abtast-Impulse werden bis zum überschreiten des Schwellwertes gezählt, wobei mit diesem Zeitpunkt der invertierte Schwellwert-Ausgang O am Ausgang 231 zurück­ gesetzt wird. Hiermit wird auch ein Reset erzeugt, da der Ausgang O mit dem Eingang R verbunden ist. Die Polarität P der Schwellwert-Überschreitung wird am Ausgang 235 bereit­ gestellt. Dieses Polaritäts-Signal ist H (High; 1-Zustand), falls ein positives Schwellwert-Signal vorliegt, und ist L (Low; 0-Zustand), falls ein negatives Schwellwert-Überschrei­ tungs-Signal vorliegt.
Die Fig. 3 zeigt ein schematisches Schaltbild einer bevorzugten Ausführungsform eines Aufwärts/Abwärts-Zählers 230. Ein Digital-Integrator 330, der in integrierter Bauweise ausgeführt sein kann, weist einen Maximal-Längen-Schiebe­ register-Zähler auf, der allgemein bekannt ist. Der Zähler wird durch das Taktsignal A der intervertierten, ersten Phase getaktet und kann zur Rückwärtszählung verwendet werden, indem die Durchlaufrichtung des Schieberegisters umgekehrt wird, und Rückführung der entsprechenden Register-Abgriffe, wie dies gezeigt ist. Ein Links/Rechts-L/R-Eingang zu einem Schieberegister 331, wie beispielsweise ein Register von Motorola des Typs MC14194B, ist mit dem digitalen Ausgang 225 des Signal-Codierers verbunden, um die Schieberichtung anzugeben. Ein Schalter 332 stellt das Polaritäts-Ausgangs- Signal P am Ausgang 235 bereit, das durch die Richtung der Zähler-Schwellwert-Überschreitung vorgeben ist. Die linke und rechte Überlauf-Grenze des Schieberegisters wird decodiert und steht an Knotenpunkten 333 und 334 entsprechend zur Verfügung. Falls eine Schwellwert-Überschreitung auftritt, steht am Ausgang 231 das invertierte Schwellwert-Überschrei­ tungs-Signal O zur Verfügung.
Wie die Fig. 2 zeigt, wird das Schwellwert Überschreitungs- Signal über den Ausgang 231 an einen Taktgeber-Steuerkreis 270 weitergegeben. Ein D-Flip-Flop 272, das durch das Taktsignal BD der invertierten, verzögerten, zweiten Phase getaktet wird, stellt am Gatter 278 ein Ausgangs-Signal E bereit. Dieses Verknüpfungs-Signal wird dann mit dem Taktgeber-Signal B logisch verknüpft, um ein Steuer-Signal G am Ausgang 277 bereitzustellen, das einen Transistor 249 ansteuert. Der Transistor 249 wird zur Steuerung des Ladungs- Paketes zu dem Integrations-Kondensator hin verwendet. Ein Transistor 248, der zur Erzeugung von Ladungs-Paketen verwendet wird, wird durch ein Steuer-Signal F am Eingang 275, das aus dem Taktgeber-Signal A, wie gezeigt, abgeleitet wird, geschaltet. Die Funktionsweise dieser logischen Bauelemente und zugehörigen Signale wird im Zusammenhang mit dem Impulsdiagramm nach Fig. 5 verdeutlicht.
Das Polaritäts-Ausgangs-Signal P des Digital-Integrators wird dem Analog-Integrator 140 zugeführt. In einer bevorzugten Ausführungsform wird ein Integrator mit Schalt-Kondensator verwendet, um den Integrations-Kondensator 254 zu laden oder zu entladen, indem Ladungs-Pakete von dem Kondensator 246 verwendet werden. Der Integrator des Schalt-Kondensators wird jeweils getaktet, wenn die Schwellwert-Überschreitungs- Bedingung erreicht ist. Zu diesem Zeitpunkt liefert der Taktgeber-Steuerkreis 270 im wesentlichen einen einzelnen Taktgeber-Zyklus durch die einzelnen Wellenformen A, AD, B und BD des fortlaufend geschalteten Kondensators, die zur Ansteuerung anderer Schalt-Kondensator-Schaltkreise dienen.
Falls das Polaritäts-Signal P am Ausgang 235 sich im H- Zustand befindet, werden die Transistoren 237 und 239 angesteuert. Hiermit werden während der Taktgeber-Phase A (wenn das Steuersignal F im H-Zustand ist) die Transistoren 243 und 248 angesteuert, so daß sich der Kondensator 246 entlädt (zum Beispiel beidseitig über VAG, und zwar über die Transistoren 248, 243 und 239. Während der darauffolgenden Taktgeber-Phase B, und zwar nur nachdem die Schwellwert- Überschreitungs-Bedingung erfolgt ist, so daß das Steuer­ signal G auf H-Niveau ist, wird ein Schaltknoten 245 des Kondensators 246 über Transistoren 242 und 237 geerdet, während ein Schaltknoten 247 des Kondensators 246 mit einem Schaltknoten 251 über einen Transistor 249 verbunden wird. Damit wird der Kondensator auf die Spannung VAG über einen Kondensator 254, einen Operationsverstärker 252 und Tran­ sistoren 249, 242 und 237 aufgeladen. Falls die Polarität des Schwellwert-Überschreitungs-Signals positiv ist, wird auf diese Weise an den Kondensator 254 ein positives Ladungs- Paket abgegeben.
Falls andererseits die Polarität des Ausgangssignals P des Zählers 230 sich auf einem L-Zustand befindet, werden die Transistoren 238 und 241 angesteuert. Entsprechend wird der Kondensator 246 während der Taktgeber-Phase A auf die Spannung VAG aufgeladen, da der Schaltknoten 247 des Kondensators 246 über einen Transistor 248 mit der Spannung VAG verbunden ist, und wird der Schaltknoten 245 des Kondensators 246 über die Transistoren 243 und 241 auf Massepotential geschaltet. Falls das Steuersignal G auf einem H-Zustand liegt, nachdem ein Schwellwert-Überschreitungs-Zustand aufgetreten ist, wird dann der Schaltknoten 245 des geladenen Kondensators 246 über die Transistoren 242 und 238 auf die Spannung VAG gelegt, während der Schaltknoten 247 mit dem Kondensator 245 und dem Operationsverstärker 252 über den Transistor 249 verbunden wird. Auf diese Weise wird der Kondensator 246 entladen und ein negatives Ladungs-Paket dem Integrations-Kondensator 254 zugeführt.
Das Dämpfungsglied 150 ist nach dem Analog-Integrator geschaltet, um die erforderliche Größe des Integrations- Kondensators 154 zu reduzieren. Der Betrag der Dämpfung wird entsprechend dem Betrag der erforderlichen Offsetfehler- Elimination ausgewählt, zum Beispiel durch die Größe der Offsetfehler-Spannung, die aufgehoben werden soll. Die Größe des Integrations-Kondensators ist umgekehrt proportional zu der Dämpfung. Ist einmal der Betrag der Dämpfung festgelegt, wird ein Integrations-Kondensator gewählt, der ausreicht, die Vorspannungs-Änderung, die in jedem Taktgeber-Zyklus des Integrators auftritt, auszugleichen. In einer bevorzugten Ausführungsform bilden Widerstände 258 und 259 einen Dämpfungsschaltkreis mit einem Teilungsverhältnis von 25. Die gedämpfte Steuerspannung wird dann dem positiven Eingang des Filters 110 über die Leitung 255 zugeführt, um einen auto­ matischen Nullpunkt-Abgleich zur Behebung von Offsetfehlern zu bewirken.
Es ist zu beachten, daß in einer bevorzugten Ausführungsform der Wert des Kondensators 246 0,03 Picofarad beträgt, wobei der Wert der integrierten Eingangs-Spannung 1,667 V beträgt. Somit wird nur eine kleine Ladungsmenge an den Integrations- Kondensator 254 während jeder Schwellwert-Überschreitung zugeführt. Die Ladungsmenge ist so ausgewählt, daß sie groß genug ist, daß die Differenz zwischen dem absoluten Wert der zwei gegenpolaren Ladungen kleiner als 2% ist, der sich in einem Fehler von 1% auf das Tastverhältnis überträgt. Der Fehler in der Ladung addiert sich aus beiden Schalt- Ladungsabweichungen und jeglichem Eingangs-Offsetfehler, die durch den Integrations-Verstärker 252 entstehen können. Das Ladungs-Paket jeder Schwellwert-Überschreitung entspricht 0,03 pf × 1,667 Volt = .05 × 10 E-12 Coulomb. Weiterhin ist der Wert in einer bevorzugten Ausführungsform des Inte­ grations-Kondensators 254 20 pf, und der Wert der Dämpfung beträgt 25. Dadurch beträgt die Spannungsänderung pro Schwellwert-Überschreitung am Integrations-Ausgang 245 .05 × 10 E-12 C/20 pf = 2.5 mV, und die Spannungsänderung am Ausgang des Dämpfungsgliedes beträgt 2,5 mV/25 = 0.1 mV oder 100 microvolt.
Anhand der Fig. 5 wird nachfolgend die Betriebsweise des Codierers 200 der Fig. 2 erklärt, wobei die Impulswellen- Diagramme herangezogen werden. Die oberen vier Wellenformen zeigen übliche Zwei-Phasen-Taktgeber-Signale und deren entsprechend verzögerte Signale. Das Takt-Signal A der ersten Phase hat in einer bevorzugten Ausführungsform eine Frequenz von 100 kHz. Das verzögerte Taktgeber-Signal AD steigt zum gleichen Zeitpunkt t0 an, behält allerdings seinen hohen Wert für eine geringe Abschaltverzögerung von 50-150 Nanosekunden, zum Beispiel t1 - t2. Nach einer weiteren, geringen Verzögerung zum Zeitpunkt t3 steigt das Taktgeber- Signal B der zweiten Phase an und fällt zur Zeit t4 ab. Zum Zeitpunkt t5 fällt das Taktgeber-Signal BD der verzögerten, zweiten Phase ebenfalls ab (L-Zustand). Die invertierten Impulsformen A, AD, B, BD des Taktgebers, das sind die entsprechenden Signale A, AD, B, BD, werden ebenfalls im gesamten Schaltkreis verwendet, sind allerdings nicht in Fig. 5 gezeigt.
Angenommen, die Fig. 5 stellt eine kurze Zeitperiode dar, in der das Eingangs-Signal des Komparators am Knotenpunkt 215 unterhalb des Schalt-Schwellwertes liegt, wird das digitale Ausgangs-Signal am Ausgang 223 positiv sein. Dementsprechend wird der Aufwärts/Abwärts-Zähler-Eingang U/D 225 seinen Zustand H beibehalten, und zwar für mindestens zwei Takt­ zyklen, wie sie in Fig. 5 gezeigt sind. Nimmt man weiterhin an, daß der Eingang U/D für eine ausreichende Zahl von Taktzyklen auf dem Zustand H war, um den Schwellwert des Zählers zu erreichen, wird der Ausgang O am Ende des Taktzyklus A, wie zum Zeitpunkt t1 angezeigt, auf den Zustand L heruntergesetzt (aktiviert). Das Polaritäts-Ausgangs-Signal P kann sich ebenfalls zum gleichen Zeitpunkt ändern, wobei dies von seinem vorherigen Wert abhängt. Das Schwellwert- Überschreitungs-Ausgangs-Signal O wird zu Beginn des nächsten Taktgeberzyklus A, zum Beispiel zum Zeitpunkt t6, auf seinen normalen H-Zustand zurückgesetzt.
Nachdem eine Schwellwert-Überschreitung aufgetreten ist, verwendet das Taktgeber-Flip-Flop 272 das invertierte, verzögerte Taktgeber-Signal BD, um ein Steuersignal E zu erzeugen, das auf einen H-Zustand zum Zeitpunkt t5 übergeht. Dadurch wird der Analog-Integrator freigegeben, um ein Ladungs-Paket an den Integrations-Kondensator weiterzugeben. Das Freigabe-Signal E ist mit einem logischen UND-Gatter 278 mit dem Taktgeber-Signal B verbunden, um ein Steuersignal G bereitzustellen, das auf einen H-Zustand zum Zeitpunkt t9 geschaltet wird. Um durch die Schalter 248 und 249 verur­ sachte Ladungs-Fehler zu verringern, wird das Steuersignal F dadurch erzeugt, daß das Taktgeber-Signal A durch Inverter 274 und 276 auf einfache Weise gepuffert wird. Ladungsfehler werden dadurch minimiert, daß Schalter 248 und 249 gesperrt werden, und zwar mit den entsprechenden Wellenformen. Steuersignale F und G sperren den Schalter 248 und steuern den Schalter 249 an, daß das Ladungspaket des Kondensators 246 an den Integrations-Kondensator 254 weitergegeben wird. Damit steigt für die positive Schwellwert-Überschreitungs­ bedingung, wie in Fig. 5 gezeigt, der Ausgang des Integrations-Verstärkers 252, zum Beispiel die Impulsform K, um einen kleinen Betrag zum Zeitpunkt t9 an, um damit das Vorspannungsniveau des Eingangs-Signals zu ändern. Der durchgelaufene Integrator-Taktgeber-Zyklus endet mit dem Zeitpunkt t10.
Falls die Abtastfrequenz fs wesentlich größer als die Eingangs-Frequenz fo ist, wird die Symmetrie des Ausgangs- Signals durch die Abweichung der positiven und negativen Ladungs-Pakete, die dem Integrations-Kondensator 254 zugeführt werden, bestimmt. Wie weiter oben angemerkt wurde, ist die Größe der Ladung äquivalent zu dem Produkt der Kapazität des Kondensators 246 und der Integrations-Eingangs- Spannung VI an dem Schaltknoten 245. Zu dem Ausgangs- Ladungs-Fehler tragen viele Faktoren bei. Eine Möglichkeit, um den Ladungsmengen-Fehler zu minimieren, ist darin gegeben, daß eine große Kapazität des Kondensators 246 und eine hohe Spannung VI gewählt werden. Falls jedoch hohe Werte für den Kondensator 246 und die Eingangs-Spannung VI gewählt werden, wird entsprechend ein höherer Wert für den Integrations- Kondensator 254 und die Länge (Kapazität) des Zählers erforderlich werden, um die Höhe der Verzerrung, die durch den automatischen Nullpunkt-Abgleich hervorgerufen wird, wirksam zu begrenzen. Daher ist eine Minimierung des Ladungsmengen-Fehlers bereits an der Quelle wichtig. Hierzu können verschiedene Verfahren benutzt werden. Zunächst werden verzögerte Taktgeber-Signale den Steuer-Schaltern 242 und 243 zugeführt. Diese verzögerten Takt-Signale AD und BD verhin­ dern, daß die Schalter 242 und 243 irgendeinen Ladungsmengen- Fehler an den Integrations-Kondensator 254 weitergeben.
Zweitens werden zueinander passende Einzel-Transistoren für die Transistoren 248 und 249 verwendet, so daß diese irgendwelche andere Ladungen, die dem gemeinsamen Schaltknoten 251 zugeführt werden, unterdrücken.
Dies bedeutet, daß, falls der Schalter 249 öffnet, ein Bruchteil der Tunnelspannung des Schalters 249 zu dem Schaltknoten 247 fließt. Eine Ladung wird nur dann nicht erzeugt, falls der gleiche Bruchteil an Ladung an dem Schaltknoten 247 vorliegt, wenn der Schalter 249 schließt.
Solange jedoch der Schalter 249 offen ist, ist der Schalter 248 geschlossen und geöffnet. Falls der Schalter 248 schließt, wird irgendeine Ladung, die am Schaltknoten 247 vorliegt, durch den Schalter 248 abgebaut und zur Spannung VAG ge­ schaltet. Falls das Steuersignal F abfällt (L-Zustand), wird der Schalter 248 geöffnet. Es werden keine Ladungsmengen erzeugt, wenn der Schalter 248 die gleiche Ladungsmenge am Schaltknoten 247 bereitstellt, wie die Menge, die beim Öffnen des Schalters 249 übrig geblieben ist. Diese Ladungsmengen können innerhalb von 2% aneinander angeglichen werden, falls beide Schalter schnell mit den passenden Impulsformen gesperrt werden, falls von beiden Schaltern aus gesehen an dem Schaltknoten 247 die gleiche AC-Impedanz vorliegt und falls die AC-Impedanz an dem gemeinsamen Schaltknoten 251 ähnlich der analogen Grundspannung VAG vorliegt.
Ladungsfehler können auch auftreten, falls die parasitäre Kapazität am Schaltknoten 247 zwischen der analogen Grundspannung und der Spannung an dem gemeinsamen Schaltknoten 251 vorliegen. Die Schaltpunkt-Spannung ist unsymmetrisch durch die Verstärker-Eingangs-Offsetfehler- Spannung zu der analogen Bezugsspannung. Eine ausreichend niedrige Ladungsabweichung kann durch Minimierung der parasitären Effekte am Schaltknoten 247 durch das Schalt- Transistor-Layout erhalten werden und durch Verringerung der Verstärker-Eingangs-Offsetfehler durch gemeinsame, zentrierte Layout-Anfertigung gewährleistet werden.
Die Eingangs-Offsetfehler-Spannung des Integrations-Ver­ stärkers 252 verursacht ein zusätzliches Ladungs-Ungleich­ gewicht, da der Schaltknotenpunkt 247 des Kondensators 246 ebenfalls vom analogen Massebezugwert zu dem virtuellen Wert des Verstärkers 252 geschaltet wird. Dieses Ungleichgewicht wird dadurch gesteuert, daß die Eingangs-Spannung, die sich am Schaltknotenpunkt 245 des Kondensators 246 aufgebaut hat, wesentlich größer gemacht wird als die Offset-Spannung des Verstärkers 252.
Werden alle Mechanismen zusammengefaßt, um Ladungsfehler zu reduzieren, wird ein Wert des Kondensators 246 so gewählt, daß eine vorgegebene Ausgangssymmetrie erhalten wird. Vorausgesetzt, daß fs wesentlich größer ist als fo und unter Vernachlässigung des Fehlers des Tastverhältnisses während der Zählung, wird ein Fehler des Tastverhältnisses erreicht, der kleiner als 1% ist.
Wie vorstehend ausgeführt ist, wurde ein verbessertes Verfahren und verbesserte Vorrichtungen angegeben, um den Eingangs-Offsetfehler eines Begrenzer-Schaltkreises anzu­ geben. Der Begrenzer-Ausgang wird in digitaler Weise integriert, um ein erstes Steuer-Signal zu erzeugen, das denjenigen Zeitpunkt anzeigt, an dem das integrierte Ausgangs-Signal einen vorgegebenen, positiven oder negativen Schwellwert übersteigt. Ein zweites Steuer-Signal wird erzeugt, um anzuzeigen, welcher Schwellwert überschritten wurde. Dieses zweite Steuer-Signal wird dann an einen Analog- Integrator weitergegeben, um auf das erste Steuer-Signal einzuwirken, wobei das Vorspannungs-Steuer-Signal erzeugt wird, entsprechend dem integrierten Wert des zweiten Steuer- Signals. Das Vorspannungs-Steuer-Signal wird dann an den Eingang des Begrenzers so zugeführt, daß der Begrenzer- Eingangs-Signal-Fehler abgeglichen wird.
Da nur besondere Ausführungsformen der Erfindung gezeigt und beschrieben wurden, ist es offensichtlich, daß weitere Abwandlungen vorgenommen werden können, ohne den Erfin­ dungsgedanken zu verlassen. Zum Beispiel kann dieser verbesserte Schaltkreis zum automatischen Nullpunkt-Abgleich einen digitalen Integrator einsetzen, um einen analogen Integrator anzusteuern, der auch in einem feed-forward-mode (Optimalwertsteuerung) eingesetzt werden kann. Weiterhin kann jede Art von Schaltkreis, der einen Spannungs-Offsetfehler aufweist, mit der beschriebenen Technik ausgestattet werden. Demgemäß werden auch solche Abwandlungen und alternativen Konstruktionen als unter die Erfindung fallend beansprucht.

Claims (17)

1. Schaltungsanordnung zur Vorspannungserzeugung eines Verstärkers (422), die ein analoges Eingangs-Signal (205), ein verstärktes Ausgangs-Signal (225) und einen Vorspannungs-Steuer-Eingang (255) zur Einstellung der Gleichspannungs-Vorspannung des Eingangs-Signals (205) aufweist, gekennzeichnet durch folgende Merkmale:
erste Vorrichtungen (130) zur Aufintegrierung des verstärkten Ausgangs-Signals (225) und zur Erzeugung eines ersten Steuer-Signals (131; 231), das zur gleichen Zeit angezeigt wird, wenn das integrierte Ausgangs-Signal einen vorbestimmten, positiven oder negativen Schwellwert überschreitet, und zur Erzeugung eines zweiten Steuer-Signals (135; 235), das die Polarität des Schwellwertes anzeigt, der überschritten worden ist,
zweite Vorrichtungen (140; 170) zur Aufintegrierung des zweiten Steuer-Signals (135; 235) unter Berücksichtigung des ersten Steuer-Signals (131; 231), wodurch ein drittes Steuer-Signal (145) erzeugt wird, und
Verbindungs-Vorrichtungen (150) zur Verbindung dieses dritten Steuer- Signals mit dem Vorspannungs-Steuer-Eingang (255).
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das verstärke Ausgangs-Signal (225) ein Rechteck-Signal ist, das näherungsweise symmetrisch ist.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Integrations-Vorrichtungen (140; 170) einen Integrations-Kondensator (254) sowie Bereitstellungsvorrichtungen (246, 248, 249, 270) aufweisen, um positive oder negative Ladungs-Mengen dem Kondensator bereitzustellen, jedoch nur während derjenigen Zeit, zu der das integrierte Ausgangs-Signal den vorgegebenen, positiven oder negativen Schwellwert überschreitet.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das analoge Eingangs-Signal (205) eine Frequenz aufweist, die kleiner als 1 Megahertz ist, und wobei der Integrations-Kondensator (254) einen Wert kleiner 100 Picofarad hat.
5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindungs-Vorrichtungen Vorrichtungen (150, 258, 259) zur Dämpfung des dritten Steuer-Signals aufweisen, wobei ein gedämpftes Integrations-Signal an den Vorspannungs-Steuer-Eingang (255) abgegeben wird.
6. Schaltkreis zum automatischen Nullpunkt-Abgleich zur Kompensation von Gleichspannungs-Offsetfehlern eines Signal-Begrenzer-Schaltkreises (120), der ein analoges Eingangs-Signal (105; 205) empfängt, ein begrenztes Ausgangs- Signal (125) ausgibt und Vorrichtungen zur Zentrierung des analogen Eingangs-Signals bei dem jeweils anliegenden Schalt-Schwellwert des Signal- Begrenzer-Schaltkreises auf ein Vorspannungs-Steuer-Signal (155) hin aufweist, gekennzeichnet durch folgende Merkmale:
erste Vorrichtungen (130) zur Integration des begrenzten Ausgangs-Signals (125; 225), um ein erstes Steuer-Signal (131; 231) bereitzustellen, das den Zeitpunkt anzeigt, zu dem das integrierte Ausgangs-Signal einen vorgegebenen Integrations-Schwellwert oberhalb oder unterhalb eines Referenzpunktes anzeigt, und zur Erzeugung eines zweiten Steuer-Signals (135; 235), das anzeigt, welcher Integrations-Schwellwert erreicht wurde,
zweite Vorrichtungen (140; 170) zur Integration des zweiten Steuer-Signals (135; 235) auf das erste Steuer-Signal (131; 231) hin, wobei das Vorspannungs-Steuer-Signal (155) erzeugt wird.
7. Schaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß die erste Integrations-Vorrichtung ein digitaler Integrator (230; 330) ist, der Schaltmittel zur Abtastung des begrenzten Ausgangs-Signals sowie Schaltungseinrichtungen zur Kumulierung der Gesamtzahl der Tastimpulse aufweist.
8. Schaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß die ersten Integrations-Einrichtungen (130) einen Aufwärts/Abwärts-Zähler (230) aufweisen, wobei das erste Steuer-Signal den Schwellwert-Ausgang des Zählers bildet und wobei das zweite Steuer-Signal (235) die Polarität des Schwellwert-Ausgangs-Signals des Zählers anzeigt.
9. Schaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß die zweiten Integrations-Vorrichtungen (140; 270) einen Schalt-Kondensator-Integrations- Schaltkreis (246) aufweisen, dessen Integrations-Eingang (245) mit dem zweiten Steuer-Signal (235) verbunden ist, und wobei der Taktgeber-Eingang (GATE von 249) mit dem ersten Steuer-Signal (131) verbunden ist.
10. Schaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß der gesamte Nullpunkt-Abgleich-Schaltkreis als integrierter Schaltkreis zusammen mit Schalt-Kondensatoren aufgebaut ist, wobei keine externen Kondensatoren in dem integrierten Schaltkreis zur Gleichspannungs-Offsetfehler-Kompensation erforderlich sind.
11. Analog-Digital-Signal-Codierer, der eine Rückkopplung zur Einstellung des Eingangs-Offsetfehlers des Codierers aufweist, umfassend:
Vorrichtungen (120) zur Begrenzung eines Analog-Eingangs-Signals (205),
wobei ein begrenztes Ausgangs-Signal (225) erzeugt wird,
wobei die Begrenzungs-Vorrichtungen Schaltungsmittel aufweisen, die das analoge Eingangs-Signal zwischen den aktualisierten Schalt-Schwellwerten der begrenzenden Einrichtungen auf ein Vorspannungs-Steuer-Signal (255) hin zentrieren;
Abtast-Vorrichtungen (230) zur Abtastung wenigstens eines Teils des begrenzten Ausgangs-Signals (225) und Bestimmung der Polarität (235) jedes der Abtast-Impulse;
Kumulations-Vorrichtungen (230) zur Kumulierung der Gesamtzahl der positiven und negativen Abtast-Impulse;
Schwellwert-Vorrichtungen (230) zur Bestimmung des Zeitpunktes, zu dem die kumulierte Gesamtzahl der Impulse einen vorbestimmten, positiven oder negativen Schwellwert überschreitet, wobei jeweils positive und negative Schwellwert-Überschreitungen angezeigt werden;
Ladungs-Mengen-Erzeugungs-Vorrichtungen (246, 235-245) zur Erzeugung von positiven und negativen Ladungs-Mengen auf die entsprechende, positive und negative Schwellwert-Überschreitungs-Anzeige hin;
Vorrichtungen (254) zur Integration der positiven und negativen Ladungs- Mengen, um ein Rückkopplungs-Steuer-Signal (245) zu erzeugen, und
Vorrichtungen (258; 259) zur Verbindung des Rückkopplungs-Steuer-Signals mit dem Vorspannungs-Steuer-Signal (255).
12. Analog-Digital-Signal-Codierer nach Anspruch 11, wobei die Schwellwert- Vorrichtungen (230) Vorrichtungen (R) aufweisen, um die Gesamtzahl der Abtast-Impulse, die durch die Kumulations-Vorrichtungen kumuliert wurden und die bei Auftreten von Schwellwert-Überschreitungs-Anzeigen auftreten, zurückzusetzen.
13. Analog-Digital-Signal-Codierer gemäß Anspruch 12, wobei die Abtast- Vorrichtungen (230) und die Kumulations-Vorrichtungen (230) einen Digital- Integrator aufweisen.
14. Analog-Digital-Signal-Codierer gemäß Anspruch 13, wobei der Digital-Integrator ein Aufwärts/Abwärts-Zähl-Schaltkreis (230; 330) ist.
15. Analog-Digital-Signal-Codierer nach Anspruch 14, wobei die Ladungs-Mengen- Erzeugungs-Vorrichtungen einen Kondensator-geschalteten Schaltkreis (246) aufweisen, der eine Polarität des Ladungsmengen-Paketes mit jeder positiven Schwellwert-Überschreitungs-Anzeige liefert und der ein Ladungsmengen- Paket mit entgegengesetzter Polarität mit jeder negativen Schwellwert- Überschreitungs-Anzeige liefert.
16. Gleichspannungs-Ausgleich-Schaltkreis zur Bestimmung der Gleichspannungs- Größe eines Signals (125; 225), gekennzeichnet durch folgende Merkmale:
erste Vorrichtung (130; 230) zur Aufintegrierung des Signals (125, 225) und zur Erzeugung eines ersten Steuer-Signals (131; 231) zu dem Zeitpunkt, an dem das integrierte Signal entweder einen vorbestimmten, positiven oder negativen Schwellwert überschreitet, und zur Erzeugung eines zweiten Steuer-Signals (135; 235), das die Polarität des Schwellwert-Überschreitungs-Signals anzeigt, und
zweite Vorrichtungen (140; 170) zur Integration des zweiten Steuer-Signals (135; 235) auf das erste Steuer-Signal (131; 231) hin, wobei ein Ausgangs- Signal (145) erzeugt wird, dessen Wert dem durchschnittlichen Gleichspannungswert des Eingangs-Signals (125; 225) entspricht.
17. Gleichspannungs-Ausgleich-Schaltkreis nach Anspruch 16, dadurch gekennzeichnet, daß die zweiten Integrations-Vorrichtungen (140; 170) einen Integrations-Kondensator (254) aufweisen und weiterhin Vorrichtungen (246, 248, 249, 270) umfassen, die eine positive oder negative Ladungs-Menge an den Kondensator liefern, aber nur während derjenigen Zeit, zu der das Integrations-Ausgangs-Signal die positiven oder negativen Schwellwerte überschreitet.
DE4007385A 1989-04-10 1990-03-08 Schaltkreis zum automatischen Nullpunkt-Abgleich und zugehörige Schaltungsanordnung, Analog-Digital-Signal-Codierer und Gleichspannungs-Ausgleich-Schaltkreis Expired - Fee Related DE4007385C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/335,628 US4996529A (en) 1989-04-10 1989-04-10 Auto-zeroing circuit for offset cancellation

Publications (2)

Publication Number Publication Date
DE4007385A1 DE4007385A1 (de) 1990-10-25
DE4007385C2 true DE4007385C2 (de) 2003-09-25

Family

ID=23312584

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4007385A Expired - Fee Related DE4007385C2 (de) 1989-04-10 1990-03-08 Schaltkreis zum automatischen Nullpunkt-Abgleich und zugehörige Schaltungsanordnung, Analog-Digital-Signal-Codierer und Gleichspannungs-Ausgleich-Schaltkreis

Country Status (2)

Country Link
US (1) US4996529A (de)
DE (1) DE4007385C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004052575A1 (de) * 2004-10-29 2006-05-04 Martin Steffek Schaltung und Verfahren zur Integration einer Ladung

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4215444C2 (de) * 1992-05-11 1994-02-24 Telefunken Microelectron Integrierte Schaltungsanordnung
US5281805A (en) * 1992-11-18 1994-01-25 Nippon Sheet Glass Co., Ltd. Optical-input latch-circuit cell array
US5391999A (en) * 1993-12-02 1995-02-21 Motorola Inc. Glitchless switched-capacitor biquad low pass filter
US5523756A (en) * 1994-01-18 1996-06-04 The Grass Valley Group, Inc. Analog-to-digital converter with offset reduction loop
USH1616H (en) * 1994-05-31 1996-12-03 Minnesota Mining And Manufacturing Company Web inspection system having enhanced video signal preprocessing
US5572153A (en) * 1995-03-03 1996-11-05 Lucent Technologies Inc. Low offset comparators based on current copiers
US5617473A (en) * 1995-06-23 1997-04-01 Harris Corporation Sign bit integrator and method
US5760616A (en) * 1995-09-05 1998-06-02 Lucent Technologies, Inc. Current copiers with improved accuracy
SE506200C2 (sv) 1996-03-25 1997-11-17 Ericsson Telefon Ab L M Anordning och förfarande för kompensering av offsetspänningar vid mottagning av optiska signaler
JPH1011899A (ja) * 1996-06-27 1998-01-16 Canon Inc デジタル信号処理装置
US5699006A (en) * 1996-07-12 1997-12-16 Motorola, Inc. DC blocking apparatus and technique for sampled data filters
JP3468264B2 (ja) * 1996-12-09 2003-11-17 ソニー株式会社 オフセット補償回路および方法
US5818872A (en) * 1996-12-31 1998-10-06 Cirrus Logic, Inc. Timing offset error extraction method and apparatus
US6516024B1 (en) 1997-04-22 2003-02-04 Silicon Laboratories Inc. Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with low distortion and current limiting
US6289070B1 (en) 1997-04-22 2001-09-11 Silicon Laboratories, Inc. Digital isolation system with ADC offset calibration including coarse offset
US6442271B1 (en) 1997-04-22 2002-08-27 Silicon Laboratories, Inc. Digital isolation system with low power mode
US6408034B1 (en) 1997-04-22 2002-06-18 Silicon Laboratories, Inc. Framed delta sigma data with unlikely delta sigma data patterns
US6359983B1 (en) 1997-04-22 2002-03-19 Silicon Laboratories, Inc. Digital isolation system with data scrambling
US6385235B1 (en) * 1997-04-22 2002-05-07 Silicon Laboratories, Inc. Direct digital access arrangement circuitry and method for connecting to phone lines
US6456712B1 (en) 1997-04-22 2002-09-24 Silicon Laboratories Inc. Separation of ring detection functions across isolation barrier for minimum power
US6389134B1 (en) 1997-04-22 2002-05-14 Silicon Laboratories, Inc. Call progress monitor circuitry and method for a communication system
US5870046A (en) 1997-04-22 1999-02-09 Silicon Laboratories Inc. Analog isolation system with digital communication across a capacitive barrier
US6430229B1 (en) 1997-04-22 2002-08-06 Silicon Laboratories Inc. Capacitive isolation system with digital communication and power transfer
US6339048B1 (en) * 1999-12-23 2002-01-15 Elementis Specialties, Inc. Oil and oil invert emulsion drilling fluids with improved anti-settling properties
US6504864B1 (en) 1997-04-22 2003-01-07 Silicon Laboratories Inc. Digital access arrangement circuitry and method for connecting to phone lines having a second order DC holding circuit
US6442213B1 (en) * 1997-04-22 2002-08-27 Silicon Laboratories Inc. Digital isolation system with hybrid circuit in ADC calibration loop
US6498825B1 (en) * 1997-04-22 2002-12-24 Silicon Laboratories Inc. Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with programmable current limiting
US6167134A (en) 1997-04-22 2000-12-26 Silicon Laboratories, Inc. External resistor and method to minimize power dissipation in DC holding circuitry for a communication system
US6144326A (en) 1997-04-22 2000-11-07 Silicon Laboratories, Inc. Digital isolation system with ADC offset calibration
US6587560B1 (en) * 1997-04-22 2003-07-01 Silicon Laboratories Inc. Low voltage circuits powered by the phone line
US6137827A (en) 1997-04-22 2000-10-24 Silicon Laboratories, Inc. Isolation system with digital communication across a capacitive barrier
US6166668A (en) * 1999-06-01 2000-12-26 Motorola, Inc. Method and apparatus for providing DC offset correction and hold capability
DE19959822A1 (de) * 1999-12-11 2001-06-13 Daimler Chrysler Ag Verfahren zur Integration eines elektrischen Signals mittels Tiefpaßfilterung
JP4560205B2 (ja) * 2000-12-18 2010-10-13 キヤノン株式会社 A/d変換器及びそれを用いた固体撮像装置
US6981185B1 (en) * 2002-08-09 2005-12-27 Adaptec, Inc. Methods and apparatus to correct duty cycle
JP3971414B2 (ja) * 2004-07-16 2007-09-05 ローム株式会社 A/d変換装置、およびこれを用いた通信機器
JP4053034B2 (ja) * 2004-10-12 2008-02-27 Necエレクトロニクス株式会社 半導体装置
KR100828271B1 (ko) * 2005-08-05 2008-05-07 산요덴키가부시키가이샤 스위치 제어 회로, δ∑ 변조 회로, 및 δ∑ 변조형 ad컨버터
IL170726A (en) * 2005-09-07 2011-12-29 Camero Tech Ltd Signal acquisition system and method for ultra-wideband (uwb) radar
US7352307B2 (en) * 2006-02-09 2008-04-01 Atmel Corporation Comparator chain offset reduction
US7936291B2 (en) * 2008-10-10 2011-05-03 Robert Bosch Gmbh System and method for removing nonlinearities and cancelling offset errors in comparator based/zero crossing based switched capacitor circuits
US8344797B2 (en) * 2009-11-20 2013-01-01 Conexant Systems, Inc. Systems and methods for offset cancellation method for DC-coupled audio drivers
US8730074B1 (en) * 2013-01-14 2014-05-20 Intel Corporation Successive approximation analog-to-digital conversion with gain control for tuners
CN106849892B (zh) * 2017-03-15 2023-08-25 浙江集速合芯科技有限公司 开关电容电路中运算放大器输入端的共模电压调节电路
US10790791B2 (en) 2018-11-08 2020-09-29 Stmicroelectronics Asia Pacific Pte Ltd Auto zero offset current mitigation at an integrator input

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3605561A1 (de) * 1986-02-21 1987-08-27 Thomson Brandt Gmbh Verfahren zur kompensation der offset-spannung eines regelverstaerkers und schaltungsanordnung zur durchfuehrung des verfahrens

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011849B2 (ja) * 1976-02-10 1985-03-28 日本電気株式会社 オフセツト補償回路
US4302845A (en) * 1980-02-07 1981-11-24 Motorola, Inc. Phase-encoded data signal demodulator
JPS5880927A (ja) * 1981-11-09 1983-05-16 Advantest Corp 多重スロ−プ積分形ad変換器
NZ215959A (en) * 1985-04-29 1990-01-29 Ishida Scale Mfg Co Ltd Double integral a/d converter with auto-zero offset correction
US4625320A (en) * 1985-04-30 1986-11-25 Motorola, Inc. Automatic bias circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3605561A1 (de) * 1986-02-21 1987-08-27 Thomson Brandt Gmbh Verfahren zur kompensation der offset-spannung eines regelverstaerkers und schaltungsanordnung zur durchfuehrung des verfahrens

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CANDY, James C., WOOLEY, Bruce A.: Precise Biasingof Analog-to-Digital Converters by Means of Auto- Zero Feedback. In IEEE Journal of Solid-State Circcuits,Vol. SC-17, No. 6, 1982, December, S. 1220- 1225 *
GREGORIAN, Roubik, u.a.: An Integratend Single- Chip PCM Voice Codec with Filters. In IEEE Journalof Solid-State Circuits, Vol. SC-16, No. 4, 1981, August, S. 322-332 *
YAMAKIDO, Kazuo, u.a.: A Single-Chip CMOS Filter/Codec. In IEEE Journal of Solid-State Circuits,Vol. SC-16, No. 4, 1981, August, S. 302-307 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004052575A1 (de) * 2004-10-29 2006-05-04 Martin Steffek Schaltung und Verfahren zur Integration einer Ladung
DE102004052575B4 (de) * 2004-10-29 2011-04-07 Martin Steffek Schaltung und Verfahren zur Integration einer Ladung
DE102004052575C5 (de) * 2004-10-29 2013-05-29 Martin Steffek Schaltung und Verfahren zur Integration einer Ladung

Also Published As

Publication number Publication date
US4996529A (en) 1991-02-26
DE4007385A1 (de) 1990-10-25

Similar Documents

Publication Publication Date Title
DE4007385C2 (de) Schaltkreis zum automatischen Nullpunkt-Abgleich und zugehörige Schaltungsanordnung, Analog-Digital-Signal-Codierer und Gleichspannungs-Ausgleich-Schaltkreis
DE69530737T2 (de) AD-Wandler mit Sigma Delta Modulation
DE69926001T2 (de) Kristalloszillator mit gesteuertem tastverhältnis
DE3708499C2 (de)
DE69818631T2 (de) Verstärkungsanordnung für digitale signale
DE10235062B4 (de) Filterverfahren und A/D-Wandlergerät mit einer Filterfunktion
EP0591561B1 (de) Integrierte Schaltung zur Erzeugung eines Reset-Signals
DE3024936C2 (de) Wechselspannungsverstärker in Form einer integrierten Schaltung
DE10196233T5 (de) Nachlauf- und Abschwächungs-Schaltung und Verfahren für DACs mit geschalteten Stromquellen
DE10247133B4 (de) Gesteuerte Stromquelle, insbesondere für Digital-Analog-Umsetzer in zeitkontinuierlichen Sigma-Delta-Modulatoren
DE102006026906A1 (de) Schaltung und Verfahren zur Pulsweitenmodulation mittels synchronisierter, selbstoszillierender Pulsweitenmodulatoren
DE2524496A1 (de) Rechteckwellen-generator
DE2411062B2 (de) Dynamisch vorgespannte Differentialverstärkeranordnung
DE2713443A1 (de) Analog-digital-wandler, der ein pulsdichtemoduliertes ausgangssignal liefert
DE3212451C2 (de) Schaltungsanordnung zum Erzeugen eines auf einen Pegel eines Eingangssignals bezogenen Ausgangssignals
DE3408101C2 (de) Störunterdrückungsschaltung
DE1265786B (de) Sicherheits-UND-Gatter, welches im Falle einer Stoerung der Gatterschaltung ein im Sinne der groessten Sicherheit wirkendes vorgegebenes Ausgangssignal liefert
DE3024014C2 (de) Wechsel-Gleichspannungswandler in Form einer integrierten Schaltung
DE3010009C2 (de) Oszillatorschaltung
DE102004031153A1 (de) Hochauflösender Sigma-Delta-Wandler
DE4212934A1 (de) Schaltungsanordnung für einen optischen Empfänger
DE2064350C3 (de) Überwachungseinrichtung für signalgesteuerte Lenkeinrichtungen
DE3530299A1 (de) Schaltungsanordnung zur reduzierung des kantenrauschens bei der uebertragung von videosignalen
DE2658080C2 (de) Impulsregenerator
DE2701065A1 (de) Schaltungsanordnung zum wiederherstellen der bezugslinie

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee