DE3878201T2 - Serieller speicher sowie bildspeicheranordnung und wiedergabegeraet mit einem oder mehreren seriellen speichern. - Google Patents
Serieller speicher sowie bildspeicheranordnung und wiedergabegeraet mit einem oder mehreren seriellen speichern.Info
- Publication number
- DE3878201T2 DE3878201T2 DE8888202469T DE3878201T DE3878201T2 DE 3878201 T2 DE3878201 T2 DE 3878201T2 DE 8888202469 T DE8888202469 T DE 8888202469T DE 3878201 T DE3878201 T DE 3878201T DE 3878201 T2 DE3878201 T2 DE 3878201T2
- Authority
- DE
- Germany
- Prior art keywords
- address
- serial
- input means
- information
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 34
- 238000001514 detection method Methods 0.000 claims description 12
- 230000004913 activation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
Landscapes
- Television Signal Processing For Recording (AREA)
- Shift Register Type Memory (AREA)
- Controls And Circuits For Display Device (AREA)
- Information Transfer Systems (AREA)
- Dram (AREA)
Description
- Die Erfindung betrifft einen seriellen Speicher mit einer Reihe von Speicherzellen, Dateneingabemitteln, Datenausgabemitteln, Steuersignaleingabemitteln, Taktsignaleingabemitteln und eine besondere Ahschlußklemme mit den genannten Steuersignaleingabemitteln teilenden seriellen Adreßingabemitteln, wobei der Speicher für das nicht-verschiebende Speichern von Information geeignet ist.
- Ein Speicher dieser Art ist aus der US-Patentschrift 4.159.541 bekannt.
- Der dort beschriebene Speicher hat nur vier Anschlußklemmen; dies scheint ein absolutes Minimum zu sein, aber eine solch kleine Anzahl verringert die Flexibilität; beispielsweise müssen alle Eingabe- und Ausgabedaten, zusätzlich zu Adreßsignalen und Betriebsart-Steuerungssignalen über eine einzige Anschlußklemme laufen.
- Der Erfindung liegt die Aufgabe zugrunde, einen seriellen Speicher mit einem taktinkrementierten Adreßzähler und niedriger Verlustleistung sowie einfachem Zugriff zu verschaffen.
- Zur Lösung dieser Aufgabe ist der erfindungsgemaße serielle Speicher dadurch gekennzeichnet, daß der Speicher mindestens einen Adreßzähler enthält, der geeignet ist, unter der Steuerung eines von den Steuersignaleingabemitteln an der besonderen Anschlußklemme empfangenen Aktivierungssignals, eine von den genannten seriellen Adreßeingabemitteln an der besonderen Anschlußklemme empfangene Voreinstelladresse zu akzeptieren, wobei der mindestens eine Adreßzähler Adreßinkrementierungssignale von den genannten Taktsignaleingabemitteln empfängt.
- Eine erste Ausführungsform des seriellen Speichers ist so ausgestaltet, daß er sowohl einen Leseadreßzähler als auch einen Schreibadreßzähler enthält, wobei jeder Zähler durch Anschluß an das jeweils zugehörige serielle Adreßeingabemittel selektiv geladen werden kann. Dies bietet größere Flexibilität.
- In einer weiteren Ausführungsform ist der serielle Speicher so ausgestaltet, daß ein Rücksetzeingang als das serielle Adreßeingabemittel verwendet wird. Dies bietet den Vorteil einfacher Implementierung.
- In einer weiteren Ausführungsform ist der serielle Speicher so ausgestaltet, daß er Erkennungselemente für der Voreinstelladresse vorangehende und an den seriellen Adreßeingabemitteln zu empfangende Anfangsinformation enthält, welche Anfangsinformation eindeutig den Beginn einer folgenden Voreinstelladresse identifiziert, und/oder für der Voreinstelladresse folgende und an den seriellen Adreßeingabemitteln zu empfangende Abschlußinformation enthält, welche Abschlußinformation eindeutig das Ende einer vorhergehenden Voreinstelladresse identifiziert. Dies erleichtert die Detektion der Voreinstelladresse.
- Eine weitere Ausführungsform des seriellen Speichers ist so ausgestaltet, daß die genannten Erkennungselemente einen Ausgang enthalten, über den nach Detektion eines bestimmten Musters in der Anfangsinformation durch die Erkennungselemente ein Signal geliefert wird, das dafür sorgt, daß die normale Wirkungsweise des Eingabemittels, das der als serielles Adreßeingabemittel verwendet wird und das auch für ein anderes Signal verwendet werden kann, aufgehoben wird, bis die Überprüfung der genannten Voreinstelladresse abgeschlossen ist. Dies vereinfacht die Eingabe der Voreinstelladresse.
- Die Erfindung betrifft auch eine Bildspeichereinrichtung mit einer oder mehreren der beschriebenen Ausführungsformen von seriellen Speichern und eine Wiedergabevorrichtung mit einem Wiedergabeelement und einer Bildspeichereinrichtung der zuvor erwähnten Art.
- Die Möglichkeit des Lieferns einer Voreinstelladresse kann in der Videosignalverarbeitung verwendet werden, beispielsweise bei "Bild in Bild" und "Zoomen".
- Die Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
- Figur 1 die Schnittstelle eines bekannten seriellen Speichermoduls für 256 K x 4 Bits,
- Figur 2 ein Schaltbild der Voreinstelleinrichtung,
- Figur 3 ein Zeitdiagramm einer bevorzugten Ausführungsform mit einem Anfangs- und einem Abschlußinformationsmuster,
- Figur 4 ein Blockschaltbild von für die Voreinstelleinrichtung geeigneter Hardware,
- Figur 5 eine Darstellung der Rücksetzeinrichtung als Brettschaltung und
- Figur 6 eine Wiedergabevorrichtung mit einer Bildspeichereinrichtung.
- Figur 1 zeigt die Schnittstelle eines Speichermoduls mit getrennten Anschlüssen für Lese- und Schreibvorgänge.
- Es gibt 4 Eingänge für Daten (Din0-Din3); 4 Ausgange für Daten (Dout0- Dout3); 2 Anschlüsse zur Spannungsversorgung (VDD, VSS); einen Schreibfreigabeanschlußstift und einen Lesefreigabeanschlußstift (WE, RE) zum (De-)Aktivieren von Lese- bzw. Schreibvorgängen; einen seriellen Schreibtaktanschluß und einen seriellen Lesetaktanschluß (SWCK, SRCK) zur Synchronisation; einen Schreibrücksetzanschlußstift und einen Leserückzanschlußstift (RSTW, RSTR) zum Nullrücksetzen der Schreibadresse und der Leseadresse, d.h. insgesamt 16 Anschlußstifte.
- In der vorliegenden Ausführungsform werden die Rücksetzeingänge für Lesen und Schreiben als die seriellen Adreßeingabemittel zur Eingabe der Voreinstelladresse mit Anfangsinformation und Abschlußinformation verwendet.
- Figur 2 zeigt das Schaltbild der Voreinstelleinrichtung. Über die seriellen Adreßeingabemittel (in diesem Fall einer der Rücksetzeingänge) erreicht die Voreinstelladresse den zugehörigen Adreßzähler S oder L, der zusammen mit einem Decodierer eine bestimmte Speicherzelle MC adressiert und anschließend von der Voreinstelladresse weiter zählt. Die verwendeten Bezeichnungen sind die gleichen wie in Figur 1.
- Figur 3A gibt ein Zeitdiagramm für einen normalen Rücksetzvorgang wieder. In diesem Fall verläuft das Rücksetzen asynchron: als Reaktion auf den Übergang des Rücksetzsignals RS von 0 nach 1 wird der Adreßzähler AC (zum Lesen oder Schreiben) auf die Adresse 0 zurückgesetzt. Der Adreßzähler zählt im Takt des Taktsignals CK (zum Lesen oder Schreiben) weiter. Für das Inkrement des Adreßzählers wird im vorliegenden Fall 1 gewahlt, aber es kann jeden anderen beliebigen Wert (auch einen negativen Wert) haben, der ungleich 0 ist. Es leuchtet ein, daß Rücksetzen nicht notwendigerweise auf die Adresse 0 stattfinden muß und jede andere feste Adresse auch geeignet ist.
- Figur 3B gibt ein Zeitdiagramm für einen Rücksetzbefehl in einer bevorzugten Ausführungsform wieder, in der der Rücksetzeingang als serielles Adreßeingabemittel für die Eingabe einer Voreinstelladresse mit vorangehender Anfangs- und anschließender Abschlußinformation verwendet wird. Das Rücksetzsignal RS wird mit dem Taktsignal GK synchronisiert. Die Voreinstelladresse A besteht aus 18 Bits, die Anfangsinformation und die Abschlußinformation bestehen aus jeweils 3 Bits. Offensichtlich sind andere Zahlen auch m oglich. Der Adreßzählerwert wird jedesmal 0, wenn zwischen dem Beginn der Anfangsinformation und dem Ende der Abschlußinformation ein 1-Bit auf ein 0-Bit folgt. Nachdem die Voreinstelladresse mit der Anfangs- und der Abschlußinformation in ein Schieberegister eingeschrieben worden ist (siehe Figur 4), vergleichen Erkennungselemente die Anfangs- und die Abschlußinformation mit einem bestimmten festen Muster, beispielsweise 101 und 001; wenn Übereinstimmung festgestellt wird, wird die zwischen der Anfangs- und der Abschlußinformation liegende Voreinstelladresse A in den Adreßzähler eingegeben: der Adreßzählerwert wird A.
- Zwischen zwei aufeinandertolgenden Befehlen des Rücksetzens auf eine Voreinstelladresse muß das Rucksetzsignal einige Taktsignale lang (abhängig von dem gewählten Anfangs- und Abschlußmuster) stabil bleiben, um Interferenz zu vermeiden.
- Die normale Rücksetzfunktion, bei der der Adreßzähler auf die Beginnadresse des Speicher zurückgesetzt wird, kann erhalten bleiben.
- Andere Ausgestaltungen, bei denen nur Anfangsinformation oder nur Abschlußinformation verwendet wird, arbeiten genauso.
- Eine andere Ausführungsform verwendet Anfangsinformation und/oder Abschlußinformation, die dafür sorgt, daß nach Erkennung durch die Erkennungselemente ein Signal geliefert wird, daß dafür sorgt, daß die normale Rücksetzfunktion des Rücksetzeingangs für die Zahl der Taktimpulse aufgehoben wird, die der Länge der Voreinstelladresse entspricht. Nach diesem Zeitintervall wird die Voreinstelladresse in den Adreßzähler eingeführt und die normale Rücksetzfunktion des Rücksetzeingangs wird wieder hergestellt.
- Es ist deutlich, daß statt des Rücksetzeingangs ein anderes Signal als serielles Adreßeingabemittel verwendet werden kann, beispielsweise ein Freigabeeingang oder ein Dateneingang.
- Figur 4 zeigt ein Blockschaltbild von für die Voreinstelleinrichtung geeigneter Hardware: ein Schieberegister SR zum Schreiben der Voreinstelladresse V mit der Anfangsinformation und der Abschlußinformation, II bzw. AI, und Erkennungselemente C1 und C2 für die Anfangsinformation und die Abschlußinformation. Wenn Übereinstimmung mit einem festen Muster detektiert worden ist, wird der übrige Inhalt des Schieberegisters, d.h. die Voreinstelladresse V in dem Speicherelement ME des Adreßzählers gespeichert.
- Figur 5 gibt eine Darstellung der Rücksetzeinrichtung als Brettschaltung. Die Blöcke U001, U002 und U003 (Signetics 74164; siehe Philips Data Handbook Electronic Components and Materials, Integrated Circuits Book ICO9N, 1986, TTL Logic Series Signetics) bilden das Schieberegister, in dem die Voreinstelladresse mit der Anfangs- und Abschlußinformation gespeichert wird. Die Blöcke U004 und U005 sind Erkennungselemente, die die Abschlußinformation und die Anfangsinformation mit einem bestimmten Muster vergleichen. Wenn Übereinstimmung detektiert worden ist, werden die Speicher U007 bis U011 (Signetics 74161) mit der Voreinstelladresse geladen. Die Blöcke U006a und U006b sind Inverter.
- U001, U002, U003 und U007-U001 sind mit einem Taktsignal verbunden. Der Eingang von U007-U011 und der Eingang B von U001 sind mit einem Rücksetzsignal verbunden. Der Eingang von U001-U003 ist immer hoch; Eingang A wird nicht verwendet. Im Falle eines Rücksetzbefehls wird die Voreinstelladresse mit der Anfangsinformation und der Abschlußinformation über den Eingang A und den Ausgang QH in U001-U003 eingegeben.
- Das Erkennungselement U004 überprüft die Übereinstimmung (Eingang Nr. 3 ist hoch, Nr. 2 und Nr. 4 sind niedrig) der Abschlußinformation (QC, QB und QA in U001) mit dem Muster "001" (B0, B1, B2=B3). Ausgang Nr. 6 ist mit dem Eingang Nr. 3 von U005 verbunden. Dieses Erkennungselement führt das gleiche mit der Anfangsinformation aus. Wenn diese Information auch mit dem vorgegebenen Muster (in diesem Fall "101" in B0, B1, B2=B3) übereinstimmt, empfangen die Eingänge LD von U007-U011 ein Signal und die Voreinstelladresse (die 18 mittleren Ausgänge von U001-U003, von 0 bis 17 numeriert) wird über die Eingange A, B, C, D von U007-U010 und C, D von U011 geladen.
- Die Eingänge ENT und ENP von U007 sind hoch, der Ausgang RCO von U007 ist mit ENT von U008 und ENP von U008-U011 verbunden, RCO von U008 ist mit ENT von U009 verbunden und so weiter für die anderen Speicherelemente. Die 18 Ausgänge QA, QB, QC, QD von U007-U010 und QC, QD von U011, die die Voreinstelladresse enthalten, sind mit einem internen Speicherbus verbunden.
- Figur 6A zeigt das Schaltbild einer Ausführungsform einer Wiedergabevorrichtung mit einer Bildspeichereinrichtung. Die Eingangsdatenleitung 601 ist mit einem seriellen Speicher 605 und einer Synchronisationssignaltrennstufe 607 verbunden. Letztere ist mit einer Steuereinheit 609 und dem Wiedergabeelement 603 verbunden. Die Steuereinheit steuert den seriellen Speicher, und die Benutzersteuereinheit 611 versorgt die Steuereinheit. Die Verbindungs- und Anpaßmittel sind der Einfachheit halber nicht beschrieben.
- Figur 6B gibt eine Anwendung für Voreinstelladressen im Fall "Bild in Bild" wieder. Ohne Voreinstelladressen wird der Bildspeicher jedesmal vollständig adressiert. Dank des verbesserten Zugriffs infolge der Verwendung von Voreinstelladressen kann ein Teil des Bildspeichers getrennt adressiert werden, ohne den übrigen Inhalt zu beeinflussen. Dies alles wird ohne zusätzliche Verbindungen realisiert.
Claims (9)
1. Serieller Speicher mit einer Reihe von Speicherzellen,
Dateneingabemitteln, Datenausgabemitteln, Steuersignaleingabemitteln, Taktsignaleingabemitteln und
eine besondere Anschlußklemme mit den genannten Steuersignaleingabemitteln teilenden
seriellen Adreßeingabemitteln, wobei der Speicher für das nicht-verschiebende
Speichern von Information geeignet ist, dadurch gekennzeichnet, daß der Speicher
mindestens einen Adreßzähler enthält, der geeignet ist, unter der Steuerung eines von den
Steuersignaleingabemitteln an der besonderen Anschlußklemme empfangenen
Aktivierungssignals, eine von den genannten seriellen Adreßeingabemitteln an der besonderen
Anschlußklemme empfangene Voreinstelladresse zu akzeptieren, wobei der mindestens
eine Adreßzähler Adreßinkrementierungssignale von den genannten
Taktsignaleingabemittein empfängt.
2. Serieller Speicher nach Anspruch 1, dadurch gekennzeichnet, daß er
sowohl einen Leseadreßzähler als auch einen Schreibadreßzähler enthält, wobei jeder
Zähler durch Anschluß an das jeweils zugehorige serielle Adreßeingabemittel selektiv
geladen wird.
3. Serieller Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
ein Rücksetzeingang als das serielle Adreßeingabemittel verwendet wird.
4. Serieller Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
er Erkennungselemente für der Voreinstelladresse vorangehende und an den seriellen
Adreßeingabemitteln zu empfangende Anfangsinformation enthält, welche
Anfangsinformation eindeutig den Beginn einer folgenden Voreinstelladresse identifiziert.
5. Serieller Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
er Erkennungselemente für der Voreinstelladresse folgende und an den seriellen
Adreßeingabemitteln zu empfangende Abschlußinformation enthält, welche
Abschlußinformation eindeutig das Ende einer vorhergehenden Voreinstelladresse identifiziert.
6. Serieller Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
er Erkennungselemente für der Voreinstelladresse vorangehende Anfangsinformation
und für der Voreinstelladresse folgenda Abschlußinformation enthält, wobei beide an
den seriellen Adreßeingabemitteln zu empfangen sind, welche Anfangs- und
Abschlußinformation zusammen eindeutig den Beginn und das Ende einer dazwischenliegenden
Voreinstelladresse identifizieren.
7. Serieller Speicher nach Anspruch 4 oder 6, dadurch gekennzeichnet, daß
die genannten Erkennungselemente einen Ausgang enthalten, über den, nach Detekion
eines bestimmten Musters in der Anfangsinformation durch die Erkennungselemente, ein
Signal geliefert wird, das dafür sorgt, daß die normale Wirkungsweise des Eingangs,
der als serielles Adreßeingabemittel verwendet wird und der auch für ein anderes Signal
verwendet werden kann, aufgehoben wird, bis die Überprüfung der genannten
Voreinstelladresse abgeschlossen ist.
8. Bildspeichereinrichtung mit einem oder mehreren seriellen Speichern nach
einem der Ansprüche 1 bis 7.
9. Wiedergabevorrichtung mit einer Bildspeichereinrichtung nach Anspruch
8, und außerdem mit einem Wiedergabeelement.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8702672A NL8702672A (nl) | 1987-11-09 | 1987-11-09 | Serieel geheugen, alsmede beeldgeheugeninrichting en weergeeftoestel voorzien van een of meer seriele geheugens. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3878201D1 DE3878201D1 (de) | 1993-03-18 |
DE3878201T2 true DE3878201T2 (de) | 1993-07-22 |
Family
ID=19850887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8888202469T Expired - Fee Related DE3878201T2 (de) | 1987-11-09 | 1988-11-04 | Serieller speicher sowie bildspeicheranordnung und wiedergabegeraet mit einem oder mehreren seriellen speichern. |
Country Status (6)
Country | Link |
---|---|
US (1) | US5046051A (de) |
EP (1) | EP0321998B1 (de) |
JP (1) | JP2798398B2 (de) |
KR (1) | KR0132784B1 (de) |
DE (1) | DE3878201T2 (de) |
NL (1) | NL8702672A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391188A (ja) * | 1989-09-04 | 1991-04-16 | Matsushita Electric Ind Co Ltd | Fifoメモリ |
EP0492025B1 (de) * | 1990-12-20 | 1997-08-06 | International Business Machines Corporation | Hochgeschwindigkeitsmultiport-FIFO-Pufferschaltung |
DE69021213T2 (de) * | 1990-12-20 | 1996-02-29 | Ibm | Modulare Pufferspeicherung für ein paketvermitteltes Netzwerk. |
US5206821A (en) * | 1991-07-01 | 1993-04-27 | Harris Corporation | Decimation circuit employing multiple memory data shifting section and multiple arithmetic logic unit section |
JP4018159B2 (ja) * | 1993-06-28 | 2007-12-05 | 株式会社ルネサステクノロジ | 半導体集積回路 |
JP2002281005A (ja) * | 2001-03-16 | 2002-09-27 | Fujitsu Ltd | 伝送装置及び集積回路 |
CN106708277A (zh) * | 2015-11-18 | 2017-05-24 | 英业达科技有限公司 | 分享输入装置的电子设备及其方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5215257U (de) * | 1975-07-21 | 1977-02-03 | ||
SE424510B (sv) * | 1975-08-26 | 1982-07-26 | Inventing Ab | Sett och anordning for dubbelsidig beleggning av en lopande bana |
US4159541A (en) * | 1977-07-01 | 1979-06-26 | Ncr Corporation | Minimum pin memory device |
US4148099A (en) * | 1978-04-11 | 1979-04-03 | Ncr Corporation | Memory device having a minimum number of pins |
JPS6228993A (ja) * | 1985-07-30 | 1987-02-06 | Toshiba Corp | 記憶装置 |
US4751675A (en) * | 1985-08-19 | 1988-06-14 | American Telephone And Telegraph Company, At&T Bell Laboratories | Memory access circuit with pointer shifting network |
JPS62209792A (ja) * | 1986-03-11 | 1987-09-14 | Fujitsu Ltd | Fifo回路 |
US4813015A (en) * | 1986-03-12 | 1989-03-14 | Advanced Micro Devices, Inc. | Fracturable x-y storage array using a ram cell with bidirectional shift |
-
1987
- 1987-11-09 NL NL8702672A patent/NL8702672A/nl not_active Application Discontinuation
-
1988
- 1988-11-04 EP EP88202469A patent/EP0321998B1/de not_active Expired - Lifetime
- 1988-11-04 DE DE8888202469T patent/DE3878201T2/de not_active Expired - Fee Related
- 1988-11-08 JP JP63280534A patent/JP2798398B2/ja not_active Expired - Fee Related
- 1988-11-08 KR KR1019880014643A patent/KR0132784B1/ko not_active IP Right Cessation
- 1988-11-09 US US07/269,229 patent/US5046051A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0321998A1 (de) | 1989-06-28 |
EP0321998B1 (de) | 1993-02-03 |
KR890008823A (ko) | 1989-07-12 |
KR0132784B1 (ko) | 1998-10-01 |
JP2798398B2 (ja) | 1998-09-17 |
NL8702672A (nl) | 1989-06-01 |
JPH01155596A (ja) | 1989-06-19 |
US5046051A (en) | 1991-09-03 |
DE3878201D1 (de) | 1993-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4439817C2 (de) | Selbstauffrischungsvorrichtung für eine verborgene Selbstauffrischung in einem synchronen dynamischen Direktzugriffsspeicher | |
DE3889472T2 (de) | Video-Doppelzugriffsspeichersystem mit bitseriellem Adresseneingangstor. | |
DE3834227C2 (de) | ||
DE69204364T2 (de) | Anordnung zur Bestimmung der Eigenschaften von steckbaren Speichern. | |
DE4019135C2 (de) | Serieller Speicher auf RAM-Basis mit parallelem Voraus-Lesen und Verfahren zum Speichern von Datenelementen in eine serielle Speichervorrichtung | |
DE68922975T2 (de) | Speichereinheit mit zwei Toren. | |
DE69026479T2 (de) | Datenprozessor mit Wartezustandsteuerungseinheit | |
DE19530100C2 (de) | Integrierte Dram-Schaltung mit Reihenkopierschaltung und Verfahren | |
DE4027187A1 (de) | Halbleiterspeicher | |
DE2703578A1 (de) | Videospeicher | |
EP0252911B1 (de) | Programmierbare schaltung zur steuerung einer flüssigkristallanzeige | |
DE3334556A1 (de) | Halbleiterspeichervorrichtung | |
DE68919464T2 (de) | Halbleiterspeichereinrichtung, die einen Speicher mit Seriengriff aufweist. | |
DE19860650A1 (de) | Chip-Satz-Speichersteuervorrichtung mit Datenausblend-Maskenfunktion | |
DE2801611A1 (de) | Verfahren und anordnung zum adressieren und speichern von daten in speichern mit wahlfreiem zugriff | |
DE3340919C2 (de) | ||
DE3787616T2 (de) | Halbleiterspeicheranordnung. | |
DE69119149T2 (de) | Struktur zur direkten Speicher-zu-Speicher-Übertragung | |
DE3878201T2 (de) | Serieller speicher sowie bildspeicheranordnung und wiedergabegeraet mit einem oder mehreren seriellen speichern. | |
DE68919402T2 (de) | Speicherkarte. | |
DE68929482T2 (de) | Integrierter Schaltkreis mit synchronem Halbleiterspeicher, ein Verfahren zum Zugriff auf den besagten Speicher sowie ein System, das einen solchen Speicher beinhaltet | |
DE19544756A1 (de) | Sequentiellzugriffsspeicher | |
DE3855314T2 (de) | Dateneingangsschaltung mit Signalspeicherschaltung | |
DE3911721A1 (de) | Schaltung zur verzoegerten freigabe eines schreibvorganges in einen vorratsspeicher fuer ein zweifachbus-mikrocomputersystem | |
DE68908318T2 (de) | Halbleiterspeicher mit Serieneingang/Serienausgang. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N |
|
8339 | Ceased/non-payment of the annual fee |