NL8702672A - Serieel geheugen, alsmede beeldgeheugeninrichting en weergeeftoestel voorzien van een of meer seriele geheugens. - Google Patents
Serieel geheugen, alsmede beeldgeheugeninrichting en weergeeftoestel voorzien van een of meer seriele geheugens. Download PDFInfo
- Publication number
- NL8702672A NL8702672A NL8702672A NL8702672A NL8702672A NL 8702672 A NL8702672 A NL 8702672A NL 8702672 A NL8702672 A NL 8702672A NL 8702672 A NL8702672 A NL 8702672A NL 8702672 A NL8702672 A NL 8702672A
- Authority
- NL
- Netherlands
- Prior art keywords
- serial
- address
- input
- information
- preset
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 35
- 230000006870 function Effects 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims description 2
- 239000002243 precursor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
Landscapes
- Television Signal Processing For Recording (AREA)
- Shift Register Type Memory (AREA)
- Controls And Circuits For Display Device (AREA)
- Dram (AREA)
- Information Transfer Systems (AREA)
Description
PHN 12.311 1 *
V
N.V. Philips' Gloeilampenfabrieken
Serieel geheugen, alsmede beeldgeheugeninrichting en weergeeftoestel voorzien van een of meer seriële geheugens.
Achtergrond van de uitvinding
De uitvinding betreft een serieel geheugen, bevattende een reeks van geheugencellen voor het niet-schuivend opslaan van informatie en tenminste één adresteller die door een seriële 5 externe adresingang voedbaar is om een voorinsteladres te ontvangen onder besturing van een van buiten ontvangbaar activeringssignaal. Het activeringssignaal kan gevormd worden op een additionele stuurpin.
Een dergelijk geheugen is bekend uit Electronic Design, september 17 1987, vol.36 no.21, pp 35-38. Nadeel van dit geheugen is 10 dat voor het ontvangen van een voorinsteladres extra aansluitingen nodig zijn.
Samenvatting van de uitvinding
Het is een doelstelling van de uitvinding om het aantal aansluitingen te beperken.
15 Het seriële geheugen heeft daartoe het kenmerk, dat als seriële externe adresingang een ook voor een ander signaal te benutten ingang wordt gebruikt.
Verdere asnekten van de uitvinding
Volgens een voorkeursuitvoering is het seriële geheugen 20 zodanig uitgevoerd dat het zowel een leesadresteller als een schrijfadresteller bevat, die elk selectief laadbaar zijn door middel van verbinding met een bijbehorende seriële externe adresingang, die elk ook voor een ander signaal te benutten zijn. Dit geeft ruimere gebruiksmogeli jkheden.
25 Volgens een verdere voorkeursuitvoering is het seriële geheugen zodanig uitgevoerd dat als seriële externe adresingang een terugstelingang wordt gebruikt. Dit heeft eenvoudige implementatie als voordeel.
Volgens een verdere voorkeursuitvoering is het seriële 30 geheugen zodanig uitgevoerd dat dit herkenningselementen bevat voor aan het voorinsteladres voorafgaande en op de seriële externe adresingang ontvangbare inleidingsinformatie, die het begin van een •8702672 t κ PHN 12.311 2 daaropvolgend voorinsteladres uniek identificeert, en/of voor op het voorinsteladres volgende en op de seriële externe adresingang ontvangbare afsluitingsinformatie, die het einde van een daaraan voorafgaand voorinsteladres uniek identificeert. Dit vergemakkelijkt de 5 detectie van het voorinsteladres.
Volgens een verdere voorkeursuitvoering is het seriële geheugen zodanig uitgevoerd dat genoemde herkenningselementen een uitgang hebben waarlangs, na detectie van een bepaald patroon in genoemde inleidingsinformatie, een signaal wordt gegeven dat 10 bewerkstelligt dat de normale functie van de genoemde, ook voor een ander signaal te benutten ingang die als seriële externe adresingang wordt gebruikt, opgeheven wordt totdat de inspectie van bovengenoemd voorinsteladres voltooid is. Dit vereenvoudigt het invoeren van het voorinsteladres.
15 De uitvinding betreft verder een beeldgeheugeninrichting bevattende één of meer seriële geheugens volgens een der bovengenoemde voorkeursuitvoeringen, en een weergeeftoestel voorzien van een weergeefelement en bevattende een bovengenoemde beeldgeheugeninrichting.
20 De mogelijkheid tot het toevoeren van een voorinsteladres is toepasbaar bij video signaal processing zoals bijvoorbeeld "picture in picture" en "zoom".
Korte beschrijving van de figuren
De uitvinding wordt nader toegelicht aan de hand van 25 enkele figuren.
Figuur 1 geeft de interface van een bekende seriële geheugenmodule voor 256Kx4 bits, figuur 2 geeft een principeschema van het voorinstelmechanisme, 30 figuur 3 geeft een timing diagram voor een voorkeursuitvoering met een inleidings- en een afsluitingsinformatie patroon, figuur 4 geeft een diagram met voor het voorinstelmechanisme geschikte hardware, 35 figuur 5 geeft een breadboard afspiegeling van het terugstelmechanisrae, figuur 6 geeft een weergeeftoestel bevattende een .8702672 τ
V
A
PHN 12.311 3 beeldgeheugen-inrichting.
Beschrijving van een voorkeursuitvoerinq
Figuur 1 geeft de interface van een geheugenmodule, uitgevoerd met aparte aansluitingen voor lees- en schrijfactiviteiten.
5 Er zijn 4 ingangen voor data (DinO - Din3); 4 uitgangen voor data (DoutO - Dout3); 2 aansluitingen voor spanningsvoeding (VDD, VSS); een schrijf- en een leesinstaatstelpin (WE, RE) om resp. schrijf-en leesoperaties te (de-)activeren; een seriële schrijfklok- en een seriële leesklokaansluiting (SWCK, SRCK) voor synchronisatie; een 10 schrijfterugstelpin en een leesterugstelpin (RSTW, RSTR) om resp. het schrijf- en het leesadres op nul te zetten, in totaal 16 pinnen.
In deze voorkeursuitvoering worden de terugstelingangen voor lezen en schrijven gebruikt als seriële externe adresingang om het voorinsteladres met de inleidings- en afsluitingsinformatie in te 15 voeren.
Figuur 2 geeft het principeschema van het voorinstelmechanisme. Via de seriële externe adresingang (hier een van de terugstelingangen) komt het voorinsteladres in de bijbehorende adresteller, S of L, die in combinatie met een decoder een bepaalde 20 geheugencel MC adresseert en daarna vanaf het voorinsteladres verder telt. De nomenclatuur is analoog aan die van figuur 1.
Figuur 3A geeft een timing diagram voor een gewone terugstelopdracht. De terugstelling verloopt hier asynchroon: bij de overgang van 0 naar 1 van het terugstelsignaal RS wordt de adresteller 25 AC (voor lezen of schrijven) teruggezet op adres 0. In het ritme van het kloksignaal CK (voor lezen of schrijven) telt de adresteller dan verder. De stapgrootte van de adresteller is hier 1 gekozen, maar deze kan natuurlijk elke willekeurige (ook negatieve) waarde ongelijk aan nul hebben. Ook is duidelijk dat het terugstellen niet noodzakelijk naar 30 adres 0 hoeft te gebeuren, maar dat het ook naar een willekeurig ander vast adres kan.
Figuur 3B geeft een timing diagram voor een terugstelopdracht bij een voorkeursuitvoering waarbij de terugstelingang gebruikt wordt als seriële externe adresingang voor de invoer van een 35 voorinsteladres met daaraan voorafgaande inleidingsinformatie en daarop volgende afsluitingsinformatie. Het terugstelsignaal RS is hier gesynchroniseerd met het kloksignaal CK. Het voorinsteladres A bestaat -8702672 PHN 12.311 4 uit 18 bits; de inleidings- en afsluitingsinformatie elk uit 3 bits. Natuurlijk zijn ook andere aantallen mogelijk. De adrestellerwaarde springt, telkens wanneer een 1-bit volgt op een 0-bit tussen het begin van de inleidingsinformatie en het einde van de afsluitingsinformatie, 5 naar 0. Na het inlezen van het voorinsteladres met de inleidings- en afsluitingsinformatie in een schuifregister (zie figuur 4) wordt door herkenningselementen deze inleidings- en afsluitingsinformatie vergeleken met een bepaald vast patroon, bijvoorbeeld 101 en 001, en bij gedetecteerde gelijkheid hieraan wordt het tussen de inleidings- en 10 afsluitingsinformatie geplaatste voorinsteladres A in de adresteller gezet: de adrestellerwaarde wordt A.
Tussen twee opeenvolgende terugstelopdrachten naar een voorinsteladres moet het terugstelsignaal enige kloksignalen (afhankelijk van het gekozen inleidings- en afsluitingspatroon) stabiel 15 zijn om interferentie te voorkomen.
De normale terugstelfunctie waarbij de adresteller naar het beginadres van het geheugen wordt teruggezet kan worden gehandhaafd.
Andere uitvoeringen waarbij alleen inleidingsinformatie of alleen afsluitingsinformatie wordt gebruikt werken analoog.
20 Bij weer een andere uitvoering wordt inleidingsinformatie en/of afsluitingsinformatie gebruikt die, na herkenning door herkenningselementen, ervoor zorgt dat een signaal wordt gegeven dat bewerkstelligt dat de normale terugstelfunctie van de terugstelingang, voor het aantal kloksignalen dat het voorinsteladres lang is, opgeheven 25 wordt. Na dit tijdsinterval wordt het voorinsteladres ingevoerd in de adresteller en wordt de normale terugstelfunctie van de terugstelingang hersteld.
Natuurlijk kan ook in plaats van de terugstelingang een andere signaalingang gebruikt worden als seriële externe adresingang, 30 bijvoorbeeld een instaatstelingang of een dataingang.
Figuur 4 geeft een diagram met voor het voorinstelmechanisme geschikte hardware: een schuifregister SR om het voorinsteladres V met de inleidings- en afsluitingsinformatie II resp.
AI in in te lezen, en herkenningselementen C1 en C2 voor de inleidings-35 en afsluitingsinformatie. Indien gelijkheid aan een vast patroon wordt gedetecteerd, wordt de overige inhoud van het schuifregister, dus het voorinsteladres V, in het geheugenelement ME van de adresteller . 87 02672.
·* PHN 12.311 5 geplaatst.
Figuur 5 geeft een breadboard afspiegeling van het terugstelmechanisme. De blokken U001, U002 èn U003 (Signetics 74164; zie Philips Data Handbook Electronic Components and Materials, Integrated 5 Circuits Book IC09N 1986, TTL Logic Series Signetics) vormen het schuifregister waarin het voorinsteladres met de inleidings- en afsluitingsinformatie wordt geplaatst. De blokken U004 en U005 zijn herkenningselementen die de afsluitings- resp. inleidingsinformatie vergelijken met een bepaald patroon. Bij gedetecteerde gelijkheid worden 10 de geheugens U007 t/m U011 (Signetics 74161) geladen met het voorinsteladres. De blokken 0006a en U006b zijn inverteerders.
U001, 0002, 0003 en 0007 - 0011 zijn verbonden met een kloksignaal. De ingang CLR van 0007 - U011 en ingang B van 0001 zijn 15 verbonden met een terugstelsignaal. Ingang ÜEIf van 0001 - O003 is altijd hoog, ingang A wordt niet gebruikt. Bij een terugstelopdracht wordt via ingang B en uitgang QH het voorinsteladres met de inleidings-en afsluitingsinformatie ingevoerd in 0001 - 0003.
20 Herkenningselement 0004 controleert de gelijkheid (ingang nr.3 is hoog, nrs.2 en 4 zijn laag) van de afsluitingsinformatie (QC, QB en QA in 0001) aan patroon "001" (BO, B1, B2=B3). Oitgang nr.6 is verbonden met ingang nr.3 van 0005. Dit herkenningselement doet hetzelfde met de inleidingsinformatie. Als ook deze gelijk is aan het 25 vastgestelde patroon (hier “10Γ in BO, B1, B2=B3) dan krijgen de ingangen LD van O007 - 0011 een signaal en wordt het voorinsteladres (de middelste 18 uitgangen van 0001 - 0003, genummerd 0-17) geladen in de ingangen A, B, C, D van 0007 - O010 en C, D van 0011.
Ingangen ENT en ENP van 0007 zijn hoog, uitgang RCO van 30 0007 is verbonden met ENT van 0008 en ENP van U008 - U011, RCO van 0008 is verbonden met ENT van 0009, analoog voor de overige geheugenelementen. De 18 uitgangen QA, QB, QC, QD van 0007 - 0010 en QC, QD van 0011, bevattende het voorinsteladres, zijn verbonden met een interne geheugen adresbus.
35 Figuur 6A geeft het principeschema van een voorkeursuitvoering van een weergeeftoestel bevattende een beeldgeheugeninrichting. De invoerdatalijn 601 is verbonden met het .8702672 < » PHN 12.311 6 seriële geheugen 605 en met synchronisatie signaal afscheider 607.
Deze laatste is verbonden met sturingseenheid 609 en weergeefelement 603. De sturingseenheid bestuurt het seriële geheugen, de gebruikersbedieningseenheid 611 voedt de sturingseenheid. Ter 5 vereenvoudiging wordt niet ingegaan op koppelings- en aanpassingsmiddelen.
Figuur 6B laat een toepassing zien van het gebruik van voorinsteladressen bij "picture in picture". Zonder voorinsteladressen wordt het beeldgeheugen telkens helemaal geadresseerd. Dankzij de 10 verbeterde toegankelijkheid die het gevolg is van het gebruik van voorinsteladressen kan een gedeelte van het beeldgeheugen apart worden geadresseerd zonder de resterende inhoud te beïnvloeden. Dit alles zonder extra aansluitingen.
8702672
Claims (9)
1. Serieel geheugen, bevattende een reeks van geheugencellen voor het niet-schuivend opslaan van informatie en tenminste één adresteller die door een seriële externe adresingang voedbaar is om een voorinsteladres te ontvangen onder besturing van een 5 van buiten ontvangbaar activeringssignaal, met het kenmerk dat als seriële externe adresingang een ook voor een ander signaal te benutten ingang wordt gebruikt.
2. Serieel geheugen volgens conclusie 1 met het kenmerk, dat het zowel een leesadresteller als een schrijfadrestelIer bevat, die elk 10 selectief laadbaar zijn door middel van verbinding met een bijbehorende seriële externe adresingang, die elk ook voor een ander signaal te benutten zijn.
3. Serieel geheugen volgens conclusie 1 of 2 met het kenmerk, dat als seriële externe adresingang een terugstelingang 15 gebruikt wordt.
4. Serieel geheugen volgens conclusie 1 of 2 met het kenmerk, dat dit herkenningselementen bevat voor aan het voorinsteladres voorafgaande en op de seriële externe adresingang ontvangbare inleidingsinformatie, en dat deze inleidingsinformatie het begin van een 20 daaropvolgend voorinsteladres uniek identificeert.
5. Serieel geheugen volgens conclusie 1 of 2 met het kenmerk, dat dit herkenningselementen bevat voor op het voorinsteladres volgende en op de seriële externe adresingang ontvangbare afsluitingsinformatie, en dat deze afsluitingsinformatie het einde van 25 een daaraan voorafgaand voorinsteladres uniek identificeert.
6. Serieel geheugen volgens conclusie 1 of 2 met het kenmerk, dat dit herkenningselementen bevat voor aan het voorinsteladres voorafgaande inleidingsinformatie en op het voorinsteladres volgende afsluitingsinformatie, beide op de seriële externe adresingang 30 ontvangbaar, en dat genoemde inleidings- en afsluitingsinformatie tesamen begin en einde van een daartussen gelegen voorinsteladres uniek identificeren. .8702672 4 PHN 12.311 8
7. Serieel geheugen volgens conclusie 4 of 6 met het kenmerk dat genoemde herkenningselementen een uitgang hebben waarlangs, na detectie van een bepaald patroon in genoemde inleidingsinformatie door genoemde herkenningselementen, een signaal wordt gegeven dat 5 bewerkstelligt dat de normale functie van de genoemde, ook voor een ander signaal te benutten ingang die als seriële externe adresingang gebruikt wordt, opgeheven wordt totdat de inspectie van genoemd voorinsteladres voltooid is.
8. Beeldgeheugeninrichting bevattende één of meer 10 seriële geheugens volgens één der conclusies 1 tot en met 7.
9. Weergeeftoestel bevattende een beeldgeheugeninrichting volgens conclusie 8, en voorzien van een weergeefelement. 8702672
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8702672A NL8702672A (nl) | 1987-11-09 | 1987-11-09 | Serieel geheugen, alsmede beeldgeheugeninrichting en weergeeftoestel voorzien van een of meer seriele geheugens. |
EP88202469A EP0321998B1 (en) | 1987-11-09 | 1988-11-04 | Serial memory, picture memory device and reproduction apparatus comprising one or more serial memories |
DE8888202469T DE3878201T2 (de) | 1987-11-09 | 1988-11-04 | Serieller speicher sowie bildspeicheranordnung und wiedergabegeraet mit einem oder mehreren seriellen speichern. |
KR1019880014643A KR0132784B1 (ko) | 1987-11-09 | 1988-11-08 | 직렬 메모리 장치 |
JP63280534A JP2798398B2 (ja) | 1987-11-09 | 1988-11-08 | シリアルメモリ装置 |
US07/269,229 US5046051A (en) | 1987-11-09 | 1988-11-09 | Serial memory with address counter which can be preset using a multi-purpose input, and picture memory apparatus using same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8702672A NL8702672A (nl) | 1987-11-09 | 1987-11-09 | Serieel geheugen, alsmede beeldgeheugeninrichting en weergeeftoestel voorzien van een of meer seriele geheugens. |
NL8702672 | 1987-11-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8702672A true NL8702672A (nl) | 1989-06-01 |
Family
ID=19850887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8702672A NL8702672A (nl) | 1987-11-09 | 1987-11-09 | Serieel geheugen, alsmede beeldgeheugeninrichting en weergeeftoestel voorzien van een of meer seriele geheugens. |
Country Status (6)
Country | Link |
---|---|
US (1) | US5046051A (nl) |
EP (1) | EP0321998B1 (nl) |
JP (1) | JP2798398B2 (nl) |
KR (1) | KR0132784B1 (nl) |
DE (1) | DE3878201T2 (nl) |
NL (1) | NL8702672A (nl) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391188A (ja) * | 1989-09-04 | 1991-04-16 | Matsushita Electric Ind Co Ltd | Fifoメモリ |
DE69031220T2 (de) * | 1990-12-20 | 1998-02-12 | Ibm | Hochgeschwindigkeitsmultiport-FIFO-Pufferschaltung |
DE69021213T2 (de) * | 1990-12-20 | 1996-02-29 | Ibm | Modulare Pufferspeicherung für ein paketvermitteltes Netzwerk. |
US5206821A (en) * | 1991-07-01 | 1993-04-27 | Harris Corporation | Decimation circuit employing multiple memory data shifting section and multiple arithmetic logic unit section |
JP4018159B2 (ja) * | 1993-06-28 | 2007-12-05 | 株式会社ルネサステクノロジ | 半導体集積回路 |
JP2002281005A (ja) * | 2001-03-16 | 2002-09-27 | Fujitsu Ltd | 伝送装置及び集積回路 |
CN106708277A (zh) * | 2015-11-18 | 2017-05-24 | 英业达科技有限公司 | 分享输入装置的电子设备及其方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5215257U (nl) * | 1975-07-21 | 1977-02-03 | ||
SE424510B (sv) * | 1975-08-26 | 1982-07-26 | Inventing Ab | Sett och anordning for dubbelsidig beleggning av en lopande bana |
US4159541A (en) * | 1977-07-01 | 1979-06-26 | Ncr Corporation | Minimum pin memory device |
US4148099A (en) * | 1978-04-11 | 1979-04-03 | Ncr Corporation | Memory device having a minimum number of pins |
JPS6228993A (ja) * | 1985-07-30 | 1987-02-06 | Toshiba Corp | 記憶装置 |
US4751675A (en) * | 1985-08-19 | 1988-06-14 | American Telephone And Telegraph Company, At&T Bell Laboratories | Memory access circuit with pointer shifting network |
JPS62209792A (ja) * | 1986-03-11 | 1987-09-14 | Fujitsu Ltd | Fifo回路 |
US4813015A (en) * | 1986-03-12 | 1989-03-14 | Advanced Micro Devices, Inc. | Fracturable x-y storage array using a ram cell with bidirectional shift |
-
1987
- 1987-11-09 NL NL8702672A patent/NL8702672A/nl not_active Application Discontinuation
-
1988
- 1988-11-04 EP EP88202469A patent/EP0321998B1/en not_active Expired - Lifetime
- 1988-11-04 DE DE8888202469T patent/DE3878201T2/de not_active Expired - Fee Related
- 1988-11-08 JP JP63280534A patent/JP2798398B2/ja not_active Expired - Fee Related
- 1988-11-08 KR KR1019880014643A patent/KR0132784B1/ko not_active IP Right Cessation
- 1988-11-09 US US07/269,229 patent/US5046051A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0321998B1 (en) | 1993-02-03 |
EP0321998A1 (en) | 1989-06-28 |
DE3878201T2 (de) | 1993-07-22 |
DE3878201D1 (de) | 1993-03-18 |
KR0132784B1 (ko) | 1998-10-01 |
JP2798398B2 (ja) | 1998-09-17 |
US5046051A (en) | 1991-09-03 |
KR890008823A (ko) | 1989-07-12 |
JPH01155596A (ja) | 1989-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5996043A (en) | Two step memory device command buffer apparatus and method and memory devices and computer systems using same | |
US6000022A (en) | Method and apparatus for coupling signals between two circuits operating in different clock domains | |
US6044416A (en) | Configurable first-in first-out memory interface | |
US8493808B2 (en) | Data flow control in multiple independent port | |
US4412313A (en) | Random access memory system having high-speed serial data paths | |
JPH0746507B2 (ja) | 二重ポート読出し/書込みメモリー | |
NL8702672A (nl) | Serieel geheugen, alsmede beeldgeheugeninrichting en weergeeftoestel voorzien van een of meer seriele geheugens. | |
US6175894B1 (en) | Memory device command buffer apparatus and method and memory devices and computer systems using same | |
JPH06233185A (ja) | 多画面分割表示装置 | |
US4922457A (en) | Serial access memory system provided with improved cascade buffer circuit | |
KR0158489B1 (ko) | 반도체 메모리 디바이스의 구분방법 | |
GB2275122A (en) | Sorting apparatus | |
CN100334805C (zh) | 输出延迟电路 | |
CN1208234A (zh) | 单片时钟同步式存储器 | |
JP2687428B2 (ja) | 画像メモリ装置 | |
SU1381530A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
KR920005121B1 (ko) | 반도체 기억장치 | |
JPS6175964A (ja) | ラベルデ−タ記憶回路 | |
JP2801441B2 (ja) | タイムベースコレクタ | |
JPH08137741A (ja) | Fifo型メモリ | |
JPH0728699A (ja) | メモリ制御回路 | |
JPS62161194A (ja) | 液晶表示装置 | |
JPS58105487A (ja) | メモリ回路 | |
JPH05289945A (ja) | Icメモリカード挿抜認識方式 | |
JPS5832285A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1B | A search report has been drawn up | ||
BT | A notification was added to the application dossier and made available to the public | ||
BV | The patent application has lapsed |