DE3781778T2 - Aneinandergefuegte kontaktstruktur mit vermindertem flaechenbedarf. - Google Patents

Aneinandergefuegte kontaktstruktur mit vermindertem flaechenbedarf.

Info

Publication number
DE3781778T2
DE3781778T2 DE8787310857T DE3781778T DE3781778T2 DE 3781778 T2 DE3781778 T2 DE 3781778T2 DE 8787310857 T DE8787310857 T DE 8787310857T DE 3781778 T DE3781778 T DE 3781778T DE 3781778 T2 DE3781778 T2 DE 3781778T2
Authority
DE
Germany
Prior art keywords
polysilicon
polysilicon layer
doped
doped region
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8787310857T
Other languages
German (de)
English (en)
Other versions
DE3781778D1 (de
Inventor
Tat C Choi
Richard K Klein
Craig S Sander
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE3781778D1 publication Critical patent/DE3781778D1/de
Application granted granted Critical
Publication of DE3781778T2 publication Critical patent/DE3781778T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10W20/0698—
    • H10W20/056—
    • H10W20/062—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Air Bags (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)
  • Connector Housings Or Holding Contact Members (AREA)
  • Installation Of Indoor Wiring (AREA)
DE8787310857T 1986-12-17 1987-12-10 Aneinandergefuegte kontaktstruktur mit vermindertem flaechenbedarf. Expired - Lifetime DE3781778T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US94415086A 1986-12-17 1986-12-17

Publications (2)

Publication Number Publication Date
DE3781778D1 DE3781778D1 (de) 1992-10-22
DE3781778T2 true DE3781778T2 (de) 1993-01-28

Family

ID=25480890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787310857T Expired - Lifetime DE3781778T2 (de) 1986-12-17 1987-12-10 Aneinandergefuegte kontaktstruktur mit vermindertem flaechenbedarf.

Country Status (6)

Country Link
EP (1) EP0272051B1 (enExample)
JP (1) JPH0752751B2 (enExample)
AT (1) ATE80750T1 (enExample)
DE (1) DE3781778T2 (enExample)
ES (1) ES2046209T3 (enExample)
GR (1) GR3005727T3 (enExample)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202054A (ja) * 1989-01-31 1990-08-10 Texas Instr Japan Ltd 半導体装置及びその製造方法
NL9100094A (nl) * 1991-01-21 1992-08-17 Koninkl Philips Electronics Nv Halfgeleiderinrichting en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.
GB9219268D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Semiconductor device incorporating a contact and manufacture thereof
WO2003023847A2 (en) * 2001-09-13 2003-03-20 Koninklijke Philips Electronics N.V. Integrated circuit, portable device and method for manufacturing an integrated circuit
DE102008045037B4 (de) * 2008-08-29 2010-12-30 Advanced Micro Devices, Inc., Sunnyvale Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5842257A (ja) * 1981-09-07 1983-03-11 Toshiba Corp 半導体装置
JPS59171140A (ja) * 1983-03-17 1984-09-27 Nec Corp 半導体装置
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers

Also Published As

Publication number Publication date
EP0272051B1 (en) 1992-09-16
DE3781778D1 (de) 1992-10-22
EP0272051A2 (en) 1988-06-22
ES2046209T3 (es) 1995-04-01
GR3005727T3 (enExample) 1993-06-07
EP0272051A3 (en) 1989-02-01
ATE80750T1 (de) 1992-10-15
JPH0752751B2 (ja) 1995-06-05
JPS63164359A (ja) 1988-07-07

Similar Documents

Publication Publication Date Title
DE4127967C2 (de) MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE3788172T2 (de) MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung.
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE3037431C2 (enExample)
DE69220995T2 (de) Metallisierung eines integrierten Schaltkreises mit Nullkontaktanforderung des Gehäuses und Verfahren zu seiner Herstellung
DE2502235C2 (enExample)
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE3834241A1 (de) Halbleitereinrichtung
DE102005006153A1 (de) Feldeffekttransistor und Verfahren zum Herstellen desselben
DE69609224T2 (de) Kondensator für eine integrierte Schaltung mit leitendem Graben
DE3785317T2 (de) Matrix hoher Packungsdichte aus dynamischen VMOS RAM.
DE69214339T2 (de) Struktur und Verfahren für die Bildung selbstjustierender Kontakte
DE69226223T2 (de) Kontaktausrichtung für Festwertspeicher
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3855889T2 (de) Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
DE19907070C2 (de) Halbleiterkontakt und zugehöriges Herstellungsverfahren
DE3109074C2 (enExample)
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE2510593B2 (de) Integrierte Halbleiter-Schaltungsanordnung
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE19629774A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition