DE3780767T2 - Eeprom-speicherzelle mit einer polysiliziumschicht und einer tunneloxidzone. - Google Patents

Eeprom-speicherzelle mit einer polysiliziumschicht und einer tunneloxidzone.

Info

Publication number
DE3780767T2
DE3780767T2 DE8787202039T DE3780767T DE3780767T2 DE 3780767 T2 DE3780767 T2 DE 3780767T2 DE 8787202039 T DE8787202039 T DE 8787202039T DE 3780767 T DE3780767 T DE 3780767T DE 3780767 T2 DE3780767 T2 DE 3780767T2
Authority
DE
Germany
Prior art keywords
active region
gate
oxide zone
thin oxide
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8787202039T
Other languages
English (en)
Other versions
DE3780767D1 (de
Inventor
Carlo Riva
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of DE3780767D1 publication Critical patent/DE3780767D1/de
Application granted granted Critical
Publication of DE3780767T2 publication Critical patent/DE3780767T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine EEPROM-Speicherzelle mit einer einzigen Polysiliziumlage, die für einen Fowler-Nordheim-Tunnel durch eine dünne Oxidzone programmierbar ist.
  • In der Literatur sind mehrere EEPROM-Zellen mit einer einzigen Polysiliziumlage zu finden, in denen ein Einschreiben und löschen zur Schaffung eines Fowler-Nordheim-Tunnels durch eine dünne Oxidzone oder Tunneloxid erfolgen, und zwar unter Verwendung der kapazitiven Kopplungen zwischen dem Steuergate, dem schwimmenden Gate und dem Halbleitersubstrat.
  • Diese Zellen umfassen einen Auswähltransistor, einen Fühltransistor und einen Tunnelkondensator, der durch eine dünne Oxidzone definiert ist, wobei eine Implantation von n&supmin;-Phosphor der Drain-Diffusion des Fühltransistors teilweise überlagert ist. Eine einzige Polysiliziumschicht bildet das Gate des Auswähltransistors und, separat hiervon, eine Elektrode des Tunnelkondensators sowie das schwimmende Gate des Fühltransistors in einem einzigen Stuck, wobei eine Elektrode des Koppelkondensators des Steuergates mit einer n&spplus;-Diffusion des Substrats gebildet wird.
  • Ein Nachteil dieser bekannten Zellen liegt darin, daß die Tunnelzone auf demselben aktiven Bereich (n&spplus;-Drain- Diffusion) des Fühltransistors plaziert wird. Aus diesem Grund kann das dünne Oxid elektrischen Belastungen ausgesetzt werden, und zwar aufgrund der Spannung, die beim Lesen der Zelle und während der Einschreibvorgänge in den anderen Speicherzellen angelegt wird.
  • Die EP-A-0 133 667 und EP-A-0 162 737 offenbaren Beispiele für EEPROM-Speicherzellen gemäß dem Oberbegriff des Anspruchs 1, und EP-A-0 120 303 offenbart eine EEPROM-Speicherzelle mit einem diffundierten Steuergate.
  • Das Ziel der vorliegenden Erfindung besteht in der Schaffung einer verbesserten Struktur für eine EEPROM- Speicherzelle mit einer einzigen Polysiliziumlage und einer Tunneloxidzone, bei der der vorstehend genannte Nachteil eliminiert ist.
  • Gemäß der vorliegenden Erfindung wird dieses Ziel erreicht durch eine EEPROM-Speicherzelle, wie sie im Anspruch 1 angegeben ist.
  • Auf diese Weise ist die dünne Oxidzone von dem Fühltransistor elektrisch getrennt, woraus sich eine Reduzierung der von der Lese-Spannung ausgehenden elektrischen Belastungen ergibt. Dadurch, daß der Fühltransistor mit der n&spplus;-Diffusion des Steuergates in Reihe geschaltet ist, trägt seine Kapazität im Hinblick auf das Substrat und im Hinblick auf die Diffusion zur Erhöhung der Wirksamkeit der angelegten Programmierspannungen bei, wodurch die kapazitiven Kopplungen erhöht werden, die den Spannungsabfall an dem dünnen Oxid steuern.
  • Die charakteristischen Eigenschaften der vorliegenden Erfindung sind bei Betrachtung der Begleitzeichnungen besser zu verstehen. In den Zeichnungen zeigen:
  • Fig. 1 eine schematische Draufsicht einer EEPROM- Speicherzelle mit einer einzigen Polysiliziumlage gemäß dem Stand der Technik,
  • Fig. 2 eine ähnliche Draufsicht auf eine Zelle gemäß der Erfindung,
  • Fig. 3 eine Schnittansicht der erfindungsgemäßen Zelle entlang der Linie III-III der Fig. 2, und
  • Fig. 4 eine Schnittansicht der erfindungsgemäßen Zelle entlang der Linie IV-IV der Fig. 2.
  • Fig. 1 zeigt eine EEPROM-Speicherzelle gemäß dem Stand der Technik, die einen Auswähltransistor 1, einen Fühltransistor 2 und einen Tunnelkondensator 3 aufweist.
  • Genauer gesagt ist auf einem Halbleitersubstrat 4 mit aktiven Bereichen 5 und 6 mit n&spplus;-Diffusion und einer dünnen Oxidzone 7 auf dem aktiven Bereich 5 eine einzige Polysiliziumschicht 8 aufgebracht, die aus einem querverlaufenden Streifen 7, der das Gate des Auswähltransistors 1 definiert, und einem U-förmigen Teil 10 gebildet ist, der einen ersten länglichen Zweig 11, der auf der dünnen Oxidzone 7 und somit auf dem aktiven Bereich 5 zur Bildung des Tunnelkondensators 3 plaziert ist, sowie einen zweiten länglichen Zweig 12 aufweist, der in ähnlicher Weise auf dem aktiven Bereich 5 zur Bildung des schwimmenden Gates des Fühltransistors 2 plaziert ist, sowie außerdem ein Feld 13 aufweist, das auf dem aktiven Bereich 6 zur Bildung eines Koppelkondensators mit dem Steuergate des Transistors 2 plaziert ist, das durch die n&spplus;-Diffusion des aktiven Bereichs 6 definiert ist. Zwei n&supmin;-Diffusionen 14 und 15 werden an der dünnen Oxidzone 7 und dem genannten Steuergate durchgeführt, um die elektrische Kontinuität der Zelle zu gewährleisten. Das Bezugszeichen 16 bezeichnet den Drain-Kontakt, und das Bezugszeichen 17 bezeichnet einen Ausgangskontakt.
  • In den Fig. 2 bis 4 ist eine Speicherzelle gemäß der Erfindung dargestellt, bei der der Auswähltransistor mit dem Bezugszeichen 51, der Fühltransistor mit dem Bezugszeichen 52 und der Tunnelkondensator mit dem Bezugszeichen 53 bezeichnet sind.
  • Wie in Fig. 2 gezeigt ist, sind auf einem Substrat 54 zwei aktive Bereiche 55 und 56 mit n&spplus;-Diffusion vorhanden. Auf die Struktur läßt man Gate-Oxid 57 (Fig. 3 und 4) aufwachsen, das eine dünne Oxidzone 58 an dem aktiven Bereich 56 (Fig. 2) bildet. Weiterhin ist darüber eine einzige Polysiliziumschicht 59 überlagert, die den das Gate des Auswähltransistors 51 definierenden, quer verlaufenden Streifen 60 und einen weiteren Teil 68 aufweist, der aus einem der dünnen Oxidzone 58 überlagerten und damit dem aktiven Bereich 56 überlagerten ersten Schenkel 61 zur Bildung des Tunnelkondensators 53 und aus einem dem aktiven Bereich 55 überlagerten zweiten Schenkel 62 zur Bildung des schwimmenden Gates des Fühltransistors 52 sowie schließlich aus einem weiteren, dem aktiven Bereich 55 überlagerten Feld 63 zur Bildung des Koppelkondensators des Steuergates gebildet ist, das durch einen Bereich 69 des aktiven Bereichs 55 mit n&spplus;-Diffusion definiert ist. Zwei n&supmin;-Diffusionen 64 und 65 sind in dem Substrat 54 an der dünnen Oxidzone und dem genannten Steuergate gebildet, um die elektrische Kontinuität der Zelle zu gewährleisten. Das Bezugszeichen 66 bezeichnet einen Drain-Kontakt, und das Bezugszeichen 67 bezeichnet einen Ausgangskontakt. Der Polysiliziumschicht 59 ist weiteres Oxid 70 überlagert (Fig. 3 und 4).
  • Die Funktionsweise der erfindungsgemäßen Zelle ist im wesentlichen mit der der herkömmlichen Zellen identisch und wird daher nicht ausführlicher erläutert.
  • Der einzige Unterschied tritt während der Lese-Phase auf, wenn der Drain-Kontakt 67 auf ein hohes Potential gebracht wird, die n&spplus;-Leitung des Steuergates auf Massepotential liegt und das Gate 60 des Auswähltransistors 51 auf einem höheren Potential als dem der Schwellenwertspannung liegt.

Claims (1)

1. EEPROM-Speicherzelle, gebildet aus einem Auswähltransistor (51), einem Fühltransistor (52) mit einem schwimmenden Gate (62) und einem Steuergate (69) sowie aus einem Tunnelkondensator (53) mit einer dünnen Oxidzone (58), wobei die EEPROM- Speicherzelle eine einzige Polysiliziumschicht (59) für das schwimmende Gate (62) und den Tunnelkondensator (53), einen ersten aktiven Bereich (55) für das Steuergate (69) und einen zweiten aktiven Bereich (56) für die dünne Oxidzone (58) des Tunnelkondensators (53) aufweist, dadurch gekennzeichnet, daß der erste aktive Bereich (55) eine das Steuergate (69) bildende n&spplus;-Diffusion aufweist, und dadurch, daß die einzige Polysiliziumschicht einen ersten Teil (60), der das Gate des Auswähltransistors (51) bildet, und einen aus einem der dünnen Oxidzone (58) auf dem zweiten aktiven Bereich (56) überlagerten ersten Schenkel (61), einem zum Bilden des schwimmenden Gates des Fühltransistors (52) dem ersten aktiven Bereich (55) überlagerten zweiten Schenkel (62) sowie einem zum Bilden eines Koppelkondensators für das Steuergate (69) dem ersten aktiven Bereich (55) darüberhinaus überlagerten Feld (63) gebildeten zweiten Teil (68) aufweist.
DE8787202039T 1986-11-18 1987-10-23 Eeprom-speicherzelle mit einer polysiliziumschicht und einer tunneloxidzone. Expired - Fee Related DE3780767T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT22373/86A IT1198109B (it) 1986-11-18 1986-11-18 Cella di memoria eeprom a singolo livello di polisilicio con zona di ossido di tunnel

Publications (2)

Publication Number Publication Date
DE3780767D1 DE3780767D1 (de) 1992-09-03
DE3780767T2 true DE3780767T2 (de) 1993-03-18

Family

ID=11195385

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787202039T Expired - Fee Related DE3780767T2 (de) 1986-11-18 1987-10-23 Eeprom-speicherzelle mit einer polysiliziumschicht und einer tunneloxidzone.

Country Status (5)

Country Link
US (1) US4823316A (de)
EP (1) EP0268315B1 (de)
JP (1) JPS63136573A (de)
DE (1) DE3780767T2 (de)
IT (1) IT1198109B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324677A (en) * 1988-06-15 1994-06-28 Seiko Instruments Inc. Method of making memory cell and a peripheral circuit
JPH02125470A (ja) * 1988-06-15 1990-05-14 Seiko Instr Inc 半導体不揮発性メモリ
KR920001402B1 (ko) * 1988-11-29 1992-02-13 삼성전자 주식회사 불휘발성 반도체 기억소자
IT1228822B (it) * 1989-03-23 1991-07-04 Sgs Thomson Microelectronics Cella di riferimento per la lettura di dispositivi di memoria eeprom.
IT1230363B (it) * 1989-08-01 1991-10-18 Sgs Thomson Microelectronics Cella di memoria eeprom, con protezione migliorata da errori dovuti a rottura della cella.
IT1232354B (it) * 1989-09-04 1992-01-28 Sgs Thomson Microelectronics Procedimento per la realizzazione di celle di memoria eeprom a singolo livello di polisilicio e ossido sottile utilizzando ossidazione differenziale.
US5355007A (en) * 1990-11-23 1994-10-11 Texas Instruments Incorporated Devices for non-volatile memory, systems and methods
US5282161A (en) * 1990-12-31 1994-01-25 Sgs-Thomson Microelectronics S.R.L. Eeprom cell having a read interface isolated from the write/erase interface
DE69018832T2 (de) * 1990-12-31 1995-11-23 Sgs Thomson Microelectronics EEPROM-Zelle mit einschichtigem Metallgate und mit einem Lese-Interface des externen Schaltkreises, welches isoliert ist vom Schreib/Lösch-Interface des Programmierungsschaltkreises.
IT1252025B (it) * 1991-11-29 1995-05-27 Sgs Thomson Microelectronics Procedimento per la realizzazione di celle di memoria a sola lettura programmabili e cancellabili elettricamente a singolo livello di polisilicio
JP3293893B2 (ja) * 1991-12-09 2002-06-17 株式会社東芝 半導体不揮発性記憶装置の製造方法
US5301150A (en) * 1992-06-22 1994-04-05 Intel Corporation Flash erasable single poly EPROM device
US5440159A (en) * 1993-09-20 1995-08-08 Atmel Corporation Single layer polysilicon EEPROM having uniform thickness gate oxide/capacitor dielectric layer
JP2663863B2 (ja) * 1994-04-19 1997-10-15 日本電気株式会社 不揮発性半導体記憶装置
DE776049T1 (de) * 1995-11-21 1998-03-05 Programmable Microelectronics Nichtflüchtige PMOS-Speicheranordnung mit einer einzigen Polysiliziumschicht
FR2764736B1 (fr) * 1997-06-17 2000-08-11 Sgs Thomson Microelectronics Cellule eeprom a un seul niveau de silicium polycristallin et zone tunnel auto-alignee
US5885871A (en) * 1997-07-31 1999-03-23 Stmicrolelectronics, Inc. Method of making EEPROM cell structure
DE102006024121B4 (de) * 2006-05-22 2011-02-24 Telefunken Semiconductors Gmbh & Co. Kg Nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung, Verfahren zu deren Herstellung und Verwendung einer nichtflüchtigen Speicherzelle
DE102006038936A1 (de) 2006-08-18 2008-02-28 Atmel Germany Gmbh Schaltregler, Transceiverschaltung und schlüsselloses Zugangskontrollsystem

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155968A (ja) * 1983-02-25 1984-09-05 Toshiba Corp 半導体記憶装置
EP0133667A3 (en) * 1983-08-12 1987-08-26 American Microsystems, Incorporated High coupling ratio dense electrically erasable programmable read-only memory
FR2562707A1 (fr) * 1984-04-06 1985-10-11 Efcis Point-memoire electriquement effacable et reprogrammable, comportant une grille flottante au-dessus d'une grille de commande
US4754320A (en) * 1985-02-25 1988-06-28 Kabushiki Kaisha Toshiba EEPROM with sidewall control gate
JPS60258968A (ja) * 1985-05-20 1985-12-20 Agency Of Ind Science & Technol 浮遊ゲート形不揮発性半導体メモリ

Also Published As

Publication number Publication date
DE3780767D1 (de) 1992-09-03
EP0268315A3 (en) 1988-12-14
IT1198109B (it) 1988-12-21
IT8622373A0 (it) 1986-11-18
JPS63136573A (ja) 1988-06-08
US4823316A (en) 1989-04-18
EP0268315A2 (de) 1988-05-25
EP0268315B1 (de) 1992-07-29
IT8622373A1 (it) 1988-05-18

Similar Documents

Publication Publication Date Title
DE3780767T2 (de) Eeprom-speicherzelle mit einer polysiliziumschicht und einer tunneloxidzone.
DE3780784T2 (de) Eeprom-speicherzelle mit einer einzigen polysiliziumschicht, bitweise schreibbar und loeschbar.
DE3782279T2 (de) Elektrisch veraenderbare, nichtfluechtige speicheranordnung vom schwebenden gate-typ, mit geringerer tunneleffektflaeche und herstellung derselben.
DE69023961T2 (de) Bit- und Block-Löschen einer elektrisch löschbaren und programmierbaren Nur-Lese-Speicheranordnung.
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
DE68924849T2 (de) Nichtflüchtiger halbleiterspeicher und verfahren zur herstellung.
DE3876865T2 (de) Elektrisch loeschbarer und programmierbarer nur-lese-speicher.
EP0160720B1 (de) Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate
DE2916884C3 (de) Programmierbare Halbleiterspeicherzelle
DE2552644C2 (de) Integrierter Halbleiter-Festspeicher und Verfahren zu seiner Herstellung
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE3117719A1 (de) Nichtfluechtiger eprom und eeprom mit erhoehtem wirkungsgrad
DE3485822T2 (de) Halbleiterspeichervorrichtung mit schwebender torelektrode.
DE3334296T1 (de) Schwebe-Gate-Speicher
DE69125692T2 (de) Nichtflüchtiger Halbleiter-Speicher
DE68909350T2 (de) Hochintegrierte EPROM-Speicheranordnung mit einer quadratischen Gitterorganisation und mit einem verbesserten Kopplungsfaktor.
EP0045469A2 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE19526201C2 (de) EEprom und Verfahren zu seiner Herstellung
DE3007892C2 (de) Floating-Gate-Speicherzelle
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE2758161A1 (de) Elektrisch programmierbare halbleiter-dauerspeichermatrix
DE3046376C2 (de) Halbleiter-Speichervorrichtung
DE2622307A1 (de) Elektrische speichervorrichtung
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE4005645C2 (de) MIS-Halbleiteranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee