DE3685993T2 - Halbleiterspeicher. - Google Patents

Description

• Die Erfindung betrifft einen dynamischen Halbleiterspeicher und insbesondere die Verwendung von Abfrageschaltungen eines dynamischen RAM (Speicher mit wahlfreiem Zugriff)
• Bei bekannten Abfrageschaltungen eines dynamischen Speichers (RAM) gemäss Fig. 1 wird eine Anordnung verwendet, bei welcher Sperrtransistoren zwischen den Bitleitungen und den Abfrageverstärkern vorgesehen sind. In der Figur sind BL und paarweise vorliegende Bitleitungen, die jeweils über Sperrtransistoren (1, 2) mit den Flipflop-Knoten FF und über Abfrageverstärker verbunden sind. I/O und sind paarweise vorliegende Eingabe/Ausgabe-Leitungen, die die Datenübertragungsknoten und Dateneingabepuffer und Datenausgabepuffer bilden, S1 und s2 sind Taktsignale jeweils zur Vorabfrage und Hauptabfrage, C ist das Spaltenanwahlleitungssignal. Fig. 2 zeigt ein Ausführungsbeispiel des Standes der Technik einer Schaltung zur Erzeugung eines Gatesteuersignals T der Sperrtransistoren (1, 2). Die Fig. 3(a), (b), (c) und (d) sind Darstellungen, die das Timing der Steuertaktsignale und die zeitliche Änderung der Spannungen an den verschiedenen Knoten angeben.
• Wie in Fig. 3(b) angegeben ist, befindet sich, bevor der Abfragevorgang begonnen wird, das Signal T auf einem Pegel, der grösser ist als "VDD + VTH", was die MOS-Transistorschwellenspannung VTH zuzüglich der Stromversorgungsspannung VDD darstellt, die es den auf den Bitleitungen BL, ausgelesenen Daten ermöglicht, an die jeweiligen Knoten FF, übertragen zu werden. Wie aus den Fig. 3(c) und (d) hervorgeht, befinden sich die Bitleitung BL und der Knoten FF darauf auf einem Potential VDD und die Bitleitung und der Knoten liegen ein wenig niedriger als das Potential VDD. Wird der Abfragevorgang durchgeführt, wie in Fig. 1 und Fig. 3(a) dargestellt ist, so werden die Transistoren (5, 6) durch die Anstiegsflanke von S1 und S2 eingeschaltet und das Potential des Knotens SA wird dadurch erniedrigt. Dank der Kopplung mit der in Fig. 2 angegebenen Kapazität (11) wird das Potential T ebenfalls zeitweilig auf einen Pegel unter dem Voraufladungspotential der Bitleitung erniedrigt, d.h. dem Potential VDD gemäss Fig. 3(b). Dies führt dazu, dass die in Fig. 1 dargestellten Transistoren (1, 2) ausgeschaltet werden, so dass die Wirkung der Streukapazität der Bitleitungen BL und aus dem Abfragesystem ferngehalten werden kann, was eine Abfrage mit hoher Empfindlichkeit ermöglicht. Anschliessend nimmt der Knoten (N1) ein Potential an, das grösser ist als "VDD + VTH", infolge der Kopplung mit der in Fig. 2 angegebenen Kapazität (12), wodurch der Transistor (10) eingeschaltet wird. Dies führt dazu, dass das Signal T wieder die Stromversorgungsspannung VDD annimmt, und die untere Bitleitung wird über die Transistoren (2, 4, 5, 6) an Erdpotential VSS gelegt.
• Werden darauf Daten gemäss den Fig. 1 und 3(a) zu den Eingabe/Ausgabe-Leitungen übertragen, so nimmt das angewählte Signal C ein Potential an, das grösser als "VDD + VTH" ist, und die Transistoren (7, 8) werden eingeschaltet, so dass die I/O-Leitungen, die bereits auf das Potential VDD aufgeladen wurden, und die Bitleitungen in einen Leitungszustand gebracht werden. Die Eingabe/Ausgabe-Leitung I/O, die mit der höheren Bitleitung BL verbunden ist, die sich auf einem befindet, behält den VDD-Pegel bei, während der Pegel der Eingabe/Ausgabe-Leitung I/O, die an die untere Bitleitung BL angeschlossen ist, abfällt, da die Ladung, die in den Eingabe/Ausgabe-Leitungen gehalten wird, zwischen der Streukapazität der Eingabe/Ausgabe-Leitungen und der Streukapazität der Bitleitungen neu verteilt wird. Um den Potentialunterschied, den diese Ladungsneuverteilung zwischen den Eingabe/Ausgabe-Leitungen erzeugt, weiter zu erhöhen, werden die Eingabe/Ausgabe-Leitungen vorabgefragt, indem die untere Eingabe/Ausgabe-Leitung unter Verwendung der Abfrageschaltung über die Transistoren (8, 2, 4, 5, 6) an das VSS-Potential angeschlossen wird.
• Jedoch befindet sich bei der bekannten Schaltung gemäss Fig. 3(b) das Signal T zu diesem Zeitpunkt auf einem VDD-Pegel, so dass der Leitwert des Transistors (2) niedrig ist, und die Eingabe/Ausgabe-Leitung sich nur sehr langsam entlädt. Da der Vorabfragevorgang der Eingabe/Ausgabe-Leitung bei dieser Abfrageschaltung mit geringer Geschwindigkeit erfolgt, muss der Zeitpunkt des Anstiegs des Signals I, das den Abfragevorgang der Haupteingabe/Ausgabe-Leitung bei dieser Abfrageschaltung für die Eingabe/Ausgabe-Leitung gemäss Fig. 3(a) verzögert werden. Somit können die Daten nicht mit hoher Geschwindigkeit übertragen werden.
• Aus der EP-A-0 087 818 ist es bekannt, einen Halbleiterspeicher (Fig. 1, 3, 4) vorzusehen, der MOS-Transistoren (T) umfasst, die Bitleitungen (BL, ) mit einer Abfrageschaltung (K) verbinden, und eine Vorrichtung, um während des Abfragevorganges das Gatepotential T der MOS-Transistoren auf einen Pegel unter dem Voraufladungspegel (Vcc) der Bitleitungen (Fig. 4, Bereich zwischen den Anstiegsflanken von 1 und &sub3;) zu erniedrigen und um anschliessend bei der Datenübertragung das Gatepotential auf einen Pegel anzuheben, der grösser ist als ein Wert, der duch Addieren der Schwellenwertspannung eines MOS-Transistors (T5) zur Stromversorgungsspannung (Vcc) erreicht wird.
• In Abfrageschaltungen eines dynamischen Speichers ist es nicht nur erforderlich, eine hohe Empfindlichkeit des Abfragevorganges zu erzielen, um den Betriebsspielraum zu erhöhen, sondern auch die Datenübertragung an die Datenübertragungsknoten zu beschleunigen, um einen mit hoher Geschwindigkeit erfolgenden Zutritt zu liefern. In einem Speicher, der mit Sperrtransistoren zwischen Abfrageverstärkern und Bitleitungen versehen ist, die zwecks Verbesserung der Empfindlichkeit des Abfragevorganges verwendet werden, liegt der Erfindung die Aufgabe zugrunde, eine Verbesserung der Geschwindigkeit der Datenübertragung zu ermöglichen, die beim Stand der Technik geopfert werden musste.
• Somit schafft die Erfindung einen Halbleiterspeicher gemäss dem Kennzeichen des anliegenden Anspruches 1.
• Diese Verbesserung gestattet es dem Abfragesystem, unbeeinflusst von der Streukapazität der Bitleitungen zu bleiben, und somit empfindlich, während sie es ermöglicht, den Leitwert der Sperrtransistoren zu erhöhen, so dass die Vorabfrage der Eingabe/Ausgabe-Leitungen durch die Abfrageschaltung mit grösserer Geschwindigkeit durchgeführt werden kann.
• Ausführungsformen der Erfindung werden nunmehr allein beispielsweise und mittels Vergleich mit den bekannten bereits erwähnten Schaltungen beschrieben, unter Bezugnahme auf die anliegenden Zeichnungen; es zeigen:
• Fig. 1 ein Schaltbild einer Abfrageschaltung, die mit Sperrtransistoren ausgestattet ist;
• Fig. 2 ein Schaltbild einer Transistorsteuersignal- Erzeugerschaltung beim bekannten System;
• Fig. 3 eine Signalwellenform, die den Betrieb der Abfrageschaltung des bekannten Systems darstellt;
• Fig. 4 ein Schaltbild von Hauptbestandteilen einer erfindungsgemässen Ausführung, die an die genannte Schaltung angeschlossen sind;
• Fig. 5 eine Signalwellenform, die den Betrieb der vorausgehend genannten, erfindungsgemässen Ausführungsform darstellt; und
• Fig. 6 ein Schaltbild von Hauptbestandteilen einer weiteren erfindungsgemässen Ausführungsform.
• Bevorzugte Ausführungsformen der Erfindung werden nachstehend unter Bezugnahme auf die Zeichnungen beschrieben. Die Abfrageschaltung selbst ist bei diesen Ausführungsformen die gleiche wie in Fig. 1. Ein Beispiel einer Sperrtransistor-Gatepotential-Erzeugerschaltung ist in Fig. 4 angegeben. Wie in diesen Figuren dargestellt ist, umfasst diese Schaltung einen MOS-Transistors (21, einen MOS-Transistor (22) und einen MOS-Transistor (23). MOS-Transistor (23) verbindet eine Stromversorgungsklemme (25) und einen Knoten T, der den Gateeingang der Transistoren (1, 2) darstellt. MOS-Transistor (22) verbindet einen Knoten (N2) und einen Knoten SA. Der Knoten (N2) ist mittels einer Kapazität (24) an den Knoten T angeschlossen, und der Knoten SA ist gemeinsam für die Transistoren (3, 4) vorhanden, die das Flipflop der Abfrageverstärker bilden. Der MOS-Transistor (23) verbindet den Knoten (N2) und die Stromversorgungsklemme (25). Schaltungen, die sicherstellen, dass die Spanungen diesr Knoten sich gemäss Fig. 5(e) ändern, sind mit den Knoten , , und verbunden.
• Bevor der Betrieb der Abfrageschaltung gemäss Fig. 5(b) eingeleitet wird, ist das Gatesteuersignal T der Sperrtransistoren auf einem Potential, das grösser ist als "VDD + VTH", und der Knoten SA liegt auf einem Pegel ,"VDD - VTH". Gemäss FIg. 4 und 5(e) liegt der Knoten auf einem Pegel VDD und der Transistor (21) ist ausgeschaltet. Der Knoten befindet sich ebenfalls auf dem Pegel VDD, der Knoten (N2) ist auf ein Potential aufgeladen, das grösser als "VDD + VTH" ist, und der Transistor (22) ist abgeschaltet. Der Knoten (N2) wird darauf wie folgt auf ein Potential aufgeladen, das grösser als "VDD + VTH" ist. Insbesondere wird der Transistor (23) eingeschaltet, so dass der Knoten (N2) auf "VDD - VTH" aufgeladen wird. Darauf wird der Knoten T, während die Bitleitungen BL und erneut geladen werden, durch die Kopplungskapazitäten, die auf die Transistoren (1, 2) als Streukapazitäten wirken, auf ein Potential angehoben, das grösser als "VDD + VTH" ist. Der Knoten (N2) wird dann mittels einer in Fig. 4 angegebenen Kapazität (24) auf ein Potential angehoben, das grösser als "VDD + VTH" ist. Wie in Fig. 5(e) angegeben ist, befindet ich der Knoten auf einem Pegel (VSS), so dass der Transistor (23) abgeschaltet ist.
• Während des Abfragevorganges, bei dem sich das Potential des Knotens SA gemäss Fig. 5(c) verringert, wird der in Fig. 4 dargestellte Transistor (22) eingeschaltet, was ebenfalls einen Abfall des Potentials des Knotens (N2) verursacht. Infolge der Kopplung mit der Kapazität (24) fällt auch das Potential T zeitweilig gemäss Fig. 5(b) auf einen Pegel ab, der unterhalb des Voraufladepotentials der Bitleitungen ist. Und der Knoten wird veranlasst, ein Potential anzunehmen, das grösser als "VDD + VTH" ist, und das Signal T erholt sich deshalb über den Transistor (21) auf einen Pegel VDD. Gemäss Fig. 1 werden die Transistoren (1, 2) durch den Abfall des Potentials von T ausgeschaltet, so dass die Abfrage mit grosser Empfindlichkeit erfolgen kann. Zu dem Zeitpunkt, SA der Abfragevorgang beendet ist und das Potential von SA auf den Pegel VSS abgefallen ist, wie in Fig. 5(e) angegeben wurde, wird der Knoten veranlasst, das Potential VSS anzunehmen, womit der Transistor (22) ausgeschaltet wird.
• Bei der Datenübertragung zu den Eingabe/Ausgabe-Leitungen wird gemäss Fig. 5(a) und Fig. 5(e) das Potential des Knotens veranlasst, abzufallen, zum Zeitpunkt der Anstiegskante des Signals C, ausgehend von einem Pegel, der grösser ist als "VDD + VTH" auf den Pegel VDD, wodurch der Transistor (21) ausgeschaltet wird und darauf das Potential des Knotens angehoben wird, so dass der Knoten (N2) erneut über den Transistor (23) geladen wird. Während das Potential des Knotens (N2) gemäss Fig. 5(b) als Folge der Kopplung mit der Kapazität (24) ansteigt, erhöht sich das Signal T auf ein Potential, das grösser als "VDD + VTH" ist.
• Fig. 6 zeigt ein Ausführungsbeispiel, bei welchem Source des Transistors (22) der Fig. 4 mit dem Erdpotential VSS anstatt mit dem Knoten SA verbunden ist. Das Gatepotential ' des Transistors (22), das sich vor der Abfrage gemäss Fig. 5(e) auf dem Pegel VSS befand, steigt während des Abfragevorganges auf den Pegel VDD an, und fällt nach Beendigung der Abfrage erneut auf den Pegel VSS ab.
• Durch Betrachtung der Wellenformen des bekannten Systems gemäss Fig. 3 und der Ausführungsform der Erfindung nach Fig. 5 ist ersichtlicht: Während bei dem bekannten System das Potential des Signals T bei der Datenübertragung zu den Eingabe/Ausgabe-Leitungen gleich VDD ist, ist es bei der erfindungsgemässen Ausführungform zumindest auf einem Pegel "VDD + VTH". Somit ist der Leitwert der Sperrtransistoren gross und der Spannungsabfall der unteren I/O-Leitung tritt rasch auf. Das heisst, der Ansteig in I der Fig. 5(a) und der Abfall der Knoten , und der Fig. 5(c) und (d) erfolgt rasch. Infolgedessen kann durch die Verwendung der erfindungsgemässen Schaltung der erforderliche Anstieg in der Geschwindigkeit der Datenübertragung dank einer Beschleunigung des Betriebes der Vorabfrage der I/O-Leitungen in der Abfrageschaltung erzielt werden. Im Gegensatz dazu wurde beim bekannten System die Beschleunigung des Betriebes der Vorabfrage der I/O-Leitungen in der Abfrageschaltung geopfert.
• Wie vorausgehend beschrieben wurde, kann erfindungsgemäss in einem dynamischen Speicher, bei dem Sperrtransistoren zwischen dem Abfrageverstärker und den Bitleitungen vorgesehen werden, die dazu dienen, eine erhöhte Empfindlichkeit des Abfragevorganges zu erreichen, eine erhöhte Geschwindigkeit der Datenübertragung (die beim Stand der Technik geopfert wurde) erzielt werden.

Claims (3)

1. Halbleiterspeicher, bei dem MOS-Transistoren (1, 2) als Sperren zwischen Bitleitungen (BL, BL) und einer Abfrageschaltung (3, 4) eines dynamischen Speichers angeschlossen sind, mit einer Vorrichtung (Fig. 4; Fig. 6) zum Absenken, während des Abfragevorganges, des Gatepotentials ( T) der MOS-Transistoren (1, 2) auf einen Pegel unterhalb des Voraufladungspegels (VDD) der Bitleitungen und zum Anheben des Gatepotentials, bei einer Datenübertragung mittels einer Datenübertragungsvorrichtung (7, 8) an Eingabe-/Ausgabeleitungen (I/O, ) des Speichers, auf einen Pegel, der grösser als der Wert ist, der durch Addieren der Schwellenspannung (VTH) der MOS-Transistoren zum Voraufladungspegel (VDD) der Bitleitungen (BL, BL) erhalten wird, dadurch gekennzeichnet, dass die Vorrichtung zum Anheben des Potentials wirksam ist, um das Gatepotential ( T) auf den grösseren Pegel gleichzeitig mit dem Beginn der Datenübertragung anzuheben, die durch Änderung des Potentials ( C) eines Steuersignals initiiert wird, das der Datenübertragungsvorrichtung (7, 8) zugeführt wird.

2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, dass die Vorrichtung zum Absenken und Anheben des Potentials umfasst:

einen ersten MOS-Transistors (21), der eine Leistungsquelle (25) mit einem ersten Knoten ( T) verbindet, der den Gateeingang der MOS-Sperrtransistoren (1, 2) darstellt;

einen zweiten MOS-Transistor (22), der einen Knoten ( SA), der einem Paar MOS-Transistoren (3, 4) gemeinsam ist, die ein Flipflop der Abfrageschaltung bilden, mit einem zweiten Knoten (N2) verbindet, der über eine Kapazität (24) mit dem ersten Knoten ( T) verbunden ist; und

einen dritten MOS-Transistor (23), der den zweiten Knoten (N2) und die Leistungsquelle (25) verbindet; so dass der zweite Knoten (N2) sich während des Abfragevorganges über den zweiten MOS-Transistor (22) entlädt, und sich bei diesem Datenübertragungsvorgang erneut durch den dritten MOS-Transistor (23) auflädt, so dass als Folge der Kopplung mit der Kapazität (24) das Potential des ersten Knotens ( T) unter den genannten Pegel unterhalb des Voraufladungspotentials der Bitleitungen während des Abfühlvorganges fällt, und gleichzeitig mit dem Beginn des Datenübertragungsvorganges über den Pegel ansteigt, der durch Addieren der Schwellenspannung (VTH) der MOS-Sperrtransistoren (1, 2) zur Spannung der Leistungsquelle (VDD) erhalten wird.

3. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, dass die Vorrichtung zum Absenken und Anheben des Potentials umfasst:

einen ersten MOS-Transistor (21), der eine Leistungsquelle (25) mit einem ersten Knoten verbindet, der den Gateeingang der MOS-Sperrtransistoren (1, 2) bildet;

einen zweiten MOS-Transistor (22), der ein Erdpotential (VSS) mit einem zweiten Knoten (N2) verbindet, der über eine Kapazität (24) mit dem ersten Knoten ( T) verbunden ist; und

einen dritten MOS-Transistor (23), der den zweiten Knoten (N2) mit der Leistungsquelle (25) verbindet;

so dass der zweite Knoten (N2) während des Abfragevorganges sich durch den zweiten MOS-Transistor (22) entlädt, und sich bei dem Datenübertragungsvorgang durch den dritten MOS-Transistor (23) wieder auflädt, so dass als Folge der Kopplung mit der Kapazität (24) das Potential des ersten Knotens ( T) auf den Pegel unterhalb des Voraufladungspotentials der Bitleitungen während des Abfragevorganges abfällt und, gleichzeitig mit dem Beginn des Datenübertragungsvorganges, über den Pegel ansteigt, der durch Addieren der Schwellenspannung (VTH) der MOS-Sperrtransistoren (1, 2) zur Leistungsquellenspannung (VDD) erhalten wird.