DE3642193A1 - Bildanzeigevorrichtung - Google Patents
BildanzeigevorrichtungInfo
- Publication number
- DE3642193A1 DE3642193A1 DE19863642193 DE3642193A DE3642193A1 DE 3642193 A1 DE3642193 A1 DE 3642193A1 DE 19863642193 DE19863642193 DE 19863642193 DE 3642193 A DE3642193 A DE 3642193A DE 3642193 A1 DE3642193 A1 DE 3642193A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- wait
- input
- circuit
- waiting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
Die Erfindung betrifft eine Bildanzeigevorrichtung mit einer
Einrichtung zum Steuern der Ein-/Ausgabe von Bilddaten, einer
Bildanzeigeeinrichtung und einem Anzeigespeicher gemäß
dem Oberbegriff von Anspruch 1.
Eine derartige Bildanzeigevorrichtung ist in den Japanischen
Patentveröffentlichungen 58-34 836 und 58-26 beschrieben und
dargestellt.
Fig. 1 zeigt ein Blockschaltbild mit dem Aufbau der bekannten
Bildanzeigevorrichtung, bei der eine Zentraleinheit (ZE)
1 zum Steuern des Bilddaten-Ein-/Ausgabeverkehrs an eine
Datenbusleitung 2 und eine ZE-Adreßbusleitung 3 angeschlossen
ist, über welche ein Direktzugriffsspeicher (RAM) 4, ein
Festwertspeicher (ROM) 5 und eine Ein-/Ausgabe-Einheit (E/A-
Einheit) 6 mit der Zentraleinheit 1 verbunden sind. Ein Anzeigespeicher
7 ist mit der Datenbusleitung 2 und einem
Adreßschalter 8 verbunden, an den die ZE-Adreßbusleitung 3
und eine Anzeige-Adreßbusleitung 9 angeschlossen sind, über
welche ferner eine Anzeige-Synchronisiereinheit bzw. -schaltung
10 angeschlossen ist, die alle notwendigen Zeitabläufe
für die Anzeigeeinheit, die Zentraleinheit 1 u. a. generiert.
Der Anzeigespeicher 7 ist über einen Bildsignalgenerator 11
mit dem Bildanzeigegerät, z. B. einer Kathodenstrahlröhre
bzw. Bildschirm 12 verbunden.
Beim Anzeigen eines Bildes auf dem Bildschirm 12 wird zuerst
mit einem von der Zentraleinheit 1 gelieferten Signal auf
den Direktzugriffsspeicher 4, den Festwertspeicher 5 und das
E/A-Gerät 6 zugegriffen. Der Adreßschalter 8 gibt an den Anzeigespeicher 7 wechselweise eine Ein-/Ausgabeadresse, die
von der Zentraleinheit 1 über die ZE-Adreßbusleitung 3 zugeführt
wird, und eine Anzeigeadresse ab, die über die Anzeige-
Adreßbusleitung 9 von der Anzeige-Synchronisierschaltung
10 synchron mit dem von ihr gesteuerten Anzeige-Zeitablauf
zugeführt wird. Anzuzeigende Daten werden in den Anzeigespeicher
7 über die Datenbusleitung 2 mit Steuerung durch
ein von der Zentraleinheit 1 über die ZE-Adreßbusleitung 2
zugeführtes Adreßsignal eingeschrieben. Sodann werden die
gespeicherten Daten mit Steuerung durch das über die Anzeige-
Adreßbusleitung 9 zugeführte Adreßsignal ausgelesen und
dem Bildsignalgenerator 11 zugeführt, der dann ein Bildsignal
erzeugt. Das so generierte Bildsignal wird dem Bildschirm
12 zugeleitet und auf ihm angezeigt.
In den Impulsübersichten der Fig. 2A bis 2F ist eine Operation
der bekannten Bildanzeigevorrichtung gemäß Fig. 1 dargestellt.
Synchron mit den Anzeigetaktsignalen (Fig. 2A),
die von der Anzeige-Synchronisierschaltung 10 generiert
werden, werden die von der Zentraleinheit 1 bezeichnete
Eingangsadresse und die von der Anzeige-Synchronisierschaltung
10 bezeichnete Anzeigeadresse wechselweise vom Adreßschalter
8 im Zeitmultiplexbetrieb geschaltet, und die Bilddaten
werden in den Anzeigespeicher 7 eingetragen und dann
aus ihm ausgelesen.
Bei der vorstehend beschriebenen bekannten Bildanzeigevorrichtung
muß wegen der wechselweisen, mit der Anzeigezeitsteuerung
synchronen Schaltung der Eingangsadresse der Zentraleinheit
1 und der Anzeigeadresse die Anzeigezeitsteuerung
mit dem ZE-Operationszyklus synchronisiert werden, und
somit muß der Zugriff auf den RAM 4, den ROM 5 und die E/A-
Einheit 6 innerhalb von Operationszyklen, welche dieselbe
Zeitperiode haben, durchgeführt werden.
In der Praxis ist es jedoch schwierig, Speicher und E/A-Einheiten
bereitzustellen, die die gleiche Zugriffszeit haben.
Werden ROMs und E/A-Einheiten mit längeren Zugriffszeiten
verwendet, muß entsprechend Fig. 3A bis 3F in der Zentraleinheit
1 eine Wartezeit Tw erzeugt werden. Wird die Wartezeit
Tw in den Operationszyklus eingeführt, wird letzterer
verlängert. Weil der Zugriff in diesem Fall für andere Geräte
als den Anzeigespeicher 7 ausgeführt wird, ist eine in
Fig. 3F mit bezeichnete Adreßperiode für die Bildanzeige
nicht von Belang. Daher ist ein Ausgabe-Zeitablauf der ZE-
Adresse mit dem Anzeige-Zeitablauf nicht synchronisiert, und
die Zentraleinheit 1 kann somit nicht auf die Anzeigeeinheit
bzw. den Anzeigespeicher 7 zugreifen. Ein derartiger unerwünschter
Zustand ist in Fig. 3F mit bezeichnet. Während
eines durch bezeichneten Zeitabschnitts wird dem Anzeigespeicher
7 eine nicht gewünschte oder fehlerhafte Adresse
zugeführt, die in Fig. 3D mit bezeichnet ist. Die vorstehend
beschriebene unerwünschte Erscheinung kann nicht nur
bei Verwendung eines Speichers mit langer Zugriffszeit auftreten,
sondern auch beim Ausführen spezieller Funktionen,
z. B. Multiplikation und Division, bei denen sich die Länge
des Operationszyklus entsprechend den Befehlen verändert.
Auf diese Weise ist es bei der bekannten Bildanzeigevorrichtung
praktisch unmöglich, in der Zentraleinheit eine Warteperiode
zu erzeugen, so daß großintegrierte Peripherigeräte,
die eine längere Zugriffszeit haben, nicht benutzt werden
können. Die Hardware ist daher teuer, und hinsichtlich der
Funktionen besteht eine schwerwiegende Einschränkung. Wenngleich
durch Generieren einer Warteperiode in der Zentraleinheit
Geräte benutzt werden können, die längere Zugriffszeiten
haben, kann es sein, daß sich die Anzeigeperiode verlängert
und das Seitenverhältnis eines Bildelementes von 1 : 1
abweicht, weil sich die Anzeigezeit für ein Bildelement verlängert.
Der Erfindung liegt die Aufgabe zugrunde, eine Bildanzeigevorrichtung
zu schaffen, bei der die vorstehend beschriebenen
Nachteile der bekannten Vorrichtung überwunden sind und
eine korrekte Synchronisation auch dann erzielbar ist, wenn
die Zeitsteuerung der ZE-Adresse mit derjenigen der Anzeigeadresse
nicht zusammenfällt.
Eine diese Aufgabe lösende Bildanzeigevorrichtung ist mit
ihren Ausgestaltungen in den Patentansprüchen gekennzeichnet.
Bei einer bevorzugten Ausführungsform der Bildanzeigevorrichtung
gemäß der Erfindung wird die angegebene zeitliche
Abweichung zwischen dem Signal, das eine Periode bzw. einen
Zeitabschnitt darstellt, in der bzw. dem auf den Anzeigespeicher
vor der Ein-/Ausgabe-Steuereinrichtung, z. B. von
der Zentraleinheit zugegriffen werden kann, und dem Startpunkt
des Operationszyklus in der Einheit einer Periode von
in der Zentraleinheit benutzten Taktimpulsen festgestellt,
und der Wartezustand der Zentraleinheit wird durch die festgestellte
Zeitabweichung gesteuert. Es ist daher auch dann,
wenn der Operationszyklus der Zentraleinheit variiert, möglich,
den ZE-Zugriff mit dem Anzeigezugriff unverzüglich zu
synchronisieren. Es ist deshalb möglich, Geräte mit längeren
Zugriffszeiten zu verwenden.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand
schematischer Zeichnungen näher erläutert. Es zeigt:
Fig. 4 ein Blockschaltbild einer Ausführungsform der Bildanzeigevorrichtung
gemäß der Erfindung.
Fig. 5A einen Schaltplan mit einer detaillierten Darstellung
der in Fig. 4 gezeigten ZE-Wartesteuerschaltung,
Fig. 5B eine Logiktabelle zur Erläuterung der Arbeitsweise
einer Decodierschaltung in der ZE-Wartesteuerschaltung,
Fig. 6A bis 6E, 7A bis 7E, 8A bis 8E und 9A bis 9E Impulsübersichten
zur Erläuterung der Arbeitsweise der in
Fig. 5 dargestellten ZE-Wartesteuerschaltung.
Gemäß Fig. 4 umfaßt die Bildanzeigevorrichtung eine Zentraleinheit
(ZE) 21, die mit einer Adreßbusleitung 22 verbunden
ist, an welche ebenfalls eine ZE-Wartesteuerschaltung 23 und
ein Adreßschalter 24 angeschlossen sind. Die ZE-Wartesteuerschaltung
24 ist auch mit der Zentraleinheit 21 verbunden
und empfängt ein Taktsignal und ein die Auslösung eines Operationszyklus
der Zentraleinheit 21 bezeichnendes Signal
ALE. Die Zentraleinheit 21 empfängt ein Wartesteuersignal
von der ZE-Wartesteuerschaltung 23. An letztere ist eine
Anzeige-Synchronisierungseinheit bzw. -schaltung 25 angeschlossen,
die eine Zugriffszeitperiode der ZE-Wartesteuerschaltung
23 steuert. Ferner führt die Anzeige-Synchronisierschaltung
25 der ZE-Wartesteuerschaltung 23 ein Adreßschaltsignal
Ac zum Steuern der Adreßschaltung und ein Signal 2 Ac
zu, das die doppelte Freuquenz des Signals Ac hat. Mit der
Anzeige-Synchronisierschaltung 25 ist auch der Adreßschalter
24 verbunden, und das Signal Ac wird von der Anzeige-
Synchronisierschaltung
25 der ZE-Wartesteuerschaltung 23 zugeführt.
Zur gleichen Zeit wird die Anzeigeadresse dem Adreßschalter
24 über eine Anzeige-Adreßbusleitung 26 zugeführt.
Mit Steuerung durch das Adreßschaltsignal Ac schaltet der
Adreßschalter 24 die über die ZE-Adreßbusleitung 22 zugeführte
ZE-Adresse und die über die Anzeige-Adreßbusleitung
26 zugeführte Anzeigenadresse. Sodann gibt der Adreßschalter
24 wechselweise die ZE-Adresse und die Anzeigeadresse an den
Anzeigespeicher 27 ab. Dieser speichert über die Datenbusleitung
22 zugeführte Bilddaten in Übereinstimmung mit der
ZE-Adresse. Sodann werden die gespeicherten Daten aus dem
Anzeigespeicher 27 in Übereinstimmung mit der Anzeigeadresse
ausgelesen und zur Erzeugung eines Bildsignals einem Bildsignalgenerator
29 zugeführt. Das so generierte Bildsignal
wird einem Anzeigegerät, z. B. einer Kathodenstrahlröhre bzw.
Bildschirm 30 zugeführt und auf ihm angezeigt.
Mit Steuerung durch das Taktsignal und das den Operationszyklus
auslösende Signal ALE, die von der Zentraleinheit 21
zugeführt werden, und die Adreßschaltsignale Ac und 2 Ac aus
der Anzeige-Synchronisierschaltung 25 wird in der ZE-
Wartesteuerschaltung 23 eine Zeitbeziehung zwischen dem Adreßschaltsignal
Ac und dem Zeitpunkt der Auslösung vom Operationszyklus
der Zentraleinheit 21 nur dann festgestellt,
wenn die Zentraleinheit 21 auf den Anzeigespeicher 27 zugreift.
Die ZE-Wartesteuerschaltung 23 generiert dann ein
Wartesteuersignal zur Steuerung des Wartezustandes in der
Zentraleinheit 21.
Fig. 5A zeigt einen Schaltplan mit dem detaillierten Aufbau
der ZE-Wartesteuerschaltung 23. Beim gezeigten Beispiel
setzt sich ein normaler Operationszyklus aus vier Taktsignalen
T 1 bis T 4 zusammen. Die ZE-Wartesteuerschaltung 23 umfaßt eine Halteschaltung 31 mit nicht invertierenden Eingängen,
denen die Adreßschaltsignale Ac und 2 Ac zugeführt
werden, und einen invertierenden Eingang zum Empfang des
ALE-Signals. Abhängig von der Hinterflanke des die Auslösung
des Operationszyklus bezeichnenden Signals ALE wird der Zustand
(logisch H oder logisch L) der Adreßschaltsignale Ac
und 2 Ac festgestellt, und der ermittelte Zustand wird gespeichert.
Der gespeicherte Zustand der Adreßschaltsignale
Ac und 2 Ac wird einer Decodierschaltung 32 zugeführt, die
vier Warteanforderungssignale W 0 bis W 3 generiert, die dann
einer Warteauswahlschaltung 33 zugeführt werden.
Die Logiktabelle gemäß Fig. 5B zeigt die Beziehung zwischen
dem festgestellten Zustand der Adreßschaltsignale Ac und 2 Ac
und den Warteanforderungssignalen W 0 bis W 3.
Damit entschieden werden kann, ob die von der Halteschaltung
31 der Decodierschaltung 32 zugeführten Daten innerhalb der
Zugriffszeit für den Anzeigespeicher 27 erzeugt werden, ist
an die Decodierschaltung 32 eine Zugriffsprüfschaltung 34 angeschlossen,
mit der die Adreßbusleitung 22 verbunden ist.
Mittels der über die Adreßbusleitung 22 zugeführtn Adreßinformation
betätigt die Zugriffsprüfschaltung 34 dann, daß
das jeweilige Signal auf den Anzeigespeicher 27 zugreifen
soll und gibt an die Decodierschaltung 32 ein Adreßprüfsignal
ab.
Die Warteauswahlschaltung 33 umfaßt vier parallelgeschaltete
UND-Glieder 35 bis 38 und ein an ihre Ausgänge angeschlossenes
ODER-Glied 39. Die von der Decodierschaltung 32 generierten
Warteanforderungssignale W 0 bis W 3 werden je einem
Eingang des zugehörigen UND-Gliedes 35, 36, 37 bzw. 38 zugeführt.
Es ist ferner eine Warte-Synchronisierschaltung 40 vorgesehen,
die aus einem Schieberegister aufgebaut ist. Sie hat
einen nicht invertierenden Löscheingang zum Empfangen des
Signals ALE und einen invertierenden Eingang zum Empfangen
von Taktimpulsen CKL von der Zentraleinheit 21. Die Warte-
Synchronisierschaltung 40 wird durch eine ansteigende Flanke
des Signals ALE rückgesetzt, zählt die Taktimpulse innerhalb
des Operationszyklus und generiert Warte- Zeittaktsignale auf
vier Ausgabeleitungen 41 a bis 41 d, die je an den anderen
Eingang des zugehörigen UND-Gliedes 35, 36, 37 bzw. 38 angeschlossen
sind. Auf die Leitung 41 a wird das Warte-Zeittaktsignal
abgegeben, das in Abhängigkeit von der Hinterflanke
des ersten Taktimpulses einen hohen Schaltwert annimmt und
an der Hinterflanke des zweiten Taktimpulses auf einen niedrigen
Pegel zurückgeht. Auf die zweite Leitung 41 b wird das
Warte-Zeittaktsignal abgegeben, das in Abhängigkeit von der
Hinterflanke des zweiten Taktimpulses einen hohen Schaltwert
annimmt und an der Hinterflanke des dritten Taktimpulses auf
einen niedrigen Pegel zurückgeht. In ähnlicher Weise wird
auf die dritte Leitung 41 c das Warte-Zeittaktsignal abgegeben,
das an der Hinterflanke des dritten Taktimpulses ansteigt
und in Abhängigkeit von der Hinterflanke des vierten
Taktimpulses auf den niedrigen Pegel zurückschaltet. Auf der
vierten Ausgabeleitung 41 d steht das Warte-Zeittaktsignal
an, das von der Hinterflanke des vierten Taktimpulses bis
zur Hinterflanke des fünften Taktimpulses auf einem hohen
Pegel bleibt, Deshalb ist nur ein UND-GLIED, das durch die
vier Warteanforderungssignale W 0 bis W 3 und die vier Warte-
Zeittaktsignale bestimmt ist, zu einem bestimmten Zeitpunkt
freigegeben, und das ODER-Glied 39 gibt ein Ausgangssignal
ACK an die Zentraleinheit 21 ab. Abhängig vom Signal ACK
wird der Wartezustand in der Zentraleinheit 21 freigegeben.
Dieses Signal ACK kann daher als ein Wartefreigabesignal
bezeichnet werden.
Auf diese Weise kann eine zeitliche Abweichung zwischen dem
Taktsignal, das eine Zugriffsordnungsperiode der Zentraleinheit
21 für den Anzeigespeicher 27 darstellt, und einem
Startzeitpunkt des Operationszyklus der Zugriffszeit der
Zentraleinheit 21 auf den Anzeigespeicher 27 in einer Einheit
der Periode von in der Zentraleinheit 21 benutzten
Taktimpulsen festgestellt werden, und der Wartezustand in
der Zentraleinheit 21 wird in Übereinstimmung mit der festgestellten
Zeitabweichung gesteuert, und der Zugriff der
Zentraleinheit 21 auf den Anzeigespeicher 27 kann mit der
gewünschten Zugriffszuordnungsperiode synchronisiert werden.
Die Fig. 6, Fig. 7, Fig. 8 und 9 zeigen Impulsübersichten zur Erläuterung,
wie der Synchronzustand erreicht wird.
In Fig. 6A bis 6E ist eine normale Arbeitsweise dargestellt,
bei der in der Zentraleinheit 21 kein Wartezustand erzeugt
wird. In diesem Falle wird das Warteanforderungssignal W 0
von hohem Schaltwert dem UND-Glied 35 zugeführt, und synchron
mit dem auf die Leitung 41 a abgegebenen Warte-Zeittaktsignal
generiert die Warteauswahlschaltung 33 das Wartefreigabesignal
ACK. Der Operationszyklus wird dann durch
vier Taktimpulse durchgeführt.
In Fig. 7A bis 7E ist ein Fall dargestellt, bei dem der Operationszyklus
während eines Zeitabschnitts, der drei Taktimpulsperioden
entspricht, abweicht. Hier führen beide
Adreßschaltsignale Ac und 2 Ac einen hohen Schaltwert, so daß
das Warteanforderungssignal W 1 ausgewählt wird und der eine
Eingang des UND-Gliedes 36 den Schaltwert H annimmt. Dem anderen
Eingang des UND-Gliedes 36 wird über die Leitung 41 b
das Warte-Zeittaktsignal zugeführt, das an der Hinterflanke
des zweiten Taktimpulses beginnt und an der Hinterflanke des
dritten Taktimpulses endet. Sodann wird gemäß Fig. 7E das
Wartefreigabesignal ACK vom ODER-Glied 39 an die Zentraleinheit
21 abgegeben. Auf diese Weise dauert in der Zentraleinheit
21 der Wartezustand eine Taktimpulsperiode, so daß der
Operationszyklus korrekt durchgeführt wird.
Bei dem Beispiel gemäß Fig. 8A bis 8E wird eine zeitliche
Abweichung erzeugt, die zwei Taktimpulsperioden hat. Hier
wird ein Wartezustand generiert, der zwei Taktimpulsperioden
dauert.
Bei dem in Fig. 9A bis 9E dargestellten Beispiel tritt eine
Zeitabweichung während drei Taktimpulsperioden ein. Der Wartezustand
in der Zentraleinheit 21 dauert in diesem Falle
drei Taktimpulsperioden.
Bei der vorstehend beschriebenen Ausführungsform folgt auf
die Decodierschaltung 32 und die Warte-Synchronisierschaltung
40 die Warteauswahlschaltung 33. Es ist jedoch auch
möglich, das Wartefreigabesignal ACK durch indirektes Übertragen
des Ausgangssignals der Warte-Synchronisierschaltung
40 zusammen mit den Adreßschaltsignalen Ac und 2 Ac auf die
Decodierschaltung 32 zu erzeugen.
Da bei der vorstehend beschriebenen Ausführungsform ferner
als Anzeigespeicher 27 ein RAM mit Doppeleingang verwendet
wird, werden die Informationsdaten dem Anzeigespeicher nur
durch (Um)schalten der Adresse zugeführt. Jedoch kann als
Anzeigespeicher ein gewöhnlicher RAM verwendet werden. In
diesem Falle muß auch die Datenbusleitung geschaltet bzw.
verzweigt werden.
Aus dem Vorstehenden ergibt sich, daß die Abweichung zwischen
dem Signal, das eine Zeitperiode bezeichnet, in welcher
die Zentaleinheit auf den Anzeigespeicher zugreifen
kann, und einem Startzeitpunkt des Operationszyklus festgestellt
wird, und daß der Wartezustand in der Zentraleinheit
in Übereinstimmung mit der festgestellten Abweichungszeit
gesteuert wird. Daher können der bildspeichernde RAM, der
ROM und die E/A-Geräte aus Geräten mit längeren Zugriffszeiten
aufgebaut sein, wogegen die Zeitsteuerung der Anzeigeadresse
stets mit dem Operationszyklus der Zentraleinheit
synchronisiert werden kann. Die Kosten der Bildanzeigevorrichtung
können daher beträchtlich gesenkt werden. Ferner
können die Einschränkungen bei der Auslegung der verschiedenen
Zeitabläufe gelockert und die Konstruktionsfreiheit
erweitert werden. Es können außerdem Befehle für Multiplikation
und Division mit längeren Operationszyklen benutzt
werden.
Claims (6)
1. Bildanzeigevorrichtung mit einer Einrichtung zum Steuern
der Ein- und Ausgabe von Bilddaten, einer Einrichtung
zum Anzeigen eines Bildes und einem Anzeigespeicher, der für
die Ein-/Ausgabe-Steuereinrichtung und die Bildanzeigeeinrichtung
in einem Zeitmultiplexbetrieb zugänglich ist,
gekennzeichnet durch
eine Einrichtung (ZE-Wartesteuerschaltung 23) zum Feststellen
einer zeitlichen Abweichung zwischen einem Signal, das
eine Zeitperiode bezeichnet, in der auf den Anzeigespeicher
(27) von der Ein-/Ausgabe-Steuereinrichtung (Zentraleinheit
22) zugegriffen werden kann, und einem Startzeitpunkt eines
Operationszyklus, in welchem von der Ein-/Ausgabe-Steuereinrichtung
(22) auf einen Anzeigespeicher (27) zugegriffen wird,
um ein Zeitabweichungssignal abzuleiten, und zum Steuern eines
Wartezustandes in der Ein-/Ausgabe-Steuereinrichtung
(22) in Übereinstimmung mit dem Zeitabweichungssignal.
2. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet daß
die Einrichtung (23) zum Feststellen der Zeitabweichung
diese in einer Einheit einer Periode von in der Ein-/Ausgabe-
Steuereinrichtung (22) benutzten Taktimpulsen erfaßt.
3. Vorrichtung nach Anspruch 2,
dadurch gekennzeichnet, daß
die Einrichtung (23) zum Erfassen der Zeitabweichung und
Steuern des Wartezustandes umfaßt:
- eine Halteschaltung (31) zum Feststellen eines Zeitabschnitts, in dem die Ein-/Ausgabe-Steuereinrichtung (22) bei der Auslösung des Operationszyklus auf den Anzeigespeicher (27) zugreifen kann,
- eine Zugriffprüfschaltung (34) zum Feststellen, ob der entsprechende Zugriff zum Zugriff auf den Anzeigespeicher (27) gehört,
- eine Decodierschaltung (32) zum Bestimmen der in einer Einheit der Taktimpulsperiode gezählten Anzahl Wartezustände,
- eine Warte-Synchronisierschaltung (40) zum Erzeugen mehrerer verschiedener Wartetaktsignale, und
- eine Warteauswahlschaltung (33) zum Wählen eines Wartefreigabesignals in Übereinstimmung mit den Wartetaktsignalen und Ausgangssignalen, und zum Zuführen des gewählten Wartefreigabesignals zur Ein-/Ausgabe-Steuereinrichtung (22).
- eine Halteschaltung (31) zum Feststellen eines Zeitabschnitts, in dem die Ein-/Ausgabe-Steuereinrichtung (22) bei der Auslösung des Operationszyklus auf den Anzeigespeicher (27) zugreifen kann,
- eine Zugriffprüfschaltung (34) zum Feststellen, ob der entsprechende Zugriff zum Zugriff auf den Anzeigespeicher (27) gehört,
- eine Decodierschaltung (32) zum Bestimmen der in einer Einheit der Taktimpulsperiode gezählten Anzahl Wartezustände,
- eine Warte-Synchronisierschaltung (40) zum Erzeugen mehrerer verschiedener Wartetaktsignale, und
- eine Warteauswahlschaltung (33) zum Wählen eines Wartefreigabesignals in Übereinstimmung mit den Wartetaktsignalen und Ausgangssignalen, und zum Zuführen des gewählten Wartefreigabesignals zur Ein-/Ausgabe-Steuereinrichtung (22).
4. Vorrichtung nach Anspruch 3,
dadurch gekennzeichnet, daß
die Halteschaltung (31) einen Rücksetz-Anschluß zum Empfangen
eines Signals (ALE), das die Auslösung des Operationszyklus
darstellt, und zwei Eingangsanschlüsse aufweist, davon
der eine zum Empfangen eines Adreßschaltsignals (Ac) und
eines Signals (2 Ac) von der doppelten Frequenz des Adreßschaltsignals
(Ac).
5. Vorrichtung nach Anspruch 3,
dadurch gekennzeichnet, daß
die Warte-Synchronisierschaltung (40) ein Schieberegister
mit einem Löschanschluß (CLR) zum Empfangen des die Auslösung
des Operationszyklus bezeichnenden Signals (ALE), einem
Taktanschluß (CLK) zum Empfangen der Taktimpulse (CLK) und
mehreren Ausgabeleitungen (41 a bis 41 d) zum Erzeugen der
Wartetaktsignale umfaßt.
6. Vorrichtung nach Anspruch 5,
dadurch gekennzeichnet, daß
die Warteauswahlschaltung (33) mehrere UND-Glieder (35 bis
38), die mit je einem Eingang an Ausgänge der Decodierschaltung
(32) und mit dem anderen Eingang an die Ausgabeleitungen
(41 a bis 41 d) der Warte-Synchronisierschaltung (40) angeschlossen
sind, und ein ODER-Glied (39) umfaßt, das mit
den Ausgängen der UND-Glieder (35 bis 38) verbundene Eingänge
aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60277210A JP2520872B2 (ja) | 1985-12-10 | 1985-12-10 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3642193A1 true DE3642193A1 (de) | 1987-06-11 |
DE3642193C2 DE3642193C2 (de) | 1991-06-13 |
Family
ID=17580344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863642193 Granted DE3642193A1 (de) | 1985-12-10 | 1986-12-10 | Bildanzeigevorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4803475A (de) |
JP (1) | JP2520872B2 (de) |
DE (1) | DE3642193A1 (de) |
GB (1) | GB2183872B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63243989A (ja) * | 1987-03-31 | 1988-10-11 | 株式会社東芝 | メモリ制御装置 |
JPS63265292A (ja) * | 1987-04-22 | 1988-11-01 | シャープ株式会社 | 表示装置 |
JP2748562B2 (ja) * | 1988-07-13 | 1998-05-06 | セイコーエプソン株式会社 | 画像処理装置 |
CA2023998A1 (en) * | 1989-11-13 | 1991-05-14 | Thomas F. Lewis | Apparatus and method for guaranteeing strobe separation timing |
JP3350043B2 (ja) * | 1990-07-27 | 2002-11-25 | 株式会社日立製作所 | 図形処理装置及び図形処理方法 |
GB2250668B (en) * | 1990-11-21 | 1994-07-20 | Apple Computer | Tear-free updates of computer graphical output displays |
US5745101A (en) * | 1991-02-14 | 1998-04-28 | Canon Kabushiki Kaisha | Method and apparatus for controlling image display |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4326202A (en) * | 1979-03-26 | 1982-04-20 | The President Of The Agency Of Industrial Science & Technology | Image memory device |
EP0149746A2 (de) * | 1983-11-17 | 1985-07-31 | Wyse Technology Corporation | Schnittstelle für Anzeigesystem |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3334333A (en) * | 1964-04-16 | 1967-08-01 | Ncr Co | Memory sharing between computer and peripheral units |
GB2053537B (en) * | 1979-07-10 | 1983-08-10 | Lucas Industries Ltd | Digital computing apparatus |
JPS602669B2 (ja) * | 1980-12-24 | 1985-01-23 | 松下電器産業株式会社 | 画面表示装置 |
JPS57168293A (en) * | 1981-04-10 | 1982-10-16 | Hitachi Ltd | Display device for character figure |
US4439759A (en) * | 1981-05-19 | 1984-03-27 | Bell Telephone Laboratories, Incorporated | Terminal independent color memory for a digital image display system |
JPS57198595A (en) * | 1981-05-29 | 1982-12-06 | Hitachi Ltd | Dynamic memory driving circuit |
JPS57196292A (en) * | 1981-05-29 | 1982-12-02 | Hitachi Ltd | Image memory driving circuit |
JPS5984289A (ja) * | 1982-11-06 | 1984-05-15 | ブラザー工業株式会社 | 画像信号出力装置 |
US4511965A (en) * | 1983-03-21 | 1985-04-16 | Zenith Electronics Corporation | Video ram accessing system |
JPS59210485A (ja) * | 1983-05-13 | 1984-11-29 | 株式会社東芝 | ビデオram制御回路 |
JPS59231588A (ja) * | 1983-06-14 | 1984-12-26 | 三菱電機株式会社 | デイスプレイ装置 |
US4663735A (en) * | 1983-12-30 | 1987-05-05 | Texas Instruments Incorporated | Random/serial access mode selection circuit for a video memory system |
FR2563024B1 (fr) * | 1984-04-17 | 1986-05-30 | Thomson Csf | Dispositif pour modifier l'aspect des points d'une image sur un ecran d'une console de visualisation d'images graphiques |
-
1985
- 1985-12-10 JP JP60277210A patent/JP2520872B2/ja not_active Expired - Lifetime
-
1986
- 1986-11-24 US US06/933,881 patent/US4803475A/en not_active Expired - Lifetime
- 1986-12-08 GB GB8629307A patent/GB2183872B/en not_active Expired
- 1986-12-10 DE DE19863642193 patent/DE3642193A1/de active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4326202A (en) * | 1979-03-26 | 1982-04-20 | The President Of The Agency Of Industrial Science & Technology | Image memory device |
EP0149746A2 (de) * | 1983-11-17 | 1985-07-31 | Wyse Technology Corporation | Schnittstelle für Anzeigesystem |
Also Published As
Publication number | Publication date |
---|---|
GB2183872B (en) | 1989-10-11 |
GB8629307D0 (en) | 1987-01-14 |
JPS62135881A (ja) | 1987-06-18 |
US4803475A (en) | 1989-02-07 |
GB2183872A (en) | 1987-06-10 |
JP2520872B2 (ja) | 1996-07-31 |
DE3642193C2 (de) | 1991-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19716095C2 (de) | Bildsignal-Umsetzungsvorrichtung und Flüssigkristall-Anzeigeeinrichtung mit einer solchen | |
DE2654050C3 (de) | Taktsignalsteuersystem eines Mikrocomputersystems | |
DE3425022C2 (de) | ||
DE3722169C2 (de) | Verfahren und Vorrichtung zur Durchführung des Verfahrens zur Anpassung eines Mehrbetriebsarten-Monitors an einen Personal Computer | |
DE3300260C2 (de) | ||
DE2651543C2 (de) | ||
EP0137208B1 (de) | Verfahren zur Umwandlung eines Eingangsbitstromes | |
DE3022118C2 (de) | Ansteuerschaltung für ein Zeichen/Graphik-Anzeigegerät | |
DE3433868A1 (de) | Schaltungsanordnung zur darstellung von bildern in unterschiedlichen bildbereichen eines bildfeldes | |
DE3233333A1 (de) | Treiberschaltung fuer eine fluessigkristall-anzeigevorrichtung | |
DE2546928C3 (de) | Steuerschaltung zur Bestimmung der Zeichenlage in der Zeilenrichtung bei einem optischen Druckwerk | |
DE2023693A1 (de) | ||
DE3642193C2 (de) | ||
DE1936266B2 (de) | Vorrichtung zur Erzeugung von Ausgangsimpulsen mit einer mittleren Frequenz entsprechend einem digitalen Eingangssignal | |
DE3801993C2 (de) | Zeitgebersystem | |
DE2741161C3 (de) | Schaltungsanordnung für ein Anzeige-System zur Anzeige eines Musters | |
DE2456805B2 (de) | Verfahren und Anordnung zur Synchronisation eines Kathodenstrahlröhrenbüdschirmanzeigesystemes mit der Netzwechselspannung | |
DE3643993C2 (de) | ||
DE4041246A1 (de) | Treiberschaltung fuer eine gasentladungsanzeigevorrichtung | |
DE4234346C2 (de) | Horizontal-Oszillationsschaltung | |
DE69733814T2 (de) | Multiplexer für taktsignale | |
DE3808832C2 (de) | ||
DE2708116C2 (de) | Verfahren zum Prüfen von Videodaten und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE3239214A1 (de) | Signalmessinstrument | |
DE3016299C2 (de) | Verfahren und Schaltungsanordnung zur Steuerung von Bildschirm-Datenanzeigegeräten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |