DE3637145A1 - Schaltungsanordnung zum synchronisieren eines mehrkanal-schaltungspruefgeraetes - Google Patents
Schaltungsanordnung zum synchronisieren eines mehrkanal-schaltungspruefgeraetesInfo
- Publication number
- DE3637145A1 DE3637145A1 DE19863637145 DE3637145A DE3637145A1 DE 3637145 A1 DE3637145 A1 DE 3637145A1 DE 19863637145 DE19863637145 DE 19863637145 DE 3637145 A DE3637145 A DE 3637145A DE 3637145 A1 DE3637145 A1 DE 3637145A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- pulse
- trigger
- clock
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum
Synchronisieren eines Mehrkanal-Schaltungsprüfgerätes.
Die Prüfsignale in den verschiedenen Kanälen eines Mehrkanal-
Prüfgerätes können unterschiedliche Ausbreitungs- oder Laufzeiten
entsprechend den unterschiedlichen Wegstrecken von einem
gemeinsamen Taktgeber, der alle Kanäle des Prüfgerätes ansteuert,
zu den Ausgängen der jeweiligen Treiber oder Endverstärker, haben.
Um zu gewährleisten, daß die Treiber- oder Endverstärker der
verschiedenen Kanäle bei verschiedenen Betriebsbedingungen
synchron arbeiten, ist es bei manchen Mehrkanal-Prüfgeräten
bekannt, einstellbare Verzögerungsglieder für die verschiedenen,
zu den Endverstärkern führenden Signalwege vorzusehen. Gewöhnlich
werden diese Verzögerungsglieder am Anfang jeder Acht-Stunden-
Schicht neu eingestellt, da die Laufzeitverzögerungen dazu neigen,
sich mit der Zeit zu ändern. Ein bekanntes Verfahren zum Messen
der Signallaufzeiten oder Verzögerungen in den verschiedenen
Kanälen ist das Zeitdomänen-Reflexionsverfahren, bei welchem
mehrere Messungen gemittelt werden müssen, um statistische
kurzzeitige Schwankungen durch Rauschen unwirksam zu machen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine
Schaltungsanordnung für ein Mehrkanal-Schaltungsprüfgerät anzugeben,
das schneller und genauer synchronisiert oder abgeglichen werden
kann als die bekannten Geräte dieser Art.
Es wurde gefunden, daß die einstellbaren Verzögerungsschaltungen
eines Mehrkanal-Prüfgerätes zur Synchronisierung der an den
Ausgängen der Treiber oder Endverstärker auftretenden Prüfsignale
dadurch schnell abgeglichen oder eingestellt werden können,
daß man einem Zeit- oder Taktimpuls, der das Ende eines vorgegebenen
Signalweges im Prüfgerät erreicht hat, dazu verwendet, den
folgenden Taktimpuls eines Taktgenerators auszulösen, so daß
oszillierende oder sich wiederholende Taktimpulse erzeugt werden,
deren Frequenz von der Laufzeit oder Verzögerung in dem
betreffenden Signalweg abhängt. Die betreffende Frequenz
wird dann mit einer Bezugsfrequenz verglichen und die Verzögerung
in dem betreffenden Signalweg wird so eingestellt, bis die
laufzeitabhängige Frequenz mit einer gewünschten Frequenz
übereinstimmt.
Bevorzugte Ausführungsformen der Erfindung weisen eines, mehrere
oder alle der folgenden bevorzugten Merkmale auf: Ein Taktimpuls
wird ausgelöst, wenn entweder die Vorderflanke oder die Rückflanke
des vorangegangenen Taktimpulses wahrgenommen wird; die Frequenzen
werden unter Verwendung eines Zeitzählers und eines Ereigniszählers,
der die während eines bekannten Zeitfensters erzeugten Auslöseimpulse
zählt, verglichen; in der Schaltungsanordnung für die verschiedenen
Treiber- oder Endverstärker sind getrennte Verzögerungsleitungen
vorgesehen; jeder Treiber oder Endverstärker hat drei getrennte
Verzögerungsleitungen, die einem Taktimpuls, der die Vorderflanke
des Treiberausgangssignales liefert, einem Taktimpuls, der die
Rückflanke des Treiberausgangsimpulses liefert, und einem Taktimpuls
zum Einschalten und Ausschalten des Treibers zugeordnet sind;
ein Multiplexer, der die Ausgänge der verschiedenen Treiber mit
der Schaltungsanordnung, die die Auslöseimpulse liefert, verbindet,
hat die gleichen Laufzeitverzögerungen in allen Signalwegen, die
durch ihn von den verschiedenen Treibern führen; für die verschiedenen
Signalwege sind einstellbare Verzögerungen durch einen Perioden
generator und einen Phasengenerator vorgesehen; und die die
Auslöseimpulse liefernde Schaltungsanordnung hat die gleichen
Laufzeit-Verzögerungen in den verschiedenen Signalwegen, die
durch sie hindurchführen. Ein Vorteil einer Schaltungsanordnung,
die diese vorteilhaften Merkmale aufweist, besteht darin, daß
kurzzeitigen Schwankungen (jitter) infolge von Rauschen und
einer Verschlechterung der Flankengeschwindigkeit oder -steilheit
durch das in der Schaltungsanordnung ablaufende Periodenmittlungs
verfahren automatisch Rechnung getragen wird.
Im folgenden wird ein bevorzugtes Ausführungsbeispiel der Erfindung
unter Bezugnahme auf die Zeichnungen näher erläutert, dabei werden
noch weitere Merkmale und Vorteile der Erfindung zur Sprache
kommen.
Es zeigen:
Fig. 1 ein Blockschaltbild eines Mehrkanal-Prüfgerätes mit
einer Kanalsynchronisierungsschaltung gemäß einer
Ausführungsform der Erfindung;
Fig. 2 ein Schaltbild einer Ausführungsform einer Ausgleichs
oder Kompensationsschaltung für einen Kanal des
Prüfgerätes gemäß Fig. 1;
Fig. 3 ein Schaltbild einer Ausführungsform einer Flankenwahl
schaltung für das Prüfgerät gemäß Fig. 1;
Fig. 4 ein Blockschaltbild einer Zeitzählerschaltung für das
Prüfgerät gemäß Fig. 1;
Fig. 5 eine grafische Darstellung des zeitlichen Verlaufes
von Signalen in dem Prüfgerät gemäß Fig. 1 und
Fig. 6 ein Diagramm des zeitlichen Verlaufes von Taktimpulsen
und Auslöseimpulsen im Prüfgerät gemäß Fig. 1.
Fig. 1 zeigt ein Mehrkanal-Prüfgerät (10), welches Prüfsignale
an eine Anzahl von Schaltungspunkten einer geprüften Schaltungs
platte oder -karte (12) liefert und die Reaktion oder Ansprache
an Schaltungspunkten der Schaltungsplatte erfaßt. Das Prüfgerät
(10) enthält einen Taktgeber (14), welcher einen Periodengenerator
(16) und einen sechszehnphasigen Phasengenerator (18) steuert,
der seinerseits Taktimpulse an 576 Treiber/Detektor-Kanäle
liefert, welche auf 48 getrennten Schaltungskarten (12 Kanäle
pro Karte) angeordnet sind. Die Komponenten für einen einzelnen
Kanal sind in Fig. 1 in einem gestrichelten Rechteck (20)
dargestellt. Sie enthalten drei Ausgleichs- oder Kompensations-
Treiber- oder Verstärkerschaltungen (22, 24 und 26), ferner
eine Ausgleichs-Detektorschaltung (28), eine Treiberlogik
oder Steuerschaltung (32), einen Treiber oder Verstärker (34),
einen Detektor (36) und eine Detektorlogik- oder Steuerschaltung
(37). Die Ausgleichsschaltungen (22 bis 28) werden durch einen
Wirtscomputer (30) (einen digitalen Steuerprozessor gesteuert,
wie auch die anderen Einheiten des Prüfgerätes (10). Die
Ausgleichsschaltungen sind einem einzigen Treiber oder Verstärker
zugeordnet, da der Treibersteuerung (32) zwei getrennte
zeitbestimmende Taktimpulse zugeführt werden, um den Zeitpunkt
T 1 der Vorderflanke und den Zeitpunkt T 2 der Rückflanke eines
Verstärkerausgangsimpulses zu bestimmen, der an einen Stift einer
zu prüfenden Schaltungskarte oder dergleichen geliefert wird,
ferner wird ein eigener Taktimpuls T x verwendet, um den Treiber
oder Verstärker ein- und auszuschalten, d.h ihn während der
Signaldetektion abzuschalten Fig. 5 zeigt die zeitliche
Relation von T 1, T 2 und T x für einen Verstärkerausgangsimpuls
mit einer positiven Vorderflanke und einer negativen Rückflanke
(oben) und einen Ausgangsimpuls mit einer negativen Vorderflanke
und einer positiven Rückflanke (unten). Der Treiber oder
Verstärker (34) setzt das ihm zugeführte ECL-Differenzsignal
in das spezielle Signal (z.B. TTL, CMOS) um, das der zu prüfenden
Schaltungsplatte, Schaltung oder dergleichen zugeführt werden
soll.
Jeder Verstärker (34) auf einer Schaltungskarte ist durch einen
12-auf-1-Kartenkanalmultiplexer (38) mit einem 48-zu-1-Schlitz
multiplexer (40) verbunden, der auf einer eigenen Selbsteichungs
supportkarte untergebracht ist, welche die im unteren Drittel
der Fig. 1 dargestellten Elemente enthält, mit der Ausnahme
des Wirtscomputers (30). Die Elemente zwischen dem Taktgeber (14)
und den Verstärkern (34) und einem Sondengenerator (48) enthalten
verschiedene Wege für die Übertragung der verschiedenen Taktimpulse
und sollen hier als Taktimpulsschaltung bezeichnet werden.
Der Kanalmultiplexer (38) verbindet entweder die Verstärker (oder
Detektoren) mit entsprechenden Stiften der geprüften Schaltungs
karte (12) oder einen von 12 Kanälen auf einer Karte mit einem
einzigen Eingang des Schlitzmultiplexers (40). Sowohl der Kanal
multiplexer (38) als auch der Schlitzmultiplexer (40) haben
symmetrische Baumstrukturen für die durch sie führenden
Leitungswege, so daß die Laufzeiten zwischen jedem der
576 Verstärker und dem Ausgang des Schlitzmultiplexers (40)
gleich sind.
Der Ausgang des Schlitzmultiplexers (40) ist mit einem
Hauptdetektor (42) verbunden, der dieselbe Struktur hat, wie
die mit der geprüften Schaltungskarte verbundenen Kanaldetektoren
(36) und die von einem vorgegebenen Detektor gelieferten Signale
wieder zurück in das ECL-Format umsetzt, außerdem wirkt er als
Puffer oder Trennverstärker. Der Ausgang des Hauptdetektors (42)
ist über einen Freigabeschalter (44) (eine vom Wirtscomputer (30)
gesteuerte Torschaltung) mit dem Eingang einer Flankenwahl
schaltung (46) gekoppelt. Die Ausgänge des Periodengenerators
(16), des Phasengenerators (18) und des Sondengenerators (48)
sind in entsprechender Weise über Freigabeschalter (50, 52 bzw.
54. mit dem Eingang der Flankenwahlschaltung (46) gekoppelt.
Der Ausgang der Flankenwahlschaltung (46) ist mit einem Zeitzähler
(49) verbunden, wo die Frequenz der Impulse, die durch wiederholte
Auslösung der Flankenwahlschaltung (46) erzeugt werden, mit der
Frequenz eines Referenztaktgebers (58) verglichen werden. Der
Ausgang der Flankenwahlschaltung (46) ist außerdem über eine
Leitung (60) und eine hierzu parallele Verzögerungsleitung (63),
denen jeweils ein Freigabeschalter (61) bzw. (63) in Reihe
geschaltet ist, mit zwei Eingängen eines ODER-Gliedes (64)
gekoppelt, dessen Ausgang über einen Umschalter (65) alternativ
zum Taktgeber (14) an den Eingang des Periodengenerators (16)
angeschlossen werden kann. In entsprechender Weise ist eine
Starterschaltung (66) geschaltet, um dem Periodengenerator
(16) einen anfänglichen Auslöseimpuls zuführen zu können.
Fig. 2 zeigt ein genaueres Schaltbild der T 1-Deskew- oder
Ausgleichsschaltung (22). Die anderen Ausgleichsschaltungen
(24 und 26) sind gleich aufgebaut. Die T 1-Ausgleichsschaltung
(22) erzeugt eine einstellbare Verzögerung für die sie durchlaufenden
Taktimpulse, so daß die Vorderflanken der Verstärkerausgangsimpulse
von allen Kanälen synchronisiert werden können. Die T 2-Ausgleichs
schaltung (24) erzeugt in entsprechender Weise eine einstellbare
Verzögerung, so daß die Rückflanken der Verstärkerausgangsimpulse
synchronisiert werden können und die T x -Ausgleichsschaltung (26)
bewirkt die Synchronisation des Ein- und Ausschaltens der
Verstärker. Das Taktimpulssignal für die T 1-Ausgleichsschaltung
(22) kommt an Anschlüssen (66, 68) als ECL-Differenzsignal
an, wobei der Anschluß (66) das Signal und der Anschluß (68)
dessen Komplement führen, und gelangt dann zu einem Leitungs
empfänger (70) (10 H 116). Die Information betreffend den Betrag
der einzuführenden Verzögerung wird vom Wirtscomputer (30)
über Datenleitungen (72) zugeführt, die mit einem Vierfach-
Flip-Flop (74) (LS 175) verbunden sind, welches durch ein Steuersignal
von einem Anschluß (75) freigegeben wird. Die Ausgangsleitungen
des Flip-Flops (74) sind über TTL/ECL-Umsetzer (76) (10124)
mit einer programmierbaren Verzögerungsleitung (78) (SPECL DL 255
der Fa. Engineering Component Company, San Luis Obispo, Kalifornien,
USA) verbunden. Das Ausgangssignal der programmierbaren Verzögerungs-
Leitung (78) wird zwei Leitungsempfängern (88) (10 H 116) zugeführt,
um zwei Sätze von Differenzsignalen, ODDn, ODDn*, EVENn und
EVENn* zu erzeugen, die der Treiberlogik- oder Steuerschaltung (32)
(Fig. 1) zugeführt werden. Der Bereich der Verzögerungsleitung
(78) beträgt bei dieser Ausführungsform 8 ns mit einer Auflösung
von 500 ps, falls erforderlich kann eine feinere Auflösung durch
andere computergesteuerte Verzögerungsschaltungen erhalten werden.
Fig. 3 zeigt die Komponenten der Flankenwahlschaltung (46),
die sowohl durch eine Vorderflanke als auch durch eine Rückflanke
ausgelöst werden kann. Die Flankenwahlschaltung (46) enthält
ECL-Differenzsignalleitungen (81, 82) (die Leitung (82) führt
das Signal, die Leitung (81) das Komplement), und ENPSLOPE- sowie
ENNSLOPE-Steuerleitungen (83, 84) vom Wirtscomputer (30), die eine
Auslesung ermöglichen, wenn entweder die positive Flanke oder
die negative Flanke eines ECL-Impulses auf den Leitungen (81, 82)
wahrgenommen wird. Die Differenzsignaleingangsleitungen (81, 82)
sind mit Gattern (86, 88) (10102) über Zwischenverstärker oder
Leitungsempfänger (85) (10216) direkt gekoppelt. Die Leitungen
(81, 82) sind außerdem mit den Gattern (86, 88) über einen
Leitungsempfänger (90) (10216), eine Verzögerungsleitung (92)
(SPECL TCR 527) und einen Leitungsempfänger (94) gekoppelt.
Die ENPSLOPE- und die ENNSLOPE-Steuerleitung (83) bzw. (84)
sind über TTL/ECL-Umsetzer (96) bzw. (98) (10124) mit den
Gattern (86, 88) in der dargestellten Weise gekoppelt. Die
Dauer des an einem Anschluß (100) auftretenden Auslöseimpulses
wird durch die Verzögerungsleitung (92) bestimmt. Die Leitungen
(102, 104) zwischen dem Leitungsempfänger (85) und dem Gatter (86)
bzw. (88) sind strukturmäßig gleich ebenso wie die Leitungen
(106, 108) zwischen den Gattern (86, 88) und dem Anschluß (100),
um die Verzögerungs- oder Laufzeiten durch die beiden Signalwege
gleich zu machen. Die Gatter (86, 88) sind in der gleichen
integrierten Schaltung enthalten, so daß sie ebenfalls gleiche
Lauf- oder Verzögerungszeiten aufweisen.
Die in Fig. 4 als Blockschaltbild dargestellte Zeitzählerschaltung
(49) enthält einen Zeitzähler (110) und einen Ereigniszähler
(112), die beide so geschaltet sind, daß sie während eines
vorgegebenen Zeitfensters zählen, welches durch die Steuer
schaltung (114) festgelegt wird. Der Referenztaktgeber (58)
ist mit dem Zeitzähler (105) über einen Eingangsmultiplexer
(134) verbunden und der Anschluß (100) der Flankenwahlschaltung
(46) ist mit dem Ereigniszähler über einen weiteren Eingangsmultiplexer
(132) verbunden. Die Ausgänge des Zeitzählers (110) und des
Ereigniszählers (112) sind mit dem Wirtscomputer (30) gekoppelt.
Der Periodengenerator (16), der Phasengenerator (18) und der
Sondengenerator (48) enthalten jeweils Ausgleichsschaltungen,
die funktionsmäßig dem Ausgleichsschaltungen (22 bis 26) entsprechen
und vom Wirtscomputer (30) gesteuert werden, so daß die
Laufzeiten der Signalwege durch diese Schaltungen eingestellt
werden können.
Im Betrieb werden die verschiedenen Stromwege für einen Zeit- oder
Taktimpuls durch das Schaltungsprüfgerät (10) einzeln nacheinander
durch die Flankenwahlschaltung (46) über die Multiplexer (38, 40),
die Freigabeschalter (44, 50, 52 und 54) und andere Schalter der
Reihe nach in eine Schleife geschaltet, um oszillierende bzw.
sich wiederholende Zeit- oder Taktimpulse zu erzeugen, deren
Frequenz von der Laufzeitverzögerung in dem betreffenden Stromweg
abhängt. Nachdem die Verzögerung in einem vorgegebenen Stromweg
einjustiert worden ist, wird ein anderer Stromweg durch die
Flankenwahlschaltung (46) in eine Schleife geschaltet und
einjustiert, usw. Die Einjustierung oder der Abgleich der
Verzögerungen wird hier als Kompensation, Ausgleich oder
Abgleich (deskewing) bezeichnet.
Beim Abgleich eines Kanaltreibers müssen sowohl die Vorderflanke
als auch die Rückflanke des vom Treiber (34) gelieferten
Ausgangsimpulses als auch die Ein/Aus-Steuersignale für den
Treiber (34) getrennt eingestellt oder abgeglichen werden.
Der Periodengenerator (16) ist über den Umschalter (65) angeschlossen,
so daß er durch die Auslöseimpulse vom ODER-Glied (64) ausgelöst
wird. Anfänglich wird mittels der Starterschaltung (66) ein Start
impuls erzeugt und der Periodengenerator (16) sowie der Phasen
generator (18) liefern die gewünschten Zeit- oder Taktimpulse T 1,
T 2 und T x an den gerade abzugleichenden Kanal. Die Impulse T 1 und
T 2 werden von der Treiberlogiksteuerung (32) dazu verwendet, einen
Ausgangsimpuls mit der gewünschten Vorderflanke und der gewünschten
Rückflanke am Ausgang des Treibers (34) zu erzeugen und dieser
Impuls durchläuft dann den Kanalmultiplexer (38) sowie den
Schlitzmultiplexer (40) zum Hauptdetektor (42), der ihn wieder
zurück in ein ECL-Differenzsignal umsetzt, welches über den
Schalter (44) zur Flankenwahlschaltung (46) gelangt.
Wie aus Fig. 3 ersichtlich ist, wird der ECL-Differenzimpuls
auf den Leitungen (81) und (82) sowohl dem Leitungsempfänger
(85) als auch dem Leitungsempfänger (90) zugeführt. Das
Ausgangssignal des Leitungsempfängers (85) wird den Gattern (86, 88)
direkt zugeführt, um den Auslöseausgangsimpuls am Anschluß (100)
beginnen zu lassen. Der Impuls von der Leitung (82) durchläuft den
Empfänger (90), die Verzögerungsleitung (82) und den Leitungs
empfänger (94), um die Rückflanke des Auslöseausgangsimpulses
eine Zeitspanne T w nach der Vorderflanke zu erzeugen, so daß
sich ein Auslöseimpuls bekannter Dauer oder Breite T w ergibt.
Wie aus Fig. 6 ersichtlich ist, wird ein Auslöseimpuls durch
die Vorderflanke (116) oder durch die Rückflanke (118) eines
Zeit- oder Taktimpulses (114) erzeugt, je nachdem ob die
ENPSLOPE-Leitung (83) oder die ENNSLOPE-Leitung (84) erregt ist.
Bei einem Impuls mit einer positiven Vorderflanke und einer
negativen Rückflanke, wie er in Fig. 6 dargestellt ist, wird
bei Erregung der ENPSLOPE-Leitung (83) der Auslöseimpuls (120)
bei der Wahrnehmung der Vorderflanke (116) erzeugt. Die
Vorderflanke des Auslöseimpulses (120) tritt eine endliche
Zeit T n nach dem Zeitpunkt des Auftretens der Vorderflanke
(116) auf, diese Zeitspanne stammt von der Verzögerung durch
den Leitungsempfänger (85) und die anderen Schaltungskomponenten,
die sich in Signallaufrichtung vor dem Anschluß (100) befinden.
Die Rückflanke des Auslöseimpulses (120) tritt um die Zeitspanne
T w später auf, wie es durch die Verzögerungsleitung (92) bestimmt
wird. Wenn die ENNSLOPE-Steuerleitung (84) erregt ist, tritt der
Auslöseimpuls (126) erst auf, wenn der negative Abfall der Rückflanke
(118) wahrgenommen wird. Die Vorderflanke (128) des Auslöseimpulses
tritt wieder um eine Zeitspanne T n nach der Rückflanke (118) auf
und die Breite oder Dauer des Impulses (186) ist T w . Der Grund
dafür, daß die Verzögerung T n in beiden Fällen gleich ist, liegt
darin, daß die Leitungen (102, 104) sowie die Leitungen (106, 108)
abgeglichen (gepaart) sind und daß sich die Gatter (86, 88) in
der gleichen Schaltungseinheit befinden.
In der Schaltungsanordnung gemäß Fig. 1 gelangt der Auslöseimpuls
vom Anschluß (100) dann über die Leitung (60) zum ODER-Glied (64)
und zur Zeitzählerschaltung (49). Der Auslöseimpuls vom ODER-Glied
(64) löst im Periodengenerator (16) und Phasengenerator (18)
den nächsten Satz von Zeit- oder Taktimpulsen aus und die Flanken
wahlschaltung (46) liefert einen neuen Auslöseimpuls usw.
Wie aus Fig. 4 ersichtlich ist, werden die Auslöseimpulse
von der Flankenwahlschaltung (46) auch über den Multiplexer (132)
dem Ereigniszähler (112) zugeführt. Der Zeitzähler (110) zählt
die Taktimpulse vom Taktgeber (58), die durch den Eingangs
multiplexer (134) laufen, während der Ereigniszähler (112) die
Auslöseimpulse vom der Flankenwahlschaltung (46) zählt. Die
Zählerlogik oder -steuerung ist so aufgebaut, daß der Zeitzähler
(110) und der Ereigniszähler (112) eine vorgegebene Anzahl von
Ereignissen (d.h. Auslöseimpulsen) zählen und der im Zeitzähler
(110) akkumulierte Zählwert wird dann zum Wirtscomputer (30)
übertragen. Diese Art der Zeitmessung ist als Periodenmittelung
bekannt und gestattet es, eine feine Auflösung bei einer kleinen
Anzahl von Zahlwerten und damit einer kleinen Zeitspanne zu
erreichen. Der Wirtscomputer (30) verwendet die Zahlwertinformation
dazu, die Verzögerung in einem der Ausgleichsschaltungen (22, 24
und 26) einzustellen. Wenn die Vorderflanke von der Flankenwahl
schaltung (46) wahrgenommen wird, wird die T 1-Ausgleichsschaltung
(22) entweder durch Vergrößern oder Verkleinern der Verzögerung
einjustiert, je nachdem, ob die Anzahl der vom Zeitzähler gezählten
Impulse kleiner oder größer als die der gewünschten Laufzeitverzögerung
entsprechende Anzahl ist. Diese Einjustier- oder Abgleichvorgänge
werden fortgesetzt, bis die Anzahl der vom Zeitzähler (110) gezählten
Taktimpulse innerhalb der durch die einstellbare Verzögerungsleitung
(78) gegebenen Empfindlichkeit gleich dem gewünschten Zählwert ist.
Wenn die von der Flankenwahlschaltung (46) wahrgenommene Flanke
die Rückflanke ist, erfolgt der Abgleich unter Verwendung der
T 2-Ausgleichsschaltung (24) in entsprechender Weise. Wenn der
T x -Ein/Aus-Weg abzugleichen ist, wird ein Abschlußwiderstand
(138) durch einen Schalter (136) angeschaltet, um eine Rückflanke
in Abhängigkeit vom Auftreten von T x zu erzeugen; T 1 wird dazu
verwendet, die Vorderflanke des Zeit-Impulses zu erzeugen und
die Rückflanke wird durch die Flankenwahlschaltung (46) wahrgenommen.
Die verschiedenen Signalwege des Phasengenerators (18) werden in
entsprechender Weise abgeglichen, indem der Schalter (52)
geschlossen und die Schalter (44, 50 und 54) geöffnet werden, so daß
die Schleife nun durch den 16-Phasen-Phasengenerator (18) geht.
In die Schleife wird zu einem bestimmten Zeitpunkt nur jeweils
ein Signalweg eingeschaltet, es werden wieder die oszillierenden
bzw. sich wiederholenden Zeit- oder Taktimpulse erzeugt und
die Frequenz wird gemessen sowie durch die einstellbare Verzögerung
abgeglichen. Der Periodengenerator (16) und der Sondengenerator
(18) werden in entsprechender Weise hinsichtlich der Signallaufzeiten
abgeglichen.
Die Verzögerungsleitung (62) ermöglicht es, in eine Schleife
eine bekannte Verzögerung einzuführen, so daß ein Auslöseimpuls
erst nach der minimalen Wiederauslösezeit des Periodengenerators
(16) erzeugt wird.
Ein Vorteil der vorliegenden Schaltungsanordnung besteht darin,
daß durch Rauschen verursachten Signalschwankungen oder
Signalzittern am Treiberausgang und einer verschlechterten
Flankengeschwindigkeit durch die Periodenmittelungsmethode
automatisch Rechnung getragen wird.
Die oben beschriebene Ausführungsform läßt sich in der
verschiedensten Weise abwandeln, ohne den Rahmen der Erfindung
zu überschreiten. Beispielsweise kann in einem Mehrkanal-
Prüfgerät, in dem jeder Kanal seinen eigenen Zeitgeber oder
Taktgenerator enthält, die einstellbare Verzögerung durch diesen
Generator bewirkt werden. Die einstellbare Verzögerung kann
auch auf andere Weise realisiert werden, z.B. kann man eine
Differenzverzögerungsleitung benutzen. Anstelle der Multiplexer
(38, 40) mit gleichen Laufzeiten in allen Signalwegen kann
man Multiplexer mit bekannten, jedoch gegebenenfalls verschiedenen
Laufzeiten in den verschiedenen Signalwegen verwenden und
den Laufzeitunterschieden mittels der einstellbaren Verzögerungen
Rechnung tragen.
Durch die Erfindung wird also die Möglichkeit geschaffen, die
einstellbaren Verzögerungsschaltungen eines Mehrkanal-Prüfgerätes
dadurch schnell zu synchronisieren, daß man einen zeitbestimmenden
oder Taktimpuls, der das Ende eines vorgegebenen Signalweges
im Prüfgerät erreicht hat, dazu benutzt, den nächsten Zeitimpuls
eines Zeit- oder Taktimpulsgenerators zu synchronisieren, so daß
oszillierende bzw. sich wiederholende Impulse erzeugt werden,
deren Frequenz von der Laufzeitverzögerung in dem betreffenden
Signalweg abhängt. Diese Frequenz wird mit einer Referenz
verglichen und die Verzögerungs- oder Laufzeit in dem betreffenden
Signalweg wird dann abgeglichen, bis die laufzeitabhängige
Frequenz mit einer gewünschten Sollfrequenz übereinstimmt.
Claims (18)
1. Schaltungsanordnung zum Synchronisieren eines Mehrkanal-
Schaltungsprüfgerätes, gekennzeichnet durch
einen Taktgeber (14),
mehrere Treiber (34) zum Erzeugen von Ausgangsimpulsen für eine zu prüfende Einrichtung,
eine Taktimpulsschaltung (20), die mehrere verschiedene Signalwege zur Übertragung der Taktimpulse an die Treiber (34) aufweist und eine Taktimpulsschaltung zum Erzeugen von Taktimpulsen auf der Basis eines Taktgeber-Taktimpulses oder eines Auslöseimpulses enthält und eine einstellbare Verzögerung einführt,
eine Auslöseschaltung zum Erzeugen eines Auslöseimpulses für die Taktimpulsschaltung auf der Basis eines Taktimpulses, der das Ende eines vorgegebenen Signalweges in der Takt impulsschaltung erreicht hat, um den folgenden Taktimpuls auszulösen, wodurch oszillierende oder sich wiederholende Taktimpulse erzeugt werden, deren Frequenz von der Laufzeit verzögerung eines einzelnen Taktimpulses durch den betreffenden Signalweg abhängt und
eine Vergleichsschaltung zum Vergleichen der laufzeitabhängigen Frequenz mit einer Referenzfrequenz bekannter Größe und zur Erzeugung von Stellsignalen für die Zeitimpulsschaltung, um den durch den vorgegebenen Signalweg laufenden Taktimpulsen eine Verzögerung zu verleihen, die die laufzeitabhängige Frequenz in Übereinstimmung mit der Referenzfrequenz bringt.
einen Taktgeber (14),
mehrere Treiber (34) zum Erzeugen von Ausgangsimpulsen für eine zu prüfende Einrichtung,
eine Taktimpulsschaltung (20), die mehrere verschiedene Signalwege zur Übertragung der Taktimpulse an die Treiber (34) aufweist und eine Taktimpulsschaltung zum Erzeugen von Taktimpulsen auf der Basis eines Taktgeber-Taktimpulses oder eines Auslöseimpulses enthält und eine einstellbare Verzögerung einführt,
eine Auslöseschaltung zum Erzeugen eines Auslöseimpulses für die Taktimpulsschaltung auf der Basis eines Taktimpulses, der das Ende eines vorgegebenen Signalweges in der Takt impulsschaltung erreicht hat, um den folgenden Taktimpuls auszulösen, wodurch oszillierende oder sich wiederholende Taktimpulse erzeugt werden, deren Frequenz von der Laufzeit verzögerung eines einzelnen Taktimpulses durch den betreffenden Signalweg abhängt und
eine Vergleichsschaltung zum Vergleichen der laufzeitabhängigen Frequenz mit einer Referenzfrequenz bekannter Größe und zur Erzeugung von Stellsignalen für die Zeitimpulsschaltung, um den durch den vorgegebenen Signalweg laufenden Taktimpulsen eine Verzögerung zu verleihen, die die laufzeitabhängige Frequenz in Übereinstimmung mit der Referenzfrequenz bringt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Taktimpulsschaltung einen Taktimpulsgenerator und
mehrere einstellbare Verzögerungsanordnungen in den verschiedenen
Signalwegen enthält, denen die Stellsignale zur Einstellung
der Verzögerung zuführbar sind.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die Auslöseschaltung eine Flankenwahl
schaltung (46) enthält, die auf die Vorderflanke oder die
Rückflanke eines ihr zugeführten Impulses anspricht und
entweder bei der Vorderflanke oder bei der Rückflanke
einen Auslöseimpuls liefert.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet,
daß die Flankenwahlschaltung eine Schaltungsanordnung zum
Erzeugen eines Auslöseimpulses einer vorgegebenen Periode
oder Dauer enthält.
5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet,
daß die Flankenwahlschaltung eine Schaltungsanordnung zum
Wahrnehmen eines positiven oder eines negativen Abfalles
eines ihr zugeführten Impulses enthält.
6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Vergleichsschaltung (49)
einen Zeitzähler (110), der die periodenkonstanten Taktimpulse
vom Taktgeber (14) zählt, und einen Ereigniszähler (112),
der die von der Auslöseschaltung gelieferten Auslöseimpulse
zählt, enthält, und daß die beiden Zähler für ein gleichzeitiges
Freigeben und außer Betrieb setzen geschaltet sind.
7. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet,
daß die Taktimpulse vom Taktimpulsgenerator den Treibern
zugeführt sind und die Ausgangsimpulse der Treiber der
Auslöseschaltung zugeführt sind.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet,
daß die Auslöseschaltung eine Flankenwahlschaltung enthält,
die entweder die vordere oder die hintere Flanke eines
ihr zugeführten Taktimpulses auswählt und entweder bei der
vorderen oder bei der hinteren Flanke einen Auslöseimpuls
liefert.
9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet,
daß die Taktimpulsschaltung eine Treibersteuerung (32)
enthält, die einen Taktausgangsimpuls erzeugt, der durch einen
Einschaltimpuls eingeleitet und durch einen Ausschaltimpuls
beendet wird, und daß sie ferner einen ersten Signalweg für
den Einschaltimpuls sowie einen zweiten Signalweg für den
Ausschaltimpuls von dem Taktimpulsgenerator zu der
Treiberlogik- oder Steuerschaltung enthält, und daß im
ersten und zweiten Signalweg eigene einstellbare Verzögerungs
vorrichtungen vorgesehen sind.
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet,
daß die Treiberlogik eine Anordnung zum Einschalten und
Ausschalten des Treibers beim Empfang eines Ein/Aus-Impulses
enthält und daß die Taktimpulsschaltung einen dritten
Signalweg für den Ein/Aus-Impuls enthält, in dem eine
einstellbare Verzögerungsschaltung vorgesehen ist.
11. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet,
daß mit den Ausgängen mehrerer Treiber eine Multiplexschaltung
(38) verbunden ist, die die Ausgänge der Treiber selektiv
mit der zu prüfenden Einrichtung oder der Auslöseschaltung
zu verbinden gestattet.
12. Schaltungsanordnung nach Anspruch 7, gekennzeichnet durch
einen mit den Ausgängen mehrerer Treiber verbundene
Multiplexschaltung zum wahlweisen Verbinden eines Ausganges
eines Treibers mit der Auslöseschaltung, wobei die Signalwege
im Multiplexer von den Treiberausgängen zu der Auslöse
schaltung bekannte Laufzeitverzögerungen aufweisen.
13. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet,
daß mit den Ausgängen mehrerer Treiber ein Multiplexer
verbunden ist, um einen Ausgang eines Treibers selektiv
mit der Auslöseschaltung zu verbinden, wobei die Signalwege
im Multiplexer von den Treiberausgängen zu der Auslöseschaltung
gleiche Laufzeitverzögerungen aufweisen.
14. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet,
daß zwischen die Auslöseschaltung und den Taktimpulsgenerator
eine Verzögerungsleitung geschaltet ist, so daß der
Auslöseimpuls nach einer Mindest-Wiederauslösezeit des
Taktimpulsgenerators geliefert wird.
15. Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch
eine Starterschaltung (66) zum Erzeugen eines anfänglichen
Auslöseimpulses für den Taktimpulsgenerator.
16. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet,
daß mit den Ausgängen mehrerer oder aller Treiber ein
Multiplexer verbunden ist, um einen Treiberausgang wahlweise
mit der Auslöseschaltung zu verbinden, daß von einem Strom
weg im Taktimpulsgenerator Verbindungen zu der Auslöse
schaltung vorgesehen sind und daß entweder der Ausgang
des Multiplexers oder der Signalweg im Taktimpulsgenerator
durch eine Wahlschaltung wahlweise mit der Auslöseschaltung
koppelbar sind.
17. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet,
daß der Zeit- oder Taktimpulsgenerator einen Periodengenerator
(16) und einen Phasengenerator (18) enthält, und daß mehrere
Verbindungen zwischen mehreren Signalwegen in dem Perioden
und dem Phasengenerator und der Auslöseschaltung vorgesehen
sind, und daß die Wahlschaltung eine Vorrichtung enthält,
um einen der mehreren Signalwege oder den Ausgang des
Multiplexers wahlweise anzuschließen.
18. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet,
daß die einstellbare Verzögerungseinrichtung eine digital
gesteuerte Verzögerungsleitung ist und daß die Zeit- oder
Taktimpulsschaltung zwei Differenzsignalleitungen zum Zuführen
der Impulse zu den Treibern und einen ersten Leitungsempfänger,
der mit dem Paar und dem Eingang der digital gesteuerten
Verzögerungsleitung verbunden ist, enthält und daß der Ausgang
der Verzögerungsleitung mit einem zweiten Leitungsempfänger
verbunden ist, der ein Differenz- oder Gegentaktausgangs
signal liefert.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/794,303 US4660197A (en) | 1985-11-01 | 1985-11-01 | Circuitry for synchronizing a multiple channel circuit tester |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3637145A1 true DE3637145A1 (de) | 1987-05-21 |
DE3637145C2 DE3637145C2 (de) | 1989-01-19 |
Family
ID=25162273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863637145 Granted DE3637145A1 (de) | 1985-11-01 | 1986-10-31 | Schaltungsanordnung zum synchronisieren eines mehrkanal-schaltungspruefgeraetes |
Country Status (6)
Country | Link |
---|---|
US (1) | US4660197A (de) |
JP (1) | JP2620783B2 (de) |
CA (1) | CA1243735A (de) |
DE (1) | DE3637145A1 (de) |
FR (1) | FR2589585B1 (de) |
GB (1) | GB2182453B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19514814B4 (de) * | 1994-04-22 | 2005-02-10 | Advantest Corp. | Übertragungsvorrichtung und Übertragungsverfahren für Kalibrierungsdaten eines Halbleiter-Testgeräts |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4908576A (en) * | 1987-09-08 | 1990-03-13 | Jackson Daniel K | System for printed circuit board testing |
JP2688941B2 (ja) * | 1988-08-29 | 1997-12-10 | 株式会社アドバンテスト | 位相補正装置 |
JPH0374365U (de) * | 1989-11-22 | 1991-07-25 | ||
US5159337A (en) * | 1990-05-01 | 1992-10-27 | U.S. Philips Corp. | Self-aligning sampling system and logic analyzer comprising a number of such sampling systems |
US5225772A (en) * | 1990-09-05 | 1993-07-06 | Schlumberger Technologies, Inc. | Automatic test equipment system using pin slice architecture |
JPH04157379A (ja) * | 1990-10-20 | 1992-05-29 | Fujitsu Ltd | 遅延測定方式 |
US5471136A (en) * | 1991-07-24 | 1995-11-28 | Genrad Limited | Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit |
US5272729A (en) * | 1991-09-20 | 1993-12-21 | International Business Machines Corporation | Clock signal latency elimination network |
US5463639A (en) * | 1993-04-28 | 1995-10-31 | Advantest Corporation | Automatic pattern synchronizing circuit of an error detector |
US5581699A (en) | 1995-05-15 | 1996-12-03 | International Business Machines Corporation | System and method for testing a clock signal |
CA2245549C (en) * | 1996-02-06 | 2003-04-08 | Telefonaktiebolaget Lm Ericsson | Assembly and method for testing integrated circuit devices |
US5948115A (en) * | 1998-01-30 | 1999-09-07 | Credence Systems Corporation | Event phase modulator for integrated circuit tester |
US6675117B2 (en) | 2000-12-12 | 2004-01-06 | Teradyne, Inc. | Calibrating single ended channels for differential performance |
US20040225976A1 (en) * | 2002-05-30 | 2004-11-11 | Cheung Daniel Y. | Glitch free programmable delay line for edge sensitive design |
US7117382B2 (en) * | 2002-05-30 | 2006-10-03 | Sun Microsystems, Inc. | Variably controlled delay line for read data capture timing window |
CN1856712A (zh) * | 2003-07-23 | 2006-11-01 | 英特泰克公司 | 用于优化电子电路的测试和配置吞吐量的系统和方法 |
JP5143341B2 (ja) * | 2004-02-18 | 2013-02-13 | 株式会社アドバンテスト | ジッタ測定装置、ジッタ測定方法およびプログラム |
AU2005215043A1 (en) * | 2004-02-19 | 2005-09-01 | Georgia Tech Research Corporation | Systems and methods for parallel communication |
US7239971B2 (en) * | 2004-04-16 | 2007-07-03 | Formfactor, Inc. | Method and apparatus for calibrating communications channels |
US7379395B2 (en) * | 2004-06-30 | 2008-05-27 | Teradyne, Inc. | Precise time measurement apparatus and method |
US7319936B2 (en) * | 2004-11-22 | 2008-01-15 | Teradyne, Inc. | Instrument with interface for synchronization in automatic test equipment |
US7454681B2 (en) * | 2004-11-22 | 2008-11-18 | Teradyne, Inc. | Automatic test system with synchronized instruments |
US7349818B2 (en) * | 2005-11-10 | 2008-03-25 | Teradyne, Inc. | Determining frequency components of jitter |
US7668235B2 (en) * | 2005-11-10 | 2010-02-23 | Teradyne | Jitter measurement algorithm using locally in-order strobes |
US8295182B2 (en) * | 2007-07-03 | 2012-10-23 | Credence Systems Corporation | Routed event test system and method |
KR20100068670A (ko) * | 2008-12-15 | 2010-06-24 | 삼성전자주식회사 | 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4497056A (en) * | 1981-08-19 | 1985-01-29 | Takeda Riken Co. Ltd. | IC Tester |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US31056A (en) * | 1861-01-01 | Nut-machine | ||
US3976940A (en) * | 1975-02-25 | 1976-08-24 | Fairchild Camera And Instrument Corporation | Testing circuit |
US4392105A (en) * | 1980-12-17 | 1983-07-05 | International Business Machines Corp. | Test circuit for delay measurements on a LSI chip |
JPS5814622A (ja) * | 1981-07-20 | 1983-01-27 | Advantest Corp | 遅延回路 |
KR900006283B1 (ko) * | 1981-10-26 | 1990-08-27 | 넬슨 스톤 | 전자 검사 장치내의 핀 전자 인터페이스 회로의 자동 디-스큐우잉(De-skewing)방법 및 장치 |
US4489272A (en) * | 1982-07-06 | 1984-12-18 | International Business Machines Corporation | Test circuit for turn-on and turn-off delay measurements |
-
1985
- 1985-11-01 US US06/794,303 patent/US4660197A/en not_active Expired - Lifetime
-
1986
- 1986-10-31 CA CA000521903A patent/CA1243735A/en not_active Expired
- 1986-10-31 DE DE19863637145 patent/DE3637145A1/de active Granted
- 1986-10-31 FR FR868615226A patent/FR2589585B1/fr not_active Expired - Lifetime
- 1986-11-01 JP JP61261749A patent/JP2620783B2/ja not_active Expired - Lifetime
- 1986-11-03 GB GB8626210A patent/GB2182453B/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4497056A (en) * | 1981-08-19 | 1985-01-29 | Takeda Riken Co. Ltd. | IC Tester |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19514814B4 (de) * | 1994-04-22 | 2005-02-10 | Advantest Corp. | Übertragungsvorrichtung und Übertragungsverfahren für Kalibrierungsdaten eines Halbleiter-Testgeräts |
Also Published As
Publication number | Publication date |
---|---|
GB2182453B (en) | 1989-09-27 |
JPS62116275A (ja) | 1987-05-27 |
CA1243735A (en) | 1988-10-25 |
GB8626210D0 (en) | 1986-12-03 |
US4660197A (en) | 1987-04-21 |
GB2182453A (en) | 1987-05-13 |
JP2620783B2 (ja) | 1997-06-18 |
FR2589585B1 (fr) | 1991-01-25 |
DE3637145C2 (de) | 1989-01-19 |
FR2589585A1 (fr) | 1987-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3637145A1 (de) | Schaltungsanordnung zum synchronisieren eines mehrkanal-schaltungspruefgeraetes | |
DE69002170T2 (de) | Phasenregelschleife mit genauem Frequenz- und Phasenabgleich zweier Signale. | |
DE112005001517B4 (de) | Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen | |
DE3215847C2 (de) | Zeitmeßverfahren und Vorrichtung zu seiner Durchführung | |
DE60111263T2 (de) | Kalibrierung von einseitig abgeschlossenen kanälen zur erzielung differentielles signal-niveau | |
DE19644283B4 (de) | Verzögerungszeit-Meßvorrichtung für eine Verzögerungsschaltung | |
DE69833595T2 (de) | Synchrones Verzögerungsschaltkreissystem | |
DE2625545A1 (de) | Automatische taktimpuls-abgleichvorrichtung | |
DE3332152C2 (de) | ||
DE112004002222T5 (de) | Taktwiedergewinnungsschaltung und Kommunikationsvorrichtung | |
DE3428580C2 (de) | ||
DE112021002267T5 (de) | System und verfahren zum synchronisieren von knoten in einer netzwerkvorrichtung | |
DE10002370A1 (de) | LSI-Testvorrichtung, sowie Zeitverhaltenkalibrierverfahren zur Verwendung hiermit | |
DE4226719C2 (de) | Verfahren zum Prüfen der Funktion elektronischer Bauteile und Prüfvorrichtung zum Durchführen des Verfahrens | |
DE69128509T2 (de) | Zeitgeber | |
DE10130123A1 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
DE3131897C2 (de) | Steuersignal-Multiplexschaltung | |
DE102005041048B4 (de) | Integrierter Schaltungsbaustein | |
DE2752551A1 (de) | Verfahren, system und anordnung zur eichung der zeitbasis-ablenkung einer anzeigeeinrichtung | |
DE3743434C2 (de) | ||
EP1148647A2 (de) | Schaltungsanordnung zum Empfang von wenigstens zwei digitalen Signalen | |
EP0042961A2 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
DE3801223C2 (de) | Gerät zum automatischen Prüfen von elektronischen Schaltungen und zum Durchführen von Zeitmessungen | |
DE19680526C2 (de) | Temperaturausgeglichene Schaltung | |
DE4132325C2 (de) | Anordnung zum automatischen Taktabgleich bei integrierten Schaltkreisen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |