KR900006283B1 - 전자 검사 장치내의 핀 전자 인터페이스 회로의 자동 디-스큐우잉(De-skewing)방법 및 장치 - Google Patents

전자 검사 장치내의 핀 전자 인터페이스 회로의 자동 디-스큐우잉(De-skewing)방법 및 장치 Download PDF

Info

Publication number
KR900006283B1
KR900006283B1 KR8204757A KR820004757A KR900006283B1 KR 900006283 B1 KR900006283 B1 KR 900006283B1 KR 8204757 A KR8204757 A KR 8204757A KR 820004757 A KR820004757 A KR 820004757A KR 900006283 B1 KR900006283 B1 KR 900006283B1
Authority
KR
South Korea
Prior art keywords
comparator
driver
circuit
skew
pin
Prior art date
Application number
KR8204757A
Other languages
English (en)
Other versions
KR840002108A (ko
Inventor
에프. 가르시아 루돌프
Original Assignee
넬슨 스톤
훼어챠일드 카메라 앤드 인스트루먼트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 넬슨 스톤, 훼어챠일드 카메라 앤드 인스트루먼트 코포레이션 filed Critical 넬슨 스톤
Publication of KR840002108A publication Critical patent/KR840002108A/ko
Application granted granted Critical
Publication of KR900006283B1 publication Critical patent/KR900006283B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용 없음.

Description

전자 검사 장치내의 핀 전자 인터페이스 회로의 자동 디 -스큐우잉(De-skewing)방법 및 장치
제1도는 본 발명에 따라 제조된 검사 시스템의 계통도.
제2도는 본 발명의 검사 회로를 더욱 상세하게 도시한 계동도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 검사 회로
10a,10b,10c…10n : 핀 전자 인터페이스 회로
15 : 검사 시스템 제어기 16a,16b,16c…16n : 아날로그기준공급기
18a,18b,18c…18n : 구동회로 20a : 선
26a,26b,26c…26n : 정밀도 측정장치 30a,30b,30c…30n : 비교기 회로
32a,32b,32c…32n : 선 34a,34b,34c…34n : 선
36a,36b,36c…36n : 선 k1∼k34 : 계전기
본 발명은 전자 회로에 관한 것으로, 특히 자동 전자 검사 시스템내의 일련의 핀 전자 인터페이스(lnterface)회로를 자동적으로 디-스큐우잉(de-skewing)하기 위한 방법 및 장치에 관한 것이다.
자동 전자 검사 장치에 있어서, 다수의 핀 전자 인터페이스 회로들은 검사 시스템 컴퓨터에 의해 제어된 유도(stimuli)신호들을 검사중인 장치상에 인가하여 최종상태들을 감시하도록 검사되는 전자 장치의 핀 또는 다른 접점에 결합된다. 전헝적으로, 유도 신호들은 병렬 패턴으로서 검사중인 장치의 입력 핀상에 인가되는 것이 바람직한 논리 상태 또는 아날로그 전압 또는 전류를 나타내고, 최종 출력 패턴은 병렬로 검사된다.
핀 전자 인터페이스 회로들은 검사 시스텐의 컴퓨터와 검사되는 장치의 각각의 핀 사이의 컴퓨터 제어 인터페이스 회로로서 작용한다. 핀 전자 인터페이스 회로들은 검사 시스템내의 다른 회로들로부터 기준 전압 및 디지탈 데이타를 수신한 후, 입력 구동기를 통해 이 기준 전압 또는 디지탈 데이타를 검사 시스템 컴퓨터 내의 저장된 프로그램에 따라 검사중인 장치의 바람직한 핀상에 스위치 시킨다. 핀 전자 인터페이스 회로들은 또한 핀 전자 인터페이스 회로내의 비교기 회로가 검사중인 장치의 출력 핀으로부터 수신된 전압 또는 전류에 비교하기 위해 사용하는 기준 전압 또는 전류를 수신한다. 핀 전자 인터페이스 회로내의 비교기 회로로부터의 출력 신호들은 이 출력 신호들이 적당한 응답을 하기 위해 저장된 프로그램에 따라 검사되는 검사 시스템 주 프레임으로 궤환된다. 이 방법에서, 반도체 메모리 또는 그외의 다른 집적 회로들과 같은 별개의 전자 구성 부품들은 집적 회로의 최종 사용자가 원하는 어떤 표준 또는 설계서에도 부합하는 것을 확인하도록 개별적으로 검사될 수 있다. 핀 전자 인터페이스 회로의 설계 및 동작의 더욱 상세한 설명은 1977년 9월, 훼어챠일드 시스템즈 테크놀러지(fairchild Systems Technology) 가 발행한 "센트리(상표 . Sentry)고속 및 클럭 구동기 핀 전자공학" 참고문헌, 분류번호 57000000에 기술되어 있다.
이러한 자동 검사 장치의 동작시에 생기는 한 문제점은 검사중인 전자 검사 장치로 및 이 전자 검사 장치로부터 핀 전자 인터페이스 회로 및 결합 회로를 통하는 신호의 시간 지연 전달 차이가 유도 신호 및 검사상태의 시간 스큐우잉을 발생시킨다는 것이다. 그러므로, 논리 상태, 전압 또는 전류의 동시 병렬 패턴으로서 모든 입력 핀들상에 유도 신호를 인가하고, 동시에 출력 단자들로부터의 신호들의 상태를 감사하기가 어렵다.
기준 회로에 관련된 각각의 핀 전자 인터페이스 회로내의 펄스들을 디-스큐우잉하기 위해 자동 검사 시스템내에 사용된 한 기술은 차우(Chau)등이 발명하여 본 발명와 양수인인 훼어챠일드 카메라 앤드 인스트루먼트 코포레이션(Fairchild Camera And Instrument Corporation)에 양도한 "고속 검사 회로"란 명칭의 미합중국 특허 제4,092,589호에 설명되어 있다. 이 특허에서, 저항기들이 전위차계로 있는 저항기/캐패시터회로망은 구동기에 의해 공급되거나 핀 전자 인터페이스 회로내의 비교기로부터 수신된 데이타 펄스의 선단및 종단 연부 시간 지연을 조정하기 위해 사용된다. 1개의 가변 저항기를 조정하면 펄스의 종단 연부를 전진 시키거나 지연시키게 되고, 다른 가변 저항기를 조정하면 펄스의 선단 연부를 전진시키거나 지연시키게된다. 불행하게도, 가변 저항기를 사용하는 핀 전자 인터페이스 회로를 디-스큐우잉하려면 각각의 검사 회로를 수동 조정 및 검사해야 한다. 이러한 동작시에, 오실로 스고우프(oscilloscope) 또는 그외의 다른 장치들을 사용하는 기술자는 각각의 검사 회로로부터의 구동기 및 비교기 신호들을 기준 회로로부터의 구동기 및 비교기 신호들과 비교한 후, 검사 회로를 디-스큐우(de-skew)시키기 위해 전위차계들을 수동으로 조정해야 한다. 이러한 방법은 시간을 낭비하게 되고 경비가 많이 들게 된다.
이러한 디-스큐우잉 장치의 전위차계들은 비교기 또는 그의외 다른 공지된 장치를 구동시키는 디지탈-아날로그 변환기로 대체됨으로써 검사 시스템 컴퓨터의 제어하에 디-스큐우잉을 제공할 수 있다. 그러나,이 방법은 각각의 구동기 및 비교기로부터의 신호들의 스큐우(skew)가 어떤 보정이 실시되어야 하는지를 결정하도록 측정되어야 하기 때문에, 컴퓨터 제어하에 전자동으로 완전하게 디-스큐우잉 동작을 할 수 없다.
유도 신호와 감시 상태들의 시간 스큐우를 결정하기 위한 한 종래 기술은 각각의 핀 전자 인터페이스 회로를 표준 핀 전자 인터페이스 회로에 접속시켜 표준 회로에 관련된 스큐우를 측정하는 것이다. 이것은 달성하는 방법은 동축 계전기 멀티플렉서를 사용하는 것이다. 이 기술은, 예를들어, 다께다 리켄(TakedaRiken)사가 제조한 다께다 리켄 자동 검사 시스템에 사용된다. 이 기계의 원리에서는,1:4 계전기 멀티플렉서들이 사용되고, 4개의 핀 전자 인터페이스 회로들이 각각의 계전기 멀티플렉서에 접속된다. 4개의 이러한 멀티플렉서로부터의 출력 신호들은 다른 1:4 멀티플렉서의 입력으로서 접속되고, 4개의 이들 멀티플렉서로부터의 출력 신호들은 다른 일련의 1:4 멀티플렉서들에 입력 신호들을 공급하도록 접속된다, 결국, 만일 1:4 멀티플렉서만이 필요하게 되고, 이 멀티클렉서는 기준 핀 전자 인터페이스 회로에 접속된다. 이 방법에서는 1:4 멀티플렉서의 뱅크(bank)를 선택적으로 제어함으로써, 어떤 1개의 핀 전자 인터페이스 회로가 기준회로에 접속되어 이 회로의 스큐우가 결정된다. 불행하게도, 이 기술은 여러가지의 단점들이 있다.
이 기술은 다수의 값비싼 동축 멀티플렉서들을 필요로 한다 예를들어, 60개의 핀 전자 인터페이스 회로들의 경우에, 20개의 동축 멀티플렉서들이 필요하다. 이러한 다수의 멀티플렉서들을 사용하면 안정도가 감소되고 검사 장치의 실제 크기를 크게 증가시킨다. 멀티플렉서들의 갯수는, 예를들어, 1:8의 더 높은 멀티플렉싱 레밸로 동작시킴으로써 감소될 수 있지만, 용량성 부하가 상대적으로 더 커진다.
본 발명의 주 목적은 각각의 핀 전자 인터페이스 회로의 스큐우 특성을 자동적으로 측정하여 검출된 스큐우 특성을 보정하기 위한 개량된 방법 및 장치를 제공하기 위한 것이다.
한 실시예에서, 대응 접점에 각각 접속되는 다수의 검사 회로들은, 각각, 접점에 신호들을 공급하기 위해 제1스위치 장치에 대해 대응 접점에 스위치 가능하게 접속된 구동기 장치, 접점으로부터 신호들을 수신하기 위해 제2스위치 장치에 의해 대응 접점에 스위치 가능하게 접속된 비교기 장치, 및 대응 접점과 다른검사 회로의 대응 접점 사이에 접속된 제3스위치 장치로 구성된다.
다른 실시예에서는, 구동기 장치와 비교기 장치를 포함하는 다수의(k,k+1,k+2·‥k+n) 검사 회로들의 각각의 회르의 스큐우를 측정하는 방법에 있어서, (k)회로에 관련해서 (k+1)회로와 (k+2)회로의 스큐우를 측정하는 방법이 (k)구동기 장치를 (k+1)비교기 장치에 접속시키는 수단,(k+1)비교기 장치의 스큐우를 측정하는 수단,(k+1)구동기 장치를 (k)비교기 장치에 접속시키는 수단,(k+1)구동기 장치의 스큐우를 측정하는 수단,(k+1)구동기 장치를 (k+2)비교기 장치에 접속시키는 수단,(k+1)구동기 장치에 관련해서 (k+2)비교기 장치의 스큐우를 측정하는 수단,(k+2)구동기 장치를 (k+1)비교기 장치에 접속시키는 수단,(k+1)비교기 장치에 관련해서 (k+2)구동기 장치의 스큐우를 측정하는 수단, 및 (k+1)검사회로의 측정된 스큐우에 대해 (k+2)검사 회로의 측정 스큐우를 보상하는 수단을 포함한다.
제1도는 본 발명에 따라 제조된 검사 시스템의 계통도이다. 제1도에 도시한 바와같이, 다수의 핀 전자인터페이스 회로(10a,10b,10c‥10n)은 검사 시스템의 제어기(15)와 검사중인 장치(DUT)의 n개의 핀사이에 결합된다 제1도에 도시한 바와같은 검사 시스템 제어기는 시판되고 있는데, 이러한 장치들 중의 한 장치는 본 발명의 양수인에 의해 제조된 훼어챠일드 센트리(Fairchild Sentry)시스템이다. 검사 시스템 제어기(15)는 검사 회로와의 다수의 상호접속에 의해 각각의 검사 회로(10)에 펄스 패턴을 공급한다. 동작시에,한 검사 회로(10)은 복합단자 DUT의 각각의 단자에 접속된다. 각각의 검사 회로(10)은 이 검사 회로(10)이 DUT 입력신호 단자, DUT 출력 신호 단자, 또는 그외의 다른 다수의 기능 또는 공급 단자에 접속되는지에 따라 여러개의 모우드(mode)중의 한 모우드로 제어기(15)에 의해 동작될 수 있다. 그러므로, 16개의 단자 또는 핀을 갖고 있는 DUT는 특히 특정한 DUT를 검사하기 위해 기입된 저장 프로그램을 포함하고 있는 단일 검사 시스템 제어기(15)에 의해 제어된 16개의 동일한 검사 회로(10)을 포함하는 고정물 내에서 검사된다.
예를들어, 검사 회로(10a)가 UDUT의 신호 입력 단자에 결합되면, 제어기(15)는 우선 회로(10)의 검사유도 단을 DUT의 단자 1에 접속시키기 위해 계전기 K1을 폐쇄시킨다. 검사회로(10)의 이 단은 검사 시스템내에 저장된 프로그램에 따라 발생된 제어기(15)로부터의 신호들에 응답하여 2개 레벨의 DC 기준전압을 발생시키는 아날로그 기준 공급기(16a)를 포함한다. 이 2개 레벨의 기준 전압은 선(20a)를 통해 구동기 회로(18a)에 공급된 데이타에 따라 펄스 패턴을 발생시키도록 2개 레벨 사이를 스위치시키는 구동기 회로(18a)에 공급된다. 다음에 기술하는 바와같이, 스큐우 조정은, DUT의 핀 1에 인가된 펄스들이 DUT의 다른핀에 공급된 펄스들에 관련해서 정확하게 시간 조절되어 측정이 DUT의 다른 핀들로부터 취해지도록 하기위해 데이타가 구동기 회로(18a)에 공급되기 전에, 선(20a)상의 데이타에 대해 실시된다. 검사 회로(10)은 또한 DUT상에서 파라메트릭(parametric)검사를 실시할 수도 있다. 이러한 검사를 하는 동안, 검사 시스템 제어기(15)내에 배치된 정밀 측정 장치(PMU,26)은 DUT의 적당한 괸에 바람직한 전압 또는 전류를 공급한다. 이러한 동작시에, 제어기는 DUT의 핀 1을 선(28a)를 통해 PMU(26)에 결합시킬 수 있도록 계전기 접촉자(K4a)만을 폐쇄시킨다. 제1도에 도시하지는 않았지만, 유사한 PMU(26b,26c,…26n)이 제어된 신호를 DUT의 대응하는 다른 핀에 인가하거나, 1개 이상의 PMU가 핀들에 멀티플렉스(multipIex)될 수있다.
DUT의 신호 출력 단자들에 결합된 검사 회로(10)의 경우에, 검사 시스템 제어기(15)는 이 제어기(15)에 의해 구동된 다른 검사 회로(10)으로부터의 검사 유도 신호들에 응답하여 발생된 DUT 출력 신호들이 비교기(30b)와 같은 비교기에 직접 인가되도록 계전기 접촉자(K2)만을 폐쇄시킨다. 비교기는 또한 선(32)를 통해 제어기(15)로부터 예상된 신호를 수신한다. 또한, 데이다 입력 신호는 DUT에 인가된 입력 데이타에 따라 비교기의 출력 신호들을 스위치시키기 위해 선(34)를 통해 비교기(30)으로 송신된다. 다음에 설명하는바와같이, 선(34)상의 신호의 타이밍(tlmlng)은 비교기, 전달 지연기, 또는 신호 타이밍상의 다른 영향들의 스큐우 고유 특성을 보상하도록 조정된다. 비교기(30)의 출력은 선(36)을 통해 검사 시스템 컴퓨터로 복귀된다. 선(36)상의 신호들을 검사 시스템 제어기(15)내의 예상된 신호들과 정합시키면, 검사 시스템 제어기(15)가 DUT의 수용 또는 거절을 기입하거나, 이것의 특성을 기입할 수 있게 된다.
제2도는 본 발명의 각각의 핀 전자 인터페이스 회로들의 일부분을 더욱 상세히 도시한 개략도이다. 제2도에는 3개의 연속 핀 전자 인터페이스 회로들이 도시되어 있으나, 필요한 만큼의 인터페이스 회로들이 사용될 수 있다. 제1 또는 기준 인터페이스 회로(10a)는 저항기(Rl) 및 리이드(read) 계전기(Kl1)을 동해DUT의 핀 1에 접속된 구동기(18a)를 포함한다. 제1비교기(30a)는 리이드 계전기(K12)를 통해 DUT의 핀 1에 접속된다. PMU는 또한 리이드 계전기(K14)를 통해 DUT의 핀 1에 접속될 수 있다. 리이드 계전기의 개방 또는 폐쇄 상태는 검사 시스템 제어기(15)에 의해 제어된다.
종래 기술의 인터페이스 회로와는 달리, 제2도에 도시한 인터페이스 회로들은 전형적으로 리이드 계전기들로 된 스위칭 장치(K13,K23 및 K33)을 통해 함께 결합된다 이것은 이 리이드 계전기, 또는 각각의 핀전자 인터페이스 회로의 스큐우를 간단히 측정할 수 있게 하는 다른 스위칭 장치들이다. 상술한 바와같이, 기준 회로(1Oa)에 관련해서 인터페이스 회로(1O)의 스큐우를 결정하기 위한 종래 기술은 귀찮은 고가의 장치를 필요로 한다. 본 발명의 양호한 실시예에서, 회로(1Oa)를 기준으로 한 회로(1Ob)의 스큐우는 구동기(18a)와 비교기(30a)가 기준 장치라고 가정할 경우에, 다음과 같이 결정된다. 구동기(18a)는 계전기(Kl1,K13 및 K22)를 폐쇄시킴으로써 비교기(30b)에 접속된다. 그외의 다른 계전기들은 모두 개방된다 개방 계전기들에 의해 부과된 기생부하는 계전기(K14,K12,K21,K24 및 K23)의 것이다. 검사 시스템 제어기(15)내의 검사가 다음에 실시되고, 선단 및 종단 연부의 스큐우가 공지된 방법으로, 예를들어, 고속 계수기를사용하는 반복 샘플링(sampling) 또는 그외의 다른 방법에 의해 결정된다. 측정된 스큐우는 2개의 성분,즉 계전기(K13)을 통하는 통로 지연과 비교기의 고유 스큐우를 갖는다. 통로 지연은 핀 전자 인터페이스회로 인쇄 회로 기단상의 인쇄 회로의 크기에 의해 결정된 상대 상수이기 때문에, 1개의 PC 기판으로부터 다음 PC기판까지 크게 변하지 않는다, 이 통로 지연은 공지된 방법으로 측정되거나 계산된 후, 비교기(30b)내의 선단 및 종단연부 고유 스큐우를 정확히 표시하도록 측정된 선단 및 종단 연부 스큐우로부터 감산될 수 있다.
다음에, 계전기들은 핀 2 구동기(18b)를 핀 1 비교기(30a)에 접속시키도록 재배치된다. 이것은 계전기(K21,K13 및 K12)를 폐쇄시킴으로써 이루어진다. 이 기능적인 과정은 다시 실시되어 선단 및 종단 연부스큐우가 결정된다. 계전기(K13)으로 인해 생긴 고정 통로 지연은 제거되어 핀 1(또는 기준회로)에 관련해서 핀 2 구동기(18b)내의 고유 스큐우를 정확히 표시한다. 이 기능적인 과정이 완료되면, 검사 시스템 제어기(15)는 핀 1에 관련해서 핀 2의 스큐우 동작을 완전히 정하는 4개의 파라베터[핀 2 구동기(18b)의 선단 및 종단 연부 스큐우 및 핀 2 비교기(30b)의 선단 및 종단 연부 스큐우를 갖게 된다.
다음에, 기준 핀(핀 1)은 회로(1Oa)내의 모든 계전기들을 개방시킴으로써 회로로부터 전기적으로 제거된다. 그 후, 핀 2 구동기(18b)는 계전기(K21,K23 및 K32)를 폐쇄시킴으로써 핀 3 비교기(30c)에 접속된다. 이 기능적인 과정은 다시 반복되어 스큐우를 측정한다. 스큐우는 제거된 계전기(K23)의 통로 지연을 다시 포함하게 된다. 최종 측정은 핀 2 구동기를 기준으로 한 핀 3 비교기의 스큐우를 표시한다. 그러나,이전의 측정을 기초로해서, 핀 1 비교기에 관련된 핀 2 구동기의 스큐우 동작은 이미 알고 있다. 그러므로, 핀 1 비교기에 관련된 핀 3 비교기의 스큐우를 알게 된다.
그 다음에, 핀 2 비교기(30b)는 계전기(K31,K23 및 K22)를 동해 핀 3 구동기(18c)에 접속된다. 그외의 다른 계전기들은 모두 개방된다. 기능적인 과정은 다시 실시되어 핀 2 비교기에 관련된 핀 3 구동기의 스큐우가 측정된다. 전과 동일한 방법으로, 이전의 측정에 의해 펀 2 비교기의 스큐우가 이미 핀 1 구동기를 기준으로하여 결정되어 있기 때문에, 이 측정은 기준 핀 1 구동기의 스큐우를 조사할 수 있다. 유사한 방법으로, 다음의 핀들이 이전의 핀들에 대해 검사될 수 있고 스큐우 측정은 모든 핀들의 스큐우 동작이 결정될때까지 계속된다.
그러나, 대다수의 핀들이 디-스큐우되면, 상술한 "데이지 체인(daisy chaln)" 방법에서의 작은 오차들이 누적되어 다음의 측정을 다소 덜 정확하게 한다. 이 단점은 기준 인터페이스 회로를 바람직한 인터페이스회로에 직접 접속시키는 부수적인 계전기에 의해 기준 회로(1Oa)에 대해 다음의 핀 전자 인터페이스 회로를 주기적으로 검사함으로써 극복될 수 있다. 예를들어, 회로(15,30 및 45)를 60핀 검사 시스템내의 회로(1)에 직접 접속시키기 위해 부수적인 계전기들이 제공될 수도 있다. 이 방법에서는 기준 회로에 대해 4개의 직접 접속부가 제공된다.
본 발명의 방법 및 장치는 종래 기술에 비해 여러가치 장점을 갖고 있다. 본 발명의 방법 및 장치는 동축멀티플렉서를 필요로 하지 않고서 다수의 핀 전자 인터페이스 회로를 디-스큐우잉하는 저렴한 가격의 장치를 제공한다. 본 발명의 방법은 다른 방법들에 비해 비교적 낮은 용량성 부하를 제공하고, 핀마다 1개의 부수적인 리이드 계전기단을 필요로 한다. 시스템내의 고유 통로 지연은 여러 구성부품들이 장착된 인쇄 회로기판의 구조내의 고유 특성에 의해 제어하기가 비교적 용이하다.
지금까지, 본 발명의 방법 및 장치의 양호한 실시예에 대해서 기술하였으나, 본 분야에 숙련된 기술자들은 첨부된 특허 청구범위에 의해 정해진 바와같은 본 발명의 원리 및 범위를 벗어나지 않고도, 본 발명을 여러가지로 변경시킬 수 있다. 예를들어, 접점들은 1개의 체인을 형성하는 모든 짝수번째 접점들과 제2체인을 형성하는 홀수번째 접점, 또는 다른 방식으로, 예를들어, 모든 제3접점 또는 그외의 다른 접점 그룹들과 함께 "데이지 체인"될 수 있다.

Claims (13)

  1. 구동기 장치 및 비교기 장치를 포함하는 다수의 K,K+1,K+2···K+n 검사 회로들의 각각의 스큐우를 측정하는 방법에 있어서, K회로에 관련해서 K+1회트 및 K+2회로의 스큐우를 측정하는 방법이, K구동기 장치들을 K+1비교기 장치에 접속시키는 수단, K+1비교기 장치의 스큐우를 측정하는 수단, K+1구동기 장치를 K비교기 장치에 접속시키는 수단, K+1구동기 장치의 스큐우를 측정하는 수단, K+1구동기장치를 K+2비교기 장치에 접속시키는 수단, K+1구동기 장치에 관련해서 K+2비교기 장치의 스큐우를 측정하는 수단, K+2구동기 장치를 K+1비교기 장치에 접속시키는 수단, K+1비교기 장치에 관련해서 K+2 구동기 장치의 스큐우를 측정하는 수단, 및 K+1검사 회로의 측정된 스큐우에 대해 K+2검사 회로의 측정스큐우를 보상하는 수단을 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 각각의 검사 회로에 제1스위치 장치에 외해 구동기 장치에, 제2스위치 장치에 의해 비교기 장치에, 제3스위치 장치에 의해 다음 검사 회로의 접점에 스위치 가능하게 접속될 수 있는 접점을 포함하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, K구동기 장치를 K+1비교기 장치에 접속시키는 수단이, K검사 회로의 제1 및 제3스위치 장치를 폐쇄시키는 수만, 및 K+1검사 회로의 제2스위치 장치를 폐쇄시키는 수단을 포함하는 것을 특징으로 하는 방법.
  4. 제2항 또는 제3항에 있어서, K+1구동기 장치를 K비교기 장치에 접속시키는이, K+1검사 회로의 제2 및 제3스위치 장치를 폐쇄시키는 수단 및 K검사 회로의 제2 및 제3스위치 장치를 폐쇄시키는수단을 포함하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 제3스위치 장치의 전날지연에 대해 K+1비교기 장치와K+1구동기 장치의 측정된 스큐우를 보상하는 수단을 특징으로 하는 방법.
  6. 제5항에 있어서, 제3스위치 장치의 전달 지연에 대해 K+2비교기 장치와 K+2구동기 장치의 측정된 스큐우를 보상하는 수단을 특징으로 하는 방법.
  7. 제5항 또는 제6항에 있어서, 다수의 검사 회로에 접속된 메모리 장치내에 보상되어 측정된 스큐우를 저장하는 수단을 특징으로 하는 방법.
  8. 제7항에 있어서, 검사중인 장치의 단자를 선택된 검사 회로의 최소한 1개의 접점에 접속시키는 수단, 및 선택된 검사 회로의 구동기 장치와 비교기 장치중의 최소한 한 장치를 제어하도록 저장된 스큐우를사용하는 수단을 특징으로 하는 방법.
  9. 대응 접점에 각각 접속된 다수의 검사회로에 있어서, 접점에 신호를 공급하기 의해 제1스위치 장치에 의해 접점에 스위치 가능하게 접속된 구동기 장치, 접점으로부터 신호를 수신하기 위해 제2스위치 장치에 의해 접점에 스위치 가능하게 접속된 비교기 장치, 및 접점과 다른 검사 회로의 대응 접점 사이에 접속된 제2스위치 장치로 각각 구성된 것을 특징으로 하는 검사회로.
  10. 제9항에 있어서, 각각의 제1, 제2 및 제3스위치 장치가 리이드 계전기로 구성된 것을 특징으로 하는 장치.
  11. 제9항에 있어서, 제1기간동안 제l검사회로의 구동기 장치가 제2검사회로의 비교기 장치에 접속되고, 제2기간동안 제2검사 회로의 구동기 장치가 제1검사 회로의 비교기 장치에 접속되는 것을 특징으로 하는 장치.
  12. 제11항에 있어서, 제 1검사 회로의 구동기 장치가 제 1검사 회로의 제1 및 제 3스위치 장치와 제 2 검사 회로의 제2스위치 장치에 의해 제2검사 회로의 비교기 장치에 접속되는 것을 특징으로 하는 장치.
  13. 제11항 또는 제12항에 있어서, 제2검사 희로의 구동기 장치가 제2감사 회로의 제1스위치 장치와 제1검사 회로의 제2 및 제3스위치 장치에 의해 제1검사 회로의 비교기 장치에 접속되는 것을 특징으로하는 장치.
KR8204757A 1981-10-26 1982-10-23 전자 검사 장치내의 핀 전자 인터페이스 회로의 자동 디-스큐우잉(De-skewing)방법 및 장치 KR900006283B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US31464481A 1981-10-26 1981-10-26
US314644 1981-10-26
US314.644 1981-10-26

Publications (2)

Publication Number Publication Date
KR840002108A KR840002108A (ko) 1984-06-11
KR900006283B1 true KR900006283B1 (ko) 1990-08-27

Family

ID=23220822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8204757A KR900006283B1 (ko) 1981-10-26 1982-10-23 전자 검사 장치내의 핀 전자 인터페이스 회로의 자동 디-스큐우잉(De-skewing)방법 및 장치

Country Status (4)

Country Link
EP (1) EP0078219A3 (ko)
JP (1) JPS5882346A (ko)
KR (1) KR900006283B1 (ko)
AU (1) AU8975182A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101390019B1 (ko) * 2013-12-05 2014-04-29 안광선 회로 검사용 테스트 장치 및 그 구동방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660197A (en) * 1985-11-01 1987-04-21 Teradyne, Inc. Circuitry for synchronizing a multiple channel circuit tester
JP3672136B2 (ja) * 1996-10-04 2005-07-13 株式会社アドバンテスト Ic試験装置
US6820234B2 (en) 1998-06-29 2004-11-16 Acuid Limited Skew calibration means and a method of skew calibration
AU9654198A (en) * 1998-06-29 2000-01-17 Iliya Valeryevich Klochkov A skew calibration means and a method of skew calibration
US6804620B1 (en) * 2003-03-21 2004-10-12 Advantest Corporation Calibration method for system performance validation of automatic test equipment
KR101580121B1 (ko) 2015-03-27 2015-12-28 이규상 기능성 황화구리 조성물 및 이로부터 제조된 기능성 섬유

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092589A (en) * 1977-03-23 1978-05-30 Fairchild Camera And Instrument Corp. High-speed testing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101390019B1 (ko) * 2013-12-05 2014-04-29 안광선 회로 검사용 테스트 장치 및 그 구동방법

Also Published As

Publication number Publication date
EP0078219A3 (en) 1984-07-11
AU8975182A (en) 1983-05-05
EP0078219A2 (en) 1983-05-04
JPS5882346A (ja) 1983-05-17
KR840002108A (ko) 1984-06-11

Similar Documents

Publication Publication Date Title
US4511846A (en) Deskewing time-critical signals in automatic test equipment
US4488297A (en) Programmable deskewing of automatic test equipment
US6804620B1 (en) Calibration method for system performance validation of automatic test equipment
DE60200992T2 (de) "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen
US6275962B1 (en) Remote test module for automatic test equipment
JP3453133B2 (ja) Ic試験装置のタイミング校正方法及びその校正方法を用いた校正機能を有するic試験装置
US4806852A (en) Automatic test system with enhanced performance of timing generators
US7994803B2 (en) Calibration substrate
US5086271A (en) Driver system and distributed transmission line network for driving devices under test
EP0136204A2 (en) Control of signal timing apparatus in automatic test systems using minimal memory
JP2016521852A (ja) 較正装置
US5202640A (en) Capacitance and leakage test method and apparatus
US4771428A (en) Circuit testing system
JP2001311765A (ja) 半導体テストシステム
US5811655A (en) Delay time calibration circuit and method
KR900006283B1 (ko) 전자 검사 장치내의 핀 전자 인터페이스 회로의 자동 디-스큐우잉(De-skewing)방법 및 장치
EP0163034A1 (en) Frequency and time measurement circuit
KR20020075733A (ko) 집적 회로 테스터의 소켓 보정을 위한 방법 및 장치
US6492797B1 (en) Socket calibration method and apparatus
CN101484819B (zh) 自动测试装置及与其配套使用的校准设备和校准方法
US5471145A (en) Calibrating transition dependent timing errors in automatic test equipment using a precise pulse width generator
US6831473B2 (en) Ring calibration apparatus and method for automatic test equipment
US5194818A (en) Risetime and falltime test system and method
JP2813188B2 (ja) Ic試験装置
US4866685A (en) Printed circuit board fabrication technique