DE3637095A1 - Ttl-ecl-pegelkonverter mit geringer zeitverzoegerung - Google Patents

Ttl-ecl-pegelkonverter mit geringer zeitverzoegerung

Info

Publication number
DE3637095A1
DE3637095A1 DE19863637095 DE3637095A DE3637095A1 DE 3637095 A1 DE3637095 A1 DE 3637095A1 DE 19863637095 DE19863637095 DE 19863637095 DE 3637095 A DE3637095 A DE 3637095A DE 3637095 A1 DE3637095 A1 DE 3637095A1
Authority
DE
Germany
Prior art keywords
input
diodes
series connection
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863637095
Other languages
English (en)
Other versions
DE3637095C2 (de
Inventor
Kouji Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE3637095A1 publication Critical patent/DE3637095A1/de
Application granted granted Critical
Publication of DE3637095C2 publication Critical patent/DE3637095C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01812—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung betrifft eine Schaltung eines Signalpegelkonverters und speziell einen Pegelkonverterschaltkreis, welcher ein TTL (Transistor-Transistor-Logik)-Pegelsignal in ein ECL (Emitter-gekoppelte Logik)-Pegelsignal umsetzt.
Der herkömmlichen TTL-ECL-Pegelkonverter benutzte eine positive Spannungsversorgungsquelle, die eine Versorgungsspannung lieferte zum Treiben eines TTL-Schaltkreises, z. B. +5 Volt, und eine negative Spannungsversorgungsquelle, die eine Spannungsversorgung zum Treiben eines ECL-Schaltkreises lieferte, z. B. -4,5 Volt oder -5,2 Volt, gemeinsam mit einem Massepotential. Ein Eingangs-TTL-Signal wird an die Kathode einer Eingangsdiode angelegt. Das Signal an der Anode der Eingangsdiode wird wiederum zugeführt zur Basis eines Eingangstransistors, der durch einen Widerstand oder Widerstände vorgespannt ist, die mit der positiven Spannungsversorgung verbunden sind. Der Kollektor des Eingangstransistors ist mit der positiven Spannungsversorgung direkt oder über einen der Widerstände verbunden. Der Emitter des Eingangstransistors ist einerseits über drei Dioden mit Masse verbunden und andererseits mit der Basis eines Puffertransistors über zwei der drei Dioden und einen Widerstand. Der Puffertransistor ist mit seinem Kollektor mit Masse verbunden und mit seinem Emitter über einen Widerstand mit der negativen Spannungsversorgung. Der Signalpegel am Emitter des Puffertransistors wird durch einen Differentialverstärker mit einer Bezugsspannung verglichen, welche die Schwellenspannung des ECL-Schaltkreises ist. Der Differentialverstärker wird auch durch die negative Spannungsversorgung getrieben. Das Vergleichsergebnis wird über einen Emitterfolger als ECL-Signal erhalten. Der Emitterfolger wird auch durch die negative Spannungsversorgung getrieben.
Wenn das TTL-Eingangssignal auf niedrigem Pegel liegt, wird die Kapazitätskomponente der Eingangsdiode aufgeladen mit einem Strom, der durch die positive Spannungsquelle - den Widerstand oder die Widerstände, die zwischen der positiven Spannungsquelle und der Basis des Eingangstransistors geschaltet sind - die Eingangsdiode und den Massepunkt fließt. Die Ladungen in der Kapazitätskomponente der Eingangsdiode werden durch den Eingangstransistor entladen, wenn das TTL-Eingangssignal auf den hohen Pegel wechselt. Da der Emitter des Eingangstransistors über die drei Dioden mit Masse verbunden ist, die Basis aber keine direkte Verbindung mit dem Massepunkt hat, hat hier der Eingangstransistor eine hohe Eingangsimpedanz. Deshalb bedarf es einer langen Zeitspanne, um die Kapazitätskomponente der Eingangsdiode komplett zu entladen. So tritt im ECL- Ausgangssignal eine große Zeitverzögerung auf, wenn das Eingangssignal vom niedrigen Pegel zum hohen Pegel wechselt.
Außerdem fließt der Entladestrom auch durch den Widerstand oder die Widerstände, die die Basis des Eingangstransistors vorspannen, zur positiven Spannungsquelle. In diesem Stromweg steigt die Spannung an der Basis des Eingangstransistors auf eine Spannung, die ein addierter Wert der angehobenen Spannung des Eingangssignals und der vorgeladenen Spannung der Eingangsdiode ist. In diesem Moment wird der Eingangstransistor in einen Sättigungszustand getrieben.
Wenn der Transistor gesättigt ist, wird eine Ladungsspeicherung im Transistor erzeugt, und es tritt eine neue Zeitverzögerung auf, wenn der Eingangssignalwert vom hohen Pegel zum niedrigen Pegel wechselt.
Der Erfindung liegt die Aufgabe zugrunde, einen Pegelkonverter mit geringer Zeitverzögerung im Ausgangssignal zu schaffen, der mit hoher Geschwindigkeit arbeiten kann.
Eine weitere Aufgabe der Erfindung ist es, einen TTL-ECL- Pegelkonverter zu schaffen, der mit hoher Geschwindigkeit betrieben werden kann.
Der erfindungsgemäße Pegelkonverter enthält eine positive Versorgungsspannungsleitung, eine Masseleitung, eine negative Spannungsversorgungsleitung, einen Eingangsanschluß, der ein Eingangssignal empfängt, wobei das Eingangssignal zwischen einem hohen und einem niedrigen Pegel wechselt, eine Eingangsdiode, deren Kathode mit dem Eingangsanschluß verbunden ist und die eine Anode aufweist, einen Eingangstransistor, dessen Basis mit der Anode der Eingangsdiode verbunden ist, dessen Kollektor eine positive Spannung von der positiven Spannungsversorgungsleitung empfängt, und mit einem Emitter, eine erste Reihenverbindung von Dioden zwischen der Basis des Eingangstransistors und der Masseleitung, eine zweite Reihenverbindung von Dioden, deren eines Ende verbunden ist mit dem Emitter des Eingangstransistors, wobei die Dioden in der ersten und zweiten Reihenverbindung in Durchlaßrichtung vorgespannt sind, wenn das Eingangssignal auf hohem Pegel liegt, eine Stromquelle, die zwischen dem anderen Ende der zweiten Reihenverbindung von Dioden und der negativen Spannungsversorgungsleitung verbunden ist, um zur zweiten Reihenverbindung von Dioden einen Strom zuzuführen, eine Quelle für eine Bezugsspannung für ein ECL- Signal, einen Klemmtransistor, dessen Kollektor mit der Masseleitung verbunden ist, dessen Emitter mit dem anderen Ende der zweiten Reihenverbindung von Dioden verbunden ist, und dessen Basis die Bezugsspannung empfängt, und einem Komparator, der das Signal am anderen Ende der zweiten Reihenverbindung von Dioden mit der Bezugsspannung vergleicht und gespeist wird durch eine Speisespannung zwischen der Masseleitung und der negativen Spannungsversorgungsleitung, und eine Vorrichtung zum Erzeugen eines ECL-Ausgangssignals aus dem Vergleichsergebnis des Komparators.
Erfindungsgemäß ist die erste Reihenverbindung von Dioden zwischen der Basis des Eingangstransistors und der Masseleitung vorgesehen. Wenn das Eingangssignal vom niedrigen Pegel zum hohen Pegel wechselt, werden die Dioden der ersten Reihenverbindung in Durchlaßrichtung vorgespannt und haben eine geringe Impedanz, um die Ladungen in der Kapazitätskomponente der Eingangsdiode schnell zu entladen. Deshalb ist die Entladungszeit sehr gering, um die Verzögerung des ECL-Ausgangssignals zu minimieren. Ferner, da die erste Reihenverbindung von Dioden die Basisspannung des Eingangstransistors durch Vorwärtsspannung festklemmt, wird der Eingangstransistor nicht in einen Sättigungszustand getrieben. Keine Ladungsspannung tritt am Eingangstransistor auf. Mit anderen Worten, jede Zeitverzögerung aufgrund einer Ladungsspeicherung im Eingangstransistor wird nicht erzeugt, wenn das Eingangssignal vom hohen Pegel zum niedrigen Pegel wechselt.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Figuren genauer beschrieben. Es zeigen:
Fig. 1 ein Schaltkreisdiagramm eines herkömmlichen TTL-ECL- Konverters;
Fig. 2 ein Schaltkreisdiagramm eines TTL-ECL-Konverters in einer bevorzugten Ausführungsform der Erfindung; und
Fig. 3 ein Schaltkreisdiagramm eines TTL-ECL-Konverters in einer zweiten Ausführungsform der Erfindung.
Ein TTL-ECL-Konverter gemäß dem Stand der Technik, wie er in Fig. 1 gezeigt ist, empfängt ein Eingangssignal mit TTL-Signalpegel an einem Eingangsanschluß IN, mit welchem die Kathode einer Eingangsdiode D 1 verbunden ist. Die Anode der Eingangsdiode D 1 ist mit einer positiven Spannungsversorgungsleitung V CC (z. B. + 5 Volt) über die Widerstände R 1 und R 2 verbunden und mit der Basis eines Eingangstransistors Q 1, dessen Kollektor verbunden ist mit dem Verbindungspunkt zwischen den Widerständen R 1 und R 2. Der Emitter des Eingangstransistors Q 1 ist über eine Reihenverbindung von Dioden D 2, D 3 und D 4 mit Masse verbunden. Der Verbindungspunkt der Dioden D 3 und D 4 ist mit der negativen Spannungsversorgungsleitung V EE (z. B. - 4.5 Volt oder -5.2 Volt) über einen Widerstand R 3 und eine Konstantstromquelle I CS1 verbunden. Der Verbindungspunkt zwischen Widerstand R 3 und der Konstantstromquelle I CS1 ist mit der Basis eines Emitterfolgertransistors Q 2 verbunden, dessen Kollektor mit Masse verbunden ist und dessen Emitter mit einem Emitterwiderstand R 4 verbunden ist. Der Emitter des Transistors Q 2 ist auch mit der Basis eines Transistors Q 3 verbunden, welcher mit dem Transistor Q 4, der Konstantstromquelle I CS2 und den Widerständen R 5 und R 6 als Differentialverstärker arbeitet. Eine Bezugsspannung V ref für das ECL-Signal, z. B. ungefähr -1.3 Volt, wird an die Basis des Transistors Q 4 angelegt und wird mit dem Signal am Emitter des Transistors Q 2 verglichen. Das Vergleichsergebnis, welches am Kollektor des Transistors Q 4 erhalten wird, wird an eine Emitterfolgerausgangsstufe aus dem Transistor Q 5 und dem Emitterwiderstand R 7 angelegt und als ECL-Ausgangssignal am Ausgangsanschluß OUT erhalten, welcher mit dem Emitter des Transistors Q 5 verbunden ist.
Die Bezugsspannung V ref für ein ECL-Signal ist ungefähr -1.3 Volt und ist bemessen für die Spannungsdifferenz zwischen dem Emitter des Transistors Q 2 und dem Verbindungspunkt zwischen den Dioden D 3 und D 4. Der Transistor Q 1 schaltet an, wenn das Eingangssignal am Eingangsanschluß größer als das Doppelte der Durchlaßspannung der PN-Übergangsdiode wird, welche ungefähr +1.3 Volt ist. Deshalb schaltet der Transistor Q 1 an und aus durch ein TTL-Pegeleingangssignal, um den Pegel am Emitter des Transistors Q 2 oberhalb bzw. unterhalb der Bezugsspannung V ref zu setzen. Wenn der Emitterwiderstand R 7 entsprechend bemessen ist, hat das am Ausgangsanschluß OUT erhaltene Signal einen ECL-Pegel. So arbeitet der in Fig. 1 gezeigte Konverter als TTL-ECL-Pegelkonverter.
Der oben beschriebene TTL-ECL-Konverter gemäß dem Stand der Technik hat einige Nachteile, die erklärt werden sollen. Wenn das Eingangssignal niedrigen TTL-Pegel hat, fließt von der positiven Spannungsversorgungsleitung V CC ein Strom durch die Widerstände R 1 und R 2 und die Eingangsdiode D 1 zum Eingangsanschluß IN. Die Kapazitätskomponente der Eingangsdiode D 1 wird durch den Strom aufgeladen. Daraufhin, wenn das Eingangssignal auf den hohen TTL-Pegel ansteigt, werden die Ladungen in der Eingangsdiode D 1 entladen durch den Basis-Emitterweg des Transistors Q 1 und die Dioden D 2, D 3 und D 4. Die Basiseingangsimpedanz des Transistors Q 1 ist aber sehr groß. Deshalb ist eine große Zeitspanne nötig, um den Transitor Q 1 auszuschalten, nachdem die Ladungen in der Eingangsdiode D 1 völlig entladen sind. Dies resultiert in einer Zeitverzögerung im ECL-Ausgangssignal.
Ein weiterer Entladestrom fließt durch den Widerstand R 1 und R 2 zur positiven Spannungsversorgungsleitung V CC . Aufgrund dieses Stromes spannt der Spannungsabfall über der Widerstand R 2 den Basiskollektorübergang des Transistors Q 1 in Durchlaßrichtung vor, und treibt so den Transistor Q 1 in einen Sättigungszustand, in welchem eine Ladungsspeicherung im Transistor Q 1 auftritt. Aufgrund dieser Ladungsspeicherung tritt eine weitere Zeitverzögerung im ECL-Ausgangssignal auf, wenn das Eingangs- TTL-Signal vom hohen Pegel zum niedrigen Pegel wechselt.
In Fig. 2 ist eine erste bevorzugte Ausführungsform gezeigt, welche ein TTL-Eingangssignal mit einer Schwellenspannung von ungefähr +1.3 Volt empfangen kann. Abschnitt A ist eine Eingangsabschnitt des TTL-Pegelsignals. Abschnitt B ist ein Pegelschieberabschnitt, welcher ein positives Signal in ein negatives Signal umsetzt. Abschnitt C ist ein ECL-Pegelsteuerabschnitt.
Ein TTL-Eingangssignal wird an den Eingangsanschluß IN angelegt. Die Kathode einer Eingangsdiode D 11 ist mit dem Eingangsanschluß IN verbunden. Die Anode der Eingangsdiode D 11 ist mit einem Widerstand R 11 und der Basis eines Eingangstransistors Q 11 verbunden. Eine positive Spannungsversorgungsleitung V CC ist mit dem Widerstand R 11 und dem Kollektor des Eingangstransistors Q 11 verbunden. Eine erste Reihenverbindung 100 aus Dioden D 11 bis D 15 ist zwischen dem Massepunkt GND und dem Verbindungspunkt der Eingangsdiode D 11, des Widerstandes R 11 und der Basis des Transistors Q 11 verbunden. Jede der Dioden D 12 bis D 15 ist so geschaltet, daß sie in Durchlaßrichtung vorgespannt ist, wenn das Eingangssignal auf hohem Pegel liegt. Der Emitter des Eingangstransistors Q 11 ist über eine zweite Reihenverbindung 200 aus Dioden D 16 bis D 19 und eine erste Konstantstromquelle I CS11 mit der negativen Spannungsversorgungsleitung V EE verbunden. Jede der Dioden D 16 bis D 19 ist so geschaltet, daß sie in Durchlaßrichtung vorgespannt ist, wenn das Eingangssignal auf hohem Pegel liegt. Ein Klemmtransistor Q 12 ist an seinem Kollektor mit Masse verbunden und an seinem Emitter mit dem Verbindungspunkt zwischen der Diode D 19 und der ersten Konstantstromquelle I CS11 verbunden. Eine Bezugsspannung V ref für ein ECL-Signal wird durch eine Reihenverbindung von in Durchlaßrichtung vorgespannten Dioden D 9 und D 10 und einen Widerstand R 15 erzeugt und ist ungefähr -1.3 Volt. Die Bezugsspannung V ref wird an die Basis des Klemmtransistors Q 12 und eines Differentialtransistors Q 14 angelegt. Ein Differentialverstärker wird gebildet durch den Differentialtransistor Q 14, zwei Widerstände R 12 und R 13, eine zweite Konstantstromquelle und einen anderen Differentialtransistor Q 13, dessen Basis mit dem Verbindungspunkt zwischen der Diode D 19, der ersten Konstantstromquelle I CS11 und dem Emitter des Klemmtransistors Q 12 verbunden ist. Die Emitter der zwei Differentialtransistoren Q 13 und Q 14 sind gemeinsam mit der zweiten Konstantstromquelle I CS12 verbunden. Der Kollektor des Differentialtransistors Q 14 ist mit der Basis eines Emitterfolgertransistors Q 15 verbunden, dessen Emitter mit dem Ausgangsanschluß OUT verbunden ist. Ein Emitterwiderstand R 14 ist zwischen dem Emitter des Emitterfolgertransistors Q 15 und der negativen Spannungsversorgungsleitung V EE geschaltet.
Die Bezugsspannung V ref wird erzeugt durch zwei in Durchlaßrichtung vorgespannte Dioden D 9 und D 10. Deshalb kompensieren zwei der Dioden D 16 bis D 19 in der zweiten Reihenverbindung 200 die in Durchlaßrichtung vorgespannten Dioden D 9 und D 10. Die verbleibenden zwei der Dioden D 16 bis D 19 in der zweiten Reihenverbindung 200, der Basisemitterübergang des Eingangstransistors Q 11 und die Eingangsdiode D 11 bestimmen eine Schwellenspannung für die Eingangsspannung. Da die Eingangsdiode D 11 eine der verbleibenden zwei in Durchlaßrichtung vorgespannten Dioden in der zweiten Reihenverbindung 200 kompensiert, wird die Schwellenspannung bestimmt durch den Basisemitterübergang des Eingangstransistors Q 11 und eine der Dioden D 16 bis D 19 in der zweiten Reihenverbindung 200. Als Folge wird die Schwellenspannung etwa +1.3 Volt. Wenn ein Eingangssignal größer als die Schwellenspannung an den Eingangsanschluß IN angelegt wird, schaltet der Eingangstransistor Q 11 an. Der Eingangstransistor Q 11 schaltet aus in Antwort auf das Anlegen eines Eingangssignals kleiner als die Schwellenspannung an den Eingangsanschluß IN. Dieser Betrieb bedeutet, daß die Schaltung von Fig. 2 ein TTL-Signal empfangen kann.
Mit anderen Worten ist die Anzahl der in Durchlaßrichtung vorgespannten Dioden in der zweiten Reihenverbindung 200 bestimmt durch die Schwellenspannung des Eingangs-TTL- Signals und die Bezugsspannung zum Erzeugen des Ausgangs- ECL-Signals. Die Zahl, die erhalten wird durch Division der Gesamtspannung der Schwellenspannung und die Bezugsspannung durch die Durchlaßspannung einer PN-Übergangsdiode ist die Anzahl der in Durchlaßrichtung vorgespannten Dioden in der zweiten Reihenverbindung 200. Andererseits ist die Anzahl der in Durchlaßrichtung vorgespannten Dioden in der ersten Reihenverbindung 100 so bestimmt, daß sie -V F an der Basis des Differentialtransistors Q 13 erzeugt (wobei V F die Durchlaßspannung einer PN-Übergangsdiode ist). Die exakte Anzahl der Dioden in der ersten Reihe 100 zum Erzeugen einer solchen Bedingung ist die gleiche Anzahl wie die der Dioden in der zweiten Reihenverbindung 200.
Nun soll die Betriebsweise der ersten bevorzugten Ausführungsform erläutert werden. Wenn das Eingangssignal den niedrigen Pegel von +0.4 Volt annimmt, welcher niedriger ist als die Schwellenspannung von +1.3 Volt, fließt ein Strom durch den Widerstand R 11 und die Eingangsdiode D 11 zum Eingangsanschluß IN. Zu diesem Zeitpunkt nehmen die Dioden D 12 bis D 15 im der ersten Reihenverbindung 100 und der Eingangstransistor Q 11 einen Sperrzustand (cut-off condition) ein. Die Spannung an der Basis des Differentialtransistors Q 13 ist bestimmt durch den Klemmtransistor Q 12 auf einen Wert von (V ref -V BE ), wobei V BE die Durchlaßspannung der Basisemitterverbindung des Klemmtransistors Q 12 ist. Da die Bezugsspannung V ref -1.3 Volt ist, schalten die Differentialtransistoren Q 13 und Q 14 auf bzw. an, um jeweils ein ECL-Ausgangssignal mit niedrigem Pegel (-1.62 ∼ -1.81 Volt) am Ausgangsanschluß OUT zu erzeugen.
Andererseits, wenn das Eingangssignal auf einen hohen Pegel von 2.8 Volt ansteigt, tritt die Eingangsdiode D 11 in den Sperrzustand. Vom Widerstand R 11 fließt ein Strom in die Basis des Eingangstransistors Q 11. Der Eingangstransistor schaltet an, um die Dioden D 16 bis D 19 in der zweiten Reihenverbindung 200 in Durchlaßrichtung vorzuspannen. Da die Anzahl der Dioden in der ersten und zweiten Reihenverbindung 100 und 200 die gleiche ist, wird die Spannung an der Basis des Differentialtransistors Q 13 -V F , welches die Durchlaßspannung der PN-Übergangsdiode ist. Die Differentialtransistoren Q 13 bzw. Q 14 schalten an und aus, um am Ausgangsanschluß OUT ein ECL-Ausgangssignal mit hohem Pegel (-0.88 ∼ -1.025 Volt) zu erzeugen.
Die Kapazitätskomponente der Eingangsdiode D 11 wird aufgeladen, während das Eingangssignal auf niedrigem Pegel steht. Daraufhin, wenn das Eingangssignal auf hohen Pegel steigt, fließen die vorgeladenen Ladungen über die erste Reiheverbindung 100 der Dioden D 12 bis D 15, die durch den hohen Pegel des Eingangssignals in Durchlaßrichtung vorgespannt sind, um eine geringe Impedanz zu zeigen. Die Entladezeit ist sehr kurz. Eine sehr kurze Zeitverzögerung tritt im Ausgangssignal am Ausgangsanschluß OUT auf. Ferner klemmt die erste Reihenverbindung 100 der Dioden D 12 bis D 15 die Spannung an der Basis des Eingangstransistors Q 11. Der Eingangstransistor Q 11 wird nicht in einem Sättigungszustand betrieben und erzeugt keine Ladungsspeicherung. Deshalb tritt keine Zeitverzögerung auf, wenn das Eingangssignal vom hohen Pegel zum niedrigen Pegel wechselt.
Fig. 3 zeigt eine zweite bevorzugte Ausführungsform, deren Schwellenspannung für das Eingangssignal auf 2.1 Volt ausgelegt ist, was dem dreifachen der Durchlaßspannung V F einer PN-Übergangsdiode entspricht. Nur der Unterschied von der ersten bevorzugten Ausführungsform von Fig. 2 ist der Teil, der die Schwellenspannung bestimmt. Es ist nämlich die Anzahl der ersten und zweiten Reihenverbindungen 100′ und 200′ von Dioden jeweils fünf. Die Schaltkreiskonfiguration außer der ersten und zweiten Reihenverbindung 100′ und 200′ ist die gleiche wie in der ersten Ausführungsform von Fig. 2.
Da die Bezugsspannung V ref durch die in Durchlaßrichtung vorgespannten Dioden D 9 und D 10 erzeugt wird, wird die Bezugsspannung V ref durch zwei der Dioden in der zweiten Reihenverbindung 200′ kompensiert. Die Durchlaßspannung der Eingangsdiode D 11 wird durch eine weitere der Dioden in der zweiten Reihenverbindung 200′ kompensiert. Als Ergebnis ist die Schwellenspannung für das Eingangssignal am Eingangsanschluß IN bestimmt durch die verbleibenden zwei Dioden in der zweiten Reihenverbindung 200′ und den Basisemitterübergang des Eingangstransistors Q 11 und beträgt 2.1 Volt.
Ähnlich zur ersten bevorzugten Ausführungsform von Fig. 2 zeigt die erste Reihenverbindung 100′ von Dioden eine Niederimpedanz-Entladungsfunktion der Ladungen in der Eingangsdiode D 11 und eine Klemmfunktion an der Basis des Eingangstransistors Q 11. Die Entladung der Ladungen in der Eingangsdiode D 11 ist sehr schnell und so tritt eine sehr geringe Zeitverzögerung für das Ausgangssignal am Ausgangsanschluß OUT auf, wenn das Eingangssignal vom niedrigen Pegel zum hohen Pegel wechselt. Der Eingangstransistor Q 11 wird nicht in einen Sättigungszustand getrieben, und so tritt keine Zeitverzögerung für das Ausgangssignal auf, wenn das Eingangssignal vom hohen Pegel zum niedrigen Pegel wechselt.
Die vorliegende Erfindung ist nicht auf die oben beschriebenen Ausführungsformen beschränkt. Die Anzahl der Dioden in der ersten und zweiten Reihe kann geändert werden in Übereinstimmung mit gewünschten Schwellenspannungen für das Eingangssignal. Es ist aber sehr praktisch, vier oder fünf Dioden zu verwenden, wenn ein TTL-Signal als Eingangssignal angelegt wird. Die Basis des Emitterfolgetransistors Q 15 kann mit dem Kollektor des Differentialtransistors Q 13 anstelle mit dem Kollektor des Differentialtransistors Q 14 verbunden sein, um ein Ausgangssignal zu erhalten, das einen entgegengesetzten Platz zum Eingangssignal hat.

Claims (11)

1. Signalpegelkonverter mit:
einer positiven Spannungsversorgungsleitung (V CC );
einer Masseleitung (GND);
einer negativen Spannungsversorgungsleitung (V EE );
einem Eingangsanschluß (IN), welcher ein Eingangssignal empfängt, welches niedrige und hohe logische Pegel aufweist; und
einer Eingangsdiode (D 11), die mit ihrer Kathode mit dem Eingangsanschluß verbunden ist und eine Anode aufweist: gekennzeichnet durch einen Eingangstransistor (Q 11) mit einem Kollektor, der mit der positiven Spannungsversorgungsleitung (V CC ) verbunden ist, einer Basis, die mit der Anode der Eingangsdiode (D 11) verbunden ist und mit einem Emitter;
eine erste Reihenverbindung (11) von Dioden zwischen der Anode der Eingangsdiode (D 11) und der Masseleitung (GND), wobei die Dioden in der ersten Reihenverbindung in Durchlaßrichtung vorgespannt sind, wenn das Eingangssignal auf hohem logischem Pegel liegt;
eine zweite Reihenverbindung (200) von Dioden, die mit ihrem einen Ende mit dem Emitter des Eingangstransistors (Q 11) verbunden ist und ein anderes Ende aufweist;
eine Stromquelle (I CS11), die zwischen dem anderen Ende der zweiten Reihenverbindung (200) und der negativen Spannungsversorgungsleitung (V EE ) verbunden ist, wobei die Dioden in der zweiten Reihenverbindung in Durchlaßrichtung vorgespannt sind, wenn das Eingangssignal auf dem hohen logischen Pegel liegt;
eine Spannungsquelle, die eine Bezugsspannung (V ref ) erzeugt;
einen Klemmtransistor (Q 12), dessen Kollektor mit der Masseleitung (GND) verbunden ist, dessen Basis die Bezugsspannung (V ref ) aufnimmt und dessen Emitter mit dem anderen Ende der zweiten Reihenverbindung (200) verbunden ist; und
eine Vergleichsvorrichtung zum Vergleichen der Spannung am anderen Ende der zweiten Reihenverbindung (200) mit der Bezugsspannung (V ref ), wobei die Vergleichsvorrichtung gespeist wird durch die Versorgungsspannung zwischen der negativen Spannungsversorgungsleitung (V EE ) und der Masseleitung (GND), und wobei sie ein Ausgangssignal als Ergebnis des Vergleichs erzeugt.
2. Signalpegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß die Vergleichsvorrichtung einen Ausgangsanschluß (OUT) aufweist und einen Differentialverstärker mit einem ersten Eingangsknotenpunkt, welcher die Spannung am anderen Ende der zweiten Reihenverbindung (200) empfängt, einem zweiten Eingangsknotenpunkt, der die Bezugsspannung (V ref ) empfängt und einem Ausgangsknotenpunkt, der mit dem Ausgangsanschluß (OUT) verbunden ist.
3. Signalpegelkonverter nach Anspruch 2, dadurch gekennzeichnet, daß die Vergleichsvorrichtung ferner eine Emitterfolgerstufe aufweist, deren Eingangsknotenpunkt mit dem Ausgangsknotenpunkt des Differentialverstärkers verbunden ist und dessen Ausgangsknotenpunkt mit dem Ausgangsanschluß (OUT) verbunden ist.
4. Signalpegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß die Spannungsquelle eine dritte Reihenverbindung aus zwei Dioden (D 9, D 10) aufweist, deren eines Ende mit der Masseleitung (GND) verbunden ist und ein Widerstandselement (R 15), welches zwischen dem anderen Ende der dritten Reihenverbindung und der negativen Spannungsversorgungsleitung (V EE ) geschaltet ist, wobei die zwei Dioden in der dritten Reihenverbindung in Durchlaßrichtung vorgespannt sind und die Bezugsspannung (V ref ) erzeugt wird am Verbindungspunkt zwischen der dritten Reihenverbindung und dem Widerstandselement (R 15).
5. Signalpegelkonverter nach Anspruch 4, dadurch gekennzeichnet, daß die Anzahl der Dioden in der ersten und zweiten Reihenverbindung (100, 200) vier ist.
6. Signalpegelkonverter nach Anspruch 4, dadurch gekennzeichnet, daß die Anzahl der Dioden in der ersten und zweiten Reihenverbindung fünf ist.
7. Signalpegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Dioden in der zweiten Reihenverbindung so gewählt ist, daß die Spannung am anderen Ende der zweiten Reihenverbindung (200) -V F wird (wobei V F die Durchlaßspannung der Dioden in der zweiten Reihenverbindung ist), wobei die Anzahl der Dioden in der ersten und zweiten Reihenverbindung (100 bzw. 200) die gleiche ist.
8. TTL-ECL-Signalpegelkonverter gekennzeichnet durch einen Eingangsanschluß, der ein Eingangs-TTL-Signal empfängt, eine Eingangsdiode deren Kathode mit dem Eingangsanschluß verbunden ist, einen Eingangstransistor, dessen Kollektor mit einer positiven Spannungsversorgung verbunden ist, dessen Basis mit der Anode der Eingangsdiode und über eine erste Reihenverbindung von Dioden mit Masse verbunden ist, und dessen Emitter über eine zweite Reihenverbindung von Dioden und eine Stromquelle mit einer negativen Versorgungsspannung verbunden ist; eine Bezugsspannungsquelle; einen Klemmtransistor, der am Kollektor mit Masse verbunden ist, dessen Basis die Bezugsspannung empfängt und dessen Emitter verbunden ist mit einem Verbindungspunkt zwischen der zweiten Reihenverbindung und der Stromquelle; und eine Vergleichsvorrichtung zum Vergleichen der Spannung am Verbindungspunkt der zweiten Reihenverbindung und der Stromquelle mit der Bezugsspannung, wobei die Vergleichsvorrichtung als Ergebnis des Vergleichs ein Ausgangs-ECL-Signal erzeugt.
9. TTL-ECL-Signalpegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß die Dioden in der ersten und zweiten Reihenverbindung so verbunden sind, daß sie in Durchlaßrichtung vorgespannt sind, wenn das Eingangs-TTL-Signal auf hohem logischem Pegel liegt, daß die Anzahl der Dioden in der zweiten Reihenverbindung die Zahl ist, die erhalten wird durch Division der Gesamtspannung der Bezugsspannung unter einer Schwellenspannung zum Entscheiden des logischen Pegels des Eingangs-TTL-Signals durch die Durchlaßspannung der Diode in der zweiten Reihenverbindung, und daß die Anzahl der Dioden in der ersten Reihenverbindung die gleiche Anzahl ist wie die der Dioden in der zweiten Reihenverbindung.
10. TTL-ECL-Signalpegelkonverter nach Anspruch 9, dadurch gekennzeichnet, daß die Bezugsspannung eine negative Spannung mit zweimal dem Wert der Durchlaßspannung der Diode in der zweiten Reihenverbindung ist, wobei die Anzahl der Dioden in der ersten und der zweiten Reihenverbindung jeweils vier ist.
11. TTL-ECL-Signalpegelkonverter nach Anspruch 9, dadurch gekennzeichnet, daß die Bezugsspannung eine negative Spannung mit zweimal dem Wert der Durchlaßspannung der Diode in der zweiten Reihenverbindung ist, wobei die Anzahl der Dioden in der ersten und der zweiten Reihenverbindung jeweils fünf ist.
DE19863637095 1985-10-31 1986-10-31 Ttl-ecl-pegelkonverter mit geringer zeitverzoegerung Granted DE3637095A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60245404A JPH0763139B2 (ja) 1985-10-31 1985-10-31 レベル変換回路

Publications (2)

Publication Number Publication Date
DE3637095A1 true DE3637095A1 (de) 1987-05-07
DE3637095C2 DE3637095C2 (de) 1988-02-18

Family

ID=17133146

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863637095 Granted DE3637095A1 (de) 1985-10-31 1986-10-31 Ttl-ecl-pegelkonverter mit geringer zeitverzoegerung

Country Status (3)

Country Link
US (1) US4698527A (de)
JP (1) JPH0763139B2 (de)
DE (1) DE3637095A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832378C1 (de) * 1988-09-23 1989-12-07 Eurosil Electronic Gmbh, 8057 Eching, De
DE4000780C1 (de) * 1990-01-12 1991-07-25 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
EP0453191A2 (de) * 1990-04-16 1991-10-23 Advanced Micro Devices, Inc. Logische Verschieberschaltung

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791322A (en) * 1987-05-19 1988-12-13 Gazelle Microcircuits, Inc. TTL compatible input buffer
US4912745A (en) * 1987-05-19 1990-03-27 Gazelle Microcircuits, Inc. Logic circuit connecting input and output signal lines
KR900006047B1 (ko) * 1987-07-07 1990-08-20 삼성전자 주식회사 전압 레벨 변환기
US4806800A (en) * 1987-11-20 1989-02-21 Tandem Computers Incorporated TTL-to-ECL input translator/driver circuit
JPH01141417A (ja) * 1987-11-27 1989-06-02 Nec Corp レベル変換回路
US4849661A (en) * 1988-06-16 1989-07-18 Intel Corporation CMOS input buffer with switched capacitor reference voltage generator
JPH0716154B2 (ja) * 1988-10-06 1995-02-22 日本電気株式会社 Ｔｔｌ−ｅｃｌレベル変換回路
US5039881A (en) * 1989-06-23 1991-08-13 Motorola, Inc. High speed, low power input buffer
US4945265A (en) * 1989-07-13 1990-07-31 National Semiconductor Corporation ECL/CML pseudo-rail circuit, cutoff driver circuit, and latch circuit
US4945263A (en) * 1989-08-23 1990-07-31 National Semiconductor Corporation TTL to ECL/CML translator circuit with differential output
JPH0812995B2 (ja) * 1989-08-24 1996-02-07 日本電気株式会社 半導体レベル変換装置
US4978871A (en) * 1989-08-31 1990-12-18 Analog Devices, Inc. Level shift circuit for converting a signal referenced to a positive voltage to a signal referenced to a lower voltage
JP2545146B2 (ja) * 1990-01-25 1996-10-16 富士通株式会社 レベル変換回路
US5302864A (en) * 1990-04-05 1994-04-12 Kabushiki Kaisha Toshiba Analog standard cell
US5276361A (en) * 1991-11-25 1994-01-04 Ncr Corporation TTL compatible input buffer
JPH05315937A (ja) * 1992-05-12 1993-11-26 Fujitsu Ltd Ｃｍｏｓ／ｅｃｌレベル変換回路
US5481216A (en) * 1994-05-31 1996-01-02 National Semiconductor Corporation Transistor drive circuit with shunt transistor saturation control
JP2005142363A (ja) * 2003-11-06 2005-06-02 Toshiba Corp 半導体集積回路
US8248115B2 (en) * 2009-12-02 2012-08-21 Hamilton Sundstrand Corporation Voltage controlled current driver powered by negative voltage rail

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3243706C1 (de) * 1982-11-25 1984-03-22 Siemens AG, 1000 Berlin und 8000 München ECL-TTL-Signalpegelwandler

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531345A (en) * 1978-08-28 1980-03-05 Fujitsu Ltd Level conversion circuit
US4356409A (en) * 1979-06-29 1982-10-26 Hitachi, Ltd. Level conversion circuit
JPS5922414B2 (ja) * 1980-10-08 1984-05-26 富士通株式会社 ラインドライバ回路
EP0052565A1 (de) * 1980-11-17 1982-05-26 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Gegen Temperatur- und Herstellungsschwankungen kompensierter TTL-ECL-Verknüpfungspuffer
DE3217237A1 (de) * 1982-05-07 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur pegelumsetzung
FR2534752A1 (fr) * 1982-10-18 1984-04-20 Radiotechnique Compelec Circuit convertisseur de niveaux de signaux entre une logique de type saturee et une logique de type non saturee
US4518876A (en) * 1983-03-30 1985-05-21 Advanced Micro Devices, Inc. TTL-ECL Input translation with AND/NAND function
US4527079A (en) * 1983-11-01 1985-07-02 Advanced Micro Devices, Inc. Integrated circuit device accepting inputs and providing outputs at the levels of different logic families
US4620115A (en) * 1984-09-07 1986-10-28 Advanced Micro Devices, Inc. Voltage-temperature compensated threshold for hysteresis line receiver at TTL supply voltage
US4654549A (en) * 1985-06-04 1987-03-31 Fairchild Semiconductor Corporation Transistor-transistor logic to emitter coupled logic translator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3243706C1 (de) * 1982-11-25 1984-03-22 Siemens AG, 1000 Berlin und 8000 München ECL-TTL-Signalpegelwandler

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832378C1 (de) * 1988-09-23 1989-12-07 Eurosil Electronic Gmbh, 8057 Eching, De
DE4000780C1 (de) * 1990-01-12 1991-07-25 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
EP0453191A2 (de) * 1990-04-16 1991-10-23 Advanced Micro Devices, Inc. Logische Verschieberschaltung
EP0453191A3 (de) * 1990-04-16 1991-12-11 Advanced Micro Devices, Inc. Logische Verschieberschaltung

Also Published As

Publication number Publication date
DE3637095C2 (de) 1988-02-18
US4698527A (en) 1987-10-06
JPS62104314A (ja) 1987-05-14
JPH0763139B2 (ja) 1995-07-05

Similar Documents

Publication Publication Date Title
DE3637095C2 (de)
DE3238302C2 (de) Signal-Gleichrichterschaltung
DE3119923C2 (de) Schaltungsanordnung für einen Bereichskomparator
DE2337138B2 (de) Verstaerkerschaltung
DE69025278T2 (de) Stromdetektionsschaltung für MOS-Leistungstransistor
DE1907669B2 (de) Temperaturkompensierte emittergekoppelte Schaltungsanordnung
DE3505308C2 (de)
DE3012812C2 (de)
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE3486360T2 (de) Differentialschalter.
DE3433817C2 (de)
DE2329643C3 (de) Schaltung zur Signalpegelumsetzung
DE2821231B1 (de) Master-Slave-Flipflop in Stromschalter-Technik
DE3626817C2 (de) Antisättigungsschaltung für einen integrierten PNP-Transistor mit einer gemäß einer voreingestellten Funktion definierbaren Interventionscharakteristik
EP0698794A1 (de) Schaltungsanordnung zur Unterspannungs-Erkennung
DE2903668A1 (de) Impulssignalverstaerker
DE2752739C2 (de) Verstärker
DE3518413C2 (de) Eingangspufferschaltung und diese verwendende Logikschaltung
DE1537116B2 (de) Schaltungsanordnung zur pegelunabhaengigen regenerierung einer maeanderfoermigen impulsfolge
DE2823383B2 (de) Erzeugung 2n -stufiger Signale aus n binären Signalen sehr hoher Bitrate
DE1194900B (de) Schwellenwertschaltglied
DE2212823A1 (de) Integrations-Schaltungsanordnung
EP0075763B1 (de) Schaltungsanordnung zur Erzeugung einer von Schwankungen einer Versorgungsgleichspannung unabhängigen Ausgangsgleichspannung
DE4339164C2 (de) Frequenzdetektionsverfahren und Frequenzdetektionsvorrichtung
DE1948178B2 (de) Aus einer Vielzahl individueller logischer Kreise bestehende monolithische Halbleiterschaltung mit integrierter Gleichspannungsstabilisierungs-Halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee