DE2821231B1 - Master-Slave-Flipflop in Stromschalter-Technik - Google Patents

Master-Slave-Flipflop in Stromschalter-Technik

Info

Publication number
DE2821231B1
DE2821231B1 DE2821231A DE2821231A DE2821231B1 DE 2821231 B1 DE2821231 B1 DE 2821231B1 DE 2821231 A DE2821231 A DE 2821231A DE 2821231 A DE2821231 A DE 2821231A DE 2821231 B1 DE2821231 B1 DE 2821231B1
Authority
DE
Germany
Prior art keywords
transistors
master
current switch
storage element
slave flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2821231A
Other languages
English (en)
Other versions
DE2821231C2 (de
Inventor
Wolfgang Dipl-Ing Trinkl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2821231A priority Critical patent/DE2821231C2/de
Priority to US06/031,310 priority patent/US4359647A/en
Priority to FR7912301A priority patent/FR2426363A1/fr
Publication of DE2821231B1 publication Critical patent/DE2821231B1/de
Application granted granted Critical
Publication of DE2821231C2 publication Critical patent/DE2821231C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung bezieht sich auf ein Master-Slave-Flipflop nach dem Oberbegriff des Patentanspruchs 1.
Ein Master-Slave-Flipflop besitzt zwei Speicherelemente, von denen jeweils eines im speichernden Zustand ist, während das andere auf Datenübernahme geschaltet ist. Für beide Speicherelemente ist ein gemeinsamer Takteingang vorgesehen. Beim Eintreffen eines Taktimpulses übernimmt das erste Speicherelement die am Dateneingang anliegende Information und das zweite Speicherelement wird gesperrt. Eine Änderung der Information während der Dauer des Taktimpulses greift auf das erste Speicherelement durch. Am Ende des Taktimpulses wird das erste Speicherelement gegen eine weitere Informationseingabe gesperrt. Das zweite Speicherelement übernimmt die zuletzt im ersten Speicherelement enthaltene Information.
Das richtige Schaltverhalten des Master-SIave-Flipflops ist dann sichergestellt, wenn der durch den Takt ausgelöste Schaltvorgang in demjenigen Speicherelement, das eine Information übernehmen soll, etwas später abläuft, als in dem Speicherelement, das die Information halten soll. Der Zeitunterschied muß so groß sein, daß die Übernahme der bisher von dem ersten Speicherelement gehaltenen Information in das zweite Speicherelement abgeschlossen ist, bevor eine neue Information in das erste Speicherelement gelangt. Da die Taktimpulse immer mehr oder weniger stark abgeflachte Impulsflanken besitzen, können die notwendigen Zeitunterschiede durch eine gegenseitige Verschiebung der Schaltschwellen der durch den Takt unmittelbar gesteuerten Schaltelemente in den beiden Speicherelementen erreicht werden. Im folgenden werden nur Master-Slave-Flipflops betrachtet, die in der sogenannten Stromschalter-Technik, auch bekannt unter der Bezeichnung ECL- bzw. E2-CL-Technik, aufgebaut sind. Bei bekannten Schaltungen dieser Art wird in beiden Speicherelementen von der Serienkopplung Gebrauch gemacht (vgl. Datenblatt MC 10131, Motorola Ine, 3. Ausg., Sept. 1973, Seite 3/85). Die unterschiedlichen Schaltschwellen werden bei der
bekannten Schaltungsanordnung durch eine Verschiebung der Referenzspannung für den unmittelbar durch den Takt gesteuerten, unteren Stromschalter eines Speicherelementes um einen geringen Betrag gegen den Normalwert erzeugt Die Bereitstellung von Referenzspannungen, die von bausteininternen Normwerten abweichen, erfordert besondere Bauelemente. Solche Spezialbauelemente sind aber in hoch integrierten Bausteinen, bei denen zur Bildung verschiedener Schaltungskomplexe aus Gründen rationeller Herstel- ι ο lung von einem gleichbleibenden Vorrat an Bauelementen ausgegangen wird, gewöhnlich nicht verfügbar» Wenigstens in dem in Zellen mit identischer Grundstruktur aufgeteilten Innenbereich solcher Bausteine, der der Bildung logischer Schaltungen und der ir> zugehörigen Referenzspannungsquellen (Biasdriver) vorbehalten ist, besitzen die Transistoren des Bauelementevorrats gleiche Emitterflächen. Die Transistoren unterscheiden sich allenfalls durch die Zahl der Emitter. Ebenso ist der Vorrat an ohmschen Widerständen auf einige spezifische Werte beschränkt, die der vorgesehenen Schaltungstechnik angepaßt sind und in Verbindung mit dem Transistorvorrat die Realisierung aller wesentlichen Verknüpfungsfunktionen mit einem hohen Nutzungsgrad der verfügbaren Bauelemente erlaufen.
Der Erfindung liegt die Aufgabe zugrunde, ein Master-Slave-Flipflop in Stromschalter-Technik mit einem ersten und einem zweiten Speicherelement aus seriengekoppelten Stromschaltern anzugeben, bei dem die für die einwandfreie Funktion erforderlichen Unterschiede der Schaltschwellen der durch den Übernahmetakt unmittelbar gesteuerten Stromschalter ohne den Einsatz von Sonderbauelementen erzeugt werden.
Gemäß der Erfindung wird diese Aufgabe durch die « im kennzeichnenden Teil des Patentanspruches 1 aufgeführten Merkmale gelöst Im folgenden wird die Erfindung anhand von Ausführungsbeispielen, die in der Zeichnung dargestellt sind und sogenannte D-Flipflops betreffen, näher erläutert Es zeigt die
F i g. 1 bis 5 Ausführungsbeispiele von Master-Slave-Flipflops mit Informationsübernahme durch positive Taktimpulse, und
Fig.6 ein Master-Slave-Flipflop mit Informationsübernahme durch negative Taktimpulse.
Die Schaltungsanordnung nach Fig. 1, die ein erstes Ausführungsbeispiel der Erfindung zeigt, ist durch gestrichelte Linien in drei Teile unterteilt. Der links liegende Teil bewirkt eine Pegelverschiebung der am Takteingang C anliegenden Taktimpulse mit Hilfe des so als Emitterfolger geschalteten Transistors 7Ί. Als Arbeitswiderstand dient eine Stromquellenschaltung (Konstantstromquelle), die durch einen Transistor T2 mit dem Emitterwiderstand R1 gebildet wird. Die Basis des Transistors T2 liegt an einem festen Potential VS, dessen Differenz zum negativen Versorgungspotential VEE zusammen mit dem Wert des Emitterwiderstandes R1 die Höhe des eingeprägten Stroms bestimmt Das Hilfspotential VS ist ein Normpotential, d. h. es wird zur Steuerung von weiteren Stromquellenschaltungen nicht w> nur innerhalb der vorgestellten Ausführungsbeispiele, sondern auch in Verbindung mit anderen Logikschaltungen in einem Logikbaustein mit hohem Integrationsgrad (LSI) verwendet
Der mittlere und der rechts liegende Teil der Schaltungsanordnung nach F i g. 1 zeigen die Master-Stufe bzw. die Slave-Stufe des Flipflops. Beide Stufen sind unter Verwendung des Schaltungsprinzips Serienkopplung aufgebaut, deren typisches Merkmal bekanntlich die Einfügung weiterer Stromschalter aus emittergekoppelten Transistoren in die Kollektorkreise der Transistoren eines ersten Stromschalters ist Da dieser erste Stromschalter gegenüber dem Bezugspotential VCC ein tieferes Potential aufweist als die weiteren Stromschalter, wird er als der untere Stromschalter bezeichnet Entsprechend den unterschiedlichen Potentialen der oberen und unteren Stromschalter sind auch zwei verschiedene Referenzpotentiale VBl und VB 2 vorgesehen. Diese Referenzpotentiale sollen wiederum Normpotentiale sein, d.h. sie sollen sich von entsprechenden Potentialen für ganz anders geartete Logikschaltungen in dem integrierten Logikbaustein nicht unterscheiden.
Zur Beschreibung der Wirkungsweise des Flipflops sei willkürlich vorausgesetzt daß in der Master-Stufe eine logische Null gespeichert ist was bedeutet daß an ihrem Ausgang F das tiefere binäre Signalpotential herrscht Am Dateneingang D möge eine logische »1« anliegen. Solange der Signalpegel am Takteingang C tief ist liegt wegen der Pegelverschiebung durch den Transistor Ti auch das Steuerpotential an der Basis des Transistors T3 tiefer als das Referenzpotential VB 2. Der Transistor T3 ist also gesperrt Der von der Stromquellenschaltung mit dem Transistor T4 und dessen Emitterwiderstand R 2 gelieferte (aufgenommene) Strom fließt durch die parallel geschalteten Transistoren T5 und T6. Demgemäß erhält nur der obere Stromschalter mit den Transistoren Tl und TS Strom, während der zweite obere Stromschalter mit den Transistoren T9 und TlO stromlos bleibt. Da die Speicherung einer logischen »0« angenommen wurde, ergibt sich, daß der Transistor TS stromführend sein muß. Nur in diesem Fall entsteht ein Spannungsabfall am Kollektorwiderstand R 3, wodurch sich am Punkt F der niedrige Signalpegel einstellt Durch die Rückführung dieses Pegels auf die Basis des Transistors Tl bleibt der Schaltzustand des eigentlichen Speicherkreises der Master-Stufe stabil. Das gleiche würde natürlich auch der Fall sein, wenn bei einer gespeicherten logischen »1« der Transistor Tl anstelle des Transistors TS stromführend ist
Wenn nun am Takteingang Cein positiver Taktimpuls eintrifft wird auch der Signalpegel an der Basis des Transistors T3 soweit erhöht, daß dieser Transistor leitend gesteuert wird und dafür die Transistoren T5 und T6 gesperrt werden. Der obere Stromschalter mit den Transistoren Tl und TS wird damit insgesamt stromlos, während mit der voraussetzungsgemäß am Dateneingang anliegenden logischen »1« der Transistor T9 in den leitenden Zustand gebracht wird. Damit verschwindet auch der Spannungsabfall am Widerstand R 3. Die Rückkopplung des am Punkt F anliegenden Signalpegels auf die Basis des Transistors Tl bleibt zunächst ohne Einfluß. Sie wirkt sich jedoch aus, sobald der positive Taktimpulls zu Ende geht
Die Slave-Stufe gleicht der Master-Stufe weitgehend. Insbesondere ist auch in der Slave-Stufe von der Serienkopplung Gebrauch gemacht wobei in die Kollektorkreise der Transistoren TIl und 7Ί2 bzw. Γ13 des aus der Stromquellenschaltung mit dem Transistor Γ14 und dem Emitterwiderstand A4 gespeisten unteren Stromschalters die oberen Stromschalter mit den Transistoren Γ15 und Γ16 bzw. TiI und TiS eingefügt sind. Als Arbeitswiderstand für die Slave-Stufe dient der Widerstand R 5.
Ein sehr wichtiger Unterschied zu der Master-Stufe
besteht jedoch darin, daß nunmehr der in sich rückgekoppelte obere Stromschalter mit den Transistoren Π5 und T16 in den Kollektorkreis der durch das pegelverschobene Taktsignal direkt gesteuerten Transistoren TIl und 712 eingefügt ist. Das hat zur Folge, daß die Slave-Stufe im Gegensatz zur Master-Stufe durch einen positiven Taktimpuls gegen eine Informationsübernahme gesperrt wird. Eine solche findet in der Slave-Stufe nur dann statt, wenn der Signalpegel am Takteingang C dem tieferen Binärwert entspricht. Eine während eines positiven Taktimpulses in die Master-Stufe übernommene Information wird erst nach Beendigung des positiven Taktimpulses in die Slave-Stufe übergeben. Sie steht dann am Ausgang Q zur Verfügung.
Damit ein Master-SIave-Flipflop richtig arbeitet, muß bekanntlich dafür gesorgt sein, daß die Slave-Stufe bereits sicher gesperrt ist, wenn die Master-Stufe aktiviert wird. Da die für das Sperren und Aktivieren der Master- und Slave-Stufe zuständigen unteren Stromschalter schon schalten, wenn die steuernden Taktimpulse einen bestimmten Grenzwert über- oder unterschreiten und die Flanken der Taktimpulse eine endliche Steilheit besitzen, kann die notwendige Differenzierung der Schaltzeitpunkte durch unterschiedliche Schaltwellen oder durch eine entsprechende gegenseitige Verschiebung der Pegel der die Stromschalter unmittelbar steuernden Taktimpulse erreicht werden. Gemäß der Erfindung wird hierzu der an sich bekannte Effekt ausgenützt, wonach der Spannungsabfall an der Basis-Emitter-Strecke eines Transistors in geringem Umfang von der Emitterstromdichte abhängt. Da aber in einem integrierten Baustein, um die universelle Verwendbarkeit des vorgegebenen Bauelementevorrats zu wahren, Transistoren mit einer von der internen Norm abweichenden Emitterfläche nicht vorgesehen sind (Ausnahmen gelten höchstens für spezielle Eingangs- und Ausgangsschaltungen in den Randbereichen des Halbleiterplättchens (vgl. Digest of the IEEE International Solid-State-Circuits Conference 1974, Seite 62, 63), werden an den betreffenden Stellen der Schaltungsanordnung mehrere Transistoren parallel geschaltet. In dem Ausführungsbeispiel nach F i g. 1 ist das der Fall bei den Transistoren T5 und T6 bzw. TIl und Γ12. Die Parallelschaltung der Transistoren T5 und T6, d. h. die Halbierung der Emitterstromdichte, hat zur Folge, daß der Übergang der Stromleitung von den Transistoren T5 und T6 auf den Transistor T3 erst bei einem höheren Pegel des Steuerimpulses stattfindet, als es bei einem symmetrischen Aufbau des Stromschalters aufgrund des vorgegebenen Referenzpotentials VB 2 der Fall wäre. In analoger Weise wird die Ansprechschwelle für den unteren Stromschalter in der Slave-Stufe durch die Parallelschaltung der Transistoren Γ11 und Γ12 herabgesetzt. Da ein positiver Taktimpuls die Slave-Stufe sperrt, tritt genau die erwünschte Wirkung ein: Die Slave-Stufe ist bereits gesperrt, wenn die Master-Stufe in die Lage versetzt wird, eine an dem Eingang D anliegende neue Information zu übernehmen und die Master-Stufe ist umgekehrt bereits für eine Informationsübernahme gesperrt, bevor die Slave-Stufe die zuletzt in die Master-Stufe eingegebene Information übernehmen kann.
Gelegentlich enthält der Bauelementevorrat eines integrierten Bausteins auch Mehremittertransistoren, insbesondere Zweiemittertransistoren. In diesem Fall können anstelle der Transistoren T5, Γ6 und TIl, T12 jeweils Zweiemittertransistoren eingesetzt werden. Auch anstelle der Transistoren T8. TlO und T16, T18 können dann Zweiemittertransistoren Verwendung finden.
Die Fig.2 zeigt ein weiteres Ausführungsbeispiel eines Master-Slave-Flipflops mit positivem Takt. Die Master-Stufe und die Slave-Stufe sind im wesentlichen in gleicher Weise aufgebaut wie in dem Ausführungsbeispiel nach Fig. 1. Gleiche Bauelemente werden daher mit gleichen Bezugszeichen bezeichnet Die Stromquellenschaltungen nach F i g. 1 mit den Transistoren Γ2, T4 und T14 sind durch Symbole ersetzt
Abweichend von dem zuerst behandelten Ausführungsbeispiel werden die unterschiedlichen Schaltwellen in der Master-Stufe und in der Slave-Stufe nunmehr durch eine entsprechende Pegelverschiebung der aus den Taktimpulsen abgeleiteten Steuerimpulse für die unteren Stromschalter der beiden Stufen erzeugt. Die Pegelverschiebung der Steuerimpulse für den unteren Stromschalter der Slave-Stufe geschieht durch die Parallelschaltung von vier Transistoren T19 bis T22, wobei durch die Verbindung der Basis- und Kollektor-Elektroden aller Transistoren diese die Funktion einfacher Dioden erhalten. Hier ist zu beachten, daß durch die Transistoren T19 bis T22 eine Überlagerung von zwei Pegelverschiebungen entsteht, deren Beträge sehr verschieden sind. Würde man nämlich anstelle der Transistoren T19 bis T22 nur einen einzigen Transistor der Normalausführung vorsehen, dann entstünde schon eine Pegelverschiebung um ca. 0,8VoIt, die durch verschiedene Referenzpotentiale für die beiden Stromschalter in der Master- und Slave-Stufe ausgeglichen werden muß. Es wird daher noch ein drittes Referenzpotential VB 3 eingeführt, das indessen genau dem Referenzpotential entspricht, welches für beliebige andere Logikschaltungen mit dreistufiger Serienkopplung in dem integrierten Baustein erforderlich ist.
Durch die Parallelschaltung der Transistoren T19 bis T22 entsprechend der tatsächlichen Ausführung, weicht die erzielte Pegelverschiebung um ca. 40 mV von der normalen Pegelverschiebung ab. Diese Differenz bewirkt die Verschiebung der Schaltwellen in dem gewünschten Sinn. Da die Pegelverschiebung der Steuerimpulse für den unteren Stromschalter der Slave-Stufe gegenüber den Steuerimpulsen für den unteren Stromschalter der Master-Stufe etwas kleiner ist als die Differenz zwischen den Referenzpotentialen VB 2 und VB 3 wird bei einem Ansteig der augenblicklichen Taktimpulsspannung die Slave-Stufe schon ge-
sperrt, bevor die Master-Stufe zur Übernahme einer neuen Information bereit ist.
Ein weiteres Ausführungsbeispiel für ein Master-Slave-Flip-Flop ist in Fig.3 dargestellt Hier wird die Pegelverschiebung der Steuerspannung für die Slave-Stufe mit Hilfe der Emitterfolgerschaltung betriebenen, parallel geschalteten Transistoren T23 bis T26 im wesentlichen durch die Pegelverschiebung der Steuerimpulse für die Master-Stufe durch den Transistor Γ27 kompensiert. Für die beiden unteren Stromschalter in der Master- und Slave-Stufe wird daher dasselbe Referenzpotential VB 3 benutzt. Indessen sind die Pegelverschiebungen wegen der unterschiedlichen Emitterstrombelastungen um einen kleinen Betrag verschieden. Dieser Differenzbetrag bewirkt wieder die verschiedenen Schaltzeitpunkte.
Die Fig.4 zeigt ein Master-Slave-Flipflop für positiven Takt bei dem eine Pegelverschiebung der für den unteren Stromschalter der Slave-Stufe wirksamen
Steuerimpulse durch die als Dioden geschalteten Transistoren T19 und T20 mit einer Herabsetzung der Ansprechschwelle dieses Stromschalters kombiniert ist. Die Wirkungsweise dieser Maßnahme ist aus der F i g. 4 an Hand der vorausgehenden Erläuterungen, insbesondere zu F i g. 1 und 2 ohne weiteres erkennbar.
Eine weitere Möglichkeit zur Erzeugung der für den ordnungsgemäßen Betrieb eines Master-Slave-Flipflops für positiven Takt notwendigen Verschiedenheit der Ansprechschwellen ist der Fig. 5 zu entnehmen. In ι ο diesem Fall wird aus dem normalen Referenzpotential VBl mit Hilfe eines aus vier parallelgeschalteten Transistoren gebildeten Emitterfolgers ein Referenzpotential VB T gebildet, das geringfügig höher als das interne Normpotential VB 2 liegt Während dieses für den unteren Stromschalter der Slave-Stufe gilt, wird das zusätzlich erzeugte Referenzpotential VB 2' dem Stromschalter der Master-Stufe zugeführt Beide unteren Stromschalter werden durch die gleichen von den Taktimpulsen abgeleiteten Steuerimpulse gesteuert Durch das gegenüber dem normalen Referenzpotential VB2 erhöhte Referenzpotential VBH erhöht sich auch die Schaltwelle für den unteren Stromschalter der Master-Stufe.
Durch die bisher vorgestellten Ausführungsbeispiele sind die möglichen Varianten zur Verschiebung der Schaltwellen durch unterschiedliche Emitterstromdichten noch nicht erschöpft So könnte beispielsweise bei einem Flipflop, ähnlich dem in F i g. 1 dargestellten, der eine untere Stromschalter symmetrisch ausgebildet werden, während der andere untere Stromschalter einseitig vier parallelgeschaltete Transistoren aufweist Ebenso können größere Verschiebungen der Schaltwellen durch Parallelschaltung von mehr Transistoren als angegeben, erreicht werden.
Alle in Verbindung mit Master-Slave-Flipflops für positiven Takt beschriebenen und daraus ableitbaren Maßnahmen lassen sich auch auf Master-Slave-Flipflops für negativen Takt übertragen. Ein Ausführungsbeispiel dafür ist in Fig.6 dargestellt das im übrigen der Ausführung nach F i g. 1 voll entspricht Entsprechend der Voraussetzung, daß nunmehr in den Impulspausen an dem Takteingang C der höhere Signalpegel anliegt und die Übernahme einer am Eingang Ό anliegenden Information bei dem tieferen Signalpegel erfolgt ist die Einfügung der oberen Stromschalter in die Kollektorkreise der Transistoren der unteren Stromschalter und die Richtung der Verschiebung der Schaltwellen vertauscht
Zusammenfassung
Die Erfindung bezieht sich auf Master-Slave-Flipflops in Stromschalter-Technik.
Die für eine einwandfreie Funktion unerläßliche Verschiebung der Schaltwellen von Master- und Slave-Stufe wird durch unterschiedliche Emitterstromdichten d infolge der Parallelschaltung von Standard-Transistoren erreicht
Die Erfindung wird vorzugsweise in hochintegrierten Bausteinen angewandt in denen weder Sonderausführungen von Transistoren noch von der internen Norm abweichende Referenzpotentiale vorgesehen sind.
Γ1-Γ31
R2,R4
R3,R5
VBi-VBS
Eingang für positiven Takt
Eingang für negativen Takt
Informationseingang
Informationsausgang
Transistoren
Widerstand (910Ω)
Widerstand (290 Ω)
Widerstand (300 Ω)
Bezugspotential
Versorgungsspannungspotential
Referenzpotential
Referenzpotential
Hierzu 3 Blatt Zeichnungen 909 521/503

Claims (7)

Patentansprüche:
1. Taktgesteuertes Master-Slave-Flipflop in Stromschalter-Technik, insbesondere zur Verwendung in LSI-Bausteinen mit standartisierter diffundierter Grundstruktur, die neben Widerständen einen Vorrat an Transistoren mit gleichen Emitterflächen enthält, mit einem ersten (Master) und einem zweiten (Slave) Speicherelement aus seriengekoppelten Stromschaltern mit emittergekoppelten Transistoren, wobei in den Kollektorkreisen der Transistoren eines unteren, durch den Übernahmetakt gesteuerten Stromschalters in jedem Speicherelement je ein weiterer oberer Stromschalter zur Übernahme und Einspeicherung der am Eingang des Speicherelementes anliegenden Information eingefügt ist und wobei das erste und das zweite Speicherelement gegensinnig geschaltet werden und Mittel zur gegenseitigen Verschiebung der Schaltschwellen der Speicherelemente vorgesehen sind, dadurch gekennzeichnet, daß die Verschiebung der Schaltschwellen durch die Parallelschaltung mehrerer Transistoren bzw. mehrerer als Dioden wirksamer Transistoren erzeugt wird.
2. Master-Slave-Flipflop nach Anspruch 1, dadurch gekennzeichnet, daß die gegenseitige Verschiebung der Schaltschwellen durch eine entsprechende Verschiebung der Ansprechschwellen des unteren Stromschalters des ersten und/oder zweiten Speicherelements und/oder durch eine von der Pegelverschiebung durch die Basis-Emitterstrecke eines Einzeltransistors abweichende Pegelverschiebung der Steuerimpulse für den unteren Stromschalter des ersten und/oder zweiten Speicherelements erreicht wird.
3. Master-Slave-Flipflop nach Anspruch 2, dadurch gekennzeichnet, daß auf der einen Seite des unteren Stromschalters im ersten Speicherelement und auf der anderen Seite des unteren Stromschalters im zweiten Speicherelement je zwei Transistoren (T5, T6 bzw. TU, T\2) parallel geschaltet sind.
4. Master-Slave-Flipflop nach Anspruch 2, dadurch gekennzeichnet, daß die aus den Taktimpulsen abgeleiteten Steuerimpulse für die unteren Stromschalter der beiden Speicherelemente durch die Parallelschaltung von vier als Dioden betriebenen Transistoren (T 19 bis T22) gegeneinander pegelverschoben sind und daß an die unteren Stromschalter verschiedene Referenzpotentiale (VB 2, VB 3) 5< > angelegt sind, die den bausteininternen Normwerten entsprechen.
5. Master-Slave-Flipflop nach Anspruch 2, dadurch gekennzeichnet, daß die aus den Taktimpulsen abgeleiteten Steuerimpulse für den unteren Stromschalter des einen Speicherelements mit Hilfe eines Emitterfolgers aus vier parallelgeschalteten Transistoren (723 bis 726) pegelverschoben sind und daß die Steuerimpulse für den unteren Stromschalter des anderen Speicherelements durch einen als Diode so geschalteten Transistor (T27) pegelverschoben sind und daß an beide unteren Stromschalter das gleiche Referenzpotential (VB 3) angelegt ist, das einem bausteininternen Normwert entspricht.
6. Master-Slave-Flipflop nach Anspruch 2, dadurch gekennzeichnet, daß aus dem einem bausteininternen Normwert entsprechenden Referenzpotential (VBi) für die oberen Stromschalter der Speicherelemente mit Hilfe eines Emitterfolgers aus vier parallelgeschalteten Transistoren (T2& bis 731) ein Hilfspotential (VB 2') abgeleitet wird, das als Referenzpotential für den unteren Stromschalter eines der Speicherelemente dient, daß an dem unteren Stromschalter des anderen Speicherelements das ungefähr gleich große, einem bausteininternen Normwert entsprechende Referenzpotential (VB 2) anliegt und daß die unteren Stromschalter beider Speicherelemente durch die gleichen Steuerimpulse gesteuert werden.
7. Master-Slave-Flipflop nach Anspruch 1, dadurch gekennzeichnet, daß die gegenseitige Verschiebung der Schaltschwellen der beiden Speicherelemente durch eine Verschiebung der Anspruchschwelle des unteren Stromschalters des einen Speicherelements mit Hilfe der Parallelschaltung von zwei Transistoren und durch eine ergänzende Pegelverschiebung der für diesen Stromschalter wirksamen Steuerimpulse durch die Parallelschaltung von zwei weiteren, als Dioden betriebenen Transistoren erreicht wird.
DE2821231A 1978-05-16 1978-05-16 Master-Slave-Flipflop in Stromschalter-Technik Expired DE2821231C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2821231A DE2821231C2 (de) 1978-05-16 1978-05-16 Master-Slave-Flipflop in Stromschalter-Technik
US06/031,310 US4359647A (en) 1978-05-16 1979-04-18 Master-slave flip-flop arrangement
FR7912301A FR2426363A1 (fr) 1978-05-16 1979-05-15 Bascule bistable maitre-esclave realisee suivant la technique des interrupteurs de courant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2821231A DE2821231C2 (de) 1978-05-16 1978-05-16 Master-Slave-Flipflop in Stromschalter-Technik

Publications (2)

Publication Number Publication Date
DE2821231B1 true DE2821231B1 (de) 1979-05-23
DE2821231C2 DE2821231C2 (de) 1980-01-24

Family

ID=6039438

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2821231A Expired DE2821231C2 (de) 1978-05-16 1978-05-16 Master-Slave-Flipflop in Stromschalter-Technik

Country Status (3)

Country Link
US (1) US4359647A (de)
DE (1) DE2821231C2 (de)
FR (1) FR2426363A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0080726A1 (de) * 1981-12-01 1983-06-08 Siemens Aktiengesellschaft Durch einen Übernahmetakt gesteuertes Flipflop in Stromumschaltetechnik
EP0218121A1 (de) * 1985-09-25 1987-04-15 Siemens Aktiengesellschaft Netzwerk zur Verarbeitung von Daten grosser Bitbreite mit einem Sender und einer Vielzahl von Empfängern
EP0325418A2 (de) * 1988-01-21 1989-07-26 Advanced Micro Devices, Inc. Master-Slave-D-Flipflops mit Mitteln zur Spannungsverschiebung und verbesserter Ausgangsstufe
EP0351166A2 (de) * 1988-07-11 1990-01-17 Kabushiki Kaisha Toshiba Bei schwacher Betriebsspannung betreibbare logische Schaltung
EP0371291A2 (de) * 1988-11-30 1990-06-06 Siemens Aktiengesellschaft Kombinierte CML/ECL-Schaltung

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540900A (en) * 1982-07-01 1985-09-10 Burr-Brown Corporation Reduced swing latch circuit utilizing gate current proportional to temperature
US4649516A (en) * 1984-06-01 1987-03-10 International Business Machines Corp. Dynamic row buffer circuit for DRAM
US4879680A (en) * 1985-10-18 1989-11-07 Texas Instruments Incorporated Multi-slave master-slave flip-flop
US4686394A (en) * 1986-02-25 1987-08-11 Fairchild Semiconductor ECL circuit with current-splitting network
EP0501827B1 (de) * 1991-03-01 1996-04-17 Kabushiki Kaisha Toshiba Multiplizierschaltung
JP2856102B2 (ja) * 1995-03-17 1999-02-10 日本電気株式会社 フリップフロップ回路
JP3508085B2 (ja) * 1997-04-25 2004-03-22 日本プレシジョン・サーキッツ株式会社 Ｄ型フリップフロップ回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440449A (en) * 1966-12-07 1969-04-22 Motorola Inc Gated dc coupled j-k flip-flop
US3621289A (en) * 1967-12-12 1971-11-16 Tokyo Shibaura Electric Co Master-slave type j-k flip-flop circuits comprised by current switching type logical circuits
NL6805036A (de) * 1968-04-09 1969-10-13
US3585410A (en) * 1969-01-22 1971-06-15 Bell Telephone Labor Inc Master-slave j-k flip-flop
DE2216922C2 (de) * 1972-04-08 1974-04-18 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte Master-Slave-Flipflopschaltung
GB1461443A (en) * 1973-02-06 1977-01-13 Sony Corp Bistable multivibrator circuit
US4197470A (en) * 1976-07-15 1980-04-08 Texas Instruments Incorporated Triggerable flip-flop
US4145623A (en) * 1977-10-04 1979-03-20 Burroughs Corporation Current mode logic compatible emitter function type logic family
US4193007A (en) * 1978-06-12 1980-03-11 National Semiconductor Corporation Emitter coupled logic master-slave flip-flop with emitter-follower clock entry
US4289979A (en) * 1978-08-28 1981-09-15 Burroughs Corporation Transistorized master slave flip-flop having threshold offsets generated by circuit size variations
US4276488A (en) * 1978-11-13 1981-06-30 Hughes Aircraft Company Multi-master single-slave ECL flip-flop

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0080726A1 (de) * 1981-12-01 1983-06-08 Siemens Aktiengesellschaft Durch einen Übernahmetakt gesteuertes Flipflop in Stromumschaltetechnik
US4532440A (en) * 1981-12-01 1985-07-30 Siemens Aktiengesellschaft Flip-flop in current mode logic controlled by a transfer clock with auxiliary current applied to differential amplifier
EP0218121A1 (de) * 1985-09-25 1987-04-15 Siemens Aktiengesellschaft Netzwerk zur Verarbeitung von Daten grosser Bitbreite mit einem Sender und einer Vielzahl von Empfängern
EP0325418A2 (de) * 1988-01-21 1989-07-26 Advanced Micro Devices, Inc. Master-Slave-D-Flipflops mit Mitteln zur Spannungsverschiebung und verbesserter Ausgangsstufe
EP0325418A3 (de) * 1988-01-21 1991-02-27 Advanced Micro Devices, Inc. Master-Slave-D-Flipflops mit Mitteln zur Spannungsverschiebung und verbesserter Ausgangsstufe
EP0351166A2 (de) * 1988-07-11 1990-01-17 Kabushiki Kaisha Toshiba Bei schwacher Betriebsspannung betreibbare logische Schaltung
EP0351166A3 (de) * 1988-07-11 1991-06-12 Kabushiki Kaisha Toshiba Bei schwacher Betriebsspannung betreibbare logische Schaltung
EP0371291A2 (de) * 1988-11-30 1990-06-06 Siemens Aktiengesellschaft Kombinierte CML/ECL-Schaltung
EP0371291A3 (de) * 1988-11-30 1991-07-03 Siemens Aktiengesellschaft Kombinierte CML/ECL-Schaltung

Also Published As

Publication number Publication date
US4359647A (en) 1982-11-16
FR2426363B1 (de) 1984-11-23
FR2426363A1 (fr) 1979-12-14
DE2821231C2 (de) 1980-01-24

Similar Documents

Publication Publication Date Title
DE2625007C3 (de) Adressenpufferschaltung für Halbleiterspeicher
DE2639555C2 (de) Elektrische integrierte Schaltung
DE69012602T2 (de) Gegenüber einer Metastabilität immune Flip-Flop-Anordnung.
DE2821231C2 (de) Master-Slave-Flipflop in Stromschalter-Technik
DE2460146C3 (de) Bipolare Leseschaltung für integrierte Speichermatrix
DE3339498C2 (de)
DE2460225B2 (de) Schreib-lese-verstaerker
DE2719462A1 (de) Transistor-treiberschaltung
DE2828325A1 (de) Emittergekoppelte logikstufe
DE2416534A1 (de) Komplementaer-symmetrische verstoerkerschaltung
DE2646653B2 (de) Leseverstaerker fuer statische speichereinrichtung
DE2851518A1 (de) Flipflop-speicherzelle mit verbesserten lese-/schreibeigenschaften
DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr
DE1807219B2 (de) J-k-master- slave flip-flop
DE2359997B2 (de) Binäruntersetzerstufe
DE1267249B (de) Eingangstorschaltung fuer eine bistabile Speicherschaltung
DE2748571A1 (de) Speichersteuerschaltung
EP0057239A1 (de) Monolithisch integrierte Gegentakt-Treiberschaltung
DE2618760C3 (de) Halbleiter-Speichervorrichtung
DE2525690B2 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
EP0015364B1 (de) Multivibrator aus Feldeffekt-Transistoren
DE3318957A1 (de) Monolithisch integrierbare, bistabile multivibratorschaltung mit einem in einen vorzugszustand einstellbaren ausgang
DE2416296A1 (de) Transistor-transistor-logik
DE2505285C3 (de) Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Festwertspeicher
DE2821231B2 (de)

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee