DE2821231B2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Master-Slave-Flipflop nach dem Oberbegriff des Patentanspruchs 1.

Ein Master-Slp.ve-Flipflop besitzt zwei Speicherelemente, von denen jeweils eines im speichernden Zustand ist, während das andere auf Datenübernahme geschaltet ist Für beide Speicherelemente ist ein gemeinsamer Takteingang vorgesehen. Beim Eintreffen eines Taktimpulses übernimmt das erste Speicherelement die am Dateneingang anliegende Information und das zweite Speicherelement wird gesperrt. Eine Änderung der Information während der Dauer des Taktimpulses greift auf das er.se Speicherelement durch. Am Ende des Taktimpulses wird das erste Speicherelement gegen eine weitere Informationseingabe gesperrt Das zweite Speicherelement übernimmt die zuletzt im ersten Speicherelement enthaltene Information.

Das richtige Schaltverhalten des Master-Slave-Flipflops ist dann sichergestellt, wenn der durch den Takt ausgelöste Schaltvorgang in demjenigen Speicherelement, das eine Information übernehmen soll, etwas später abläuft, als in dem Speicherelement, das die Information halten soll. Der Zeitunterschied muß so groß sein, daß die Übernahme der bisher von dem ersten Speicherelement gehaltenen Information in das zweite Speicherelement abgeschlossen ist, bevor eine neue Information in das erste Speicherelement gelangt. Da die Taktimpulse immer mehr oder weniger stark abgeflachte Impulsflanken besitzen, können die notwendigen Zeitunterschiede durch eine gegenseitige Verschiebung der Schaltschwellep der durch den Takt unmittelbar gesteuerten Schaltelemente in den beiden Speicherelementen erreicht werden. Im folgenden werden nur Master-Slave-Flipflops betrachtet, die in der sogenannten Stromschalter-Technik, auch bekannt unter der Bezeichnung ECL- bzw. E²-CL-Technik, aufgebaut sind. Bei bekannten Schaltungen dieser Art wird in beiden Speicherelementen von der Serienkopplung Gebrauch gemacht (vgl. Datenblatt MC 10131, Motorola Inc., 3. Ausg., Sept. 1973, Seite 3/85). Die unterschiedlichen Schaltschwellen werden bei der

bekannten Schaltungsanordnung durch eine Verschiebung der Referenzspannung für den unmittelbar durch den Takt gesteuerten, unteren Stromschalter eines Speicherelementes um einen geringen Betrag gegen den Normalwert erzeugt Die Bereitstellung von Referenzspannungen, die von bausteininternen Normwerten abweichen, erfordert besondere Bauelemente. Solche Spezialbauelemente sind aber in hoch integrierten Bausteinen, bei denen zur Bildung verschiedener Schaltungskomplexe aus Gründen rationeller Herstel- iu lung von einem gleichbleibenden Vorrat an Bauelementen ausgegangen wird, gewöhnlich nicht verfügbar-Wenigstens in dem in Zellen mit identischer Grundstruktur aufgeteilten Innenbereich solcher Bausteine, der der Bildung logischer Schaltungen und der π zugehörigen Referenzspannungsquellen (Biasdriver) vorbehalten ist, besitzen die Transistoren des Bauelementevorrats gleiche Emitterflächen. Die Transistoren unterscheiden sich allenfalls durch die Zahl der Emitter. Ebenso ist der Vorrat an ohmschen Widerständen auf einige spezifische Werte beschränkt, die der vorgesehenen Schaltungstechnik angepaßt sind und in Verbindung mit dem Transistorvorrat die Realisierung aller wesentlichen Verknüpfungsfunktionen mit einem hohen Nutzungsgrad der verfügbaren Bauelemente erlaufen. 2ί

Der Erfindung liegt die Aufgabe zugrunde, ein Master-SIave-Flipflop in Stromschalter-Technik mit einem ersten und einem zweiten Speicherelement aus seriengekoppelten Stromschaltern anzugeben, bei dem die für die einwandfreie Funktion erforderlichen jn Unterschiede der Schaltschwellen der durch den Übernahmetakt unmittelbar gesteuerten Stromschalter ohne den Einsatz von Sonderbauelementen erzeugt werden.

Gemäß der Erfindung wird diese Aufgabe durch die r> im kennzeichnenden Teil des Patentanspruches 1 aufgeführten Merkmale gelöst Im folgenden wird die Erfindung anhand von Ausführungsbeispielen, die in der Zeichnung dargestellt sind und sogenannte D- Flipflops betreffen, naher erläutert. Es zeigt die

F i g. 1 bis 5 Ausführungsbeispiele von Master-Slave-Flipflops mit Informationsübernahme dutch positive Taktimpulse, und

Fig.6 ein Master-SIave-Flipflop mit Informationsübernahme durch negative Taktimpulse. 4 >

Die Schaltungsanordnung nach F- ig. i, die ein erstes Ausführungsbeispiel der Erfindung zeigt, ist durch gestrichelte Linien in drei Teile unterteilt. Der links liegende Teil bewirkt eine Pegelverschiebung der am Takteingang C anliegenden Taktimpulse mit Hilfe des ~>u als Emitterfolger geschalteten Transistors 71. Als Arbeitswiderstand dient eine Stromquellenschaltung (Konstantstromquelle), die durch einen Transistor T2 mit dem Emitterwiderstand R 1 gebildet wird. Die Basis des Transistors 72 liegt an einem festen Potential VS, \, dessen Differenz zum negativen Versorgungspotential VEE zusammen mit dem Wert des Emitterwiderstandes R 1 die Höhe des eingeprägten Stroms bestimmt. Das Hilfspotential VSist ein Normpotential, d. h. es wird zur Steuerung von weiteren Stromquellenschaltungen nicht mi nur innerhalb der vorgestellten Ausführungsbeispiele, sondern auch in Verbindung mit anderen Logikschaltungen in einem Logikbaustein mit hohem Integrationsgrad (LSI) verwendet

Der mittlere und der rechts liegende Teil der b^r> Schaltungsanordnung nach Fig. 1 zeigen die Master-Stufe bzw. die Slave-Sljfe des Flipflops. Beide Stufen sind unter Verwendung des Schaltungsprinzips Serienkopplung aufgebaut deren typisches Merkmal bekanntlich die Einfügung weiterer Stromschalter aus emittergekoppelten Transistoren in die Kollektorkreise der Transistoren eines ersten Stromschalters ist Da dieser erste Stromschalter gegenüber dem Bezugspotential VCC ein tieferes Potential aufweist als die weiteren Stromschalter, wird er als der untere Stromschalter bezeichnet Entsprechend den unterschiedlichen Potentialen der oberen und unteren Stromschalter sind auch zwei verschiedene Referenzpotentiale VBl und VB 2 vorgesehen. Diese Referenzpotentiale sollen wiederum Normpotentiale sein, d. h. sie sollen sich von entsprechenden Potentialen für ganz anders geartete Logikschaltungen in dem integrierten Logikbaustein nicht unterscheiden.

Zur Beschreibung der Wirkungsweise des Flipflops sei willkürlich vorausgesetzt daß m der Master-Stufe eine logische Null gespeichert ist was bedeutet, daß an ihrem Ausgang F das tiefere binäre Signalpotential herrscht Am Dateneingang D m&\<: eine logische »1« anliegen. Solange der Signaipegei am Takteingang C tief ist Hegt wegen der Pegelverschiebung durch den Transistor 71 auch das Steuerpotential an der Basis des Transistors 73 tiefer als das Referenzpotential VBZ Der Transistor 73 ist also gesperrt Der von der Stromquellenschaltung mit dem Transistor 74 und dessen Emiitterwiderstand R 2 gelieferte (aufgenommene) Strom fließt durch die parallel geschalteten Transistoren 75 und 76. Demgemäß erhält nur der obere Stromschalter mit den Transistoren 77 und 78 Strom, während der zweite obere Stromschalter mit den Transistoren 79 und 710 stromlos bleibt Da die Speicherung einer logischen »0« angenommen wurde, ergibt sich, daß der Transistor 78 stromführend sein muß. Nur in diesem FaH entsteht ein Spannungsabfall am Kollektorwiderstand R 3, wodurch sich am Punkt F der niedrige Signalpegel einstellt. Durch die Rückführung dieses Pegels auf die Basis des Transistors 77 bleibt der Schaltzustand des eigentlichen Speicherkreises der Master-Stufe stabil. Das gleiche würde natürlich au_h der Fall sein, wenn bei einer gespeicherten logischen »1« der Transistor 77 anstelle des Transistors

78 stromführend ist

Wenn nun am Takteingang Cein positiver Taktimpuls eintrifft, wird auch der Signalpegel an der Basis des Transistor;» 73 soweit erhöht, daß dieser Transistor leitend gesteuert wird und dafür die Transistoren 75 und 76 gesperrt werden. Der obere Stromschalter mit den Transistoren 77 und 78 wird damit insgesamt stromlos, während mit der voraussetzungsgemäß am Dateneingang anliegenden logischen »1« der Transistor

79 in den leitenden Zustand gebracht wird. Damit vers 'liwindet auch der Spannungsabfall am Widerstand R 3. Die Rückkopplung des am Punkt F anliegenden Signalpegels auf üie Basis des Transistor? 77 bleibt zunächst ohne Einfluß. Sie wirkt sich jedoch aus, sobald der positive Taktimpuls xu Ende geht.

Die Slave-Sttife gleicht der Master-Stufe weitgehend. Insbesondere ist auch in der Slave-Stufe von der Serienkopplung Gebrauch gemacht, wobei in die Kollektorkreise der Transistoren 711 und 712 bzw. 713 des aus der Stromquellenschaltung mit dem Transistor 714 und dem Emitterwiderstand A4 gespeisten unteren Stromschalters die oberen Stromschalter mit den Transistoren 715 und 716 bzw. 7*i7 und 718 eingefügt sind. Als Arbeitswiderstand für die Slave-Stuf«: dient der Widerstand R 5.

Ein sehr wichtiger Unterschied zu der Master-Stufe

besteht jedoch darin, daß nunmehr der in sich rückgekoppelte obere Stromschalter mit den Transistoren Γ15 und Γ16 in den Kollektorkreis der durch das pegelverschobene Taktsignal direkt gesteuerten Transistoren 711 und 712 eingefügt ist. Das hat zur Folge, > daß die Slave-Stufe im Gegensatz zur Master-Stufe durch einen positiven Taktimpuls gegen eine Informationsübernahme gesperrt wird. Eine solche findet in der Slave-Stufe nur dann statt, wenn der Signalpegel am Takteingang Cdem tieferen Binärwert entspricht. Eine in während eines positiven Taktimpulses in die Master-Stufe übernommene Information wird erst nach Beendigung des positiven Taktimpulses in die Slave-Stufe übergeben. Sie steht dann am Ausgang Q zur Verfügung. ι >

Damit ein Master-Slave-Flipflop richtig arbeitet, muß bekanntlich dafür gesorgt sein, daß die Slave-Stufe bereits sicher gesperrt ist, wenn die Master-Stufe aktiviert wird. Da die für das Sperren und Aktivieren der Master- und Slave-Stufe zuständigen unteren >n Stromschalter schon schalten, wenn die steuernden Taktimpulse einen bestimmten Grenzwert über- oder unterschreiten und die Flanken der Taktimpulse eine endliche Steilheit besitzen, kann die notwendige Differenzierung der Schaltzeitpunkte durch unter- .'> schiedliche Schaltwellen oder durch eine entsprechende gegenseitige Verschiebung der Pegel der die Stromschalter unmittelbar steuernden Taktimpulse erreicht werden. Gemäß der Erfindung wird hierzu der an sich bekannte Effekt ausgenützt, wonach der Spannungsab- !" fall an der Basis-Emitter-Strecke eines Transistors in geringem Umfang von der Emitterstromdichte abhängt. Da aber in einem integrierten Baustein, um die universelle Verwendbarkeit des vorgegebenen Bauelementevorrats zu wahren. Transistoren mit einer von der >> internen Norm abweichenden Emitterfläche nicht vorgesehen sind (Ausnahmen gelten höchstens für spezielle Eingangs- und Ausgangsschaltungen in den Randbereichen des Halbleiterplättchens (vgl. Digest of the IEEE International Solid-State-Circuits Conference w 1974, Seite 62, 63), werden an den betreffenden Stellen der Schaltungsanordnung mehrere Transistoren parallel geschaltet. In dem Ausführungsbeispiel nach F i g. 1 ist das der Fall bei den Transistoren 75 und 76 bzw. 711 und T\2. Die Parallelschaltung der Transistoren 75 und *5 76, d. h. die Halbierung der Emitterstromdichte, hat zur Folge, daß der Übergang der Stromleitung von den Transistoren 7"5 und 76 auf den Transistor TZ erst bei einem höheren Pegel des Steuerimpulses stattfindet, als es bei einem symmetrischen Aufbau des Stromschalters 5n aufgrund des vorgegebenen Referenzpotentials VB 2 der Fall wäre. Ii. analoger Weise wird die Ansprechschwelle für den unteren Stromschalter in der Slave-Stufe durch die Parallelschaltung der Transistoren 7" 11 und 712 herabgesetzt Da ein positiver Taktimpuls die Slave-Stufe sperrt, tritt genau die erwünschte Wirkung ein: Die Slave-Stufe ist bereits gesperrt, wenn die Master-Stufe in die Lage versetzt wird, eine an dem Eingang D anliegende neue Information zu übernehmen und dit Master-Stufe ist umgekehrt bereits für eine Informs lioiisübernahme gesperrt, bevor die Slave-Stufe die zuletzt in die Master-Stufe eingegebene Information übernehmen kann.

Gelegentlich enthält der Bauelementevorrat eines integrierten Bausteins auch Mehremittertransistoren, insbesondere Zweiemittertransistoren. In diesem Fall können anstelle der Transistoren 75. T6 und Γ11. 7" 12 jeweils Zweiemittertransistoren eingesetzt werden Auch anstelle der Transistoren TS. TiO und Γ16, TU können dann Zweiemittertransistoren Verwendung finden.

Die F i g. 2 zeigt ein weiteres Ausführungsbeispie eines Master-Slave-Flipflops mit positivem Takt. Die Master-Stufe und die Slave-Stufe sind im wesentlicher in gleicher Weise aufgebaut wie in dem Ausführungsbei spiel nach Fig. I. Gleiche Bauelemente werden dahei mit gleichen Bezugszeichen bezeichnet Die Stromquellenschaltungen nach Fig. I mit den Transistoren Tl 74 und T14 sind durch Symbole ersetzt.

Abweichend von dem zuerst behandelten Ausfüh rungsbeispiel werden die unterschiedlichen Schaltwellen in der Master-Stufe und in der Slave-Stufe nunmehr durch eine entsprechende Pegelverschiebung der au« den Taktimpulsen abgeleiteten Steuerimpulse für die unteren Stromschalter der beiden Stufen erzeugt. Die Pegelverschiebung der Steuerimpulse für den unteren Stromschalter der Slave-Stufe geschieht durch die Parallelschaltung von vier Transistoren T19 bis 722 wobei durch die Verbindung der Basis- und Kollektor-Elektroden aller Transistoren diese die Funktion einfacher Dioden erhalten. Hier ist zu beachten, daO durch die Transistoren 719 bis 722 eine Überlagerung von zwei Pegelverschiebungen entsteht, deren Beträge sehr verschieden sind. Würde man nämlich anstelle der Transistoren 719 bis 722 nur einen einzigen Transistor der Noanalausführung vorsehen, dann entstünde schon eine Pegelverschiebung um ca. 0,8 Volt, die durch verschiedene Referenzpotentiale für die beiden Stromschalter in der Master- und Slave Stufe ausgeglichen werden muß. Es wird daher noch ein drittes Referenzpotential V/93 eingeführt, das indessen genau dem Referenzpotential entspricht, welches für beliebige andere Logikschaltungen mit dreistufiger Serienkopplung in dem integrierten Baustein erforderlich ist.

Durch die Parallelschaltung der Transistoren 719 bis 722 entsprechend der tatsächlichen Ausführung, weicht die erzielte Pegelverschiebung um ca. 40 mV von der normalen Pegelverschiebung ab. Diese Differenz bewirkt die Verschiebung der Schaltwellen in dem gewünschten Sinn. Da die Pegelverschiebung der Steuerimpulse für den unteren Stromschalter der Slave-Stufe gegenüber den Steuerimpulsen für den unteren Stromschalter der Master-Stufe etwas kleiner ist als die Differenz zwischen den Referenzpotentialen VB 2 und VB 3 wird bei einem Ansteig der augenblicklichen Taktimpulsspannung die Slave-Stufe schon gesperrt, bevor die Master-Stufe zur Übernahme einer neuen Information bereit ist.

Ein weiteres Ausführungsbeispiel für ein Master-Slave-Flip-Flop ist in Fig. 3 dargestellt Hier wird die Pegelverschiebung der Steuerspannung für die Slave-Stufe mit Hilfe der Emitterfolgerschaltung betriebenen, parallel geschalteten Transistoren 723 bis 726 im wesentlichen durch die Pegelverschiebung der Steuerimpulse für die Master-Stufe durch den Transistor 727 kompensiert Für die beiden unteren Stromschalter in der Master- und Slave-Stufe wird daher dasselbe Referenzpotential VB3 benutzt Indessen sind die Pegelverschiebungen wegen der unterschiedlichen Emitterstrombelastungen um einen kleinen Betrag verschieden. Dieser Differenzbetrag bewirkt wieder die verschiedenen Schaltzeitpunkte.

Die Fig.4 zeigt ein Master-Slave-Flipflop für positiven Takt bei dem eine Pegelverschiebung der für den unteren Stromschalter der Slave-Stufe wirksamen

Steuerimpulse durch die als Dioden geschalteten Transistoren T19 und 7"20 mit einer Herabsetzung der Ansprechschwelle dieses Stromschalters kombiniert ist. Die Wirkungsweise dieser Maßnahme ist aus der F i g. 4 an Hand der vorausgehenden Erläuterungen, insbesondere zu F i g. I und 2 ohne weiteres erkennbar.

Eine weitere Möglichkeit zur Erzeugung der für den ordv ngsgemäßen Betrieb eines Master-Slave-Flipflops für positiven Takt notwendigen Verschiedenheit der Ansprechschwellen ist der Fig.5 zu entnehmen. In diesem Fall wird aus dem normalen Referenzpotential VBI mit Hilfe eines aus vier parallelgeschalteten Transistoren gebildeten Emitterfolgers ein Referenzpotential VB2' gebildet, das geringfügig höher als das interne Normpotential VB 2 liegt. Während dieses für den unteren Stromschalter der Slave-Stufe gilt, wird das zusätzlich erzeugte Referenzpotential VB 2' dem Stromschalter der Master-Stufe zugeführt. Beide für negativen Takt übertragen. Ein Ausführungsbeispiel dafür ist in F i g. 6 dargestellt, das im übrigen der Ausführung nach Fig. I voll entspricht. Entsprechend der Voraussetzung, daß nunmehr in den Impulspausen an dem Takteingang C der höhere Signalpegel anliegt und die Übernahme einer am Eingang D anliegenden Information bei dem tieferen Signalpegel erfolgt, ist die Einfügung der oberen Stromschalter in die Kollektorkreise der Transistoren der unteren Stromschalter und

ίο die Richtung der Verschiebung der Schaltwellen vertauscht.

Zusammenfassung

Die Erfindung bezieht sich auf Master-Slave-Flipflops in Stromschalter-Technik.

Die für eine einwandfreie Funktion unerläßliche Verschiebung der Schaltwellen von Master- und Slave-Stufe wird durch unterschiedliche Emitterstrom· Λ ii-»U-t ί» η *4 «»ff* Irr*» Λ ar· DnfillnlciiKottnnrf \ir\r\ Ctinili rr\

den Taktimpulsen abgeleiteten Steuerimpulse gesteuert. Durch das gegenüber dem normalen Referenzpotential VB 2 erhöhte Referenzpotential VB 2' erhöht sich auch die Schaltwelle für den unteren Stromschalter der Master-Stufe.

Durch die bisher vorgestellten Ausführungsbeispiele sind die möglichen Varianten zur Verschiebung der Schaltwellen durch unterschiedliche Emitterstromdichten noch nicht erschöpft. So könnte beispielsweise bei einem Flipflop, ähnlich dem in F i g. 1 dargestellten, der eine untere Stromschalter symmetrisch ausgebildet werfen, während der andere untere Stromschalter einseitig vier parallelgeschaltete Transistoren aufweist. Ebenso können größere Verschiebungen der Schaltwellen durch Parallelschaltung von mehr Transistoren als angegeben, erreicht werden.

Alle in Verbindung mit Master-Slave-Flipflops für positiven Takt beschriebenen und daraus ableitbaren Maßnahmen lassen sich auch auf Master-Slave-Flipflops Transistoren ei reicht.

Die Erfindung wird vorzugsweise in hochintegrierten Bausteinen angewandt, in denen weder Sonderausführungen von Transistoren noch von der internen Norm abweichende Referenzpotentiale vorgesehen sind.

C Eingang für positiven Takt

C Eingang für negativen Takt

D Informationseingang

Q Informationsausgang

7"1 —Γ31 Transistoren

R\ Widerstand (910 Ω)

R 2, R 4 Widerstand (290 Ω)

A3, R5 Widerstand (300 Ω)

VCC Bezugspotential

VEE Versorgungsspannungspoiential

VB 1 - VB3 Referenzpotential

VB 2' Referenzpotential

Hierzu 3 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Taktgesteuertes Master-Slave-Flipflop in Stromschalter-Technik, insbesondere zur Verwendung in LSI-Bausteinen mit standartisierter diffundierter Grundstruktur, die neben Widerständen einen Vorrat an Transistoren mit gleichen Emitterflachen enthält, mit einem ersten (Master) und einem zweiten (Slave) Speicherelement aus seriengekoppelten Stromschaltern mit emittergekoppelten Transistoren, wobei in den Kollektorkreisen der Transistoren eines unteren, durch den Obernahmetakt gesteuerten Stromschalters in jedem Speicherelement je ein weiterer oberer Stromschalter zur Übernahme und Einspeicherung der am Eingang des Speicherelementes anliegenden Information eingefügt ist und wobei das erste und das zweite Speicherelement gegensinnig geschaltet werden und Mittel znr gegenseitigen Verschiebung der Schalt- 2< > schwellen der Speichereieme.-uc vorgesehen sind, dadurch gekennzeichnet, daß die Verschiebung der Schaltschwellen durch die Parallelschaltung mehrerer Transistoren bzw. mehrerer als Dioden wirksamer Transistoren erzeugt wird. ?λ

2. Master-Slave-Flipflop nach Anspruch 1, dadurch gekennzeichnet, daß die gegenseitige Verschiebung der Schaltschwellen durch eine entsprechende Verschiebung der Ansprechschwellen des unteren Stromschalters des ersten und/oder zweiten m Speicherele 'ients und/oder durch eine von der Pegelverschiebung durch die Basis-Emitterstrecke eines Einzellransistors abweichende Pegelverschiebung der Steuerimpulse für der unteren Stromschalter des ersten und/oder zweiten Speicherelements s^ erreicht wird.

3. Master-Slave-Flipflop nach Anspruch 2, dadurch gekennzeichnet, daß auf der einen Seite des unteren Stromschalters im ersten Speicherelement und auf der anderen Seite des unteren Stromschalters im zweiten Speicherelement je zwei Transistoren (T 5, 76 bzw. 711, 712) parallel geschaltet sind

4. Master-Slave-Flipflop nach Anspruch 2, dadurch gekennzeichnet, daß die aus den Taktimpulsen abgeleiteten Steuerimpulse für die unteren Strom- ■»"> schalter der beiden Speicherelemente durch die Parallelschaltung von vier als Dioden betriebenen Transistoren (719 bis 722) gegeneinander pegelverschoben sind und daß an die unteren Stromschalter verschiedene Referenzpotentiale (VB 2, VB 3) ^r>n angelegt sind, die den bausteininternen Normwerten entsprechen.

5. Master-Slave-Flipflop nach Anspruch 2, dadurch gekennzeichnet, daß die aus den Taktimpulsen abgeleiteten Steuerimpulse für den unteren Strom- *>ί schalter des einen Speicherelements mit Hilfe eines Emitterfolgers aus vier parallelgeschalteten Transistoren (723 bis 726) pegelverschoben sind und daß die Steuerimpulse für den unteren Stromschalter des anderen Speicherelement» durch einen als Diode «o geschalteten Transistor (727) pegelverschoben sind und daß an beide unteren Stromschalter das gleiche Referenzpotential (VB 3) angelegt ist, das einem bausteininternen Normwert entspricht.

6. Master-Slave-Flipflop nach Anspruch 2, dadurch gekennzeichnet, daß aus dem einem bausteininternen Normwert entsprechenden Referenzpotential (VBi) für die oberen Stromschalter der Speicherelemente mit Hilfe eines Emitterfolgers aus vier parallelgeschalteten Transistoren (T2& bis 731) ein Hilfspotential (VB 2') abgeleitet wird, das als Referenzpotential für den unteren Stromschalter eines der Speicherelemente dient, daß an dem unteren Stromschalter des anderen Speicherelements das ungefähr gleich große, einem bausteininternen Normwert entsprechende Referenzpotential (VB 2) anliegt und daß die unteren Stromschalter beider Speicherelemente durch die gleichen Steuerimpulse gesteuert werden.

7. Master-Slave-Flipflop nach Anspruch 1, dadurch gekennzeichnet, daß die gegenseitige Verschiebung der Schaltschwellen der beiden Speicherelemente durch eine Verschiebung der Anspruchschwelle des unteren Stromschalters des einen Speicherelements mit Hilfe der Parallelschaltung von zwei Transistoren und durch eine ergänzende Pegelverschiebung der für diesen Stromschalter wirksamen Steuerimpulse durch die Parallelschaltung von zwei weiteren, als Dioden betriebenen Transistoren erreicht wird.